KR910008243Y1 - 리세트 회로 - Google Patents

리세트 회로 Download PDF

Info

Publication number
KR910008243Y1
KR910008243Y1 KR2019890002281U KR890002281U KR910008243Y1 KR 910008243 Y1 KR910008243 Y1 KR 910008243Y1 KR 2019890002281 U KR2019890002281 U KR 2019890002281U KR 890002281 U KR890002281 U KR 890002281U KR 910008243 Y1 KR910008243 Y1 KR 910008243Y1
Authority
KR
South Korea
Prior art keywords
terminal
power supply
supply voltage
resistor
output
Prior art date
Application number
KR2019890002281U
Other languages
English (en)
Other versions
KR900016082U (ko
Inventor
오승철
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR2019890002281U priority Critical patent/KR910008243Y1/ko
Publication of KR900016082U publication Critical patent/KR900016082U/ko
Application granted granted Critical
Publication of KR910008243Y1 publication Critical patent/KR910008243Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

리세트 회로
제1도는 기존에 사용된 리세트 회로를 보인 모식도.
제2도는 제1도에 도시된 리세트 회로의 입출력 파형도.
제3도는 본 고안에 따른 리세트 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : RC시정수부 20 : 클럭펄스 발생부
30 : 전압변동 검출부 FF : D형 플립플롭
본 고안은 리세트 회로에 관한 것으로서, 보다 상세하게는 입력전압이 설정전압의 범위내에서 변동되었을 때 리세트 동작이 되지 않도록 하는 리세트 회로에 관한 것이다. 일반적으로 동작한 계전기를 동작전의 상태로 돌리는 것이나, 테이터 처리기구의 전체 또는 일부를 미리 정한 상태로 돌리는 것이나, 디지털 회로에서 2처소자의 상태를 초기상태로 돌리는데 사용되는 회로가 바로 리세트 회로이며, 제1도에는 종래에 사용된 리세트 회로가 도시되어 있다.
동 도면의 도시된 리세트 회로의 전원전압(Vcc)입력단에 입력된 전원전압이 제2a도와 같다면 리세트 회로의 일측 출력단(RST)에는 제2c도와 같은 파형이 출력되고, 타측 출력단()에는 제2b도와 같은 파형이 출력된다. 제2도에 도시된 파형중의 A구간은 리세트 회로의 전원전압(Vcc)입력단에 공급되는 전원전압이 차단된 후 곧바로 다시 공급되었을 때 두출력단자의 출력파형을 보인 것으로서, 이는 이세트 회로에 공급되는 전원전압을 차단하고 다시 리세트 출력신호를 출력하고자 전원전압을 곧바로 공급하면 캐피시터(C)에 충전된 전하가 다이오드(D)를 통해 완전히 방전되지 않고 남아있어 사용자가 희망하는 리세트 신호가 출력되지 않는 결점이 있었다. 따라서 본 고안은 상기와 같은 제반결점을 해소하고자 안출한 것으로서, 입력전압이 소정치의 설정전압보다 적게 될 때 이를 자동으로 감지하여 리세트 신호를 출력하는 회로를 제공하는데 그 목적을 두고 있다.
상기한 목적을 달성하기 위하여 본 고안에 따른 리세트 회로는 입력전압을 일정시간 동안 지연시킴과 동시에 지연되는 전원전압을 반전시키는 수단으로 사용되는 RC시정부와, 입력전원 전압의 변동을 검지하는 전압변동 검출부와, 일정한 주기를 갖는 구형파 펄스를 출력하는 클럭펄스 발생부와, 상기한 RC시정수부와, 입력전원 전압의 변동을 검지하는 전압변동 검출부와, 일정한 주기를 갖는 구형파 펄스를 출력하는 클럭펄스 발생부와, 상기한 RC시정수부와 전압변동 검출부 및 클럭펄스 발생부에서 각각 출력되는 신호에 의해 리세트신호를 출력하는 플립플롭으로 구성됨을 특징으로 한다.
이하 도면을 통하여 본 고안을 더욱 상세히 기술하기로 한다. 본 고안에 따른 리세트 회로의 구성을 제3도를 통하여 살펴보면, RC시정수부(10)는 전원전압 입력단과 접지단 사이에 저항(R1)과 캐패시터(C1)를 직렬 연결하고, 상기 저항(R1)과 캐피시터(C1)의 직렬 연결점과 전원전압 입력단에 다이오드(D1)를 연결하며, 상기 캐패시터(C1)의 일단에 인버터(I1)를 연결하여 구성한다.
전압변동 검출부(30)는 전원전압 입력단과 접지단 사이에 저항(R3)과 제너 다이오드(ZD) 및 저항(R4)을 연결하고, 상기저항(R3)과 제너다이오드(ZD)의 연결점에 트랜지스터(TR)의 베이스 단자를 연결하고, 에미터 단자는 전원전압 입력단에, 콜랙터 단자는 접지된 저항(R5)에 연결하여 구성한다. 한편, D형 플립플롭(FF)의 입력단자(D)에는 RC시정수부(10)의 인버터(I1)에서 반전되는 신호가 인가되도록 하고, 클럭단자(CK)에는 저항(R2)과 캐피시터(C2) 및 슈미트회로(SH)로 구성이된 통상의 클럭펄스 발생부(20)에서 출력되는 신호가, 프리세트 단자(P)에는 전압 변동 검출부(30)에서 출력된 신호가 클리어단자(C)에는 저항(R)을 통한 전원전압(VCC)이 각각 인가되도록 하여 리세트 신호를 출력 단자(Q),에서 각각 출력되도록 한다. 상기한 바와같은 구성을 가진 본 고안에 의한 리세트 회로의 작동 관계를 전체적으로 설명하면 다음과 같다. 제3도에 도시된 리세트 회로의 전원전압 입력단에 전원전압(약5-4.5V)이 절환수단에 의해서 공급이 되면, 이 전원전압은 RC시정수부(10)내에 있는 저항(R1)을 통해 캐패시터(C1)에 충전되는 동안, 인버터(I1)의 출력 신호의 레벨은 상기 캐패시터(C1)에 충전되는 전하의 양과 반비례되어 D형플립플롭(FF)의 입력단자(D)에 인가된다.
한편 D형플립플롭(FF)은 클럭펄스 발생부(20)에서 발생되는 클럭펄스에 의해서 입력단자(D)에 인가되는 신호를 동기시키는바, D형플립플롭(FF)의 출력단자(Q)에서는 클럭펄스에 동기된 리세트 신호(RST)가 출력이 된다. 여기서 리세트 신호(RST)의 펄스 폭은 RC시정수부(10)내에 있는 캐패시터(C1)가 전원전압을 완전히 충전할때의 시간과 비례한다. 상기한 D형플립플롭(FF)의 리세트 신호(RST) 출력은 전원전압 입력단에 공급되는 전원 전압이 일정할때를 가정하여 설명한 것으로서 전압변동 검출부(30)가 작동하지 않을 때이다. 다음은 전원전압 입력단에 공급되는 전원전압이 설정치 내에서 변동할 때, 즉 절환수단에 의해서 리세트 회로에 공급이 되고 있는 전원전압을 차단한 후 곧바로 다시 전원전압을 공급할때의 작동관계를 설명한다.
전원전압 공급단에 공급되는 전원전압이 차단되는 순간부터 다시 공급되는 일정시간 동안 전원전압 공급단에 공급되는 전원전압(약 4.5V이하)이 소정치 이하가 된다. 따라서 전압 변동 검출부(30)내의 트랜지스터(TR)베이스에 설정한 전압과 에미터에 공급되는 전압이 베이스 공급전압의차이가 트랜지스터(TR)의 동작 바이어스 전압(0.7V)보다 작게 되어 트랜지스터(TR)는 "오프"된다. 이와같이 트랜지스터(TR)가 "오프"되면 D형플립플롭(FF)의 프리세트 단자(P)를 동작시켜 출력단자에서 리세트 신호()를 발생한다.
상술한 바와같이 작동하는 본 고안은 전원전압의 절환 타이밍이 빨라도 리세트 신호를 정확히 출력 하기 때문에 기존 리세트 회로에서 캐패시터에 남아 있는 전하에 의해서 리세트 신호가 제대로 출력되지 않는 문제점을 해결하는 바, 이를 이용하는 장치는 리세트 동작을 효율적으로 할 수 있다.

Claims (1)

  1. 입력 전원전압 입력단과 접지단 사이에 저항(R1)과 캐패시터(C1)를 연결하며, 상기 저항(R1)과 캐패시터(C1)의 직렬 연결점과 전원전압 입력단에 다이오드(D1)를 연결하고, 상기 캐패시터(C1)의 일단에 인버터(I1)을 연결하여 구성된 RC 시정수부(10)와, 입력전원전압 입력단과 접지단 사이에 저항(R3)과 제너다이오드(ZD) 및 저항(R4)을 연결하며, 상기 저항(R3)과 제너 다이오드(ZD)의 연결점에 트랜지스터(TR)의 베이스 단자를 연결하고, 에미터 단자는 전원전압 입력단에, 콜렉터 단자는 접지된 저항(R5)에 연결하여 구성된 전압변동 감출부(30)와, 입력단자(D)에는 RC시정수부(10)의 인버터(11)에서 반전되는 신호가 인가되도록 연결하고, 클럭단자(CK)에는 클럭펄스 발생부(20)에서 출력되는 신호가, 프리세트단자(P)에는 전압 변동 검출부(30)에서 출력된 신호가 각각 인가하도록 연결하여 리세트 신호를 출력단자(Q),에서 출력하는 D 형 플립플롭(FF)으로 구성됨을 특징으로 하는 리세트 회로.
KR2019890002281U 1989-02-28 1989-02-28 리세트 회로 KR910008243Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890002281U KR910008243Y1 (ko) 1989-02-28 1989-02-28 리세트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890002281U KR910008243Y1 (ko) 1989-02-28 1989-02-28 리세트 회로

Publications (2)

Publication Number Publication Date
KR900016082U KR900016082U (ko) 1990-09-03
KR910008243Y1 true KR910008243Y1 (ko) 1991-10-15

Family

ID=19284070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890002281U KR910008243Y1 (ko) 1989-02-28 1989-02-28 리세트 회로

Country Status (1)

Country Link
KR (1) KR910008243Y1 (ko)

Also Published As

Publication number Publication date
KR900016082U (ko) 1990-09-03

Similar Documents

Publication Publication Date Title
US4716322A (en) Power-up control circuit including a comparator, Schmitt trigger, and latch
US3947697A (en) Synchronizing circuit including two flip-flops and circuit means to protect a synchronized signal from an unstable state of the flip-flops
US4301360A (en) Time interval meter
US4425514A (en) Fixed pulse width, fast recovery one-shot pulse generator
KR910008243Y1 (ko) 리세트 회로
US5063355A (en) Timer circuit
SE451418B (sv) Tidgivningskretsanordning av den typ som anvends for alstring av tidsfordrojda utgangspulssignaler
JP4022318B2 (ja) リセット回路
US4558457A (en) Counter circuit having improved output response
KR890004973Y1 (ko) 상태변화 감지회로
KR100328849B1 (ko) 액정표시소자의모드선택회로
KR900009467Y1 (ko) 리세트회로
SU788360A1 (ru) Формирователь импульсов
KR900002624A (ko) 클램프펄스 작성회로
KR860001361Y1 (ko) 모노 멀티바이브레이터
SU1691931A1 (ru) Триггер
KR0178858B1 (ko) 주파수 오차 및 위상 오차 검출 장치
KR930005745Y1 (ko) 마이콤 오동작시 리셋트 회로
KR930000989Y1 (ko) 마이크로 컴퓨터용 리세트 장치
KR920009191B1 (ko) 리세트회로
SU993459A1 (ru) Формирователь одиночных импульсов
KR930010940B1 (ko) 입력인지 회로
KR0118254Y1 (ko) 디지탈 신호의 상승 에지 검출회로
KR940006092Y1 (ko) 파워 온 리셋 회로
KR940001490Y1 (ko) 전원공급 리세트신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010928

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee