JP2008032706A

JP2008032706A - ピーク電圧検出回路とそれを利用した２値化回路

Info

Publication number: JP2008032706A
Application number: JP2007178498A
Authority: JP
Inventors: Hideki Hosokawa; 秀記細川; Norikazu Ota; 則一太田; Yasuaki Makino; 牧野　　泰明; Hiroshi Okada; 寛岡田; Reiji Iwamoto; 麗司岩本; Nobukazu Oba; 伸和大場; Masamichi Nakatani; 真路中谷
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2006-07-06
Filing date: 2007-07-06
Publication date: 2008-02-14
Anticipated expiration: 2027-07-06
Also published as: JP4719190B2

Abstract

【課題】急峻な変動成分と緩慢な変動成分が合成された入力電圧の正のピーク電圧を正確に検出すること。
【解決手段】正のピーク電圧検出回路１０は、コンパレータ２０と、カウンタ回路４０と、D/A変換回路５０と、第１クロック信号発生回路と、第２クロック信号発生回路を備えている。コンパレータ２０は、非反転入力端子に入力電圧V_INが入力しており、反転入力端子にD/A変換回路５０の出力電圧V_PEAKが入力している。カウンタ回路４０は、第２クロック信号CLK2に同期してカウンタ値を減算し、コンパレータ２０の出力信号V_UPがハイのときに第１クロック信号CLK1に同期してカウンタ値を加算している。D/A変換回路５０は、カウンタ回路４０のカウンタ値に対応する電圧を出力している。第１クロック信号CLK1の周期は、第２クロック信号CLK2の周期よりも短い。
【選択図】図１

Description

本発明は、入力電圧のピーク電圧を検出する回路に関する。本発明はまた、ピーク電圧検出回路を利用した２値化回路にも関する。

センサを用いて事象の状態変化に伴う物理現象を測定し、得られた測定電圧のピーク電圧を利用して事象の状態を観測したい局面が多く存在する。このような局面では、ピーク電圧検出回路を利用して、測定電圧のピーク電圧を検出する。例えば、磁気センサ等を利用して車軸の回転数及び回転角を測定する技術にも、ピーク電圧検出回路が用いられている。この技術では、車軸の回転に伴って磁気センサ等から交流波形の測定電圧が得られる。この交流波形の測定電圧を２値化し、そのデジタル信号から車軸の回転数及び回転角を換算することが行われている。交流波形の測定電圧を２値化するためには、例えば測定電圧の正のピーク電圧（上に凸なピーク電圧）と負のピーク電圧（下に凸なピーク電圧であり、ボトム電圧ともいう）の中間値を求め、その中間値を閾値電圧に利用して測定電圧を２値化する。したがって、交流波形の測定電圧を正確なデジタル信号に変換するためには、測定電圧の正のピーク電圧と負のピーク電圧の双方を正確に測定する技術が必要とされている。

特許文献１には、入力電圧のピーク電圧を検出する回路が開示されている。図１４に、特許文献１で開示されているピーク電圧検出回路の主たる構成を示す。特許文献１のピーク電圧検出回路１００は、コンパレータ１２０と、アンド回路１３０と、カウンタ回路１４０と、D/A変換回路１５０と、第１クロック信号発生回路を備えている。コンパレータ１２０は、非反転入力端子に入力電圧V_INが入力しており、反転入力端子にD/A変換回路１５０の出力電圧V_PEAKが入力している。カウンタ回路１４０は、アンド回路１３０を利用し、コンパレータ１２０の出力信号V_UPがハイのときにクロック信号CLK1に同期してカウンタ値を加算する。D/A変換回路１５０は、カウンタ回路１４０のカウンタ値に対応する電圧を出力する。入力電圧V_INのピーク電圧は、D/A変換回路１５０の出力電圧V_PEAKとして取得される。

図１５に、ピーク電圧検出回路１００の動作波形図を示す。入力電圧V_INが出力電圧V_PEAKを上回ると、コンパレータ１２０の出力信号V_UPがハイになる。アンド回路１３０は、コンパレータ１２０の出力信号V_UPがハイのときに、クロック信号CLK1をカウンタ回路１４０に入力する。カウンタ回路１４０は、クロック信号CLK1に同期してカウンタ値を加算する。これにより、D/A変換回路１５０の出力電圧V_PEAKは、クロック信号CLK1に同期して段差状に上昇する。即ち、出力電圧V_PEAKは、入力電圧V_INが出力電圧V_PEAKを上回っているときに、クロック信号CLK1に同期して段差状に上昇し、入力電圧V_INの上昇に追随していく。
入力電圧V_INが下降し始めると、入力電圧V_INが出力電圧V_PEAKを下回る。入力電圧V_INが出力電圧V_PEAKを下回ると、コンパレータ１２０の出力信号V_UPがローになり、カウンタ回路１４０にクロック信号CLK1が入力しない。したがって、カウンタ回路１４０は、カウンタ値の加算を停止する。これらの処理を経て、ピーク電圧検出回路１００は、入力電圧V_INのピーク電圧を検出する。

特開平６−１７４７５６号公報

図１５では、入力電圧V_INの１つの周期を観測している。図１６に、入力電圧V_INの複数の周期を観測した様子を示す。
磁気センサ等からの測定電圧（ピーク電圧検出回路１００における入力電圧V_IN）は、急峻に変動する成分の他に、温度変化等に起因して緩慢に変動する成分も含まれていることが多い。このため、図１６に示すように、入力電圧V_INは、緩慢に増加する期間T100と緩慢に減少する期間T200を備えていることが多い。

特許文献１のピーク電圧検出回路１００を用いてピーク電圧を検出する場合、緩慢に増加する期間T100では、入力電圧V_INのピーク電圧を周期毎に検出することができる。しかし、緩慢に減少する期間T200では、入力電圧V_INのピーク電圧が周期毎に徐々に減少していくので、先に保存された最大の正のピーク電圧が維持されたままになる。このため、ピーク電圧検出回路１００は、緩慢に減少する期間T200において、入力電圧V_INのピーク電圧を周期毎に検出することができない。
また、負のピーク電圧を検出する場合は、緩慢に減少する期間T200でボトム電圧を周期毎に検出することができるものの、緩慢に増加する期間T100でボトム電圧を周期毎に検出することができない。
本発明は、急峻な変動成分と緩慢な変動成分が合成された入力電圧のピーク電圧を正確に検出する回路を提供することを目的としている。
本発明はさらに、急峻な変動成分と緩慢な変動成分が合成された入力電圧を正確に２値化する回路を提供することも目的としている。

本発明のピーク電圧検出回路は、２つのクロック信号を利用することを特徴としている。本発明のピーク電圧検出回路は、出力電圧を入力電圧の急峻な変動に追随させるために、周期の短いクロック信号を用いる。本発明のピーク電圧検出回路はさらに、出力電圧を入力電圧の緩慢な変動に追随させるために、周期の長いクロック信号を利用する。本発明のピーク電圧検出回路は、２つのクロック信号を利用することによって、出力電圧を入力電圧の急峻な変動と緩慢な変動の双方に追随させることができる。本発明のピーク電圧検出回路によると、入力電圧のピーク電圧を正確に検出することができる。
ここで、本明細書の用語に関して説明する。本明細書で「ピーク電圧」とは、「正のピーク電圧」と「負のピーク電圧（ボトム電圧）」を含む広い概念で使用され得る。ただし、説明を明瞭にするために、上に凸な電圧を「ピーク電圧」といい、下に凸な電圧を「ボトム電圧」として使い分けることもある。なお、本明細書で「正のピーク電圧」とは、電圧が極大となる上に凸なピーク電圧をいう。本明細書で「負のピーク電圧」とは、電圧が極小となる下に凸なピーク電圧をいう。「正のピーク電圧」が負となることもあれば、「負のピーク電圧」が正となることもある。

本発明は、入力電圧のピーク電圧を検出する回路に具現化することができる。ここでいう入力電圧は、正の電圧又は負の電圧のどちらであってもよい。正負の間で変化する電圧であってもよい。また、ここでいうピーク電圧は、上に凸なピーク電圧と下に凸なピーク電圧のどちらであってもよい。
本発明のピーク電圧検出回路は、コンパレータと、カウンタ回路と、D/A変換回路と、第１クロック信号発生回路と、第２クロック信号発生回路を備えている。本発明のコンパレータは、一方の入力端子に前記入力電圧が入力しており、他方の入力端子にD/A変換回路の出力電圧が入力している。本発明のカウンタ回路は、コンパレータの出力信号に応じて第１クロック信号に同期してカウンタ値をカウントしている。本発明のカウンタ回路はさらに、第２クロック信号に同期してカウンタ値を逆方向にカウントしている。本発明のD/A変換回路は、カウンタ回路のカウンタ値に対応する電圧を出力している。本発明では、第１クロック信号の周期は、第２クロック信号の周期よりも短いことを特徴としている。
上記のピーク電圧検出回路は、短い第１クロック信号を利用して、入力電圧の急峻な変動に追随してカウンタ回路のカウンタ値をカウント（加算又は減算）する。したがって、D/A変換回路の出力電圧は、入力電圧の急峻な変動に追随して変動することができる。さらに、上記のピーク電圧検出回路は、周期の長い第２クロック信号を利用して、入力電圧の緩慢な変動に追随してカウンタ回路のカウンタ値をカウント（減算又は加算）する。したがって、D/A変換回路の出力電圧は、入力電圧の緩慢な変動に追随して変動することができる。本発明のピーク電圧検出回路では、第１クロック信号に同期してカウントされるカウンタ値の加減方向と第２クロック信号に同期してカウントされるカウンタ値の加減方向が逆方向である。したがって、第１クロック信号だけでは追随できない入力電圧の緩慢な変動を、第２クロック信号を利用することによって追随させることができる。
本発明のピーク電圧検出回路は、２つのクロック信号を利用することによって、出力電圧を入力電圧の急峻な変動と緩慢な変動の双方に追随させることができる。本発明のピーク電圧検出回路によると、入力電圧のピーク電圧を正確に検出することができる。

本発明のピーク電圧検出回路では、カウンタ回路が、コンパレータの出力信号が一方の状態のときに第１クロック信号に同期してカウンタ値をカウントし、コンパレータの出力信号が他方の状態のときに第２クロック信号に同期してカウンタ値を逆方向にカウントすることが好ましい。
上記態様のピーク電圧検出回路では、第１クロック信号に同期してカウント値をカウントするタイミングと第２クロック信号に同期してカウント値を逆方向にカウントするタイミングが区別されている。したがって、第１クロック信号に同期してカウント値がカウントされているタイミングでは、第２クロック信号に同期してカウント値が逆方向にカウントされることが抑制される。上記態様のピーク電圧検出回路によると、D/A変換回路の出力電圧を入力電圧の急峻な変動に良好に追随させることができる。

本発明は、入力電圧の正のピーク電圧を検出する回路（以下、正のピーク電圧検出回路という）に具現化することができる。本発明の正のピーク電圧検出回路は、コンパレータと、カウンタ回路と、D/A変換回路と、第１クロック信号発生回路と、第２クロック信号発生回路を備えている。本発明のコンパレータは、非反転入力端子に入力電圧が入力しており、反転入力端子にD/A変換回路の出力電圧が入力している。本発明のカウンタ回路は、コンパレータの出力信号がハイのときに第１クロック信号に同期してカウンタ値を加算している。本発明のカウンタ回路はさらに、第２クロックに同期してカウンタ値を減算している。本発明のD/A変換回路は、カウンタ回路のカウンタ値に対応する電圧を出力している。本発明では、第１クロック信号の周期が、第２クロック信号の周期よりも短いことを特徴としている。
上記の正のピーク電圧検出回路は、入力電圧がD/A変換回路の出力電圧を上回っているときに、周期の短い第１クロック信号を利用して、カウンタ回路のカウンタ値を加算させ、D/A変換回路の出力電圧を上昇させることができる。したがって、D/A変換回路の出力電圧は、入力電圧の急峻な上昇に追随して上昇することができる。さらに、上記の正のピーク電圧検出回路は、周期の長い第２クロック信号を利用して、カウンタ回路のカウンタ値を減算させ、D/A変換回路の出力電圧を下降させることができる。したがって、D/A変換回路の出力電圧は、入力電圧の緩慢な下降に追随して下降することができる。
本発明の正のピーク電圧検出回路は、２つのクロック信号を利用することによって、出力電圧を入力電圧の急峻な変動と緩慢な変動の双方に追随させることができる。本発明の正のピーク電圧検出回路によると、入力電圧の正のピーク電圧を正確に検出することができる。

本発明の正のピーク電圧検出回路では、カウンタ回路が、コンパレータの出力信号がローのときに第２クロック信号に同期してカウンタ値を減算することが好ましい。
換言すると、上記態様の正のピーク電圧検出回路では、コンパレータの出力信号がハイのときに（即ち、入力電圧がD/A変換回路の出力電圧を上回っているときに）、カウンタ回路のカウンタ値が第２クロック信号に同期して減算することがない。したがって、上記態様の正のピーク電圧検出回路によると、入力電圧が急峻に上昇する過程では、カウンタ回路のカウンタ値が第２クロック信号に同期して減算することが抑制される。上記態様の正のピーク電圧検出回路によると、D/A変換回路の出力電圧を入力電圧の急峻な上昇に良好に追随させることができる。

本発明は、入力電圧の負のピーク電圧を検出する回路（以下、負のピーク電圧検出回路という）にも具現化することができる。本発明の負のピーク電圧検出回路は、コンパレータと、カウンタ回路と、D/A変換回路と、第１クロック信号発生回路と、第２クロック信号発生回路を備えている。本発明のコンパレータは、反転入力端子に入力電圧が入力しており、非反転入力端子にD/A変換回路の出力電圧が入力している。本発明のカウンタ回路は、コンパレータの出力信号がハイのときに第１クロック信号に同期してカウンタ値を減算している。本発明のカウンタ回路はさらに、第２クロック信号に同期してカウンタ値を加算している。本発明のD/A変換回路は、カウンタ回路のカウンタ値に対応する電圧を出力している。本発明では、第１クロック信号の周期は、第２クロック信号の周期よりも短いことを特徴としている。
上記の負のピーク電圧検出回路は、入力電圧がD/A変換回路の出力電圧を下回っているときに、周期の短い第１クロック信号を利用して、カウンタ回路のカウンタ値を減算させ、D/A変換回路の出力電圧を下降させることができる。したがって、D/A変換回路の出力電圧は、入力電圧の急峻な下降に追随して下降することができる。さらに、上記の負のピーク電圧検出回路は、周期の長い第２クロック信号を利用して、カウンタ回路のカウンタ値を加算させ、D/A変換回路の出力電圧を上昇させることができる。したがって、D/A変換回路の出力電圧は、入力電圧の緩慢な上昇に追随して上昇することができる。
本発明の負のピーク電圧検出回路は、２つのクロック信号を利用することによって、出力電圧を急峻な変動と緩慢な変動の双方に追随させることができる。本発明の負のピーク電圧検出回路によると、入力電圧の負のピーク電圧を正確に検出することができる。

本発明の負のピーク電圧検出回路では、カウンタ回路が、コンパレータの出力信号がローのときに第２クロック信号に同期してカウンタ値を加算することが好ましい。
換言すると、上記態様の負のピーク電圧検出回路では、コンパレータの出力信号がハイのときに（即ち、入力電圧がD/A変換回路の出力電圧を下回っているとき）、カウンタ回路のカウンタ値が第２クロック信号に同期して加算することがない。したがって、上記態様の負のピーク電圧検出回路によると、入力電圧が急峻に下降する過程では、カウンタ回路のカウンタ値が第２クロック信号に同期して加算することが抑制される。上記態様の負のピーク電圧検出回路によると、D/A変換回路の出力電圧を入力電圧の急峻な下降に良好に追随させることができる。

本発明のピーク電圧検出回路では、入力電圧が交流波形であることが好ましい。
本発明のピーク電圧検出回路は、入力電圧の変動が単調でない場合に、極めて有用である。

本発明は、交流波形の入力電圧をデジタル信号に変換する２値化回路に具現化することができる。本発明の２値化回路は、上記の正のピーク電圧検出回路と、上記の負のピーク電圧検出回路と、判定回路を備えている。本発明の判定回路は、正のピーク電圧検出回路で得られる正のピーク電圧と負のピーク電圧検出回路で得られる負のピーク電圧から生成される閾値電圧を境に入力電圧のハイ・ローを決定することによってデジタル信号に変換することを特徴としている。
本発明の正のピーク電圧検出回路は、正確な正のピーク電圧を検出することができる。本発明の負のピーク電圧検出回路は、正確な負のピーク電圧を検出することができる。したがって、本発明の判定回路は、それらの正負のピーク電圧から正確な閾値電圧を得ることができる。この結果、その閾値電圧を用いて得られるデジタル信号もまた、入力電圧の状態を正確に反映することができる。本発明の２値化回路は、急峻な変動成分と緩慢な変動成分が合成された入力電圧を正確に２値化することができる。

上記した２値化回路では、判定回路が、第１比較回路と第２比較回路と選択回路を備えていることが好ましい。以下では、正のピーク電圧と負のピーク電圧の間に設定されている電圧を基準閾値とし、基準閾値と正のピーク電圧の間に設定されている電圧を高側オフセット閾値とし、基準閾値と負のピーク電圧の間に設定されている電圧を低側オフセット閾値という。第１比較回路は、入力電圧が基準閾値電圧を下回った時に出力を反転するとともに閾値を高側オフセット閾値に切換え、入力電圧が高側オフセット閾値を上回った時に出力を反転させるとともに閾値を基準閾値に切換える処理を繰返す。第２比較回路は、入力電圧が基準閾値電圧を上回った時に出力を反転するとともに閾値を低側オフセット閾値に切換え、入力電圧が低側オフセット閾値を下回った時に出力を反転させるとともに閾値を基準閾値に切換える処理を繰返す。選択回路は、第１比較回路と第２比較回路の出力電圧を入力し、入力電圧が基準閾値を下回った時に生じた第１比較回路の出力反転現象と、そのアナログ信号値が基準閾値を上回った時に生じた第２比較回路の出力反転現象を選択してハイ・ローを反転させる。

上記の判定回路は、入力電圧に高周波が重畳していても、出力がチャッタリングすることを防止できる。また、上記の判定回路を備えることにより、入力電圧が基準閾値を下回るタイミングと、入力電圧が基準閾値を上回るタイミングにおいて、ハイ・ローを反転させる２値化回路を実現することができる。

上記の２値化回路では、選択回路が出力を反転させるタイミングを第２クロック信号として使用することが好ましい。
上記の２値化回路によると、測定対象とする大きな振幅の入力電圧が入力されない間は保持したピーク電圧を緩慢に変化させる現象が生じない。ピーク電圧を緩慢に変化させたためにノイズ等に相当する振幅の小さな入力電圧の変化に起因して２値化信号が反転することを防止できる。ノイズに対して信頼性の高い２値化回路を実現することができる。

本発明のピーク電圧検出回路によると、急峻な変動成分と緩慢な変動成分が合成された入力電圧のピーク電圧を正確に検出することができる。さらに、そのピーク電圧検出回路を利用した２値化回路は、急峻な変動成分と緩慢な変動成分が合成された入力電圧を正確にデジタル信号に変換することができる。

本発明の好ましい形態を列記する。
（第１形態）第１クロック信号発生回路と第２クロック信号発生回路は、１つのクロック信号発生回路と分周回路で構成されている。クロック信号発生回路が第１クロック信号を生成する。第２クロック信号は、第１クロック信号が分周回路で低周波化されることで生成される。
（第２形態）ピーク電圧検出回路はアンド回路を備えており、そのアンド回路にはコンパレータの出力信号と第１クロック信号が入力している。アンド回路は、コンパレータの出力信号がハイのときに第１クロック信号をカウンタ回路に入力する。
（第３形態）ピーク電圧検出回路は第２のアンド回路を備えており、その第２のアンド回路にはコンパレータの出力信号が反転した信号と第２クロック信号が入力している。第２のアンド回路は、コンパレータの出力信号がローのときに第２クロック信号をカウンタ回路に入力する。
（第４形態）２値化判定回路は、正のピーク電圧検出回路（ピーク電圧検出回路）の出力電圧と負のピーク電圧検出回路（ボトム電圧検出回路）の出力電圧から基準閾値電圧を作り出す回路を備えている。基準閾値電圧は、ピーク電圧とボトム電圧の中心値に調整されている。
（第５形態）２値化判定回路は、ピーク電圧検出回路の出力電圧とボトム電圧検出回路の出力電圧から高側オフセット閾値電圧を作り出す回路を備えている。高側オフセット閾値電圧は、ピーク電圧と基準閾値電圧の中心値に調整されている。
（第６形態）２値化判定回路は、ピーク電圧検出回路の出力電圧とボトム電圧検出回路の出力電圧から低側オフセット閾値電圧を作り出す回路を備えている。低側オフセット閾値電圧は、ボトム電圧と基準閾値電圧の中心値に調整されている。

図面を参照して以下に実施例を詳細に説明する。
（第１実施例）
図１に、正のピーク電圧検出回路１０の構成を示す。正のピーク電圧検出回路１０は、コンパレータ２０と、アンド回路３０と、カウンタ回路４０と、D/A変換回路５０と、第１クロック信号発生回路と、第２クロック信号発生回路を備えている。第１クロック信号発生回路が生成する第１クロック信号CLK1の周期は、第２クロック信号発生回路が生成する第２クロック信号CLK2の周期よりも短い。第１クロック信号CLK1と第２クロック信号CLK2の周波数は、測定対象の物理現象に応じて設定される。

コンパレータ２０は、非反転入力端子に入力電圧V_INが入力しており、反転入力端子にD/A変換回路５０の出力電圧V_PEAKが入力している。本実施例の入力電圧V_INは、回転数又は回転角を測定するために車軸に設けられた磁気センサからの測定電圧であり、その波形は交流波形を示している。

アンド回路３０は、２つの入力端子を備えており、一方の入力端子にコンパレータ２０の出力信号V_UPが入力しており、他方の入力端子に第１クロック信号CLK1が入力している。アンド回路３０は、コンパレータ２０の出力信号V_UPがハイのときにCLK1に同期した出力信号を出力する。

カウンタ回路４０は、UP/DOWNのｎビットカウンタ回路である。カウンタ回路４０のUP用の入力端子には、アンド回路３０の出力信号が入力している。カウンタ回路４０のDOWN用の入力端子には、第２クロック信号CLK2が入力している。カウンタ回路４０はさらに、RESET用の入力端子も備えており、その入力端子にリセット信号RSTが入力している。カウンタ回路４０は、アンド回路３０を利用して、コンパレータ２０の出力信号V_UPがハイのときに第１クロック信号CLK1に同期してカウンタ値を加算する。正確には、第１クロック信号CLK1が正に反転するタイミングに同期してカウンタ値を加算する。カウンタ回路４０はさらに、第２クロック信号CLK2に同期してカウンタ値を減算する。正確には、第２クロック信号CLK2が正に反転するタイミングに同期してカウンタ値を減算する。

D/A変換回路５０は、カウンタ回路４０のカウンタ値に対応する電圧を出力する。D/A変換回路５０の出力は、入力電圧V_INの正のピーク電圧V_PEAKとして用いられるとともに、コンパレータ２０の反転入力端子にも入力している。

図２に、ピーク電圧検出回路１０の動作波形図を示す。
期間T1と期間T2は、ピーク電圧検出回路１０が初期状態から入力電圧V_INの正のピーク電圧を検出するまでの過渡期間である。期間T3と期間T5は、入力電圧V_INの正のピーク電圧を検出する過程の期間である。期間T4は、検出した正のピーク電圧の波から次の波が現れるまでの期間である。期間T4は、ピーク電圧検出回路１０の特徴が最も現れている期間である。

まず、期間T1と期間T2に関して説明する。ピーク電圧検出回路１０の測定が開始すると、リセット信号RSTがカウンタ回路４０に入力し、カウンタ回路４０のカウンタ値が初期化される。カウンタ回路４０のカウンタ値が初期化されると、D/A変換回路５０の出力電圧V_PEAKも初期化される。カウンタ値の初期値は低く設定されているので、出力電圧V_PEAKの初期電圧も小さい。カウンタ値の初期値は、出力電圧V_PEAKが入力電圧V_INを下回るように設定されている。このため、測定開始時の入力電圧V_INは、出力電圧V_PEAKを上回っており、コンパレータ２０の出力信号V_UPがハイになる。アンド回路３０は、コンパレータ２０の出力信号V_UPがハイであるときに、第１クロック信号CLK1をカウンタ回路４０に入力する。カウンタ回路４０は、第１クロック信号CLK1に同期してカウンタ値を加算する。これにより、D/A変換回路５０の出力電圧V_PEAKは、第１クロック信号CLK1に同期して段差状に上昇する（期間T1）。

タイミングt1において、出力電圧V_PEAKが入力電圧V_INまで達し、入力電圧V_INが出力電圧V_PEAKを下回ると、コンパレータ２０の出力信号V_UPがローになる。アンド回路３０は、第１クロック信号CLK1をカウンタ回路４０に入力するのを停止する。したがって、カウンタ回路４０は、第１クロック信号CLK1に同期したカウンタ値の加算を停止する。この結果、出力電圧V_PEAKの上昇も停止する。ここで、カウンタ回路４０のDOWN用の入力端子には、第２クロック信号CLK2が入力している。このため、カウンタ回路４０のカウンタ値は、第２クロック信号CLK2に同期して減算する。したがって、期間T2では、出力電圧V_PEAKが第２クロック信号CLK2に同期して下降する。

タイミングt2において、入力電圧V_INが出力電圧V_PEAKを上回ると、入力電圧V_INの正のピーク電圧を検出する過程に入る（期間T3）。入力電圧V_INが出力電圧V_PEAKを上回っていると、コンパレータ２０の出力信号V_UPがハイになる。アンド回路３０は、コンパレータ２０の出力信号V_UPがハイであるときに、第１クロック信号CLK1をカウンタ回路４０に入力する。カウンタ回路４０は、第１クロック信号CLK1に同期してカウンタ値を加算する。これにより、D/A変換回路５０の出力電圧V_PEAKは、第１クロック信号CLK1に同期して段差状に上昇する。即ち、出力電圧V_PEAKは、入力電圧V_INが出力電圧V_PEAKを上回っているときに、第１クロック信号CLK1に同期して段差状に上昇し、入力電圧V_INの上昇に追随していく。この期間T3でも、カウンタ回路４０のカウンタ値は、第２クロック信号CLK2に同期して減算する。しかし、第２クロック信号CLK2の周期は、第１クロック信号CLK1の周期よりも極めて長い。このため、第２クロック信号CLK2に基づくカウンタ値の減算分は、第１クロック信号CLK1に基づく加算分によって実質的に無視することができる。したがって、出力電圧V_PEAKは、第１クロック信号CLK1に同期して段差状に上昇し、入力電圧V_INの上昇に追随していくことができる。

タイミングt3において、入力電圧V_INが下降し始めると、入力電圧V_INが出力電圧V_PEAKを下回る。入力電圧V_INが出力電圧V_PEAKを下回ると、コンパレータ２０の出力信号V_UPがローになり、カウンタ回路４０に第１クロック信号CLK1が入力しない。したがって、カウンタ回路４０は、カウンタ値の加算を停止する。これらの処理を経て、ピーク電圧検出回路１０は、入力電圧V_INの正のピーク値を検出する。

期間T4では、カウンタ回路４０のカウンタ値が、第２クロック信号CLK2に同期して減算する。このため、保持されている出力電圧V_PEAKは、次の周期の入力電圧V_INが現れるまで段差状に下降する。保持されている出力電圧V_PEAKが徐々に下降するので、次の周期の波を確実に捉えることができる。入力電圧V_INが緩慢に減少していたとしても、確実に検出することができる。
次に、タイミングt4において、入力電圧V_INが出力電圧V_PEAKを上回ると、入力電圧V_INの正のピーク電圧を検出する過程に入る（期間T5）。期間T5とタイミングt5における動作は、前記の期間T3とタイミングt5における動作と同一である。

図３に、入力電圧V_INの複数の周期を観測した様子を示す。
磁気センサからの測定電圧（ピーク電圧検出回路１０における入力電圧V_IN）は、急峻に変動する成分の他に、温度変化等に起因して緩慢に変動する成分も含まれている。このため、図３に示すように、入力電圧V_INは、緩慢に増加する期間T10と緩慢に減少する期間T20を備えている。
図３に示すように、ピーク電圧検出回路１０は、緩慢に増加する期間T10と緩慢に減少する期間T20のいずれにおいても、入力電圧V_INの正のピーク電圧を周期毎に検出することができる。

正のピーク電圧検出回路１０は、入力電圧V_INがD/A変換回路５０の出力電圧V_PEAKを上回っているときに、周期の短い第１クロック信号CLK1を利用して、カウンタ回路４０のカウンタ値を加算させ、D/A変換回路５０の出力電圧V_PEAKを上昇させることができる。したがって、D/A変換回路５０の出力電圧V_PEAKは、入力電圧V_INの急峻な上昇に追随して上昇することができる。さらに、正のピーク電圧検出回路１０は、周期の長い第２クロック信号CLK2を利用して、カウンタ回路４０のカウンタ値を減算させ、D/A変換回路５０の出力電圧V_PEAKを下降させることができる。したがって、D/A変換回路５０の出力電圧V_PEAKは、入力電圧V_INの緩慢な下降に追随して下降することができる。
正のピーク電圧検出回路１０は、２つのクロック信号を利用することによって、出力電圧V_PEAKを入力電圧V_INの急峻な変動と緩慢な変動の双方に追随させることができる。正のピーク電圧検出回路１０によると、入力電圧V_INの正のピーク電圧を正確に検出することができる。

図４に、正のピーク電圧検出回路１０の変形例の構成を示す。
変形例の正のピーク電圧検出回路１０は、第２のアンド回路３１を備えている。第２のアンド回路３１は、２つの入力端子を備えており、一方の入力端子にはコンパレータ２０の出力信号V_UPが反転した信号が入力しており、他方の入力端子には第２クロック信号CLK2が入力している。第２のアンド回路３１は、コンパレータ２０の出力信号V_UPがローのときに第２クロック信号CLK2に同期した出力信号を出力する。
変形例の正のピーク電圧検出回路１０によると、カウンタ回路４０は、コンパレータ２０の出力信号V_UPがローのときに、第２クロック信号CLK2に同期してカウンタ値を減算する。換言すると、変形例の正のピーク電圧検出回路１０では、コンパレータ２０の出力信号V_UPがハイのときに（即ち、入力電圧V_INがD/A変換回路５０の出力電圧V_PEAKを上回っているときに）、カウンタ回路４０のカウンタ値が第２クロック信号CLK2に同期して減算することがない。したがって、変形例の正のピーク電圧検出回路１０によると、入力電圧V_INが急峻に上昇する過程では、出力電圧V_PEAKを入力電圧V_INの急峻な上昇に良好に追随させることができる。
本実施例のピーク電圧検出回路で検出される電圧は、第２クロック信号に同期して緩慢に変化する。緩慢とはいえ変化することから厳密な意味ではピーク電圧を保持しているとはいえない。しかしながら第２クロック信号に同期する変化は緩慢であり、ピーク電圧を近似的に保持しているといえる。また、後記する２値化回路に利用する場合、正のピーク電圧を保持した電圧が緩慢に変化する方向（緩慢に低下する）と、負のピーク電圧を保持した電圧が緩慢に変化する方向（緩慢に上昇する）が逆向きであり、緩慢に変化するにもかかわらず、正のピーク電圧を保持した電圧と負のピーク電圧を保持した電圧の中間値は変化しない。周期毎の中間値を正確に抽出することを妨げない。

図５に、負のピーク電圧検出回路１２の構成を示す。負のピーク電圧検出回路１２の構成と正のピーク電圧検出回路１０は、以下の２つの点で異なっている。
負のピーク電圧検出回路１２では、コンパレータ２２の反転入力端子に入力電圧V_INが入力しており、非反転入力端子にD/A変換回路５２の出力電圧V_BOTTOMが入力している。さらに、カウンタ回路４２は、UP/DOWNのｎビットカウンタ回路であり、その出力は反転してD/A変換回路５２に入力している。

負のピーク検出回路１２では、入力電圧V_INが出力電圧V_BOTTOMを下回っているときに、コンパレータ２２の出力信号V_DOWNがハイになる。アンド回路３２は、コンパレータ２２の出力信号V_DOWNがハイのときに、第１クロック信号CLK1をカウンタ回路に４２のUP用の入力端子に入力する。したがって、カウンタ回路４２のカウンタ値は、入力電圧V_INが出力電圧V_BOTTOMを下回っているときに、第１クロック信号CLK1に同期して加算する。ただし、カウンタ回路４２の出力は反転している。このため、実質的には、カウンタ回路４２のカウンタ値は、入力電圧V_INが出力電圧V_BOTTOMを下回っているときに、第１クロック信号CLK1に同期して減算する。この結果、負のピーク検出回路１２は、入力電圧V_INが出力電圧V_BOTTOMを下回っているときに、第１クロック信号CLK1に同期して出力電圧V_BOTTOMを下降させることができる。したがって、出力電圧V_BOTTOMは、入力電圧V_INの急峻な下降に追随して下降することができる。さらに、負のピーク電圧検出回路１２は、周期の長い第２クロック信号CLK2を利用して、カウンタ回路４２のカウンタ値を減算する。ただし、上記したように、カウンタ回路４２の出力は反転している。このため、カウンタ回路４２のカウンタ値を実質的に加算させ、D/A変換回路５２の出力電圧V_BOTTOMを上昇させることができる。したがって、D/A変換回路５２の出力電圧V_BOTTOMは、入力電圧V_INの緩慢な上昇に追随して上昇することができる。
負のピーク電圧検出回路１２は、２つのクロック信号を利用することによって、出力電圧V_BOTTOMを急峻な変動と緩慢な変動の双方に追随させることができる。負のピーク電圧検出回路１２によると、入力電圧V_INの負のピーク電圧を正確に検出することができる。

図６に、負のピーク電圧検出回路１２の変形例の構成を示す。
変形例の負のピーク電圧検出回路１２は、第２のアンド回路３３を備えている。第２のアンド回路３３は、２つの入力端子を備えており、一方の入力端子にはコンパレータ２２の出力信号V_DOWNが反転した信号が入力しており、他方の入力端子には第２クロック信号CLK2が入力している。
変形例の負のピーク電圧検出回路１２によると、カウンタ回路４２は、コンパレータ２２の出力信号V_DOWNがローのときのみ、第２クロック信号CLK2に同期してカウンタ値を実質的に加算する。換言すると、変形例の負のピーク電圧検出回路１２では、コンパレータ２２の出力信号V_DOWNがハイのときに（即ち、入力電圧V_INが出力電圧V_BOTTOMを上回っているときに）、カウンタ回路４２のカウンタ値が第２クロック信号CLK2に同期して加算することがない。したがって、変形例の負のピーク電圧検出回路１２によると、入力電圧V_INが急峻に下降する過程では、出力電圧V_BOTTOMを入力電圧V_INの急峻な下降に良好に追随させることができる。

（第２実施例）
図７に、２値化回路１４の構成を示す。
２値化回路１４は、図１の正のピーク電圧検出回路１０と、図５の負のピーク電圧検出回路１２と、２値化判定回路６４と、DC増幅回路６２を備えている。２値化回路１４はさらに、クロック回路６６と分周回路６８を備えている。クロック回路６６は、第１クロック信号CLK1を生成する。分周回路６８は、高周波の第１クロック信号CLK1を低周波の第２クロック信号CLK2に変換する。DC増幅回路６２は、入力電圧V_INを入力電圧V_DCに増幅する。
２値化判定回路６４は、正のピーク電圧検出回路１０で得られる正のピーク電圧に係る出力電圧V_PEAKと負のピーク電圧検出回路１２で得られる負のピーク電圧に係る出力電圧V_BOTTOMの中間値を閾値電圧とし、その閾値電圧を境に入力電圧V_DCのハイ・ローを決定することによってデジタル信号に変換する。

図８に、２値化回路１４の動作波形図を示す。
入力電圧V_INは、DC増幅回路６２によって増幅され、約２．６７Vと約２．７３Vの間を変動する交流波形の入力電圧V_DCに変換される。
正のピーク電圧検出回路１０は、正のピーク電圧に係る出力電圧V_PEAKを正確に検出することができる。負のピーク電圧検出回路１２は、負のピーク電圧に係る出力電圧V_BOTTOMを正確に検出することができる。したがって、判定回路６４は、それらの正負の出力電圧V_PEAK、V_BOTTOMから正確な閾値電圧V_REFを得ることができる。この結果、その閾値電圧V_REFを境に入力電圧V_DCのハイ・ローを決定することによってデジタル信号V_OUTに変換することができる。
２値化回路１４は、緩慢な変動成分を含む入力電圧V_INから正確な正負のピーク電圧に係る出力電圧V_PEAK、V_BOTTOMを得ることができる。したがって、それらから得られる閾値電圧V_REFもまた、入力電圧V_INの緩慢な変動成分を良く反映している。この結果、得られるデジタル信号V_OUTもまた、入力電圧V_INの緩慢な変動成分を良く反映することができる。２値化回路１４は、急峻な変動成分と緩慢な変動成分が合成された入力電圧V_INを正確に２値化することができる。

（第３実施例）
図９に、２値化回路１４の一例を示す。符号６４は、図７に示す２値化判定回路６４を示している。ここでは、入力電圧V_DCに高周波成分が重畳していても、出力信号V_OUTがチャッタリングすることが抑制された２値化回路１４について説明する。なお、ここでは、正のピーク電圧検出回路（ピーク電圧検出回路）１０と負のピーク電圧検出回路（ボトム電圧検出回路）１２についての詳細な説明は省略する。ピーク電圧検出回路１０とボトム電圧検出回路１２については、前記した技術を活用することができる。
２値化回路１４では、ピーク電圧V_PEAKとボトム電圧V_BOTTOMを利用して、基準閾値電圧V_REFと、高側オフセット閾値電圧V_REF１と、低側オフセット閾値電圧V_REF2を生成する。

図９に示すように、２値化判定回路６４は、第１比較回路７０と第２比較回路８６とフリップフロップ回路（選択回路）８８を備えている。２値化判定回路６４は、さらに４つの抵抗Ｒ１０〜Ｒ４０を備えている。まず、抵抗１０〜Ｒ４０について説明する。
ＤＣ増幅回路６２（図７を参照）よって増幅された入力信号V_DCは、ピーク電圧検出回路１０の入力端子に入力している。また、入力信号V_DCは、ボトム電圧検出回路１２の入力端子にも入力している。抵抗Ｒ１０〜Ｒ４０は、ピーク電圧検出回路１０の出力端子とボトム電圧検出回路１２の出力端子の間に直列に設けられている。抵抗Ｒ１０と抵抗Ｒ２０の間に、第１接続端子７６が形成されている。抵抗Ｒ２０と抵抗Ｒ３０の間に、第２接続端子７８が形成されている。抵抗Ｒ３０と抵抗Ｒ４０の間に、第３接続端子８０が形成されている。
抵抗Ｒ１０〜Ｒ４０の抵抗値は同一である。したがって、各接続端子７６、７８、８０の電圧は、以下の値に調整される。

第２接続端子７８の電圧は、ピーク電圧V_PEAKとボトム電圧V_BOTTOMの中心値に調整されており、この電圧は基準閾値電圧V_REFとして用いられる。第１接続端子７６の電圧は、基準閾値電圧V_REFとピーク電圧V_PEAKの中心値に調整されており、この電圧は高側オフセット閾値電圧V_REF１として用いられる。第３接続端子８０の電圧は、基準閾値電圧V_REFとボトム電圧V_BOTTOMの中心値に調整されており、この電圧は低側オフセット閾値電圧V_REF2として用いられる。

第１比較回路７０について説明する。第１比較回路７０は、第１オペアンプ７２と第１スイッチ切換回路７４を備えている。第１比較回路７０は、入力電圧V_DCが基準閾値電圧V_REFを下回った時に出力を正から負に反転させるとともに、閾値電圧を高側オフセット閾値電圧V_REF１に切換える。また、第１比較回路７０は、入力電圧V_DCが高側オフセット閾値電圧V_REF１を上回った時に出力を負から正に反転させるとともに、閾値電圧を基準閾値電圧V_REFに切換える。第１オペアンプ７２の非反転入力端子には、入力電圧V_DCが入力している。第１スイッチ切換回路７４は、第１オペアンプ７２の出力に応じて、第１オペアンプ７２の反転入力端子に接続する端子を、第１接続端子７６と第２接続端子７８の間で切替える。すなわち、第１スイッチ切換回路７４は、第１オペアンプ７２の出力に応じて、第１オペアンプ７２の反転入力端子に入力する電圧を、高側オフセット閾値電圧V_REF１と基準閾値電圧V_REFの間で切換える。

第２比較回路８６について説明する。第２比較回路８６は、第２オペアンプ８２と第２スイッチ切換回路８４を備えている。第２比較回路８６は、入力電圧V_DCが基準閾値電圧V_REFを上回った時に出力を負から正に反転させるとともに閾値電圧を低側オフセット閾値電圧V_REF2に切換える。また、第２比較回路８６は、入力電圧V_DCが低側オフセット閾値電圧V_REF２を下回った時に出力を正から負に反転させるとともに、閾値電圧を基準閾値電圧V_REFに切換える。第２オペアンプ８２の非反転入力端子には、入力信号V_DCが入力している。第２スイッチ切換回路８４は、第２オペアンプ８２の出力に応じて、第２オペアンプ８２の反転入力端子に接続する端子を、第２接続端子７８と第３接続端子８０の間で切替える。すなわち、第２スイッチ切換回路８４は、第２オペアンプ８２の出力に応じて、第２オペアンプ８２の反転入力端子に入力する電圧を、基準閾値電圧V_REFと低側オフセット閾値電圧V_REF2の間で切換える。

フリップフロップ回路８８について説明する。フリップフロップ回路８８は、第１比較回路７０と第２比較回路８６の出力電圧を入力する。フリップフロップ回路８８は、入力電圧V_DCが基準閾値電圧V_REFを下回った時に生じる第１比較回路７０の出力反転現象（正から負）と、入力電圧V_DCが基準閾値電圧V_REFを上回った時に生じる第２比較回路８６の出力反転現象（負から正）を選択して出力を反転させる。なお、第１オペアンプ７２の出力は、反転した後にフリップフロップ回路８８のリセット端子Ｒに入力している。第２オペアンプ８２の出力は、反転しないでフリップフロップ回路８８のセット端子Ｓに入力している。

図１０に、第１スイッチ切換回路７４と第２スイッチ切換回路８４の具体的な構成を示す。
第１スイッチ切換回路７４は、第１トランジスタ７５と第２トランジスタ７７を備えている。第１トランジスタ７５は、第１オペアンプ７２の反転入力端子と第１接続端子７６の間に設けられている。第１トランジスタ７５のゲートには、インバータ７３によって反転された第１オペアンプ７２の出力が入力している。第２トランジスタ７７は、第１オペアンプ７２の反転入力端子と第２接続端子７８の間に設けられている。第２トランジスタ７７のゲートには、インバータ７３によって反転されていない第１オペアンプ７２の出力が入力している。
第２スイッチ切換回路８４は、第３トランジスタ７９と第４トランジスタ８１を備えている。第３トランジスタ７９は、第２オペアンプ８２の反転入力端子と第２接続端子７８の間に設けられている。第３トランジスタ７９のゲートには、インバータ８３によって反転された第２オペアンプ８２の出力が入力している。第４トランジスタ８１は、第２オペアンプ８２の反転入力端子と第３接続端子８０の間に設けられている。第４トランジスタ８１のゲートには、インバータ８３によって反転されていない第２オペアンプ８２の出力が入力している。

図１０と図１１を参照して、２値化回路１４の動作について説明する。なお、説明の簡単化のため、ピーク電圧V_PEAKとボトム電圧V_BOTTOMが一定の場合について説明する。
まず、第１比較回路７０の動作について説明する。
第１トランジスタ７５と第２トランジスタ７７は、双方ともゲートに正の電圧が印加されるとオンするトランジスタである。
入力電圧V_DCが高側オフセット閾値電圧V_REF１を上回る直前までは、第１オペアンプ７２の反転入力端子に高側オフセット閾値電圧V_REF１が入力されており、第１オペアンプ７２の非反転入力端子に入力電圧V_DCが入力されている。入力電圧V_DCが高側オフセット閾値電圧V_REF１を上回った時（ｔ12、ｔ16）に、第１オペアンプ７２の出力がハイ（正）に切換わる。第１オペアンプ７２の出力電圧は、インバータ７３によって反転され、第１トランジスタ７５のゲートに負の電圧が入力される。第１トランジスタ７５がオフする。さらに、第１オペアンプ７２の出力電圧は、インバータ７３によって反転されないで、第２トランジスタ７７のゲートに印加される。この結果、第２トランジスタ７７のゲートに正の電圧が入力される。第２トランジスタ７７がオンする。第１オペアンプ７２の反転入力端子に基準閾値電圧V_REFが入力される。
入力電圧V_DCが基準閾値電圧V_REFを下回った時（t13、t17）、第１オペアンプ７２の出力がロー（負）に切換わる。第１オペアンプ７２の出力電圧は、インバータ７３によって反転されるので、第１トランジスタ７５のゲートに正の電圧が入力される。第１トランジスタ７５がオンする。さらに、第１オペアンプ７２の出力電圧は、インバータ７３によって反転されないで、第２トランジスタ７７のゲートに印加される。この結果、第２トランジスタ７７のゲートに負の電圧が入力される。第２トランジスタ７７がオフする。第１オペアンプ７２の反転入力端子に高側オフセット閾値電圧V_REF１が入力される。

次に、第２比較回路８６の動作について説明する。
第３トランジスタ７９と第４トランジスタ８１は、双方ともゲートに正の電圧が印加されるとオンするトランジスタである。
入力電圧V_DCが基準閾値電圧V_REFを上回る直前までは、第２オペアンプ８２の反転入力端子に基準閾値電圧V_REFが入力されており、第２オペアンプ８２の非反転入力端子に入力電圧V_DCが入力されている。入力電圧V_DCが基準閾値電圧V_REFを上回った時（ｔ11、ｔ15）に、第２オペアンプ８２の出力がハイ（正）に切換わる。第２オペアンプ８２の出力電圧は、インバータ８３によって反転されるので、第３トランジスタ７９のゲートに負の電圧が入力される。第３トランジスタ７９がオフする。さらに、第２オペアンプ８２の出力電圧は、インバータ８３によって反転されないで、第４トランジスタ８１のゲートに印加される。この結果、第４トランジスタ８１のゲートに正の電圧が入力される。第４トランジスタ８１がオンする。第２オペアンプ８２の反転入力端子に低側オフセット閾値電圧V_REF２が入力される。
入力電圧V_DCが低側オフセット閾値電圧V_REF２を下回った時（t14、t18）、第２オペアンプ８２の出力がロー（負）に切換わる。第２オペアンプ８２の出力電圧は、インバータ８３によって反転されるので、第３トランジスタ７９のゲートに正の電圧が入力される。第１トランジスタ７５がオンする。さらに、第２オペアンプ７２の出力電圧は、インバータ７３によって反転されないで、第２トランジスタ７７のゲートに印加される。この結果、第２トランジスタ７７のゲートに負の電圧が入力される。第２トランジスタ７７がオフする。第２オペアンプ７２の反転入力端子に基準閾値電圧V_REFが入力される。

上記したように、第１比較回路７０の働きによって、入力電圧V_DCが高側オフセット閾値電圧V_REF１を上回った時ｔ12、ｔ16に、閾値電圧が基準閾値電圧V_REFに切り換わる。入力電圧V_DCが基準閾値電圧V_REFを下回った時ｔ13、ｔ17に、閾値電圧が高側オフセット閾値電圧V_REF１に切り換わる。図１１（Ａ）に示すように、第１比較回路７０が比較対象とする閾値電圧が、電圧レベル９２のようにステップ状に変化する。
図１１（Ｂ）は、第１比較回路７０の出力がインバータ７３によって反転した後の出力ＶＡ（フリップフロップ回路８８のリセット端子Ｒに入力する信号）を示している。入力電圧V_DCが高側オフセット閾値電圧V_REF１を上回った時ｔ12、ｔ16に正から負に反転し、入力電圧V_DCが基準閾値電圧V_REFを下回った時ｔ13、ｔ17に負から正に反転する。

第２比較回路８６の働きによって、入力電圧V_DCが基準閾値電圧V_REFを上回った時ｔ11、ｔ15に、閾値電圧が低側オフセット閾値電圧V_REF２に切り換わる。入力電圧V_DCが低側オフセット閾値電圧V_REF２を下回った時ｔ14、ｔ18に、閾値電圧が基準閾値電圧V_REFに切り換わる。図１１（Ａ）に示すように、第２比較回路８６が比較対象とする閾値電圧が、電圧レベル９４のようにステップ状に変化する。
図１１（Ｃ）は、第２比較回路８６の出力ＶＢ（フリップフロップ回路８８のセット端子Ｓに入力する信号）を示している。入力電圧V_DCが基準閾値電圧V_REFを上回った時ｔ11、ｔ15に負から正に反転し、入力電圧V_DCが低側オフセット閾値電圧V_REF２を下回った時ｔ14、ｔ18に正から負に反転する。

フリップフロップ回路８８のリセット端子Ｒには、第１比較回路７０の出力電圧が反転されて入力されている（図１１（Ｂ）の電圧が入力されている）。図１１（Ｂ）に示す出力電圧が負から正に反転するタイミング（ｔ13、ｔ17）において、フリップフロップ回路８８の出力端子Ｖoutの電圧を正から負に反転させる。また、セット端子Ｓには第２比較回路２０の出力が反転されないで入力されている。図１１（Ｃ）に示す出力が負から正に反転するタイミング（ｔ11、ｔ15）において、フリップフロップ回路８８の出力端子Ｖoutの電圧を負から正に反転させる。この結果、図１１（Ｄ）に示す２値化信号Ｖoutが得られる。２値化信号Ｖoutは、入力電圧V_DCが基準閾値電圧V_REFを上回った時ｔ11、ｔ15に負から正に反転し、入力電圧V_DCが基準閾値電圧V_REFを下回った時ｔ13、ｔ17に正から負に反転する。

２値化回路１４によると、ピーク電圧V_PEAKとボトム電圧V_BOTTOMを利用して高側オフセット閾値電圧V_REF１と低側オフセット閾値電圧V_REF2を生成する。このため、高側オフセット閾値電圧V_REF１と低側オフセット閾値電圧V_REF2が、脈動するアナログ信号V_DCの振幅に応じて変動することができる。
例えば、測定対象が磁束密度を計測する磁気抵抗素子から得られるアナログ信号（入力電圧）の場合、得られるアナログ信号の振幅が温度変化によって大きく低下することが知られている。高側オフセット閾値電圧V_REF１と低側オフセット閾値電圧V_REF2が固定されている場合、アナログ信号値が、高側オフセット閾値電圧V_REF１と低側オフセット閾値電圧V_REF2を超えることができない事態が発生してしまう。この場合、脈動するアナログ信号を正確に２値化することができなくなってしまう。
一方、２値化回路１４によると、高側オフセット閾値電圧V_REF１と低側オフセット閾値電圧V_REF2は、脈動するアナログ信号の振幅が小さくなったとしても、それに応じて調整されるので脈動するアナログ信号を正確に２値化することができる。

（第４実施例）
図１２に、２値化回路１６の構成を示す。２値化回路１６は、２値化回路１４の変形例であり、２値化回路１４と実質的に同一の構成については同じ参照番号を付すことにより、説明を省略する。なお、２値化回路１６においても、第３実施例で説明した２値化判定回路６４を使用している。
２値化回路１６では、２値化回路の出力電圧V_outが、カウンタ回路４０のDOWN用の入力端子に入力されている。また、２値化回路の出力電圧V_outが、インバータ４１を介してカウンタ回路４２のDOWN用の入力端子にも入力されている。２値化回路１６は、２値化回路１６の出力電圧V_outがローからハイに反転する時（図１１のｔ11、ｔ15）に、カウンタ回路４０のカウンタ値を減算させる。その結果、D/A変換回路５０の出力電圧V_PEAKが下降する。また、２値化回路１６の出力電圧V_outがハイからローに反転する時（図１１のｔ13、ｔ17）に、カウンタ回路４２のカウンタ値を減算させる。なお、カウンタ回路４２の出力は、反転した後にD/A変換回路５２に入力されている。そのため、２値化回路１６の出力電圧V_outがハイからローに反転する時に、出力電圧V_BOTTOMが上昇する。すなわち、２値化回路１６では、フリップフロップ回路８８が出力を反転させるタイミングを第２クロック信号CLK2として使用している。

ここで、２値化回路１６が解決する課題を説明する。比較として、上述した２値化回路１４を参照してその課題を説明する。２値化回路１４では、分周回路６８の第２クロック信号CLK2を利用して、D/A変換回路５０の出力電圧V_PEAKを下降させる。また、分周回路６８の第２クロック信号CLK2を利用して、D/A変換回路５２の出力電圧V_BOTTOMを上昇させる。すなわち、第２クロック信号CLK2が発信され続ける限り、出力電圧V_PEAKは下降し続け、出力電圧V_BOTTOMは上昇し続ける。その結果、高側オフセット閾値電圧V_REF１と低側オフセット閾値電圧V_REF2の幅も小さくなる。
本実施例の２値化回路１６は、測定対象の回転に伴って磁気センサから生じる交流波形を２値化し、その信号（ハイ・ロー）から回転数や回転角を測定する。具体的には、車軸に追従して回転する歯車形状のロータの回転数を測定する。ロータが回転しているときには、大きな振幅の入力電圧（交流波形）が発生する。上記したように、２値化回路１４では、温度変化によって入力電圧の振幅が大幅に低下（変化）しても、入力電圧を正確に２値化することができる。入力電圧の振幅が低下する現象は、ロータが正確に回転していても起こり得る。しかしながら、外乱ノイズ等の影響により、ロータが回転していなくても入力電圧が変化する可能性がある。ロータが回転していないときに変化した入力電圧（以下、ノイズ電圧と称する）の振幅は、温度変化によって変化した入力電圧の振幅よりも格段に小さい。
上記したように、基準閾値電圧V_REFは、ピーク電圧V_PEAKとボトム電圧V_BOTTOMの中心値に調整されている。高側オフセット閾値電圧V_REF１は、基準閾値電圧V_REFとピーク電圧V_PEAKの中心値に調整されている。低側オフセット閾値電圧V_REF2は、基準閾値電圧V_REFとボトム電圧V_BOTTOMの中心値に調整されている。入力電圧V_DCが高側オフセット閾値電圧V_REF１を上回るとともに、入力電圧V_DCが低側オフセット閾値電圧V_REF2を下回ることによって、２値化回路１４の出力電圧V_outが反転を繰り返す現象がおこる。２値化回路１４では、高側オフセット閾値電圧V_REF１と低側オフセット閾値電圧V_REF2の幅が時間の経過とともに小さくなっていく。振幅の小さなノイズ電圧であっても、高側オフセット閾値電圧V_REF１を上回るとともに、低側オフセット閾値電圧V_REF2を下回ることが起こってしまう。２値化回路１４では、ノイズ電圧によって、出力電圧V_outが反転を繰り返すことがある。ノイズ電圧に影響されない２値化回路が必要である。

上記したように、２値化回路１６では、入力電圧が基準閾値電圧V_REFを上回った時に、第２比較回路８６の閾値電圧が低側オフセット閾値電圧V_REF２に切換わる。その後、入力電圧が低側オフセット閾値電圧V_REF２を下回らない限り、第２比較回路８６の閾値電圧は基準閾値電圧V_REFに切換わらない。また、入力電圧が基準閾値電圧V_REFを下回った時に、第１比較回路７０の閾値電圧が高側オフセット閾値電圧V_REF１に切換わる。入力電圧が高側オフセット閾値電圧V_REF１を上回らない限り、第１比較回路７０の閾値電圧は基準閾値電圧V_REFに切換わらない。ノイズ電圧の振幅は、温度変化によって変化した入力電圧の振幅よりも格段に小さいために、低側オフセット閾値電圧V_REF２と高側オフセット閾値電圧V_REF１の振幅よりも大きくなることがない。

２値化回路１６では、出力電圧V_outがローからハイに反転しない限り、カウンタ回路４０のカウンタ値が減算されることがない。また、出力電圧V_outがハイからローに反転しない限り、カウンタ回路４２のカウンタ値が減算されることがない。そのため、出力電圧号V_outが反転しなくなった後は、ピーク電圧V_PEAKとボトム電圧V_BOTTOMが変化することがない。そのため、高側オフセット閾値電圧V_REF１と低側オフセット閾値電圧V_REF2の幅も変化しない。２値化回路１６にノイズ電圧が入力されても、出力電圧V_outが反転してしまうことを防止できる。

図１２、１３を参照して２値化回路１６の動作を説明する。なお、２値化判定回路６４の動作を説明するために図９、１１も参照する。
図１３に示す入力電圧V_DCは、ｔ11からｔ15まではロータが回転することによって生じる正常な電圧であり、ｔ15以降はロータが振動することによって生じる電圧（ノイズ電圧）である。
入力電圧V_DCが基準閾値電圧V_REFを上回った時ｔ11、ｔ15に、出力信号V_OUTが負から正に反転する（図１１（Ｄ）も参照）。この時、第２比較回路８６の閾値電圧が低側オフセット閾値電圧V_REF２に切り換わる（図１１（Ａ）を参照）。出力電圧V_OUTがローからハイに反転するため、カウンタ回路４０のカウンタ値が減算され、ピーク電圧V_PEAKが下降する。入力電圧V_DCが高側オフセット閾値電圧V_REF１を上回った時ｔ12、t16に、第１比較回路７０の閾値電圧が基準閾値電圧V_REFに切り換わる（図１１（Ａ）を参照）。入力電圧V_DCが基準閾値電圧V_REFを下回った時ｔ13に、出力信号V_OUTが正から負に反転する（図１１（Ｄ）も参照）。この時、第１比較回路７０の閾値電圧が高側オフセット閾値電圧V_REF１に切り換わる（図１１（Ａ）を参照）。出力電圧V_OUTがハイからローに反転するため、カウンタ回路４２のカウンタ値が減算され、ボトム電圧V_BOTTOMが上昇する。入力電圧V_DCが低側オフセット閾値電圧V_REF２を下回った時ｔ14に、第２比較回路８６の閾値電圧が基準閾値電圧V_REFに切り換わる（図１１（Ａ）を参照）。

２値化回路１６は、ｔ11からｔ15までの範囲において、入力電圧V_DCが基準閾値電圧V_REFを上回った時に、出力電圧V_OUTがローからハイに反転し、入力電圧V_DCが基準閾値電圧V_REFを下回った時に、出力電圧V_OUTがハイからローに反転する。
一方、ｔ15以降は、ノイズ電圧が発生していても、出力電圧V_OUTは反転しない。上記したように、２値化回路１６は、ｔ15の時に第２比較回路８６の閾値電圧が低側オフセット閾値電圧V_REF２に切り換わる。第２比較回路８６の閾値電圧は、入力電圧V_DCが低側オフセット閾値電圧V_REF２を下回らない限り、基準閾値電圧V_REFに切り換わらない。ｔ１５以降のノイズ電圧が高側オフセット閾値電圧V_REF１を上回った場合、低側オフセット閾値電圧V_REF２を下回ることはない。上記したように、ノイズ電圧の振幅は、測定対象が動作することによって生じる入力電圧V_DCよりも小さい。そのため、ノイズ電圧が低側オフセット閾値電圧V_REF２を下回るとともに、高側オフセット閾値電圧V_REF１を上回ることはない。このために、それ以降は第２比較回路８６が反転しなくなり、出力電圧V_OUTも反転しなくなり、ピーク電圧V_PEAKとボトム電圧V_BOTTOMが緩やかに変化することもなくなる。ｔ１５以降のノイズ電圧が低側オフセット閾値電圧V_REF２を下回った場合、ノイズ電圧の振幅が小さいことから、高側オフセット閾値電圧V_REF１を上回ることがない。そのために、それ以降は第１比較回路７０が反転しなくなり、出力電圧V_OUTも反転しなくなり、ピーク電圧V_PEAKとボトム電圧V_BOTTOMが緩やかに変化することもなくなる。
２値化回路１６の出力電圧V_OUTが反転するタイミングを第２クロック信号ＣＬＫ２として使用することによって、ノイズ電圧が発生しても出力電圧V_OUTを反転させないことができる。ノイズ電圧の変化をカウントしない２値化回路が得られる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上記実施例では、２値化判定回路の基準閾値電圧は、ピーク電圧とボトム電圧の中心値に調整されている。２値化判定回路の高側オフセット閾値電圧は、ピーク電圧と基準閾値電圧の中心値に調整されている。２値化判定回路の低側オフセット閾値電圧は、ボトム電圧と基準閾値電圧の中心値に調整されている。しかしながら、基準閾値電圧は、ピーク電圧とボトム電圧の間に調整されていればよい。高側オフセット閾値電圧は、ピーク電圧と基準閾値電圧の間に調整されていればよい。低側オフセット閾値電圧は、ボトム電圧と基準閾値電圧の間に調整されていればよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

正のピーク電圧検出回路の構成を示す。正のピーク電圧検出回路の動作波形図を示す。入力電圧の複数の周期を示す。正のピーク電圧検出回路の変形例の構成を示す。負のピーク電圧検出回路の構成を示す。負のピーク電圧検出回路の変形例の構成を示す。２値化回路の構成を示す。２値化回路の動作波形図を示す。２値化回路の基本的な構成を示す。２値化回路の具体的な構成を示す。２値化回路の動作波形図を示す。２値化回路の変形例を示す。変形例の２値化回路の動作波形図を示す。従来のピーク電圧検出回路の構成を示す。従来のピーク電圧検出回路の動作波形図を示す。従来のピーク電圧検出回路の課題に係る動作波形図を示す。

符号の説明

１４、１６：２値化回路
２０、２２：コンパレータ
３０、３１、３２、３３：アンド回路
４０、４２：カウンタ回路
５０、５２：D/A変換回路
６２：DC増幅回路
６４：２値化判定回路
６６：クロック回路
６８：分周回路
７０：第１比較回路
７２：第１オペアンプ
７４：第１スイッチ切換回路
８２：第２オペアンプ
８４：第２スイッチ切換回路
８６：第２比較回路
８８：選択回路

Claims

入力電圧のピーク電圧を検出する回路であって、
コンパレータと、カウンタ回路と、D/A変換回路と、第１クロック信号発生回路と、第２クロック信号発生回路を備えており、
コンパレータは、一方の入力端子に前記入力電圧が入力しており、他方の入力端子にD/A変換回路の出力電圧が入力しており、
カウンタ回路は、コンパレータの出力信号が一方の状態のときに第１クロック信号に同期してカウンタ値をカウントし、
カウンタ回路はさらに、第２クロック信号に同期してカウンタ値を逆方向にカウントしており、
D/A変換回路は、カウンタ回路のカウンタ値に対応する電圧を出力しており、
第１クロック信号の周期は、第２クロック信号の周期よりも短いことを特徴とするピーク電圧検出回路。
カウンタ回路は、コンパレータの出力信号が一方の状態のときに第１クロック信号に同期してカウンタ値をカウントし、コンパレータの出力信号が他方の状態のときに第２クロック信号に同期してカウンタ値を逆方向にカウントすることを特徴とする請求項１のピーク電圧検出回路。
入力電圧の正のピーク電圧を検出する回路であって、
コンパレータと、カウンタ回路と、D/A変換回路と、第１クロック信号発生回路と、第２クロック信号発生回路を備えており、
コンパレータは、非反転入力端子に前記入力電圧が入力しており、反転入力端子にD/A変換回路の出力電圧が入力しており、
カウンタ回路は、コンパレータの出力信号がハイのときに第１クロック信号に同期してカウンタ値を加算し、
カウンタ回路はさらに、第２クロック信号に同期してカウンタ値を減算しており、
D/A変換回路は、カウンタ回路のカウンタ値に対応する電圧を出力しており、
第１クロック信号の周期は、第２クロック信号の周期よりも短いことを特徴とするピーク電圧検出回路。
カウンタ回路は、コンパレータの出力信号がローのときに第２クロック信号に同期してカウンタ値を減算することを特徴とする請求項３のピーク電圧検出回路。
入力電圧の負のピーク電圧を検出する回路であって、
コンパレータと、カウンタ回路と、D/A変換回路と、第１クロック信号発生回路と、第２クロック信号発生回路を備えており、
コンパレータは、反転入力端子に前記入力電圧が入力しており、非反転入力端子にD/A変換回路の出力電圧が入力しており、
カウンタ回路は、コンパレータの出力信号がハイのときに第１クロック信号に同期してカウンタ値を減算し、
カウンタ回路はさらに、第２クロック信号に同期してカウンタ値を加算しており、
D/A変換回路は、カウンタ回路のカウンタ値に対応する電圧を出力しており、
第１クロック信号の周期は、第２クロック信号の周期よりも短いことを特徴とするピーク電圧検出回路。
カウンタ回路は、コンパレータの出力信号がローのときに第２クロック信号に同期してカウンタ値を加算することを特徴とする請求項５のピーク電圧検出回路。
前記入力電圧が、交流波形であることを特徴とする請求項１〜６のいずれか一項に記載のピーク電圧検出回路。
交流波形の入力電圧をデジタル信号に変換する２値化回路であって、
請求項３のピーク電圧検出回路と、請求項５のピーク電圧検出回路と、判定回路を備えており、
判定回路は、請求項３のピーク電圧検出回路で得られる正のピーク電圧と請求項５のピーク電圧検出回路で得られる負のピーク電圧から生成される閾値電圧を境に前記入力電圧のハイ・ローを決定することによってデジタル信号に変換することを特徴とする２値化回路。
判定回路は、第１比較回路と第２比較回路と選択回路を備えており、
前記正のピーク電圧と前記負のピーク電圧の間に設定されている電圧を基準閾値とし、その基準閾値と前記正のピーク電圧の間に設定されている電圧を高側オフセット閾値とし、前記基準閾値と前記負のピーク電圧の間に設定されている電圧を低側オフセット閾値としたときに、
第１比較回路は、入力電圧が基準閾値電圧を下回った時に出力を反転するとともに閾値を高側オフセット閾値に切換え、入力電圧が高側オフセット閾値を上回った時に出力を反転させるとともに閾値を基準閾値に切換える処理を繰返し、
第２比較回路は、入力電圧が基準閾値電圧を上回った時に出力を反転するとともに閾値を低側オフセット閾値に切換え、入力電圧が低側オフセット閾値を下回った時に出力を反転させるとともに閾値を基準閾値に切換える処理を繰返し、
選択回路は、第１比較回路と第２比較回路の出力電圧を入力し、入力電圧が基準閾値を下回った時に生じる第１比較回路の出力反転現象と、入力電圧が基準閾値を上回った時に生じる第２比較回路の出力反転現象を選択してハイ・ローを反転させることを特徴とする請求項８の２値化回路。
選択回路が出力を反転させるタイミングを第２クロック信号として使用することを特徴とする請求項９の２値化回路。