TWI802680B - 零交叉檢測電路以及感測裝置 - Google Patents

Abstract

本發明的零交叉檢測電路的特徵在於包括:第一比較電路，輸入第一輸入訊號與第二輸入訊號，輸出第一比較結果；第二比較電路，具有磁滯功能，輸入第一輸入訊號與第二輸入訊號，輸出第二比較結果；電源電壓檢測電路，於所供給的電源電壓成為規定的電壓以上時，輸出檢測訊號；以及邏輯電路，基於第一比較結果、第二比較結果及檢測訊號，輸出零交叉檢測訊號。

Description

零交叉檢測電路以及感測裝置

本發明是有關於一種零交叉檢測電路以及感測裝置。

自先前以來，研究了於零交叉檢測電路中用於防止零交叉附近的輸入訊號的雜訊的技術。

圖12中示出現有的零交叉檢測電路。現有的零交叉檢測電路包括：比較電路90、具有磁滯(hysteresis)功能的比較電路91、以及邏輯電路92。比較電路90將輸入訊號nx1與輸入訊號nx2的零交叉檢測結果作為電壓Vout90而輸出至輸出端子out90。比較電路91將輸入訊號nx1和輸入訊號nx2與根據狀況而切換的臨限值的比較結果作為電壓Vout91而輸出至輸出端子out91。

邏輯電路92根據比較電路90所輸出的零交叉檢測結果Vout90與比較電路91所輸出的比較結果Vout91的邏輯狀態來決定輸出電壓Vout92的邏輯狀態，並將其結果作為零交叉檢測訊號而輸出至輸出端子out92。

更詳細而言，邏輯電路92於Vout91為高位準時，藉由Vout90的自高位準向低位準的遷移，使Vout92自高位準遷移為低位準。若Vout92原本為低位準，則藉由Vout90的自高位準向低位準的遷移，Vout92不變化而維持低位準。Vout92不因Vout90自低 位準向高位準的遷移而變化。另外，另一方面，於Vout91為低位準時，藉由Vout90的自低位準向高位準的遷移，使Vout92自低位準遷移為高位準。若Vout92原本為高位準，則藉由Vout90的自低位準向高位準的遷移，Vout92不變化而維持高位準。Vout92不因Vout90自低位準向高位準的遷移而變化。

如上所述的零交叉檢測電路可去除零交叉附近的輸入訊號的雜訊的影響，因此可高精度地檢測零交叉點。另外，具有不依賴於時間的磁滯特性，因此可實現轉子的高速旋轉，即高速的檢測(例如參照專利文獻1)。

[現有技術文獻]

[專利文獻]

[專利文獻1]日本專利特開2017-211365號公報

但是，於現有的零交叉檢測電路中，未考慮剛對電路供給了電源電壓後的動作，即動作開始時的動作。例如，於藉由磁性感測器檢測馬達內的轉子的旋轉位置時，要求對於剛接通電源後的位置檢測，藉由施加零交叉附近的強磁場而非弱磁場，對位置進行檢測，藉此提高旋轉位置檢測的準確度，欲確實地進行開始旋轉時的動作。現有的零交叉檢測電路不滿足這樣的要求。

因此，本發明提供一種能夠在剛接通電源後立即輸出正確的零交叉檢測訊號的零交叉檢測電路以及感測裝置。

本發明實施形態的零交叉檢測電路包括：第一比較電路，輸入第一輸入訊號與第二輸入訊號，輸出第一比較結果；第二比較電路，具有磁滯功能，輸入第一輸入訊號與第二輸入訊號，輸出第二比較結果；電源電壓檢測電路，於所供給的電源電壓成為規定的電壓以上時，輸出電源電壓檢測訊號；以及邏輯電路，基於第一比較結果、第二比較結果及電源電壓檢測訊號，輸出零交叉檢測訊號。

根據本發明的零交叉檢測電路，包括電源電壓檢測電路，所述電源電壓檢測電路於所供給的電源電壓成為規定的電壓以上時，對邏輯電路輸出電源電壓檢測訊號，因此可於剛接通電源後立即輸出正確的零交叉檢測訊號。

1、1b:零交叉檢測電路

2a、2b、2c:霍爾元件

3a、3b、3c:差動放大器

10:零交叉訊號生成電路

20、90、91、101、102:比較電路

30、31、92、103:邏輯電路

40:電源電壓檢測電路

Aa、Ba、Ca、Da、Bb、Db、Bc、Dc:端子

N1、N2:輸入端子

ns:雜訊

nx1、nx2:輸入訊號

out、out0、out1、out90、out91、out92、outb、outz、rel:輸出端子

t:經過時間

t0、t1、t2、t3、t11、t12、t13:時刻

Vdd:電源電壓

Vn2-Vn1:輸入電壓差

Vout、Vout1、Vrel:輸出電壓

Vout0、Voutb、Voutz:輸出電壓/輸出訊號

Vout(a)、Vout(b):波形

Vpon、Vn2、Vn1、Vth1、Vth2、Vth3、Vth4:電壓

Vth:臨限值電壓

圖1是表示本發明的包括第一實施形態的零交叉檢測電路的磁性感測裝置的框圖。

圖2是表示第一實施形態的零交叉檢測電路的各構件的動作的圖。

圖3是表示第一實施形態的零交叉檢測電路的動作的圖。

圖4是表示第一實施形態的零交叉檢測電路的動作的圖。

圖5是表示第一實施形態的零交叉檢測電路的動作的圖。

圖6是表示第一實施形態的零交叉檢測電路的動作的圖。

圖7是第一實施形態的零交叉訊號生成電路的一例。

圖8是表示第一實施形態的零交叉訊號生成電路的一例的各構件的動作的圖。

圖9是表示第一實施形態的零交叉訊號生成電路的一例的動作的圖。

圖10是第二實施形態的零交叉檢測電路的框圖。

圖11是表示包括第三實施形態的零交叉檢測電路的磁性感測裝置的框圖。

圖12是現有的零交叉檢測電路的電路圖。

以下，參照圖式對本發明的零交叉檢測電路以及感測裝置進行說明。

<第一實施形態>

圖1是表示本發明的包括第一實施形態的零交叉檢測電路的感測裝置的框圖。第一實施形態的感測裝置包括：零交叉檢測電路1、霍爾元件2a、以及差動放大器3a。

零交叉檢測電路1包括：零交叉訊號生成電路10、比較電路20、邏輯電路30以及電源電壓檢測電路40。零交叉訊號生成電路10如後所述包含比較電路，具有反相輸入端子、非反相輸入端子及輸出端子outz。比較電路20具有反相輸入端子、非反相輸入端子、臨限值選擇端子及輸出端子outb。零交叉訊號生成電 路10的非反相輸入端子與比較電路20的非反相輸入端子藉由端子N2共同連接。零交叉訊號生成電路10的反相輸入端子與比較電路20的反相輸入端子藉由端子N1共同連接。零交叉訊號生成電路10的輸出端子outz及比較電路20的輸出端子outb連接於邏輯電路30。零交叉訊號生成電路10的輸出端子outz與比較電路20的臨限值選擇端子連接。電源電壓檢測電路40具有電源端子(未圖示)與輸出端子rel。邏輯電路30將輸出端子outz、輸出端子outb及輸出端子rel設為輸入，自輸出端子out將邏輯運算結果作為零交叉檢測訊號而輸出。

霍爾元件2a具有端子Aa、端子Ba、端子Ca、端子Da。端子Aa與端子Ca配置於相向的位置，端子Ba與端子Da配置於相向的位置。端子Aa及端子Ca分別與不同電位的配線連接。為了說明，將該不同電位設為電位VDD、及電位低於電位VDD的電位VSS，將端子Aa的電位設為VDD，將端子Ca的電位設為VSS。

差動放大器3a具有兩個輸入端子與兩個輸出端子。於兩個輸入端子分別連接有端子Ba、端子Da。兩個輸出端子分別與端子N1、端子N2連接。

於以後的說明中，將端子N1、端子N2、輸出端子outz、輸出端子outb、輸出端子out、輸出端子rel的各電壓分別設為電壓Vn1、電壓Vn2、輸出電壓Voutz、輸出電壓Voutb、輸出電壓Vout、輸出電壓Vrel。另外，自電源電壓端子(未圖示)對差動 放大器3a、零交叉訊號生成電路10、比較電路20、邏輯電路30及電源電壓檢測電路40供給電源電壓。為了說明，將所供給的電源電壓中高的電位設為VDD，另一者低的電位設為VSS，當電位VSS為0V(零伏)時，對電路供給電位VDD與電位VSS=0V的差值即電源電壓Vdd。

作為磁電轉換元件的霍爾元件2a的訊號自端子Ba與端子Da輸入至差動放大器3a，差動放大器3a將其放大，差動放大器3a的輸出與零交叉檢測電路1的輸入端子N1、輸入端子N2連接。此處，將端子Ba的電壓與端子Da的電壓分別設為VBa、VDa，將霍爾元件2a的訊號電壓設為VDa-VBa，將差動放大器3a的放大率設為G。

根據流入霍爾元件2a的電流的方向與所施加的磁場的方向，依照弗萊明左手定則(Fleming's left hand rule)，霍爾元件2a的訊號電壓VDa-VBa的大小與符號發生變化。若自紙面的前側向進深側的方向施加磁場的情況下的訊號電壓VDa-VBa的符號為正，則當自紙面的進深側向前側的方向施加磁場時，訊號電壓VDa-VBa的符號成為負。另外，所施加的磁場越大，訊號電壓VDa-VBa的大小越大。另外，於霍爾元件2a的偏移電壓為零的理想的情況下，施加至霍爾元件2a的磁場為零的情況下的訊號電壓VDa-VBa成為零。於以下的說明中，對霍爾元件2a的偏移電壓為零的情況進行說明。霍爾元件2a的訊號電壓被差動放大器3a放大，而成為 Vn2-Vn1=G×(VDa-VBa)…(1)。

因此，Vn2-Vn1根據施加至霍爾元件2a的磁場，取正或負或零的值。於施加磁場弱的情況下Vn2-Vn1的絕對值｜Vn2-Vn1｜的值變小，於施加磁場強的情況下｜Vn2-Vn1｜的值變大。

零交叉檢測電路1根據輸入至端子N1及端子N2的電壓Vn2、電壓Vn1使輸出電壓Vout變化，並作為零交叉檢測訊號而輸出。使用圖2及圖3~圖6說明該動作。

首先，說明零交叉訊號生成電路10的動作。零交叉訊號生成電路10包含比較電路，自輸出端子outz輸出第一比較結果。以下，有時亦將零交叉訊號生成電路10所包含的比較電路稱為第一比較電路。零交叉訊號生成電路10以如下方式動作：於供給至非反相輸入端子的電壓高於供給至反相輸入端子的電壓時，自輸出端子outz輸出高位準，與此相反，於供給至非反相輸入端子的電壓低於供給至反相輸入端子的電壓時，自輸出端子outz輸出低位準。圖2表示該動作的詳細。

圖2的橫軸表示電壓Vn1與電壓Vn2的輸入電壓差，縱軸表示各個輸出電壓。輸出電壓Voutz於電壓Vn2高於電壓Vn1時，即，Vn2-Vn1>0時，輸出高位準。與此相反，於電壓Vn2低於電壓Vn1時，即，Vn2-Vn1<0時，輸出低位準。因此，零交叉訊號生成電路10輸出和所輸入的電壓Vn2與電壓Vn1的差值對應的輸出電壓Voutz。此處，輸出電壓Voutz為去除了零交叉附近，即Vn2-Vn1=0附近的雜訊的訊號。關於該雜訊去除動作 的例子將後述。

接著，說明比較電路20的動作。比較電路20自輸出端子outb輸出第二比較結果。以下，有時亦將比較電路20稱為第二比較電路。比較電路20以如下方式動作：於供給至非反相輸入端子的電壓高於供給至反相輸入端子的電壓與電壓Vth1之和時，自輸出端子outb輸出高位準，與此相反，於供給至非反相輸入端子的電壓低於供給至反相輸入端子的電壓與電壓Vth2之和時，自輸出端子outb輸出低位準。選擇電壓Vth1與電壓Vth2的哪個由輸出電壓Voutz來決定。於輸出電壓Voutz為高位準時選擇電壓Vth1，於輸出電壓Voutz為低位準時選擇電壓Vth2。圖2表示該動作的詳細。輸出電壓Voutb於電壓Vn2高於電壓Vn1與電壓Vth1之和時，即，Vn2-Vn1>Vth1時，輸出高位準，於電壓Vn2低於電壓Vn1與電壓Vth2之和時，即，Vn2-Vn1<Vth2時，輸出低位準。此處，電壓Vth1為正的值且表示正側的臨限值電壓，電壓Vth2為負的值且表示負側的臨限值電壓。輸出電壓Voutb於Vn2-Vn1處於Vth1與Vth2之間時，即，Vth2<Vn2-Vn1<Vth1時，根據所選擇的臨限值電壓輸出高位準或低位準。

接著，說明電源電壓檢測電路40的動作。電源電壓檢測電路40根據所供給的電源電壓使輸出電壓Vrel變化，輸出電源電壓檢測訊號。輸出電壓Vrel於所供給的電源電壓低時，成為低位準，於供給足夠電路動作正常地進行的電壓的情況下成為高位準，並作為電源電壓檢測訊號而輸出。

接著，說明邏輯電路30的動作。邏輯電路30以如下方式動作：根據輸出電壓Voutz、輸出電壓Voutb及作為電源電壓檢測訊號的輸出電壓Vrel的邏輯狀態來決定輸出電壓Vout的邏輯狀態。於輸出電壓Vrel剛自低位準遷移為高位準後，邏輯電路30將基於比較電路20的輸出電壓Voutb而決定的電壓Vout作為零交叉檢測訊號而輸出。然後，即輸出了基於比較電路20的輸出電壓Voutb而決定的電壓Vout之後，邏輯電路30以如下方式動作：將基於零交叉訊號生成電路10的輸出電壓Voutz而決定的電壓Vout作為零交叉檢測訊號而輸出。圖2的波形Vout(a)表示輸出電壓Vrel剛自低位準遷移為高位準後的動作的詳細，波形Vout(b)表示之後的動作的詳細。另外，使用圖3~圖6對該動作的詳細進行說明。

圖3是表示於為足夠強的正訊號，即Vn2-Vn1>Vth1時接通了電源的情況下的零交叉檢測電路1的動作的圖。此處，橫軸表示經過時間，縱軸表示輸入電壓差或輸出電壓。此處，關於縱軸名，Vdd為電源電壓，Vth以粗線表示比較電路20中使用的臨限值電壓，Vpon為邏輯電路30的內部訊號，詳細將後述。

被供給至電路的電源電壓Vdd於時刻t0自0V(零伏)開始上升，於時刻t1達到足夠電路正常地動作的電壓。響應於電源電壓Vdd達到足夠電路正常地動作的電壓，作為電源電壓檢測電路40的電源電壓檢測訊號的輸出電壓Vrel於時刻t1自低位準變化為高位準。

於時刻t1之前的時刻，由於供給至電路的電源電壓Vdd低，所以零交叉訊號生成電路10及比較電路20無法正常或正確地動作，從而作為第一比較結果的輸出電壓Voutz及作為第二比較結果的輸出電壓Voutb有可能無法獲得對應於輸入電壓的輸出電壓。另外，作為零交叉檢測訊號的輸出電壓Vout亦同樣地有可能無法獲得對應於輸入電壓的Vout。於圖3中以斜線表示此種情況。因此，為了確定動作，亦可於電源電壓Vdd低時，將輸出電壓Voutz、輸出電壓Voutb及輸出電壓Vout強制地變成低位準或高位準。雖然未圖示，但藉由將電源電壓檢測電路40的輸出電壓Vrel連接於零交叉訊號生成電路10及比較電路20，可實現將輸出電壓Voutz及輸出電壓Voutb強制地變成低位準或高位準的動作。於圖3中，表示了當輸出電壓Vrel為低位準時，將輸出電壓Voutz強制地變成低位準，將輸出電壓Voutb及輸出電壓Vout變成高位準的情況。

於時刻t1之後的時刻，電源電壓Vdd達到足夠電路正常地動作的電壓，因此可視為零交叉訊號生成電路10及比較電路20正常且正確地動作。因此，關於輸出電壓Voutz及輸出電壓Voutb亦可視為正確地對應於輸入電壓Vn2及輸入電壓Vn1的輸出電壓。

於緊接於時刻t1後的時刻，由於Vn2-Vn1>0，所以零交叉訊號生成電路10對輸出電壓Voutz輸出高位準。因此，比較電路20的臨限值電壓Vth選擇電壓Vth1。由於Vn2-Vn1> Vth1，所以比較電路20對輸出電壓Voutb輸出高位準。邏輯電路30中輸出電壓Voutz及輸出電壓Voutb為高位準，由於為相同的位準，所以判斷為輸入足夠大的訊號，邏輯電路30將基於比較電路20的輸出電壓Voutb而決定的電壓，即，高位準輸出至輸出電壓Vout。電壓Vpon為邏輯電路30的內部訊號，且為於邏輯電路30輸出基於比較電路20的輸出電壓Voutb而決定的電壓之前成為高位準，於邏輯電路30輸出基於比較電路20的輸出電壓Voutb而決定的電壓之後成為低位準的訊號。於電路圖中未圖示。作為一例，構成為於輸出電壓Vrel成為高位準時設定電壓Vpon而成為高位準，於輸出電壓Voutz與輸出電壓Voutb成為相同的位準時重置電壓Vpon而成為低位準。邏輯電路30於電壓Vpon為高位準時，將基於輸出電壓Voutb而決定的電壓輸出至電壓Vout，於電壓Vpon為低位準時，將基於輸出電壓Voutz而決定的電壓輸出至電壓Vout。於本情況下，如上所述，於緊接於時刻t1後的時刻，對作為零交叉檢測訊號的輸出電壓Vout輸出基於作為第二比較結果的輸出電壓Voutb的電壓，電壓Vpon自高位準遷移為低位準。因此，於此以後的時刻，邏輯電路30以如下方式動作：將零交叉訊號生成電路10的基於作為第一比較結果的輸出電壓Voutz而決定的電壓Vout作為零交叉檢測訊號而輸出。

圖4是表示於為弱的正訊號，即0<Vn2-Vn1<Vth1時接通了電源的情況下的零交叉檢測電路1的動作的圖。關於電源電壓Vdd及輸出電壓Vrel的波形，與圖3相同，關於斜線部亦 與圖3相同。於至時刻t1為止的時刻的Voutz、Voutb、Vpon及Vout的波形亦與圖3相同。

於緊接於時刻t1後的時刻，由於Vn2-Vn1>0，所以零交叉訊號生成電路10對輸出電壓Voutz輸出高位準。因此，比較電路20的臨限值電壓Vth選擇電壓Vth1。由於Vn2-Vn1<Vth1，所以比較電路20對輸出電壓Voutb輸出低位準。邏輯電路30中，輸出電壓Voutz為高位準，輸出電壓Voutb為低位準，由於為不同的位準，所以判斷為輸入小的訊號，邏輯電路30不變更輸出電壓Vout，而保持緊跟在前的電壓即高位準。關於電壓Vpon亦保持高位準。

於時刻t1之後的時刻，Vn2-Vn1開始變化，於時刻t2成為Vn2-Vn1=0。即進行零交叉。於緊接於時刻t2後的時刻，由於Vn2-Vn1<0，所以零交叉訊號生成電路10對輸出電壓Voutz輸出低位準。因此，比較電路20的臨限值電壓Vth選擇電壓Vth2。由於Vn2-Vn1>Vth2，所以比較電路20對輸出電壓Voutb輸出高位準。邏輯電路30中，輸出電壓Voutz為低位準，輸出電壓Voutb為高位準，由於為不同的位準，所以判斷為輸入小的訊號，邏輯電路30不變更輸出電壓Vout，而保持緊跟在前的電壓即高位準。關於電壓Vpon亦保持高位準。

於時刻t2之後的時刻Vn2-Vn1亦繼續變化，於時刻t3成為Vn2-Vn1=Vth2。於緊接於時刻t3後的時刻，成為Vn2-Vn1<Vth2，比較電路20對輸出電壓Voutb輸出低位準。邏輯電 路30中，輸出電壓Voutz及輸出電壓Voutb為低位準，由於為相同的位準，所以判斷為輸入足夠大的訊號，邏輯電路30將基於比較電路20的輸出電壓Voutb而決定的電壓，即低位準輸出至輸出電壓Vout。電壓Vpon自高位準遷移為低位準。於此以後的時刻，邏輯電路30以如下方式動作：將基於零交叉訊號生成電路10的輸出電壓Voutz而決定的電壓輸出至輸出電壓Vout。

圖5是表示於為弱的負訊號，即Vth2<Vn2-Vn1<0時接通了電源的情況下的零交叉檢測電路1的動作的圖。關於電源電壓Vdd及輸出電壓Vrel的波形與圖3相同，關於斜線部亦與圖3相同。於至時刻t1為止的時刻的Voutz、Voutb、Vpon及Vout的波形亦與圖3相同。

於緊接於時刻t1後的時刻，由於Vn2-Vn1<0，所以零交叉訊號生成電路10對輸出電壓Voutz輸出低位準。因此，比較電路20的臨限值電壓Vth選擇電壓Vth2。由於Vn2-Vn1>Vth2，所以比較電路20對輸出電壓Voutb輸出高位準。邏輯電路30中，輸出電壓Voutz為低位準，輸出電壓Voutb為高位準，由於為不同的位準，所以判斷為輸入小的訊號，邏輯電路30不變更輸出電壓Vout，而保持緊跟在前的電壓即高位準。關於電壓Vpon亦保持高位準。

於時刻t1之後的時刻，Vn2-Vn1開始變化，於時刻t3成為Vn2-Vn1=Vth2。於緊接於時刻t3後的時刻，成為Vn2-Vn1<Vth2，比較電路20對輸出電壓Voutb輸出低位準。邏輯電 路30中，輸出電壓Voutz及輸出電壓Voutb為低位準，由於為相同的位準，所以判斷為輸入足夠大的訊號，邏輯電路30將基於比較電路20的輸出電壓Voutb而決定的電壓，即低位準輸出至輸出電壓Vout。電壓Vpon自高位準遷移為低位準。於此以後的時刻，邏輯電路30以如下方式動作：將基於零交叉訊號生成電路10的輸出電壓Voutz而決定的電壓輸出至輸出電壓Vout。

圖6是表示於為足夠強的負訊號，即Vn2-Vn1<Vth2時接通了電源的情況下的零交叉檢測電路1的動作的圖。關於電源電壓Vdd及輸出電壓Vrel的波形與圖3相同，關於斜線部亦與圖3相同。於至時刻t1為止的時刻的Voutz、Vpon及Vout的波形亦與圖3相同。

於緊接於時刻t1後的時刻，由於Vn2-Vn1<0，所以零交叉訊號生成電路10對輸出電壓Voutz輸出低位準。因此，比較電路20的臨限值電壓Vth選擇電壓Vth2。由於Vn2-Vn1<Vth2，所以比較電路20對輸出電壓Voutb輸出低位準。邏輯電路30中，輸出電壓Voutz及輸出電壓Voutb為低位準，由於為相同的位準，所以判斷為輸入足夠大的訊號，邏輯電路30將基於比較電路20的輸出電壓Voutb而決定的電壓，即低位準輸出至輸出電壓Vout。電壓Vpon自高位準遷移為低位準。於此以後的時刻，邏輯電路30以如下方式動作：將基於零交叉訊號生成電路10的輸出電壓Voutz而決定的電壓輸出至輸出電壓Vout。

接著，對零交叉訊號生成電路10的雜訊去除動作進行 說明。

圖7是第一實施形態的零交叉訊號生成電路10的電路圖的例子。

零交叉訊號生成電路10包含比較電路101、比較電路102及邏輯電路103。比較電路101具有反相輸入端子、非反相輸入端子及輸出端子out0。比較電路102具有反相輸入端子、非反相輸入端子及輸出端子out1。比較電路101的反相輸入端子與比較電路102的反相輸入端子藉由端子N1共同連接。比較電路101的非反相輸入端子與比較電路102的非反相輸入端子藉由端子N2共同連接。對端子N1與端子N2分別供給第一輸入訊號與第二輸入訊號。比較電路101的輸出端子out0及比較電路102的輸出端子out1連接於邏輯電路103。邏輯電路103將來自輸出端子out0的比較結果與來自輸出端子out1的比較結果設為輸入，自輸出端子outz將邏輯運算結果作為第一比較結果而輸出。於以下的說明中，將輸出端子out0、輸出端子out1的各電壓分別設為輸出電壓Vout0、輸出電壓Vout1。

接著，使用圖8及圖9說明零交叉訊號生成電路10的動作。

首先，說明比較電路101的動作。比較電路101以如下方式動作：於供給至非反相輸入端子的電壓高於供給至反相輸入端子的電壓時，自輸出端子out0輸出高位準，與此相反，於供給至非反相輸入端子的電壓低於供給至反相輸入端子的電壓時，自輸出 端子out0輸出低位準。圖8表示該動作的詳細。此處，橫軸表示電壓Vn1與電壓Vn2的輸入電壓差，縱軸表示各個輸出電壓。如圖8所示，輸出電壓Vout0於電壓Vn2高於電壓Vn1時，即Vn2-Vn1>0時，成為高位準。與此相反，於電壓Vn2低於電壓Vn1時，即Vn2-Vn1<0時，成為低位準。輸出電壓Vout0的自高位準向低位準的遷移於Vn2-Vn1=0時進行。另外，輸出電壓Vout0的自低位準向高位準的遷移同樣於Vn2-Vn1=0時進行。

另外，圖9表示輸入電壓差Vn2-Vn1隨時間變化的情況下的比較電路101的動作。此處，橫軸表示經過時間，縱軸表示輸入電壓差或輸出電壓。輸入電壓差Vn2-Vn1伴隨時間經過而變化，可取各種值。尤其，將成為Vn2-Vn1=0時表達為零交叉。伴隨輸入電壓差Vn2-Vn1隨時間的變化，輸出電壓Vout0變化。輸出電壓Vout0於Vn2-Vn1>0時輸出高位準，於Vn2-Vn1<0時輸出低位準。於Vn2-Vn1=0時，即Vn1=Vn2時，輸出電壓Vout0進行零交叉檢測。

接著，說明比較電路102的動作。比較電路102以如下方式動作：於供給至非反相輸入端子的電壓高於供給至反相輸入端子的電壓與電壓Vth3之和時，自輸出端子out1輸出高位準，與此相反，於供給至非反相輸入端子的電壓低於供給至反相輸入端子的電壓與電壓Vth4之和時，自輸出端子out1輸出低位準。圖8表示該動作的詳細。如圖8所示，輸出電壓Vout1於電壓Vn2高於電壓Vn1與電壓Vth3之和時，即Vn2-Vn1>Vth3時，輸出高 位準，於電壓Vn2低於電壓Vn1與電壓Vth4之和時，即Vn2-Vn1<Vth4時，輸出低位準。此處，電壓Vth3為正的值且表示正側的磁滯的大小，電壓Vth4為負的值且表示負側的磁滯的大小。輸出電壓Vout1的自高位準向低位準的遷移，於Vn2-Vn1=Vth4時進行。另外，輸出電壓Vout1的自低位準向高位準的遷移，於Vn2-Vn1=Vth3時進行。於Vn2-Vn1處於Vth3與Vth4之間時，根據緊跟在前的狀態輸出高位準或低位準。即，比較電路102作為具有磁滯寬度｜Vth3｜+｜Vth4｜的比較電路而動作。

另外，圖9表示輸入電壓差Vn2-Vn1隨時間變化的情況下的比較電路102的動作。伴隨輸入電壓差Vn2-Vn1隨時間的變化，輸出電壓Vout1變化。於時刻t11時，即Vn2-Vn1>Vth3時，輸出電壓Vout1輸出高位準，於之後的經過時間後亦維持高位準，伴隨Vn2-Vn1的減少，於成為Vn2-Vn1<Vth4時，自高位準的輸出遷移為低位準的輸出，於之後的經過時間後亦維持低位準，伴隨Vn2-Vn1的增加，於成為Vn2-Vn1>Vth3時，自低位準遷移為高位準。

接著，說明邏輯電路103的動作。邏輯電路103以如下方式動作：根據輸出電壓Vout0與輸出電壓Vout1的邏輯狀態決定輸出電壓Voutz的邏輯狀態。更詳細而言，邏輯電路103於Vout1為高位準時，藉由Vout0的自高位準向低位準的遷移，使Voutz自高位準遷移為低位準。若Voutz原本為低位準，則Voutz不變化。Voutz不因Vout0的自低位準向高位準的遷移而變化。另外，於 Vout1為低位準時，藉由Vout0的自低位準向高位準的遷移，使Voutz自低位準遷移為高位準。若Voutz原本為高位準，則Voutz不變化。Voutz不因Vout0的自高位準向低位準的遷移而變化。使用圖9對以上的動作進行說明。

於圖9中，於時刻t11時，輸出電壓Vout0與輸出電壓Vout1為高位準。然後，隨時間經過而Vn2-Vn1減少，於進行了零交叉時，Vout0自高位準遷移為低位準。此時，由於Vout1為高位準，所以邏輯電路103將Vout0的自高位準向低位準的零交叉的檢測輸出至Voutz。然後，隨時間經過，當成為Vn2-Vn1<Vth4時，Vout1自高位準遷移為低位準。然後，隨時間經過而Vn2-Vn1增加，於進行了零交叉時，Vout0自低位準遷移為高位準。此時，由於Vout1為低位準，所以邏輯電路103將Vout0的自低位準向高位準的零交叉的檢測輸出至Voutz。然後，隨時間經過，當成為Vn2-Vn1>Vth3時，Vout1自低位準遷移為高位準。進而然後，隨時間經過，於時刻t12時，零交叉訊號生成電路10成為與時刻t11相同的狀態。

於時刻t12時，輸出電壓Vout0與輸出電壓Vout1為高位準。然後，隨時間經過而Vn2-Vn1減少，於進行了零交叉時，Vout0自高位準遷移為低位準。此時，由於Vout1為高位準，所以邏輯電路103將Vout0的自高位準向低位準的零交叉的檢測輸出至Voutz。然後，隨時間經過，Vn2-Vn1因雜訊ns而進行了兩次零交叉，輸出電壓Vout0於自低位準遷移為高位準後，進而遷移 為低位準。此時，由於Vout1為高位準，所以邏輯電路103以不將Vout0的自低位準向高位準的遷移輸出至Voutz的方式動作。因此，因雜訊引起的零交叉檢測於輸出端子outz中未出現。進而，隨時間經過，當成為Vn2-Vn1<Vth4時，Vout1自高位準遷移為低位準。然後，隨時間經過而Vn2-Vn1增加，於進行了零交叉時，Vout0自低位準遷移為高位準。此時，由於Vout1為低位準，所以邏輯電路103將Vout0的自低位準向高位準的零交叉的檢測輸出至Vout。然後，隨時間經過，Vn2-Vn1因雜訊ns而進行了兩次零交叉，輸出電壓Vout0於自高位準遷移為低位準後，進而遷移為高位準。此時，由於Vout1為低位準，所以邏輯電路103以不將Vout0的自高位準向低位準的遷移輸出至Voutz的方式動作。因此，因雜訊引起的零交叉檢測於輸出端子outz中未出現。然後，隨時間經過，當成為Vn2-Vn1>Vth3時，Vout1自低位準遷移為高位準。進而然後，隨時間經過，於時刻t13時，成為與時刻t11及時刻t12相同的狀態。

藉由以上，說明了零交叉訊號生成電路10的動作，表示了可進行零交叉檢測並且去除雜訊對零交叉檢測的影響，從而可藉由簡單的電路構成獲得高精度的零交叉訊號。

再者，關於零交叉訊號生成電路10的動作，於本說明中，將電壓Vth3與電壓Vth4作為比較電路102的磁滯電壓而進行了說明，但亦可將比較電路102的功能分割成兩個比較電路，利用其中一個比較電路判別Vn2-Vn1大於電壓Vth3還是小於 Vth3，利用另一個比較電路判別Vn2-Vn1大於電壓Vth4還是小於Vth4。

藉由以上，說明了本發明的包括第一實施形態的零交叉檢測電路的感測裝置的動作，表示了可進行零交叉檢測並且於剛供給電源電壓後，即動作開始時，更準確地檢測輸入訊號的大小。即，表示了可藉由本發明的第一實施形態的零交叉檢測電路的動作，檢測施加至霍爾元件2a的磁場的零交叉點，且可更準確地檢測動作開始時的磁場的大小。若用其他的表達方式，則為於檢測本發明的搭載了零交叉檢測電路的感測裝置與磁鐵的相對的位置關係的用途中，可高精度地檢測藉由相對位置的變化，施加至感測裝置的磁場自S極切換為N極的點，或自N極切換為S極的點，且可更準確地檢測動作開始時的相對位置。因此，本發明的零交叉檢測電路適於需要高精度地檢測轉子的旋轉位置的無刷馬達中的使用或編碼器中的使用。若將包括第一實施形態的零交叉檢測電路的感測裝置用於無刷馬達，則不僅可藉由零交叉偵測提升旋轉性能，亦可藉由施加強磁場來提高剛接通電源後的旋轉位置檢測的準確度，從而可確實地進行旋轉開始時的動作。

於第一實施形態中，為了說明，記載詳細的條件並進行了說明，但若為沿用本發明的主旨的動作及電力構成，則不限於此。例如，明示了各電壓的高位準與低位準，但高位準與低位準亦可分別相反，另外，高位準與低位準的組合亦可不同。另外，關於自達到足夠電路動作正常地進行的電壓起到輸出電壓Vrel變 化為止的時間未特別提及並說明，但可設置延遲時間。

另外，電壓Vth3及電壓Vth4可為分別與電壓Vth1及電壓Vth2相等的電壓。另外，將控制比較電路20的臨限值電壓Vth的訊號設為零交叉訊號生成電路10的輸出電壓Voutz，但不限於此，亦可藉由基於在邏輯電路30內生成的輸出電壓Voutz的電壓而進行控制。另外，亦可設為如下的構成：與比較電路102同樣地藉由自身的輸出控制臨限值電壓Vth，而不是自外部控制比較電路20的臨限值電壓Vth。進而，說明了電壓Vpon於輸出電壓Voutz與輸出電壓Voutb為相同的位準時成為低位準的構成，但只要為作為與基於輸出電壓Voutb而輸出輸出電壓Vout的情況同義的訊號的構成，則不限於此。

<第二實施形態>

圖10是表示本發明的第二實施形態的零交叉檢測電路的框圖。圖10中所示的零交叉檢測電路1b與圖1中所示的零交叉檢測電路1的不同之處在於如下方面：刪除了零交叉訊號生成電路10，追加了零交叉訊號生成電路10內的比較電路101，刪除了邏輯電路30，追加了邏輯電路31。

追加的構件以如下方式構成、連接。另外，因已刪除的構件而接下來的連接及動作與圖1中所示的零交叉檢測電路1不同。與圖1及圖7的情況同樣地，比較電路101的反相輸入端子與端子N1連接，非反相輸入端子藉由端子N2共同連接。比較電路101的輸出端子out0與圖1及圖7的情況不同，與邏輯電路31連接。

邏輯電路31具有將邏輯電路103的功能與邏輯電路30的功能統合而成的功能，具體而言，追加包括作為自輸出電壓Vout0與輸出電壓Voutb生成輸出訊號Voutz的第一比較電路的功能。即，邏輯電路31以如下方式動作：根據作為第一比較結果的輸出電壓Voutz、作為第二比較結果的輸出電壓Voutb及作為電源電壓檢測訊號的輸出電壓Vrel的邏輯狀態，來決定作為零交叉檢測訊號的輸出電壓Vout的邏輯狀態。

具體而言，於輸出電壓Vrel剛自低位準遷移為高位準後，邏輯電路31將基於作為第二比較電路的比較電路20的輸出電壓Voutb而決定的電壓輸出至Vout。然後，即於將基於比較電路20的輸出電壓Voutb而決定的電壓輸出至Vout，輸出電壓Vrel自高位準遷移為低位準之後，比較電路20以藉由輸出訊號Voutz進行與圖7的比較電路102相同的動作的方式被控制，進而，邏輯電路31以如下方式動作：自輸出訊號Vout0與輸出訊號Voutb生成輸出電壓Voutz，並將基於生成輸出電壓Voutz而決定的電壓輸出至Vout。

藉由如以上般構成、動作，可自第二實施形態的零交叉檢測電路1b獲得與第一實施形態的零交叉檢測電路1相同的輸出電壓Vout，從而可藉由刪除比較電路102而實現電路規模的縮小。

<第三實施形態>

圖11是表示本發明的包括第三實施形態的零交叉檢測電路的磁性感測裝置的框圖。

霍爾元件2b與差動放大器3b的連接的構成與圖1中所示的磁性感測裝置的霍爾元件2a與差動放大器3a的連接的構成相同。另外，霍爾元件2c與差動放大器3c的連接的構成亦與圖1中所示的霍爾元件2a與差動放大器3a的連接的構成相同。差動放大器3a為差動輸出，與此相對，差動放大器3b及差動放大器3c以單端輸出。作為磁電轉換元件的霍爾元件2b的訊號自端子Bb與端子Db輸入至差動放大器3b，差動放大器3b將其放大。差動放大器3b的輸出與本發明的第一實施形態中已說明的零交叉檢測電路1的端子N1連接。另外，作為磁電轉換元件的霍爾元件2c的訊號自端子Bc與端子Dc輸入至差動放大器3c，差動放大器3c將其放大，差動放大器3c的輸出與零交叉檢測電路1的端子N2連接。

此處，將端子Bb、端子Db、端子Bc、端子Dc的各電壓分別設為VBb、VDb、VBc、VDc，將霍爾元件2b及霍爾元件2c的訊號電壓分別設為VDb-VBb、VDc-VBc，將差動放大器3b及差動放大器3c的放大率均設為G。於是，供給至端子N1的電壓Vn1與供給至端子N2的電壓Vn2如下所述。

Vn1=G×(VDb-VBb)…(2)

Vn2=G×(VDc-VBc)…(3)

根據式(2)與式(3)獲得下式。

Vn2-Vn1=G×{(VDc-VBc)-(VDb-VBb)}…(4)

因此，Vn2-Vn1根據施加至霍爾元件2b及霍爾元件2c的磁 場，取正或負或零的值。即，藉由零交叉檢測電路1的動作，可檢測施加至霍爾元件2b及霍爾元件2c的磁場之差的零交叉點，且可於動作開始時更確實地檢測輸入訊號的大小。若用其他的表達方式，則為可於兩個感測元件的訊號相等的情況下輸出零交叉檢測訊號，辨別兩個感測元件的哪個訊號大並輸出，且可於動作開始時，更確實地檢測哪個訊號大。第三實施形態適於例如於產生偏置磁場的磁鐵與包含鐵等金屬或磁性體的齒輪之間配置磁性感測裝置，藉由磁性感測裝置檢測齒輪的旋轉的用途。

於第三實施形態中，為了方便說明，將差動放大器3b及差動放大器3c設為藉由單端輸出，但為了謀求雜訊抗擾性的提升，亦可設為差動輸出。另外，說明了霍爾元件為兩個的情況，但亦可為多於兩個。例如，亦可設為生成兩個霍爾元件的差分訊號1、及與該兩個霍爾元件不同的兩個霍爾元件的差分訊號2，檢測差分訊號1與差分訊號2的零交叉。

圖1及圖11中表示了包括本發明實施形態的零交叉檢測電路的感測裝置的例子。於本發明中，為了說明表示了具體的例子，但未必限制於該構成或感測元件，可應用於廣範的半導體電路及感測電路。作為一例，亦可與旋轉電流電路組合，所述旋轉電流電路是將作為磁電轉換元件的霍爾元件的非理想成分即偏移電壓刪除的電路，另外，亦可與進行斬波動作或自動歸零動作的電路等組合，所述電路是將差動放大器或比較電路的非理想成分即偏移電壓刪除的電路。此處，於與旋轉電流電路或進行斬波 動作或自動歸零動作的電路等組合的情況下，成為離散時間的訊號處理而不是連續時間的訊號處理，因此藉由組合電路對零交叉訊號生成電路10、比較電路20、比較電路101、比較電路102各自的輸出進行運算並自輸出端子out輸出的情況不佳。此情況下，較佳為與鎖存電路等順序電路組合。另外，除磁電轉換元件以外，亦可設為溫度感測元件、加速度感測元件、壓力感測元件等感測元件的零交叉檢測電路。

1:零交叉檢測電路

2a:霍爾元件

3a:差動放大器

10:零交叉訊號生成電路

20:比較電路

30:邏輯電路

40:電源電壓檢測電路

Aa、Ba、Ca、Da:端子

N1、N2:輸入端子

out、outb、outz、rel:輸出端子

Claims (3)

1. 一種零交叉檢測電路，其特徵在於包括：第一比較電路，輸入作為感測元件的輸出訊號的第一輸入訊號與第二輸入訊號，輸出第一比較結果；第二比較電路，具有磁滯功能，輸入所述第一輸入訊號與所述第二輸入訊號，輸出第二比較結果；電源電壓檢測電路，於所供給的電源電壓成為規定的電壓以上時，輸出檢測訊號；以及邏輯電路，基於所述第一比較結果、所述第二比較結果及所述檢測訊號，輸出零交叉檢測訊號，所述第二比較電路具有輸入第一臨限值、第二臨限值、及所述第一比較結果的臨限值選擇端子，且所述第二比較電路根據所述第一比較結果切換所述第一臨限值與所述第二臨限值。
2. 如申請專利範圍第1項所述的零交叉檢測電路，其中所述邏輯電路於收到所述檢測訊號時，當所述第一比較結果與所述第二比較結果為相同的位準時，輸出基於所述第二比較結果而決定的所述零交叉檢測訊號，當所述第一比較結果與所述第二比較結果為不同的位準時，輸出基於所述第一比較結果與所述第二比較結果而決定的所述零交叉檢測訊號。
3. 一種感測裝置，其特徵在於包括： 感測元件，根據所施加的物理量的強度輸出訊號；以及如申請專利範圍第1項或第2項所述的零交叉檢測電路，對所述感測元件輸出的訊號進行零交叉檢測。

Images