JP5052982B2 - 磁気センサ回路 - Google Patents

磁気センサ回路 Download PDF

Info

Publication number
JP5052982B2
JP5052982B2 JP2007193084A JP2007193084A JP5052982B2 JP 5052982 B2 JP5052982 B2 JP 5052982B2 JP 2007193084 A JP2007193084 A JP 2007193084A JP 2007193084 A JP2007193084 A JP 2007193084A JP 5052982 B2 JP5052982 B2 JP 5052982B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
switch
magnetic sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007193084A
Other languages
English (en)
Other versions
JP2009031027A5 (ja
JP2009031027A (ja
Inventor
正一 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007193084A priority Critical patent/JP5052982B2/ja
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to AT08791070T priority patent/ATE527551T1/de
Priority to US12/594,894 priority patent/US8274281B2/en
Priority to KR1020097014905A priority patent/KR101118457B1/ko
Priority to CN2008801005999A priority patent/CN101802632B/zh
Priority to EP08791070A priority patent/EP2101184B1/en
Priority to PCT/JP2008/062522 priority patent/WO2009014013A1/ja
Priority to TW097126654A priority patent/TWI427311B/zh
Publication of JP2009031027A publication Critical patent/JP2009031027A/ja
Publication of JP2009031027A5 publication Critical patent/JP2009031027A5/ja
Application granted granted Critical
Publication of JP5052982B2 publication Critical patent/JP5052982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/0023Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)

Description

本発明は、微弱な磁気を検知する磁気センサ回路に関する。
携帯通信機器など小型化に伴い、折り畳み機構を有する機器が増えているが、その折たたみ機構の状態を検出する方法に、磁石と磁気センサ回路を用いたものがある。特許文献1に発明の実施例として示された磁気センサ回路は、磁気検出用の素子として磁気抵抗素子を使用している。しかし、シリコン基板を用いた半導体IC上に、磁気検出用の素子と信号処理回路を一体に構成する場合、特許文献1の従来技術の中でも説明されているように、磁気検出用の素子としてホール素子を使用するという選択もあり得る。図6は、ホール素子を使用した磁気センサ回路の一例である。
図6の磁気センサ回路は、ホール素子11と、電圧源12と、増幅器3と、比較器4と、電圧源42とからなる。電圧Vddを発生する電圧源12は、ホール素子11の対を成す端子a、bに接続されている。ホール素子11の対をなす端子c、dは、それぞれ増幅器3の非反転入力端子(+)、反転入力端子(−)に接続されている。増幅器3は、非反転入力端子(+)と反転入力端子(−)の電位が等しいとき、電圧Vdd/2を出力するように動作点が設定されている。比較器4は、一方の入力端子に増幅器3の出力端子が接続され、他方の入力端子に電圧源42が接続されている。電圧源42は、しきい値電圧Vth2を発生する。比較器4の出力端子は磁気センサ回路の信号出力端子である出力端子OUTに接続されている。
このような構成とした磁気センサ回路では、ホール素子11に近接した位置に永久磁石等の磁性体が存在すると、磁性体によって生じた磁束がホール素子11を貫通し、端子(c−d)間にホール電圧が発生する。このホール電圧は、増幅器3によってゲイン(以下、A3とする)倍に増幅され、比較器4の一方の入力端子に伝達される。
比較器4は、増幅器3の出力がしきい値電圧Vth2よりも大きい場合に、出力信号をハイレベルにする。従って出力端子OUTに、ホール素子11の近接した位置に磁性体が存在することを示す信号であるハイレベルが出力される。
比較器4は、増幅器3の出力電圧がVdd/2であるときを、ホール素子11から理想的には無限遠方に永久磁石等の磁性体が存在する状態、すなわちホール素子11を貫く磁束がゼロである状態として比較動作をしている。
ところで、ホール素子11の端子(c−d)間に発生するホール電圧は、ホール素子11を貫通する磁束の向きによって極性が反転する。例えば、図6のようにホール素子11の上面からその内部に向かって磁束が貫通する場合を順方向、内部から上面に向かって磁束が貫通する場合を逆方向とする。このとき、ホール電圧の極性は、順方向では正、逆方向では負となる。図6の磁気センサ回路は、磁束とホール素子11との関係が順方向にしか対応していない。従って、磁束とホール素子11との関係が逆方向の磁性体の場合、磁性体が近接位置にあるにも関わらず、検出できないことになる。
図7は、順方向および逆方向の磁束に対応した磁気センサ回路のブロック図である。図7の磁気センサ回路は、逆方向の磁束に対するしきい値電圧Vth3を発生する電圧源43とスイッチ回路41を備え、しきい値電圧をスイッチ回路41によって切替えて比較器4に入力する。さらに、比較器4の出力と出力端子OUTの間にサンプルホールド回路9が接続されている。サンプルホールド回路9は、スイッチ91及び容量93とからなる第一のサンプルホールド回路と、スイッチ92及び容量94とからなる第二のサンプルホールド回路と、論理回路95とで構成される。
スイッチ91と92は、スイッチ回路41と連動して、順方向の磁束に対する検出結果を容量93に、逆方向の磁束に対する検出結果を容量94に格納する。そして、どちらか一方でも所定値よりも大きな磁束を検出すれば、出力端子OUTにハイレベルを出力する。
なお本背景技術では、上述の通り、ホール素子11を貫通する磁束とは、磁性体が発するものであり、ホール素子11に近接した位置に磁性体が存在するかを検知可能としているが、磁性体が発する磁束の代わりに、近接位置に置かれた電流検出用導電体の周りにアンペールの法則によって生じる磁束を適用するならば、電流検出用導電体に所定値よりも大きな電流が流れている状態を検知することもまた可能であるということを補足しておく。
特開平09−166405号
しかし従来の磁気センサ回路では、ホール素子自身に有害なオフセットが存在し、さらに後段に設けられた回路にも有害なオフセットが存在することがあり、この為、磁気センサ回路としての高い信頼性と一様な品質の確保が極めて難しい。磁気センサ回路としての高い信頼性と一様な品質の確保のためには、ホール素子自身のオフセットと、後段に設けられる回路のオフセットを併せて排除(オフセットキャンセル)する必要がある。
上記課題は、磁気センサ回路が使用される携帯通信機器等の小型化に伴い、磁石やホール素子が小型化され、ホール電圧の磁界の強さに応じた有効信号成分が微小になるに従い、より影響程度が増大しつつある課題である。
本発明の磁気センサ回路は、対角線上に配置された一対の第一の電極対と、前記第一の電極対とは別の対角線上に配置された一対の第二の電極対とを有し、貫く磁束に応じたホール電圧を発生する前記ホール素子と、前記ホール素子の前記第一の電極対と前記第二の電極対に接続され、前記第一の電極対の出力する第一のホール電圧と前記第二の電極対の出力する第二のホール電圧を選択的に切替えて出力する第一のスイッチ回路と、前記第一のホール電圧および前記第二のホール電圧を増幅して出力する増幅器と、増幅された前記第一のホール電圧を記憶する第一の記憶回路および増幅された前記第二のホール電圧を記憶する第二の記憶回路と、第一の記憶回路および第二の記憶回路の出力を制御するスイッチとを備え、第一の記憶回路および第二の記憶回路の出力を制御するスイッチが閉じたときに増幅された前記第一のホール電圧と増幅された前記第二のホール電圧が平均された検出用電圧を出力する第二のスイッチ回路と、しきい値電圧を発生するしきい値電圧源と、前記検出用電圧と前記しきい値電圧とを比較する比較器と、前記比較器の第二のスイッチ回路の出力が接続された入力に第三のスイッチを介して接続され、前記第二のスイッチ回路の出力を制御するスイッチが開いているときに、その入力の入力容量を基準電圧に充電する基準電圧源と、を備えた磁気センサ回路とした。
本発明の磁気センサ回路によれば、ホール素子自身のオフセットと、後段に設けられる回路のオフセットを併せて排除(オフセットキャンセル)することが可能になり、高性能な磁気センサ回路を提供することが出来る。
図1は、本発明の実施例を示す磁気センサ回路の回路図である。
本実施例の磁気センサ回路は、ホール素子1と、スイッチ回路2と、増幅器31と、スイッチ回路7と、比較器4と、スイッチ回路41と、電圧源42及び43と、スイッチ回路44及び電圧源45と、サンプルホールド回路9を備えている。
ホール素子1は、端子AとA´及び端子BとB´に関して幾何学的に等価な形状に形成されている。このようなホール素子1の端子(A−A´)間に電圧Vddを印加したときに端子(B´−B)間に生じるホール電圧と、端子(B−B´)間に電圧Vddを印加したときに端子(A−A´)間に生じるホール電圧とでは、磁界の強さに応じた有効信号成分(以下、Vohとする)は同相で、ホール素子自身のオフセット電圧(以下、Vosとする)は逆相となる。従って、これら2つのホール電圧の平均をとることにより、ホール素子1のVosを排除(オフセットキャンセル)してVohのみを得ることができる。また勿論、これら2つのホール電圧をとある利得倍に等しく増幅させた電圧の平均をとれば、Vohのみをとある利得倍に増幅させた電圧を、得られる。
端子Aまたは端子Bが増幅器31の非反転入力端子(+)に、端子A´または端子B´が、増幅器31の反転入力端子(−)に、スイッチ回路2を介して接続されるように、スイッチ回路2はスイッチ21、22、23、24にて構成されている。
増幅器31は、非反転入力端子(+)と反転入力端子(−)の電位が等しいときに任意の電圧、例えばVdd/2を出力するように動作点が設定された差動入力差動出力タイプの構成としている。増幅器31の入力端子にはオフセット電圧Vof2を想定し、電圧源32として図示している。増幅器31の出力は、スイッチ71、72、73、74と、記憶回路であり容量値が互いに他と等しい、容量75、76で構成されたスイッチ回路7に入力されている。
スイッチ回路7の出力は、比較器4の非反転入力端子(+)に接続されている。さらに、比較器4の非反転入力端子(+)には、スイッチ回路44を介して電圧Vprechを発生する電圧源45が接続されている。比較器4の反転入力端子(−)には、スイッチ回路41を介して、電圧源42または43が接続されるようにしている。そして、比較器4の出力はサンプルホールド回路9を介して磁気センサ回路の出力端子OUTに接続されている。
ホール素子1は、図示しない電圧源によって、第1の期間に端子(A−A´)間に電圧Vddが与えられ、第1の期間に次いで設けられた第2の期間に端子(B−B´)間に電圧Vddが与えられる。スイッチ回路2は、第1の期間に端子(B−B´)間のホール電圧を出力し、第2の期間に端子(A−A´)間のホール電圧を出力する。すなわちスイッチ回路2は、第1の期間に端子(A−A´)間に電圧Vddが与えられたときの端子(B−B´)間のホール電圧を、第2の期間に端子(B−B´)間に電圧Vddが与えられたときの端子(A−A´)間のホール電圧を、増幅器31に対して出力する。
第1の期間におけるスイッチ71の状態はオン、スイッチ72の状態はオフであり、第2の期間におけるスイッチ71の状態はオフ、スイッチ72の状態はオンとしている。さらに、第1の期間及び第2の期間におけるスイッチ73及びスイッチ74の状態は、オフとしている。従って、増幅器31によって増幅された、上述第1の期間と第2の期間のホール電圧は、それぞれ記憶回路である容量75と76に、それぞれのホール電圧の大きさに相当する蓄積電荷量として記憶される。すなわち、第1の期間においては、第1の期間のホール電圧が、オン状態にあるスイッチ71を介して、そのホール電圧の大きさに相当する蓄積電荷量として、容量75に記憶される。第2の期間においては、第2の期間のホール電圧が、オン状態にあるスイッチ72を介して、そのホール電圧の大きさに相当する蓄積電荷量として、容量76に記憶される。
第2の期間に次いで設けられた第3の期間には、スイッチ71及び72の状態はオフとし、スイッチ73及び74の状態はオンとする。すなわちスイッチ回路7は、並列接続された容量75と76に係る電圧を、比較器4の非反転入力端子(+)に出力する。容量75、76は互いに他と容量値が等しいとしているので、これはスイッチ回路7が、増幅器31によって増幅された、上述第1の期間と第2の期間のホール電圧の、平均電圧を出力する動作であるといえる。
第3の期間においてはまた、順方向の磁束に対するしきい値電圧Vth2を発生する電圧源42または、逆方向の磁束に対するしきい値電圧Vth3を発生する電圧源43が、スイッチ回路41を介して、比較器4の反転入力端子(−)に接続される。比較器4はスイッチ回路7から出力された電圧と、しきい値電圧Vth2または、しきい値電圧Vth3とを比較する。
サンプルホールド回路9はスイッチ91および容量93からなる第一のサンプルホールド回路と、スイッチ92および容量94とからなる第二のサンプルホールド回路と、論理回路95とで構成される。第3の期間においてはまた、スイッチ91と92はスイッチ回路41と連動して順方向の磁束に対する検出結果を容量93に、逆方向の磁束に対する検出結果を容量94に格納する。そして、どちらか一方でも所定値よりも大きな磁束を検出すれば、出力端子OUTにハイレベルを出力する。
今、比較器4の非反転入力端子(+)に関する対地間容量cinpを考慮すれば、上述第3の期間においては、この対地間容量cinpも、容量75、76に、さらに並列に接続されることがいえる。
第2の期間終了直前における容量75に係る電圧をVc75b、容量76に係る電圧をVc76b、比較器4の非反転入力端子(+)の対地間容量cinpに係る電圧をVcinpbとすれば、このときそれぞれに蓄積されている電荷は、(Cα×Vc75b)、(Cα×Vc76b)、(cinp×Vcinpb)となる。Cαは容量75、76の容量値である。従って、第3の期間における比較器4の非反転入力端子(+)に係る電圧Vcinpcは、式(1)で与えられる。
Vcinpc = [(Cα×Vc75b)+(Cα×Vc76b)+(cinp×Vcinpb)]/(2×Cα+cinp) (1)
第2の期間終了直前における容量75に係る電圧Vc75bは、すなわち第1の期間に発生する容量75に係る電圧値と等しく、これは(-Voh-Vos-Vof2)なる電圧を増幅器31のゲイン(以下、A31とする)倍した値を2で割算し、さらにVdd/2から減算した値となる。
Vc75b = (Vdd/2)-(-Voh-Vos-Vof2)×(A31/2) (2)
また、第2の期間終了直前における容量76の電圧Vc76bは、すなわち第2の期間に発生する容量76に係る電圧そのものであり、これは(+Voh-Vos-Vof2)なる電圧をA31倍した値を2で割算し、さらにVdd/2に加算した値となる。
Vc76b = (Vdd/2)+(+Voh-Vos-Vof2)×(A31/2) (3)
従って、式(2)と(3)より、式(1)は以下のようになる。
Vcinpc = [[(Vdd/2)+Voh×(A31/2)]×2×Cα+(cinp×Vcinpb)]/(2×Cα+cinp) (4)
ここで、Vcinpb=(Vdd/2)+Δと表現すれば、式(4)は以下のようになる。
Vcinpc = (Vdd/2)+[cinp/(2×Cα+cinp)]×Δ+Voh×[A31×Cα/(2×Cα+cinp)] (5)
今、比較器4は、非反転入力端子(+)に入力される電圧がVdd/2であるときを、ホール素子1を貫く磁束がゼロである状態、として比較動作することにしている。式(5)において、Δがゼロでない場合には、磁界の強さに応じた有効信号成分VohがゼロであるときにVcinpcがVdd/2とはならず、比較器4に対してオフセットが発生することになり、好ましくない。
従って、磁気の存在を正しく検知するには、Δをゼロ、すなわちVcinpbをVdd/2として与える必要があり、この必要を満たすために、比較器4の非反転入力端子(+)にVcinpbとしてVprech、すなわちVdd/2なる電圧を提供する役割を担う電圧源45及びスイッチ回路44を設けた。第2の期間終了直前まで、スイッチ回路44の状態をオンとし、比較器4の非反転入力端子(+)に、電圧源45の電圧VprechすなわちVdd/2が接続された状態としている。すなわち、比較器4の非反転入力端子(+)の対地間容量cinpを、電圧源45の電圧VprechすなわちVdd/2に充電している。さらに、第2の期間終了直前にスイッチ回路44の状態をオフとしている。これにより、比較器4に対するオフセットの発生を回避出来る。
電圧源45は、図2の電圧源45aのように電源電圧を抵抗分割して出力する構成としても良いし、図3の電圧源45bのように電源電圧を抵抗分割した出力にボルテージフォロワ回路46を設ける構成としてもよい。
Δをゼロとすれば、式(5)は、以下のようになる。
Vcinpc = (Vdd/2)+Voh×[A31×Cα/(2×Cα+cinp)] (6)
式(6)によれば、この式はVos及びVof2に関する項を全く含まない。すなわち式(6)は、本発明の実施例を示す磁気センサ回路において、磁気センサ回路のオフセットが排除(オフセットキャンセル)可能であることを示している。
上述のように、本発明の実施例の磁気センサ回路によれば、ホール素子自身のオフセットと、後段に設けられる回路のオフセットを併せて排除(オフセットキャンセル)することが可能になり、高性能な磁気センサ回路を提供することが出来る。
また、本発明の実施例では、スイッチ回路7をスイッチ71、72、73、74と容量75、76で構成したが、この回路構成に限定されるものではない。
また、本発明の実施例では、増幅器31は、入力無信号時、すなわち非反転入力端子(+)と反転入力端子(−)の電位が等しいとき、出力電圧がVdd/2になるように動作点が設定されたものとしているが、Vdd/2ではない別の電圧値(以下、ζとする)であった場合においても、電圧源45の電圧Vprechをζとして与えれば、同様の効果が得られることは明白である。
また、本発明の実施例では、増幅器は、差動入力差動出力タイプの増幅器31のみで構成しているが、図4に示すように、増幅器31の出力にスイッチ回路5を介してゲインA6なる増幅器6を設ける構成としてもよい。この場合、スイッチ回路5を構成するそれぞれのスイッチは、第1の期間においては、スイッチ51と54の状態がオン、スイッチ52と53の状態がオフとし、第2の期間においては、スイッチ51と54の状態がオフ、スイッチ52と53の状態がオンとすればよい。この場合のVcinpcは、式(6)において、(A31/2)を(A31×A6)に書き換えることにより、以下のように表すことが出来る。
Vcinpc = (Vdd/2)+Voh×[2×(A31×A6)×Cα/(2×Cα+cinp)] (7)
従って、同様の効果が得られることは明白であり、さらに同様の機能を提供するその他の回路構成であってもよい。
また、本発明の実施例では、比較器4後段の回路として、サンプルホールド回路9を示したが、この回路構成に限定されるものではない。
また、本発明の実施例では、順方向及び逆方向の磁束に対応した磁気センサ回路としているが、どちらか1方向の磁束に対応出来さえすればよい場合には、電圧源42と43のどちらかのみあればよいことは明白である。
また、本発明の実施例では、磁気の存在を検知する回路として、スイッチ回路7の後段には、比較器4などが接続されるとしているが、この構成に限定されるものではない。一例として、図5に磁気をモニタする回路として、スイッチ回路7の後段をバッファ回路8などで構成した実施例を示す。バッファ回路8は、Vcinpcをサンプリングし、磁束の強さを示す電圧信号として、これを出力端子OUTに出力する。バッファ回路8はボルテージフォロワ回路81と、スイッチ82及び容量83とからなる。
上述のように、本発明の磁気センサ回路によれば、ホール素子自身のオフセットと、後段に設けられる回路のオフセットを併せて排除(オフセットキャンセル)することが可能になり、高性能な磁気センサ回路を提供することが出来る。
本発明の実施例を示す磁気センサ回路のブロック図である。 本発明の実施例を示す磁気センサ回路のブロック図である。 図3本発明の実施例を示す磁気センサ回路のブロック図である。 図4本発明の実施例を示す磁気センサ回路のブロック図である。 図5本発明の実施例を示す磁気センサ回路のブロック図である。 図6従来の磁気センサ回路のブロック図である。 図7従来の磁気センサ回路のブロック図である。
符号の説明
1、11 ホール素子
2、5、7、41、44 スイッチ回路
21、22、23、24、51、52、53、54、71、72、73、74、91、92 スイッチ
75、76、93、94 容量
95 論理回路
3、6、31 増幅器
4 比較器
12、42、43、45、45a、45b 電圧源
46、81 ボルテージフォロワ回路
8 バッファ回路
9 サンプルホールド回路

Claims (10)

  1. 磁気を検知する磁気センサ回路であって、
    対角線上に配置された一対の第一の電極対と、前記第一の電極対とは別の対角線上に配置された一対の第二の電極対とを有し、貫く磁束に応じた電圧を発生する磁気検出素子と、
    前記磁気検出素子の前記第一の電極対と前記第二の電極対に接続され、前記第一の電極対の出力する第一の電圧と前記第二の電極対の出力する第二の電圧を選択的に切替えて出力する第一のスイッチ回路と、
    前記第一のスイッチ回路の出力に入力が接続され、前記第一の電圧および前記第二の電圧を増幅して出力する増幅器と、
    前記増幅器の出力に入力が接続され、増幅された前記第一の電圧を記憶する第一の記憶回路および増幅された前記第二の電圧を記憶する第二の記憶回路と、前記第一の記憶回路および前記第二の記憶回路の出力を制御するスイッチと、を備え、前記第一の記憶回路および前記第二の記憶回路の出力を制御するスイッチが閉じたときに増幅された前記第一の電圧と増幅された前記第二の電圧が平均された検出用電圧を出力する第二のスイッチ回路と、
    しきい値電圧を発生するしきい値電圧源と、
    前記第二のスイッチ回路の出力と前記しきい値電圧源の出力とが入力に接続され、前記検出用電圧と前記しきい値電圧とを比較する比較器と、
    前記比較器の、前記第二のスイッチ回路の出力が接続された入力に第三のスイッチ回路を介して接続され、前記第二のスイッチ回路の出力を制御するスイッチが開いているときに、その入力の入力容量を基準電圧に充電する基準電圧源と、を備えた磁気センサ回路。
  2. 前記基準電圧が、前記貫く磁束がゼロのときの検出用電圧と等しい電圧である請求項1に記載の磁気センサ回路。
  3. 前記基準電圧が、電源電圧の半分と等しい電圧である請求項1に記載の磁気センサ回路。
  4. 前記基準電圧源は、電源電圧に接続された分割抵抗を備え、
    前記基準電圧は、前記分割抵抗の出力電圧である請求項1に記載の磁気センサ回路。
  5. 前記基準電圧源は、電源電圧に接続された分割抵抗と、
    前記分割抵抗の出力に接続されたボルテージフォロワ回路を備え、
    前記基準電圧は、前記ボルテージフォロワ回路の出力電圧である請求項1に記載の磁気センサ回路。
  6. 磁気をモニタする磁気センサ回路であって、
    対角線上に配置された一対の第一の電極対と、前記第一の電極対とは別の対角線上に配置された一対の第二の電極対と有し、貫く磁束に応じた電圧を発生する磁気検出素子と、
    前記磁気検出素子の前記第一の電極対と前記第二の電極対に接続され、前記第一の電極対の出力する第一の電圧と前記第二の電極対の出力する第二の電圧を選択的に切替えて出力する第一のスイッチ回路と、
    前記第一のスイッチ回路の出力に入力が接続され、前記第一の電圧および前記第二の電圧を増幅して出力する増幅器と、
    前記増幅器の出力に入力が接続され、増幅された前記第一の電圧を記憶する第一の記憶回路および増幅された前記第二の電圧を記憶する第二の記憶回路と、前記第一の記憶回路および前記第二の記憶回路の出力を制御するスイッチと、を備え、前記第一の記憶回路および前記第二の記憶回路の出力を制御するスイッチが閉じたときに増幅された前記第一の電圧と増幅された前記第二の電圧が平均された検出用電圧を出力する第二のスイッチ回路と、
    前記第二のスイッチ回路の出力が入力に接続されたボルテージフォロワ回路と、
    前記ボルテージフォロワ回路の、前記第二のスイッチ回路の出力が接続された入力に第三のスイッチを介して接続され、前記第二のスイッチ回路の出力を制御するスイッチが開いているときに、その入力の入力容量を基準電圧に充電する基準電圧源と、
    前記ボルテージフォロワ回路の出力に接続された第三の記憶回路と、を備えた磁気センサ回路。
  7. 前記基準電圧が、前記貫く磁束がゼロのときの検出用電圧と等しい電圧である請求項6に記載の磁気センサ回路。
  8. 前記基準電圧が、電源電圧の半分と等しい電圧である請求項6に記載の磁気センサ回路。
  9. 前記基準電圧源は、電源電圧に接続された分割抵抗を備え、
    前記基準電圧は、前記分割抵抗の出力電圧である請求項6に記載の磁気センサ回路。
  10. 前記基準電圧源は、電源電圧に接続された分割抵抗と、
    前記分割抵抗の出力に接続された第二のボルテージフォロワ回路を備え、
    前記基準電圧は、前記第二のボルテージフォロワ回路の出力電圧である請求項6に記載の磁気センサ回路。
JP2007193084A 2007-07-25 2007-07-25 磁気センサ回路 Expired - Fee Related JP5052982B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007193084A JP5052982B2 (ja) 2007-07-25 2007-07-25 磁気センサ回路
US12/594,894 US8274281B2 (en) 2007-07-25 2008-07-10 Magnetic sensor circuit for detecting and monitoring a magnetic field
KR1020097014905A KR101118457B1 (ko) 2007-07-25 2008-07-10 자기 센서 회로
CN2008801005999A CN101802632B (zh) 2007-07-25 2008-07-10 磁性传感器电路
AT08791070T ATE527551T1 (de) 2007-07-25 2008-07-10 Magnetsensorschaltung
EP08791070A EP2101184B1 (en) 2007-07-25 2008-07-10 Magnetic sensor circuit
PCT/JP2008/062522 WO2009014013A1 (ja) 2007-07-25 2008-07-10 磁気センサ回路
TW097126654A TWI427311B (zh) 2007-07-25 2008-07-14 Magnetic sensor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007193084A JP5052982B2 (ja) 2007-07-25 2007-07-25 磁気センサ回路

Publications (3)

Publication Number Publication Date
JP2009031027A JP2009031027A (ja) 2009-02-12
JP2009031027A5 JP2009031027A5 (ja) 2010-06-03
JP5052982B2 true JP5052982B2 (ja) 2012-10-17

Family

ID=40281271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007193084A Expired - Fee Related JP5052982B2 (ja) 2007-07-25 2007-07-25 磁気センサ回路

Country Status (8)

Country Link
US (1) US8274281B2 (ja)
EP (1) EP2101184B1 (ja)
JP (1) JP5052982B2 (ja)
KR (1) KR101118457B1 (ja)
CN (1) CN101802632B (ja)
AT (1) ATE527551T1 (ja)
TW (1) TWI427311B (ja)
WO (1) WO2009014013A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406772B1 (ko) 2007-10-22 2014-06-19 다우 글로벌 테크놀로지스 엘엘씨 중합체 조성물 및 제품의 성형방법
JP2010281764A (ja) * 2009-06-08 2010-12-16 Sanyo Electric Co Ltd オフセットキャンセル回路
JP2011075338A (ja) 2009-09-29 2011-04-14 Seiko Instruments Inc 磁気センサ回路
JP5411818B2 (ja) * 2010-08-26 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
TWI439046B (zh) 2011-08-12 2014-05-21 Richtek Technology Corp 自動調零放大器及相關的偵測模組
JP5926081B2 (ja) * 2012-03-22 2016-05-25 エスアイアイ・セミコンダクタ株式会社 センサ装置
US9638548B2 (en) 2012-05-07 2017-05-02 Infineon Technologies Ag Output switching systems and methods for magnetic field sensors
WO2013168353A1 (ja) 2012-05-11 2013-11-14 旭化成エレクトロニクス株式会社 磁気検出装置及び磁気検出方法
JP6004758B2 (ja) * 2012-06-07 2016-10-12 エスアイアイ・セミコンダクタ株式会社 磁気センサ
CN102854535B (zh) * 2012-08-24 2015-03-11 中国船舶重工集团公司第七二二研究所 一种宽带磁性传感器
JP6503198B2 (ja) * 2015-03-05 2019-04-17 エイブリック株式会社 比較回路およびセンサ装置
JP2018054473A (ja) * 2016-09-29 2018-04-05 アイシン精機株式会社 磁気センサ及び磁気センサシステム
US11016151B2 (en) * 2018-03-14 2021-05-25 Ablic Inc. Semiconductor device and method of adjusting the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776783B2 (ja) 1995-12-19 1998-07-16 埼玉日本電気株式会社 移動状態検出回路
US6777932B2 (en) * 2000-03-23 2004-08-17 Matsushita Electric Industrial Co., Ltd. Magnetic field sensor
JP4451577B2 (ja) * 2001-07-26 2010-04-14 パナソニック株式会社 磁界センサ
JP3887275B2 (ja) * 2002-07-03 2007-02-28 東光株式会社 センサ回路
JP4049757B2 (ja) * 2004-03-12 2008-02-20 東光株式会社 磁気センサ回路
JP4303631B2 (ja) * 2004-04-09 2009-07-29 東光株式会社 センサ回路
US7701208B2 (en) * 2005-02-08 2010-04-20 Rohm Co., Ltd. Magnetic sensor circuit and portable terminal provided with such magnetic sensor circuit

Also Published As

Publication number Publication date
ATE527551T1 (de) 2011-10-15
EP2101184A4 (en) 2010-09-15
KR20100039269A (ko) 2010-04-15
US8274281B2 (en) 2012-09-25
TWI427311B (zh) 2014-02-21
WO2009014013A1 (ja) 2009-01-29
TW200925629A (en) 2009-06-16
CN101802632B (zh) 2013-04-24
KR101118457B1 (ko) 2012-03-06
EP2101184B1 (en) 2011-10-05
CN101802632A (zh) 2010-08-11
US20100117640A1 (en) 2010-05-13
EP2101184A1 (en) 2009-09-16
JP2009031027A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5052982B2 (ja) 磁気センサ回路
JP4922204B2 (ja) 信号検出回路
US9128127B2 (en) Sensor device
US8866474B2 (en) Magnetic sensor device
JP5865108B2 (ja) 磁気センサ装置
JP4965387B2 (ja) 磁気センサ回路
TWI640794B (zh) 感測器裝置
JP2010117270A (ja) センサ回路
US20140232388A1 (en) Magnetic sensor device
JP6158682B2 (ja) 磁気センサ回路
CN108572338B (zh) 磁传感器电路
EP2860541B1 (en) Magnetic sensor
JP4049757B2 (ja) 磁気センサ回路
US9837997B2 (en) Comparison circuit and sensor device
JP3778909B2 (ja) 磁界センサ、磁界検出装置及び磁界検出方法
CN110398623B (zh) 过零检测电路和传感器装置
JP2009047478A (ja) センサ回路
JP6110639B2 (ja) センサ閾値決定回路
KR102721894B1 (ko) 제로크로스 검출 회로 및 센서 장치
JP2011237341A (ja) 磁気センサ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120725

R150 Certificate of patent or registration of utility model

Ref document number: 5052982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees