JP5052982B2 - 磁気センサ回路 - Google Patents

Description

本発明は、微弱な磁気を検知する磁気センサ回路に関する。

携帯通信機器など小型化に伴い、折り畳み機構を有する機器が増えているが、その折たたみ機構の状態を検出する方法に、磁石と磁気センサ回路を用いたものがある。特許文献１に発明の実施例として示された磁気センサ回路は、磁気検出用の素子として磁気抵抗素子を使用している。しかし、シリコン基板を用いた半導体ＩＣ上に、磁気検出用の素子と信号処理回路を一体に構成する場合、特許文献１の従来技術の中でも説明されているように、磁気検出用の素子としてホール素子を使用するという選択もあり得る。図６は、ホール素子を使用した磁気センサ回路の一例である。

図６の磁気センサ回路は、ホール素子１１と、電圧源１２と、増幅器３と、比較器４と、電圧源４２とからなる。電圧Vddを発生する電圧源１２は、ホール素子１１の対を成す端子ａ、ｂに接続されている。ホール素子１１の対をなす端子ｃ、ｄは、それぞれ増幅器３の非反転入力端子（＋）、反転入力端子（−）に接続されている。増幅器３は、非反転入力端子（＋）と反転入力端子（−）の電位が等しいとき、電圧Vdd/2を出力するように動作点が設定されている。比較器４は、一方の入力端子に増幅器３の出力端子が接続され、他方の入力端子に電圧源４２が接続されている。電圧源４２は、しきい値電圧Vth2を発生する。比較器４の出力端子は磁気センサ回路の信号出力端子である出力端子OUTに接続されている。

このような構成とした磁気センサ回路では、ホール素子１１に近接した位置に永久磁石等の磁性体が存在すると、磁性体によって生じた磁束がホール素子１１を貫通し、端子（ｃ−ｄ）間にホール電圧が発生する。このホール電圧は、増幅器３によってゲイン（以下、A3とする）倍に増幅され、比較器４の一方の入力端子に伝達される。

比較器４は、増幅器３の出力がしきい値電圧Vth2よりも大きい場合に、出力信号をハイレベルにする。従って出力端子OUTに、ホール素子１１の近接した位置に磁性体が存在することを示す信号であるハイレベルが出力される。

比較器４は、増幅器３の出力電圧がVdd/2であるときを、ホール素子１１から理想的には無限遠方に永久磁石等の磁性体が存在する状態、すなわちホール素子１１を貫く磁束がゼロである状態として比較動作をしている。

ところで、ホール素子１１の端子（ｃ−ｄ）間に発生するホール電圧は、ホール素子１１を貫通する磁束の向きによって極性が反転する。例えば、図６のようにホール素子１１の上面からその内部に向かって磁束が貫通する場合を順方向、内部から上面に向かって磁束が貫通する場合を逆方向とする。このとき、ホール電圧の極性は、順方向では正、逆方向では負となる。図６の磁気センサ回路は、磁束とホール素子１１との関係が順方向にしか対応していない。従って、磁束とホール素子１１との関係が逆方向の磁性体の場合、磁性体が近接位置にあるにも関わらず、検出できないことになる。

図７は、順方向および逆方向の磁束に対応した磁気センサ回路のブロック図である。図７の磁気センサ回路は、逆方向の磁束に対するしきい値電圧Vth3を発生する電圧源４３とスイッチ回路４１を備え、しきい値電圧をスイッチ回路４１によって切替えて比較器４に入力する。さらに、比較器４の出力と出力端子OUTの間にサンプルホールド回路９が接続されている。サンプルホールド回路９は、スイッチ９１及び容量９３とからなる第一のサンプルホールド回路と、スイッチ９２及び容量９４とからなる第二のサンプルホールド回路と、論理回路９５とで構成される。

スイッチ９１と９２は、スイッチ回路４１と連動して、順方向の磁束に対する検出結果を容量９３に、逆方向の磁束に対する検出結果を容量９４に格納する。そして、どちらか一方でも所定値よりも大きな磁束を検出すれば、出力端子OUTにハイレベルを出力する。

なお本背景技術では、上述の通り、ホール素子１１を貫通する磁束とは、磁性体が発するものであり、ホール素子１１に近接した位置に磁性体が存在するかを検知可能としているが、磁性体が発する磁束の代わりに、近接位置に置かれた電流検出用導電体の周りにアンペールの法則によって生じる磁束を適用するならば、電流検出用導電体に所定値よりも大きな電流が流れている状態を検知することもまた可能であるということを補足しておく。
特開平０９−１６６４０５号

しかし従来の磁気センサ回路では、ホール素子自身に有害なオフセットが存在し、さらに後段に設けられた回路にも有害なオフセットが存在することがあり、この為、磁気センサ回路としての高い信頼性と一様な品質の確保が極めて難しい。磁気センサ回路としての高い信頼性と一様な品質の確保のためには、ホール素子自身のオフセットと、後段に設けられる回路のオフセットを併せて排除（オフセットキャンセル）する必要がある。

上記課題は、磁気センサ回路が使用される携帯通信機器等の小型化に伴い、磁石やホール素子が小型化され、ホール電圧の磁界の強さに応じた有効信号成分が微小になるに従い、より影響程度が増大しつつある課題である。

本発明の磁気センサ回路は、対角線上に配置された一対の第一の電極対と、前記第一の電極対とは別の対角線上に配置された一対の第二の電極対とを有し、貫く磁束に応じたホール電圧を発生する前記ホール素子と、前記ホール素子の前記第一の電極対と前記第二の電極対に接続され、前記第一の電極対の出力する第一のホール電圧と前記第二の電極対の出力する第二のホール電圧を選択的に切替えて出力する第一のスイッチ回路と、前記第一のホール電圧および前記第二のホール電圧を増幅して出力する増幅器と、増幅された前記第一のホール電圧を記憶する第一の記憶回路および増幅された前記第二のホール電圧を記憶する第二の記憶回路と、第一の記憶回路および第二の記憶回路の出力を制御するスイッチとを備え、第一の記憶回路および第二の記憶回路の出力を制御するスイッチが閉じたときに増幅された前記第一のホール電圧と増幅された前記第二のホール電圧が平均された検出用電圧を出力する第二のスイッチ回路と、しきい値電圧を発生するしきい値電圧源と、前記検出用電圧と前記しきい値電圧とを比較する比較器と、前記比較器の第二のスイッチ回路の出力が接続された入力に第三のスイッチを介して接続され、前記第二のスイッチ回路の出力を制御するスイッチが開いているときに、その入力の入力容量を基準電圧に充電する基準電圧源と、を備えた磁気センサ回路とした。

本発明の磁気センサ回路によれば、ホール素子自身のオフセットと、後段に設けられる回路のオフセットを併せて排除（オフセットキャンセル）することが可能になり、高性能な磁気センサ回路を提供することが出来る。

図１は、本発明の実施例を示す磁気センサ回路の回路図である。

本実施例の磁気センサ回路は、ホール素子１と、スイッチ回路２と、増幅器３１と、スイッチ回路７と、比較器４と、スイッチ回路４１と、電圧源４２及び４３と、スイッチ回路４４及び電圧源４５と、サンプルホールド回路９を備えている。

ホール素子１は、端子ＡとＡ´及び端子ＢとＢ´に関して幾何学的に等価な形状に形成されている。このようなホール素子１の端子（Ａ−Ａ´）間に電圧Vddを印加したときに端子（Ｂ´−Ｂ）間に生じるホール電圧と、端子（Ｂ−Ｂ´）間に電圧Vddを印加したときに端子（Ａ−Ａ´）間に生じるホール電圧とでは、磁界の強さに応じた有効信号成分（以下、Vohとする）は同相で、ホール素子自身のオフセット電圧（以下、Vosとする）は逆相となる。従って、これら２つのホール電圧の平均をとることにより、ホール素子１のVosを排除（オフセットキャンセル）してVohのみを得ることができる。また勿論、これら２つのホール電圧をとある利得倍に等しく増幅させた電圧の平均をとれば、Vohのみをとある利得倍に増幅させた電圧を、得られる。

端子Ａまたは端子Ｂが増幅器３１の非反転入力端子（＋）に、端子Ａ´または端子Ｂ´が、増幅器３１の反転入力端子（−）に、スイッチ回路２を介して接続されるように、スイッチ回路２はスイッチ２１、２２、２３、２４にて構成されている。

増幅器３１は、非反転入力端子（＋）と反転入力端子（−）の電位が等しいときに任意の電圧、例えばVdd/2を出力するように動作点が設定された差動入力差動出力タイプの構成としている。増幅器３１の入力端子にはオフセット電圧Vof2を想定し、電圧源３２として図示している。増幅器３１の出力は、スイッチ７１、７２、７３、７４と、記憶回路であり容量値が互いに他と等しい、容量７５、７６で構成されたスイッチ回路７に入力されている。

スイッチ回路７の出力は、比較器４の非反転入力端子（＋）に接続されている。さらに、比較器４の非反転入力端子（＋）には、スイッチ回路４４を介して電圧Vprechを発生する電圧源４５が接続されている。比較器４の反転入力端子（−）には、スイッチ回路４１を介して、電圧源４２または４３が接続されるようにしている。そして、比較器４の出力はサンプルホールド回路９を介して磁気センサ回路の出力端子OUTに接続されている。

ホール素子１は、図示しない電圧源によって、第１の期間に端子（Ａ−Ａ´）間に電圧Vddが与えられ、第１の期間に次いで設けられた第２の期間に端子（Ｂ−Ｂ´）間に電圧Vddが与えられる。スイッチ回路２は、第１の期間に端子（Ｂ−Ｂ´）間のホール電圧を出力し、第２の期間に端子（Ａ−Ａ´）間のホール電圧を出力する。すなわちスイッチ回路２は、第１の期間に端子（Ａ−Ａ´）間に電圧Vddが与えられたときの端子（Ｂ−Ｂ´）間のホール電圧を、第２の期間に端子（Ｂ−Ｂ´）間に電圧Vddが与えられたときの端子（Ａ−Ａ´）間のホール電圧を、増幅器３１に対して出力する。

第１の期間におけるスイッチ７１の状態はオン、スイッチ７２の状態はオフであり、第２の期間におけるスイッチ７１の状態はオフ、スイッチ７２の状態はオンとしている。さらに、第１の期間及び第２の期間におけるスイッチ７３及びスイッチ７４の状態は、オフとしている。従って、増幅器３１によって増幅された、上述第１の期間と第２の期間のホール電圧は、それぞれ記憶回路である容量７５と７６に、それぞれのホール電圧の大きさに相当する蓄積電荷量として記憶される。すなわち、第１の期間においては、第１の期間のホール電圧が、オン状態にあるスイッチ７１を介して、そのホール電圧の大きさに相当する蓄積電荷量として、容量７５に記憶される。第２の期間においては、第２の期間のホール電圧が、オン状態にあるスイッチ７２を介して、そのホール電圧の大きさに相当する蓄積電荷量として、容量７６に記憶される。

第２の期間に次いで設けられた第３の期間には、スイッチ７１及び７２の状態はオフとし、スイッチ７３及び７４の状態はオンとする。すなわちスイッチ回路７は、並列接続された容量７５と７６に係る電圧を、比較器４の非反転入力端子（＋）に出力する。容量７５、７６は互いに他と容量値が等しいとしているので、これはスイッチ回路７が、増幅器３１によって増幅された、上述第１の期間と第２の期間のホール電圧の、平均電圧を出力する動作であるといえる。

第３の期間においてはまた、順方向の磁束に対するしきい値電圧Vth2を発生する電圧源４２または、逆方向の磁束に対するしきい値電圧Vth3を発生する電圧源４３が、スイッチ回路４１を介して、比較器４の反転入力端子（−）に接続される。比較器４はスイッチ回路７から出力された電圧と、しきい値電圧Vth2または、しきい値電圧Vth3とを比較する。

サンプルホールド回路９はスイッチ９１および容量９３からなる第一のサンプルホールド回路と、スイッチ９２および容量９４とからなる第二のサンプルホールド回路と、論理回路９５とで構成される。第３の期間においてはまた、スイッチ９１と９２はスイッチ回路４１と連動して順方向の磁束に対する検出結果を容量９３に、逆方向の磁束に対する検出結果を容量９４に格納する。そして、どちらか一方でも所定値よりも大きな磁束を検出すれば、出力端子OUTにハイレベルを出力する。

今、比較器４の非反転入力端子（＋）に関する対地間容量cinpを考慮すれば、上述第３の期間においては、この対地間容量cinpも、容量７５、７６に、さらに並列に接続されることがいえる。

第２の期間終了直前における容量７５に係る電圧をVc75b、容量７６に係る電圧をVc76b、比較器４の非反転入力端子（＋）の対地間容量cinpに係る電圧をVcinpbとすれば、このときそれぞれに蓄積されている電荷は、(Cα×Vc75b)、（Cα×Vc76b）、（cinp×Vcinpb）となる。Ｃαは容量７５、７６の容量値である。従って、第３の期間における比較器４の非反転入力端子（＋）に係る電圧Vcinpcは、式（１）で与えられる。

Vcinpc = [(Cα×Vc75b)+(Cα×Vc76b)+(cinp×Vcinpb)]/(2×Cα+cinp) （１）
第２の期間終了直前における容量７５に係る電圧Vc75bは、すなわち第１の期間に発生する容量７５に係る電圧値と等しく、これは(-Voh-Vos-Vof2)なる電圧を増幅器３１のゲイン（以下、A31とする）倍した値を2で割算し、さらにVdd/2から減算した値となる。

Vc75b = (Vdd/2)-(-Voh-Vos-Vof2)×(A31/2) （２）
また、第２の期間終了直前における容量７６の電圧Vc76bは、すなわち第２の期間に発生する容量７６に係る電圧そのものであり、これは(+Voh-Vos-Vof2)なる電圧をA31倍した値を2で割算し、さらにVdd/2に加算した値となる。

Vc76b = (Vdd/2)+(+Voh-Vos-Vof2)×(A31/2) （３）
従って、式（２）と（３）より、式（１）は以下のようになる。

Vcinpc = [[(Vdd/2)+Voh×(A31/2)]×2×Cα+(cinp×Vcinpb)]/(2×Cα+cinp) （４）
ここで、Vcinpb=(Vdd/2)+Δと表現すれば、式（４）は以下のようになる。

Vcinpc = (Vdd/2)+[cinp/(2×Cα+cinp)]×Δ+Voh×[A31×Cα/(2×Cα+cinp)] （５）
今、比較器４は、非反転入力端子（＋）に入力される電圧がVdd/2であるときを、ホール素子１を貫く磁束がゼロである状態、として比較動作することにしている。式（５）において、Δがゼロでない場合には、磁界の強さに応じた有効信号成分VohがゼロであるときにVcinpcがVdd/2とはならず、比較器４に対してオフセットが発生することになり、好ましくない。

従って、磁気の存在を正しく検知するには、Δをゼロ、すなわちVcinpbをVdd/2として与える必要があり、この必要を満たすために、比較器４の非反転入力端子（＋）にVcinpbとしてVprech、すなわちVdd/2なる電圧を提供する役割を担う電圧源４５及びスイッチ回路４４を設けた。第２の期間終了直前まで、スイッチ回路４４の状態をオンとし、比較器４の非反転入力端子（＋）に、電圧源４５の電圧VprechすなわちVdd/2が接続された状態としている。すなわち、比較器４の非反転入力端子（＋）の対地間容量cinpを、電圧源４５の電圧VprechすなわちVdd/2に充電している。さらに、第２の期間終了直前にスイッチ回路４４の状態をオフとしている。これにより、比較器４に対するオフセットの発生を回避出来る。

電圧源４５は、図２の電圧源４５ａのように電源電圧を抵抗分割して出力する構成としても良いし、図３の電圧源４５ｂのように電源電圧を抵抗分割した出力にボルテージフォロワ回路４６を設ける構成としてもよい。

Δをゼロとすれば、式（５）は、以下のようになる。

Vcinpc = (Vdd/2)+Voh×[A31×Cα/(2×Cα+cinp)] （６）
式（６）によれば、この式はVos及びVof2に関する項を全く含まない。すなわち式（６）は、本発明の実施例を示す磁気センサ回路において、磁気センサ回路のオフセットが排除（オフセットキャンセル）可能であることを示している。

上述のように、本発明の実施例の磁気センサ回路によれば、ホール素子自身のオフセットと、後段に設けられる回路のオフセットを併せて排除（オフセットキャンセル）することが可能になり、高性能な磁気センサ回路を提供することが出来る。

また、本発明の実施例では、スイッチ回路７をスイッチ７１、７２、７３、７４と容量７５、７６で構成したが、この回路構成に限定されるものではない。

また、本発明の実施例では、増幅器３１は、入力無信号時、すなわち非反転入力端子（＋）と反転入力端子（−）の電位が等しいとき、出力電圧がVdd/2になるように動作点が設定されたものとしているが、Vdd/2ではない別の電圧値（以下、ζとする）であった場合においても、電圧源４５の電圧Vprechをζとして与えれば、同様の効果が得られることは明白である。

また、本発明の実施例では、増幅器は、差動入力差動出力タイプの増幅器３１のみで構成しているが、図４に示すように、増幅器３１の出力にスイッチ回路５を介してゲインA6なる増幅器６を設ける構成としてもよい。この場合、スイッチ回路５を構成するそれぞれのスイッチは、第１の期間においては、スイッチ５１と５４の状態がオン、スイッチ５２と５３の状態がオフとし、第２の期間においては、スイッチ５１と５４の状態がオフ、スイッチ５２と５３の状態がオンとすればよい。この場合のVcinpcは、式（６）において、(A31/2)を(A31×A6)に書き換えることにより、以下のように表すことが出来る。

Vcinpc = (Vdd/2)+Voh×[2×(A31×A6)×Cα/(2×Cα+cinp)] （７）
従って、同様の効果が得られることは明白であり、さらに同様の機能を提供するその他の回路構成であってもよい。

また、本発明の実施例では、比較器４後段の回路として、サンプルホールド回路９を示したが、この回路構成に限定されるものではない。

また、本発明の実施例では、順方向及び逆方向の磁束に対応した磁気センサ回路としているが、どちらか１方向の磁束に対応出来さえすればよい場合には、電圧源４２と４３のどちらかのみあればよいことは明白である。

また、本発明の実施例では、磁気の存在を検知する回路として、スイッチ回路７の後段には、比較器４などが接続されるとしているが、この構成に限定されるものではない。一例として、図５に磁気をモニタする回路として、スイッチ回路７の後段をバッファ回路８などで構成した実施例を示す。バッファ回路８は、Vcinpcをサンプリングし、磁束の強さを示す電圧信号として、これを出力端子OUTに出力する。バッファ回路８はボルテージフォロワ回路８１と、スイッチ８２及び容量８３とからなる。

上述のように、本発明の磁気センサ回路によれば、ホール素子自身のオフセットと、後段に設けられる回路のオフセットを併せて排除（オフセットキャンセル）することが可能になり、高性能な磁気センサ回路を提供することが出来る。

本発明の実施例を示す磁気センサ回路のブロック図である。 本発明の実施例を示す磁気センサ回路のブロック図である。 図３本発明の実施例を示す磁気センサ回路のブロック図である。 図４本発明の実施例を示す磁気センサ回路のブロック図である。 図５本発明の実施例を示す磁気センサ回路のブロック図である。 図６従来の磁気センサ回路のブロック図である。 図７従来の磁気センサ回路のブロック図である。

符号の説明

１、１１ ホール素子
２、５、７、４１、４４ スイッチ回路
２１、２２、２３、２４、５１、５２、５３、５４、７１、７２、７３、７４、９１、９２ スイッチ
７５、７６、９３、９４ 容量
９５ 論理回路
３、６、３１ 増幅器
４ 比較器
１２、４２、４３、４５、４５ａ、４５ｂ 電圧源
４６、８１ ボルテージフォロワ回路
８ バッファ回路
９ サンプルホールド回路

Claims (10)

1. 磁気を検知する磁気センサ回路であって、
   対角線上に配置された一対の第一の電極対と、前記第一の電極対とは別の対角線上に配置された一対の第二の電極対とを有し、貫く磁束に応じた電圧を発生する磁気検出素子と、
   前記磁気検出素子の前記第一の電極対と前記第二の電極対に接続され、前記第一の電極対の出力する第一の電圧と前記第二の電極対の出力する第二の電圧を選択的に切替えて出力する第一のスイッチ回路と、
   前記第一のスイッチ回路の出力に入力が接続され、前記第一の電圧および前記第二の電圧を増幅して出力する増幅器と、
   前記増幅器の出力に入力が接続され、増幅された前記第一の電圧を記憶する第一の記憶回路および増幅された前記第二の電圧を記憶する第二の記憶回路と、前記第一の記憶回路および前記第二の記憶回路の出力を制御するスイッチと、を備え、前記第一の記憶回路および前記第二の記憶回路の出力を制御するスイッチが閉じたときに増幅された前記第一の電圧と増幅された前記第二の電圧が平均された検出用電圧を出力する第二のスイッチ回路と、
   しきい値電圧を発生するしきい値電圧源と、
   前記第二のスイッチ回路の出力と前記しきい値電圧源の出力とが入力に接続され、前記検出用電圧と前記しきい値電圧とを比較する比較器と、
   前記比較器の、前記第二のスイッチ回路の出力が接続された入力に第三のスイッチ回路を介して接続され、前記第二のスイッチ回路の出力を制御するスイッチが開いているときに、その入力の入力容量を基準電圧に充電する基準電圧源と、を備えた磁気センサ回路。
2. 前記基準電圧が、前記貫く磁束がゼロのときの検出用電圧と等しい電圧である請求項１に記載の磁気センサ回路。
3. 前記基準電圧が、電源電圧の半分と等しい電圧である請求項１に記載の磁気センサ回路。
4. 前記基準電圧源は、電源電圧に接続された分割抵抗を備え、
   前記基準電圧は、前記分割抵抗の出力電圧である請求項１に記載の磁気センサ回路。
5. 前記基準電圧源は、電源電圧に接続された分割抵抗と、
   前記分割抵抗の出力に接続されたボルテージフォロワ回路を備え、
   前記基準電圧は、前記ボルテージフォロワ回路の出力電圧である請求項１に記載の磁気センサ回路。
6. 磁気をモニタする磁気センサ回路であって、
   対角線上に配置された一対の第一の電極対と、前記第一の電極対とは別の対角線上に配置された一対の第二の電極対と有し、貫く磁束に応じた電圧を発生する磁気検出素子と、
   前記磁気検出素子の前記第一の電極対と前記第二の電極対に接続され、前記第一の電極対の出力する第一の電圧と前記第二の電極対の出力する第二の電圧を選択的に切替えて出力する第一のスイッチ回路と、
   前記第一のスイッチ回路の出力に入力が接続され、前記第一の電圧および前記第二の電圧を増幅して出力する増幅器と、
   前記増幅器の出力に入力が接続され、増幅された前記第一の電圧を記憶する第一の記憶回路および増幅された前記第二の電圧を記憶する第二の記憶回路と、前記第一の記憶回路および前記第二の記憶回路の出力を制御するスイッチと、を備え、前記第一の記憶回路および前記第二の記憶回路の出力を制御するスイッチが閉じたときに増幅された前記第一の電圧と増幅された前記第二の電圧が平均された検出用電圧を出力する第二のスイッチ回路と、
   前記第二のスイッチ回路の出力が入力に接続されたボルテージフォロワ回路と、
   前記ボルテージフォロワ回路の、前記第二のスイッチ回路の出力が接続された入力に第三のスイッチを介して接続され、前記第二のスイッチ回路の出力を制御するスイッチが開いているときに、その入力の入力容量を基準電圧に充電する基準電圧源と、
   前記ボルテージフォロワ回路の出力に接続された第三の記憶回路と、を備えた磁気センサ回路。
7. 前記基準電圧が、前記貫く磁束がゼロのときの検出用電圧と等しい電圧である請求項６に記載の磁気センサ回路。
8. 前記基準電圧が、電源電圧の半分と等しい電圧である請求項６に記載の磁気センサ回路。
9. 前記基準電圧源は、電源電圧に接続された分割抵抗を備え、
   前記基準電圧は、前記分割抵抗の出力電圧である請求項６に記載の磁気センサ回路。
10. 前記基準電圧源は、電源電圧に接続された分割抵抗と、
    前記分割抵抗の出力に接続された第二のボルテージフォロワ回路を備え、
    前記基準電圧は、前記第二のボルテージフォロワ回路の出力電圧である請求項６に記載の磁気センサ回路。

Images