JP3887275B2

JP3887275B2 - センサ回路

Info

Publication number: JP3887275B2
Application number: JP2002194106A
Authority: JP
Inventors: 弘一酒井
Original assignee: Toko Inc
Current assignee: Toko Inc
Priority date: 2002-07-03
Filing date: 2002-07-03
Publication date: 2007-02-28
Anticipated expiration: 2022-07-03
Also published as: JP2004037221A

Description

【０００１】
【発明の属する技術分野】
本発明は、ホール素子に設けられた２つの端子対を、それぞれ励磁電流を供給するための端子対とホール効果で得られた信号を検出するための端子対として交互に切り換えて使用するセンサ回路において、ノイズの影響を受け難くするための技術に関する。
【０００２】
【従来の技術】
ホール素子を内蔵したセンサ回路において、被検出量（外部磁界）に応じた精度の高い検出信号を得るには、ホール素子に印加される磁界がゼロの時の電圧、すなわちオフセット電圧の影響を排除する必要が有る。検出信号からオフセット電圧の影響を排除できるようにした従来のセンサ回路の一例を図５に示した。
図５において、２はホール素子であり、端子対を形成する端子Ｔ１、Ｔ３と、同様に端子対を形成する端子Ｔ２、Ｔ４を有している。ホール素子２の端子Ｔ１と端子Ｔ２はそれぞれ第１の切換スイッチＳＷ１のａ接点及びｂ接点に接続され、切換スイッチＳＷ１の可動接点ｃは電流供給端子１に接続されている。またホール素子２の端子Ｔ３と端子Ｔ４はそれぞれ第２の切換スイッチＳＷ２のａ接点及びｂ接点に接続され、切換スイッチＳＷ２の可動接点ｃはグランドに接続されている。
【０００３】
ホール素子２の端子Ｔ１と端子Ｔ２はそれぞれ第３の切換スイッチＳＷ３のａ接点及びｂ接点にも接続され、端子Ｔ３と端子Ｔ４はそれぞれ第４の切換スイッチＳＷ４のａ接点及びｂ接点にも接続されている。第３の切換スイッチＳＷ３の可動接点ｃは第１のトランスファーゲート（以下、ゲートと略す）ＴＧ１を介してパラレル出力型のセンスアンプＡＭＰの非反転入力端子に接続され、第４の切換スイッチＳＷ４の可動接点ｃは第２のゲートＴＧ２を介してセンスアンプＡＭＰの反転入力端子に接続されている。センスアンプＡＭＰの非反転側出力端子はサンプルアンドホールド回路４の入力端子に接続され、センスアンプＡＭＰの反転側出力端子はサンプルアンドホールド回路５の入力端子に接続されている。また、センスアンプＡＭＰの出力端子間にはアッテネータＡＴＴが接続されている。
【０００４】
サンプルアンドホールド回路４と５の各出力端子は信号合成回路６に接続され、信号合成回路６の出力端子はセンサ回路出力端子７に接続されている。
このセンサ回路内にはさらにクロック信号発生器３が設けられ、クロック信号発生器３から第１のクロック信号ＣＫ６が第１から第４の切換スイッチＳＷ１〜ＳＷ４に供給され、第２のクロック信号ＣＫ７が２つのゲートＴＧ１およびＴＧ２に供給され、第３のクロック信号ＣＫ８がサンプルアンドホールド回路４に供給され、第４のクロック信号ＣＫ９がサンプルアンドホールド回路５に供給されるように構成されている。
以上のような構成とした図５のセンサ回路は、図６に示すような波形を持つ各クロック信号ＣＫ６〜ＣＫ９に応じて、次のような動作と信号処理を行う。
【０００５】
第１のクロック信号ＣＫ６が“０”の状態の時、切換スイッチＳＷ１〜ＳＷ４は可動接点ｃをａ接点に接続する。すると、励磁電流がホール素子２の端子Ｔ１、Ｔ３間を流れ、端子Ｔ２、Ｔ４の間にはホール効果によって外部磁界に応じた電圧信号が発生する。ここで第２のクロック信号ＣＫ７が“１”の状態となるとゲートＴＧ１とＴＧ２がオン状態となり、センスアンプＡＭＰの入力端子間に端子Ｔ２とＴ４の間に生じた電圧信号が供給される。そしてクロック信号ＣＫ７が“１”の状態の間に第３のクロック信号ＣＫ８が“１”となると、センスアンプＡＭＰの非反転側出力端子に現れた信号（Ｖａ）はサンプルアンドホールド回路４に取り込まれ、蓄積されることになる。
【０００６】
次に、第１のクロック信号ＣＫ６が“１”になると、切換スイッチＳＷ１〜ＳＷ４は可動接点ｃをｂ接点に接続する。すると今度は、励磁電流が端子Ｔ２、Ｔ４間を流れ、端子Ｔ１、Ｔ３の間にはホール効果による電圧信号が発生する。ここで第２のクロック信号ＣＫ７が“１”の状態となるとゲートＴＧ１とＴＧ２がオン状態となり、センスアンプＡＭＰの入力端子間に端子Ｔ１とＴ３の間に生じた電圧信号が供給される。そしてクロック信号ＣＫ２が“１”の状態の間に第４のクロック信号ＣＫ４が“１”となると、センスアンプＡＭＰの反転側出力端子に現れた信号（−Ｖｂ）はサンプルアンドホールド回路５に取り込まれ、蓄積されることになる。
【０００７】
ここで、端子Ｔ１、Ｔ３間、あるいは端子Ｔ２、Ｔ４間に生じた電圧信号のうち、外部磁界とホール効果によって誘起される電圧成分（以下、ホール電圧と略す）をＶ_ｈ、ホール素子２特有のオフセット電圧成分をＶ_OFSとすると、各サンプルアンドホールド回路４、５に蓄積された信号（Ｖａ）、（−Ｖｂ）は次式（１）、（２）のようになる。ただし、式の簡略化と理解の容易化のため、アッテネータＡＴＴの作用は無視し、さらにセンスアンプＡＭＰやその他の回路部分の利得は１とする。
（Ｖａ）＝（Ｖ_ｈ＋Ｖ_OFS）（１）
（−Ｖｂ）＝−（−Ｖ_ｈ＋Ｖ_OFS）（２）
【０００８】
信号合成回路６において各サンプルアンドホールド回路４、５に蓄積された信号を加算処理すると、それにより得られる合成信号は次のようになる。

この式（５）から分かるように、以上に説明した動作と信号処理の結果、オフセット電圧の影響が排除された合成信号がセンサ回路の検出信号としてセンサ回路出力端子７から外部に提供されることになる。
【０００９】
【発明が解決しようとする課題】
図５の回路は、切換スイッチＳＷ１〜ＳＷ４によって励磁電流を供給する端子対と電圧を検出する端子対を交互に切り換えるという動作を繰り返しながら、（Ｖａ）と（−Ｖｂ）の２つの電圧信号を得ている。このような回路では、切換スイッチＳＷ１〜ＳＷ４を切り換える時、回路の内部には図６の２段目に示すようなスパイクノイズが発生する。そこで図５の回路は、センスアンプＡＭＰの入力側にゲートＴＧ１、ＴＧ２を設置し、スパイクノイズが発生する期間にはセンスアンプＡＭＰの入力端子と各切換スイッチＳＷ３、ＳＷ４の間を切り離している。またセンスアンプＡＭＰの出力端子間にアッテネータＡＴＴを設置し、センスアンプＡＭＰの出力側に侵入したノイズの低減も図っている。
【００１０】
しかし、このようなノイズ対策では、ゲートＴＧ１、ＴＧ２の状態をスパイクノイズ発生のタイミングに合わせて切り換える必要が有り、そのようなクロック信号ＣＫ７を発生するためのクロック信号発生器３の構成が複雑になる。また、ゲートＴＧ１、ＴＧ２を構成する半導体素子によって、ホール素子特有のオフセット電圧とは別の新たなオフセット電圧が生じ、電圧信号の中のホール電圧成分の割合が相対的に減少して検出精度が落ちる。さらにアッテネータＡＴＴを設けると電圧信号のノイズ成分だけでなくホール電圧の成分まで減衰するといった弊害があった。
そこで本発明は、トランスファーゲートやアッテネータを設けずともノイズの影響を受け難くしたセンサ回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するための本発明は、ホール素子の第１と第２の端子対に生じる第１と第２の電圧信号を第１のクロック信号に従って順次検出し、検出した第１と第２の電圧信号に相当する各信号を合成してオフセットの影響の少ない検出信号を得るセンサ回路において、各入力端子がそれぞれ第１の端子対に接続され、第１の電圧信号を検出する第１のセンスアンプと、出力端子が第１のセンスアンプの出力端子に共通接続され、所定の電圧値で一定の信号を出力する第１のダミーアンプと、各入力端子がそれぞれ第２の端子対に接続され、第２の電圧信号を検出する第２のセンスアンプと、出力端子が第２のセンスアンプの出力端子に共通接続され、所定の電圧値で一定の信号を出力する第２のダミーアンプとを具備し、第１のクロック信号に同期した第２のクロック信号に従って第１のセンスアンプと第１のダミーアンプに各出力信号を交互に出力させ、第１のクロック信号に同期した第３のクロック信号に従って第２のセンスアンプと第２のダミーアンプに各出力信号を交互に出力させることを特徴とする。
【００１２】
【発明の実施の形態】
ホール素子の第１の端子対に第１のセンスアンプの各入力端子を接続し、ホール素子の第２の端子対に第２のセンスアンプの各入力端子を接続する。第１のセンスアンプの出力端子には所定の電圧値の信号を出力する第１のダミーアンプの出力端子を接続し、第２のセンスアンプの出力端子には所定の電圧値の信号を出力する第２のダミーアンプの出力端子を接続する。そしてクロック信号発生回路を設け、ホール素子の第１と第２の端子対に交互に励磁電流を供給するための切換スイッチに第１のクロック信号を供給し、第１のセンスアンプと第１のダミーアンプに第２のクロック信号を供給し、第２のセンスアンプと第２のダミーアンプに第３のクロック信号を供給する。
【００１３】
そして、第２のクロック信号に従って第１のセンスアンプと第１のダミーアンプに各出力信号を交互に出力させ、第３のクロック信号に従って第２のセンスアンプと該第２のダミーアンプに各出力信号を交互に出力させる。ここで、第２と第３のクロック信号は、第１のクロック信号に同期し、位相が互いに半周期遷移したような信号波形とする。また、第２と第３のクロック信号はダミーアンプに信号を出力させる期間の方がセンスアンプに信号を出力させる期間よりも長く、第１のクロック信号の状態が切り替わる時には第１と第２のダミーアンプに信号を出力させるような信号波形とする。
【００１４】
【実施例】
ノイズの影響を受け難い本発明によるセンサ回路の実施例の回路を図１に示した。
図１において、端子Ｔ１、Ｔ３からなる端子対と端子Ｔ２、Ｔ４からなる端子対を持つホール素子２は、その端子Ｔ１と端子Ｔ２をそれぞれ第１の切換スイッチＳＷ１のａ接点及びｂ接点に接続し、端子Ｔ３と端子Ｔ４をそれぞれ第２の切換スイッチＳＷ２のａ接点及びｂ接点に接続している。切換スイッチＳＷ１の可動接点ｃは電流供給端子１に接続し、切換スイッチＳＷ２の可動接点ｃはグランドに接続している。
【００１５】
さらにホール素子２の端子Ｔ２は第１のセンスアンプＡｓ１の非反転入力端子に接続し、端子Ｔ４は第１のセンスアンプＡｓ１の反転入力端子に接続する。ホール素子２の端子Ｔ１は第２のセンスアンプＡｓ２の反転入力端子に接続し、端子Ｔ３は第２のセンスアンプＡｓ１の非反転入力端子に接続する。第１と第２のセンスアンプＡｓ１、Ａｓ２の各出力端子は、それぞれ第１と第２のサンプルアンドホールド回路４、５を介して信号合成回路６の各入力端子に接続し、信号合成回路６の出力端子をセンサ回路出力端子７に接続している。
【００１６】
そして本発明のセンサ回路の特徴として、第１と第２のダミーアンプＡｄ１、Ａｄ２を設け、第１のダミーアンプＡｄ１の出力端子は第１のセンスアンプＡｓ１の出力端子に接続し、第２のダミーアンプＡｄ２の各出力端子は第２のセンスアンプＡｓ２の出力端子に接続する。ダミーアンプＡｄ１とＡｄ２の入力側にはそれぞれ電圧源ＶＲ１とＶＲ２を接続する。
さらに、クロック信号発生器３を設け、第１のクロック信号ＣＫ１を第２の切換スイッチＳＷ１、ＳＷ２に供給し、第２のクロック信号ＣＫ２をセンスアンプＡｓ１およびダミーアンプＡｄ１に供給し、第３のクロック信号ＣＫ３をセンスアンプＡｓ２およびダミーアンプＡｄ２に供給し、第４のクロック信号ＣＫ４をサンプルアンドホールド回路４に供給し、第５のクロック信号ＣＫ５をサンプルアンドホールド回路５に供給するように接続している。
【００１７】
以上のような構成とした図１のセンサ回路は、クロック信号発生器３において生じる図２に示すような波形を持った各クロック信号ＣＫ１〜ＣＫ５に応じて、次のような動作と信号処理を行う。
第１のクロック信号ＣＫ１が“０”の状態の時、切換スイッチＳＷ１、ＳＷ２は可動接点ｃをａ接点に接続する。すると、励磁電流がホール素子２の端子Ｔ１、Ｔ３の間を流れ、端子Ｔ２、Ｔ４の間には外部磁界に応じた電圧信号が発生する。
ここで第２のクロック信号ＣＫ２が“０”であると、ダミーアンプＡｄ１は動作状態、センスアンプＡｓ１は停止状態となる。この時、ダミーアンプＡｄ１は電圧源ＶＲ１から供給される電圧に応じた一定の出力信号を出力する。
【００１８】
第２のクロック信号ＣＫ２が“１”となると、今度は、ダミーアンプＡｄ１が停止状態、センスアンプＡｓ１が動作状態となる。するとダミーアンプＡｄ１は出力を停止し、センスアンプＡｓ１がホール素子２の端子Ｔ２、Ｔ４間に発生した電圧信号に応じた出力信号（Ｖａ）を出力する。そしてクロック信号ＣＫ２が“１”の状態の間に第４のクロック信号ＣＫ４が“１”となると、センスアンプＡｓ１の出力信号（Ｖａ）はサンプルアンドホールド回路４に取り込まれ、蓄積されることになる。
【００１９】
次に第１のクロック信号ＣＫ１が“１”となると、切換スイッチＳＷ１、ＳＷ２は可動接点ｃをｂ接点に接続する。すると、励磁電流が端子Ｔ２、Ｔ４の間を流れ、端子Ｔ１、Ｔ３の間に外部磁界に応じた電圧信号が発生する。
ここで第３のクロック信号ＣＫ３が“０”であると、ダミーアンプＡｄ２は動作状態、センスアンプＡｓ２は停止状態となる。この時、ダミーアンプＡｄ２は電圧源ＶＲ２から供給される電圧に応じた一定の出力信号を出力する。
しかし第３のクロック信号ＣＫ３が“１”となると、今度は、ダミーアンプＡｄ２が停止状態、センスアンプＡｓ２が動作状態となる。するとセンスアンプＡｓ２はホール素子２の端子Ｔ２、Ｔ４間に発生した電圧信号に応じた出力信号（Ｖｂ）を出力する。そしてクロック信号ＣＫ３が“１”の状態の間に第５のクロック信号ＣＫ５が“１”となると、センスアンプＡｓ２の出力信号（Ｖｂ）はサンプルアンドホールド回路５に取り込まれ、蓄積されることになる。
【００２０】
ここで、ホール電圧をＶ_ｈ、オフセット電圧成分をＶ_OFSとし、各センスアンプやその他の回路部分の利得を全て１とすると、各サンプルアンドホールド回路４、５に蓄積された信号（Ｖａ）、（Ｖｂ）は次式（６）、（７）のようになる。
（Ｖａ）＝（Ｖ_ｈ＋Ｖ_OFS）（６）
（Ｖｂ）＝−（−Ｖ_ｈ＋Ｖ_OFS）（７）
信号合成回路６においてサンプルアンドホールド回路４、５に蓄積された信号を加算処理すると、それにより得られる合成信号は次の式（８）のようになる。

【００２１】
以上のような動作と信号処理の結果、オフセット電圧の影響が排除された合成信号がセンサ回路の検出信号としてセンサ回路出力端子７から外部に提供されることになる。
（６）、（７）、（８）式から分かるように、図１の回路の信号処理の形態は図４の回路と同じであり、図１の回路は、センスアンプの数を増やして切換スイッチＳＷ３、ＳＷ４を省略したのと等価な回路であると言える。しかし、図１の回路は、ノイズ対策をダミーアンプＡｄ１、Ａｄ２によって行うようにした所が、単純に切換スイッチを省略し、センスアンプを増設した回路と大きく異なっている。
【００２２】
つまり、図１の回路はセンスアンプＡｓ１、Ａｓ２の各入力端子がホール素子の端子Ｔ１〜Ｔ４に常時接続されている。このため、切換スイッチＳＷ１、ＳＷ２の切り換え動作時に、センスアンプＡｓ１、Ａｓ２の入力端子間に比較的大きなノイズが印加されることは避けられない。しかし、切換スイッチＳＷ１、ＳＷ２の切り換え動作時にダミーアンプＡｄ１、Ａｄ２を動作させておくと、センスアンプＡｓ１、Ａｓ２の出力端子はダミーアンプＡｄ１、Ａｄ２の出力信号が印加された状態となる。すると、センスアンプＡｓ１、Ａｓ２の出力側に侵入したノイズは、ダミーアンプＡｄ１、Ａｄ２の出力信号によってその相対的なレベルが低下し、回路に誤動作を起こさせたり信号に悪影響を及ぼすようなレベルでは無くなる。
【００２３】
この時、ダミーアンプＡｄ１、Ａｄ２とは対称的にセンスアンプＡｓ１、Ａｓ２を停止状態にしておくと、ノイズがセンスアンプＡｓ１、Ａｓ２の出力側に侵入したとしても、そのレベルは非常に小さなものとなる。するとノイズはダミーアンプＡｄ１、Ａｄ２の出力信号の中に埋没し、センスアンプＡｓ１、Ａｓ２の出力端子の位置は実質的にノイズが生じていないのと同じ状態になる。
このように図１の回路は、ゲートやアッテネータに依らずとも、ダミーアンプを設けたことによってノイズの影響を受け難くなっている。また、新たなオフセット電圧の発生源が無く、電圧信号中のホール電圧成分を減衰させることも無いため、外部磁界の検出精度を高くすることができる。
【００２４】
図３には図１の回路をさらに具体化したセンサ回路の構成を示した。
図３において、ホール素子２、切換スイッチＳＷ１およびＳＷ２の接続構成は図１の回路と同じである。ここで、ホール素子２の端子Ｔ２はパラレル出力型の第１のセンスアンプＡｓ１Ｐの非反転入力端子に接続し、端子Ｔ４はセンスアンプＡｓ１Ｐの反転入力端子に接続する。ホール素子２の端子Ｔ１はパラレル出力型の第２のセンスアンプＡｓ２Ｐの反転入力端子に接続し、端子Ｔ３はセンスアンプＡｓ１Ｐの非反転入力端子に接続する。そしてセンスアンプＡｓ１Ｐ、Ａｓ２Ｐの各非反転側出力端子は、それぞれサンプルアンドホールド回路１４、１５を介して信号合成回路１６に接続している。
【００２５】
また、センスアンプＡｓ１Ｐ、Ａｓ２Ｐの各反転側出力端子は、それぞれサンプルアンドホールド回路１８、１９を介して信号合成回路２０に接続している。２つの信号合成回路１６、２０の各出力端子は第３の信号合成回路２１に接続し、信号合成回路２１の出力端子はセンサ回路出力端子１７に接続している。
ここでサンプルアンドホールド回路１４は、センスアンプＡｓ１Ｐの出力端子と信号合成回路１６の間に直列に設置され、クロック信号ＣＫ４に応じて動作するゲートＴＧ１１と、ゲートＴＧ１１の出力側とグランドとの間に接続されたコンデンサＣ１１とから構成されている。他のサンプルアンドホールド回路１５、１８、１９もサンプルアンドホールド回路１４と同様な構成となっている。
【００２６】
また信号合成回路１４は、出力端子がサンプルアンドホールド回路１４に接続されたバッファＢ１１と、出力端子がサンプルアンドホールド回路１５に接続されたバッファＢ２１と、バッファＢ１１とＢ２１の出力端子間に直列接続された抵抗Ｒ１１とＲ２１とから構成されている。この信号合成回路１４は加算回路の構成となっており、信号合成回路２０も同様の構成となっている。そして信号合成回路２１は差動回路の構成となっており、その２つの入力端子は信号合成回路１６の抵抗Ｒ１１とＲ２１の接続点、信号合成回路２０の抵抗Ｒ１２とＲ２２の接続点にそれぞれ接続されている。
【００２７】
図３の回路では、さらに、パラレル出力型の第１と第２のダミーアンプＡｄ１Ｐ、Ａｄ２Ｐを設け、ダミーアンプＡｄ１Ｐの反転側、非反転側の各出力端子をセンスアンプＡｓ１Ｐの反転側、非反転側の各出力端子にそれぞれ接続する。同様に、ダミーアンプＡｄ２Ｐの反転側、非反転側の各出力端子をセンスアンプＡｓ２Ｐの反転側、非反転側の各出力端子にそれぞれ接続する。ダミーアンプＡｄ１ＰとＡｄ２Ｐの入力側にはそれぞれ電圧源ＶＲ１１とＶＲ１２を接続する。
【００２８】
そして、クロック信号発生器１３を設け、第１のクロック信号ＣＫ１を切換スイッチＳＷ１、ＳＷ２に供給し、第２のクロック信号ＣＫ２をセンスアンプＡｓ１ＰおよびダミーアンプＡｄ１Ｐに供給し、第３のクロック信号ＣＫ３を第２のセンスアンプＡｓ２ＰおよびダミーアンプＡｄ２Ｐに供給し、第４のクロック信号ＣＫ４をサンプルアンドホールド回路１４と１８に供給し、第５のクロック信号ＣＫ５をサンプルアンドホールド回路１５と１９に供給するように接続構成している。なお、クロック信号発生器１３が出力する各クロック信号ＣＫ１〜ＣＫ５は、図１の回路と同様に、図２に示すような波形を持つものとする。
【００２９】
このような構成のセンサ回路では、各センスアンプとダミーアンプがパラレル出力型で構成されていることにより、センスアンプより出力側の回路部分で、図１の回路で説明した動作が二重に行われることになる。
すなわち、第１のクロック信号ＣＫ１が“０”で第２のクロック信号ＣＫ２が“１”となると、センスアンプＡｓ１Ｐは、ホール素子２の端子Ｔ２、Ｔ４間に生じた電圧信号に応じて、非反転側出力端子から信号（Ｖａ）を、反転側出力端子から信号（−Ｖａ）をそれぞれ出力する。そしてクロック信号ＣＫ２が“１”の状態の間に第４のクロック信号ＣＫ４が“１”となると、センスアンプＡｓ１Ｐの各出力信号（Ｖａ）、（−Ｖａ）はそれぞれサンプルアンドホールド回路１４と１８に取り込まれ、蓄積されることになる。
【００３０】
逆に第１のクロック信号ＣＫ１が“１”で第３のクロック信号ＣＫ３が“１”となると、センスアンプＡｓ２Ｐは、ホール素子２の端子Ｔ２、Ｔ４間に生じた電圧信号に応じて、非反転側出力端子から信号（Ｖｂ）を、反転側出力端子から信号（−Ｖｂ）をそれぞれ出力する。そしてクロック信号ＣＫ３が“１”の状態の間に第５のクロック信号ＣＫ５が“１”となると、センスアンプＡｓ２Ｐの各出力信号（Ｖｂ）、（−Ｖｂ）はそれぞれサンプルアンドホールド回路１５と２０に取り込まれ、蓄積されることになる。
【００３１】
ここで、ホール電圧をＶ_ｈ、オフセット電圧成分をＶ_OFSとし、各センスアンプやその他の回路部分の利得を１とすると、各サンプルアンドホールド回路１４、１５、１８、１９に蓄積された信号（Ｖａ）、（−Ｖａ）、（Ｖｂ）、（−Ｖｂ）は次の式（９）〜（１２）のようになる。
（Ｖａ）＝（Ｖ_ｈ＋Ｖ_OFS）（９）
（−Ｖａ）＝−（Ｖ_ｈ＋Ｖ_OFS）（１０）
（Ｖｂ）＝−（−Ｖ_ｈ＋Ｖ_OFS）（１１）
（−Ｖｂ）＝（−Ｖ_ｈ＋Ｖ_OFS）（１２）
【００３２】
信号合成回路１６においてサンプルアンドホールド回路１４、１５に蓄積された信号を加算処理し、同様に、信号合成回路２０においてサンプルアンドホールド回路１８、１９に蓄積された信号を加算処理すると、それにより得られる合成信号は次の式（１３）、（１４）のようになる。

【００３３】
そして、第３の信号合成回路２１において各信号合成回路１６、２０の出力信号を減算処理すると、最終的に４Ｖ_ｈなる合成信号が得られる。これが検出信号としてセンサ回路出力端子１７から外部に提供されることになる。
式が複雑になるので詳細には示さなかったが、図３の回路を厳密に検証すると、各センスアンプＡｓ１Ｐ、Ａｓ２Ｐの各出力端子から第３の信号合成回路２１に至る４つの信号伝達経路上には、それぞれホール素子特有のオフセット電圧とは別のオフセット電圧が生じる。例えば、センスアンプを構成するオペアンプやサンプルアンドホールド回路を構成するゲートにおいて、ホール素子のオフセット電圧とは別のオフセット電圧が現れると考えられる。
【００３４】
ここで、図３の全回路を１チップ上に、しかもセンスアンプＡｓ１ＰとＡｓ２Ｐを同一形状に形成し、全てのサンプルアンドホールド回路１５、１６、１８、１９を同一形状に形成し、さらに信号合成回路１６と２０を同一形状に形成すれば、各信号伝達経路に生じた別のオフセット電圧は、それぞれ同じ符合で略同じ大きさとなる。すると、各信号伝達経路に生じた別のオフセット電圧は、第３の信号合成回路２１において減算処理された際に互いに打ち消し合い、仮令、完全に消去されなくとも非常に小さな値となることは明らかである。これにより図３の回路は、図１の回路に比べて外部磁界の検出精度を高くすることが可能となっている。勿論、ダミーアンプＡｄ１Ｐ、Ａｄ２Ｐの作用によって図１の回路と同様にノイズの影響を受け難くなっていることは言うまでも無い。
【００３５】
図１、図３の実施例は、ホール素子２の端子Ｔ１からＴ３の方向（０°の方向とする）に励磁電流を流した場合と、端子Ｔ２からＴ４の方向（時計回りで９０°の方向とする）に励磁電流を流した場合について、外部磁界に応じた電圧信号を検出する回路構成となっている。オフセット電圧の影響を低減し、外部磁界の検出精度を一層向上させるには、さらに端子Ｔ３からＴ１の方向（０°と正反対なので１８０°とする）に励磁電流を流し、端子Ｔ４からＴ２の方向（９０°と正反対なので２７０°とする）に励磁電流を流した上で、外部磁界に応じた電圧信号を検出するという方法が考えられる。センサ回路にこのような４方向検出動作を実行させるには、図４に示すような選択スイッチ回路ＳＷ１１、ＳＷ１２を使用する必要がある。
【００３６】
詳しい説明は省くが、図４の回路の選択スイッチ回路ＳＷ１１、ＳＷ１２は、供給される制御信号に応じて内部スイッチＫ、Ｌ、Ｍ、Ｎのいずれか一つをオン状態にする。ここで、スイッチＫがオン状態となった時には励磁電流は０°の方向に流れ、スイッチＬがオン状態となった時には励磁電流は９０°の方向に流れる。そして、スイッチＭがオン状態となった時には励磁電流は１８０°の方向に流れ、スイッチＮがオン状態となった時には励磁電流は２７０°の方向に流れるように接続構成されている。
【００３７】
この図４の回路では、図３の回路で説明した０°と９０°の方向に加えて、１８０°と２７０°の方向でもホール素子２に対し電圧信号の検出を行う。このため４方向検出動作を行うセンサ回路を実現するには、サンプルアンドホールド回路が図３の回路の２倍、つまり８系統必要となる。ちなみに、図４の回路を使用して４方向検出動作を行うセンサ回路を実現した場合、その回路の動作は図３の回路の動作を、励磁電流の方向を正反対にして２回実行しているかのような動作となる。
【００３８】
【発明の効果】
以上に説明したように本発明によるセンサ回路は、ホール素子の第１の端子対に第１のセンスアンプの各入力端子を接続し、ホール素子の第２の端子対に第２のセンスアンプの各入力端子を接続する。第１のセンスアンプの出力端子には所定の電圧値の信号を出力する第１のダミーアンプの出力端子を接続し、第２のセンスアンプの出力端子には所定の電圧値の信号を出力する第２のダミーアンプの出力端子を接続した回路構成を有する。
【００３９】
そして、第１のクロック信号に従ってホール素子の第１と第２の端子対に交互に励磁電流を供給するのに際し、第１のクロック信号に同期した第２のクロック信号に従って第１のセンスアンプと第１のダミーアンプの各出力信号を交互に出力させ、第１のクロック信号に同期した第３のクロック信号に従って第２のセンスアンプと第２のダミーアンプの各出力信号を交互に出力させる。ここで、第１のクロック信号の状態が切り替わる時には第１と第２のダミーアンプに信号を出力させるように動作することを特徴とする。
【００４０】
このような構成と動作によれば、ダミーアンプが信号を出力している時、センスアンプの出力側に侵入したノイズの信号レベルは相対的に低減される。具体的に、励磁電流の供給先である端子対を切り換える時にダミーアンプを動作状態、センスアンプを停止状態としておくと、センスアンプの出力側に侵入したノイズはダミーアンプの出力信号に埋もれてしまい、回路や信号がノイズの影響を受けることが無くなる。また従来回路に比べて、電圧信号中のホール電圧成分が信号伝送線路中の別のオフセット電圧によって相対的に低下することが少なく、外部磁界の検出精度を向上させられるという付帯効果も得られる。これにより、ノイズの影響を受け難く、なおかつ外部磁界の検出精度を向上させたセンサ回路を提供できる。
【図面の簡単な説明】
【図１】本発明によるセンサ回路の実施例の回路図。
【図２】センサ回路を動作させるためのクロック信号の波形図。
【図３】本発明によるセンサ回路の更に具体的な構成を示す回路図。
【図４】検出精度を向上させる４方向検出動作を行わせるための選択スイッチをホール素子の接続構成を示す回路図。
【図５】従来のセンサ回路の一例の回路図。
【図６】従来のセンサ回路を動作させるためのクロック信号の波形図。
【符号の説明】
１：電流供給端子２：ホール素子３：クロック信号発生器４、５：サンプルアンドホールド回路６：信号合成回路７：センサ回路出力端子Ａｄ１、Ａｄ２：ダミーアンプＡｓ１、Ａｓ２：センスアンプＣＫ１：第１のクロック信号ＣＫ２：第２のクロック信号ＣＫ３：第３のクロック信号ＳＷ１、ＳＷ２：切換スイッチＴ１、Ｔ３：（第１の端子対を形成する）端子Ｔ２、Ｔ４：（第２の端子対を形成する）端子ＶＲ１、ＶＲ２：電圧源

Claims

ホール素子の第１と第２の端子対に生じる第１と第２の電圧信号を第１のクロック信号に従って順次検出し、検出した該第１と第２の電圧信号に相当する各信号を合成してオフセットの影響の少ない検出信号を得るセンサ回路において、
各入力端子がそれぞれ該第１の端子対に接続され、該第１の電圧信号を検出する第１のセンスアンプと、出力端子が該第１のセンスアンプの出力端子に共通接続され、所定の電圧値で一定の信号を出力する第１のダミーアンプと、各入力端子がそれぞれ該第２の端子対に接続され、該第２の電圧信号を検出する第２のセンスアンプと、出力端子が該第２のセンスアンプの出力端子に共通接続され、所定の電圧値で一定の信号を出力する第２のダミーアンプとを具備し、
該第１のクロック信号に同期した第２のクロック信号に従って該第１のセンスアンプと該第１のダミーアンプに各出力信号を交互に出力させ、該第１のクロック信号に同期した第３のクロック信号に従って該第２のセンスアンプと該第２のダミーアンプに各出力信号を交互に出力させる
ことを特徴とするセンサ回路。
第１のクロック信号に従ってホール素子に設けられた第１と第２の端子対に交互に励磁電流を供給し、該第１の端子対への励磁電流供給時に該第２の端子対に生じた第１の電圧信号と、該第２の端子対への励磁電流供給時に該第１の端子対に生じた第２の電圧信号とを検出し、該第１と第２の電圧信号に相当する各信号を合成してオフセットの影響の少ない検出信号を得るセンサ回路において、
各入力端子がそれぞれ該第１の端子対に接続され、該第１の電圧信号を検出する第１のセンスアンプと、出力端子が該第１のセンスアンプの出力端子に共通接続され、所定の電圧値で一定の信号を出力する第１のダミーアンプと、各入力端子がそれぞれ該第２の端子対に接続され、該第２の電圧信号を検出する第２のセンスアンプと、出力端子が該第２のセンスアンプの出力端子に共通接続され、所定の電圧値で一定の信号を出力する第２のダミーアンプとを具備し、
該第１のクロック信号に同期した第２のクロック信号に従って該第１のセンスアンプと該第１のダミーアンプに各出力信号を交互に出力させ、該第１のクロック信号に同期した第３のクロック信号に従って該第２のセンスアンプと該第２のダミーアンプに各出力信号を交互に出力させ、ここで、該第１のクロック信号の状態が切り替わる時点では該第１と第２のダミーアンプに出力信号を出力させることを特徴とするセンサ回路。
前記第１のクロック信号の第１のパルス発生期間において前記第１の電圧信号が検出され、該第１のクロック信号の第２のパルス発生期間において前記第２の電圧信号が検出され、
前記第２のクロック信号の第３のパルス発生期間において前記第１のセンスアンプが前記第１の電圧信号に応じた信号を出力し、
前記第３のクロック信号の第４のパルス発生期間において前記第２のセンスアンプが前記第２の電圧信号に応じた信号を出力し、
ここで該第１と該第２のパルス発生期間は交互に現れ、該第３のパルス発生期間は該第１のパルス発生期間の間に生じ、該第４のパルス発生期間は該第２のパルス発生期間の間に生じる
ことを特徴とする、請求項１あるいは請求項２に記載したセンサ回路。
前記第２のクロック信号と前記第３のクロック信号は、互いに位相が半周期遷移したようなパルス波形を持つことを特徴とする、請求項１から請求項３のいずれかに記載したセンサ回路。
前記第１と第２のセンサアンプがパラレル出力型の差動アンプより成り、
該第１のセンサアンプの非反転出力は第１のサンプルアンドホールド回路に供給され、該第１のセンサアンプの反転出力は第２のサンプルアンドホールド回路に供給され、該第２のセンサアンプの反転出力は第３のサンプルアンドホールド回路に供給され、該第２のセンサアンプの非反転出力は第４のサンプルアンドホールド回路に供給され、
該第１と第３のサンプルアンドホールド回路の各出力信号を第１の信号合成回路において加算処理し、該第２と第４のサンプルアンドホールド回路の各出力信号を第２の信号合成回路において加算処理し、該第１の信号合成回路の出力信号と該第２の信号合成回路の出力信号を合成して前記検出信号を得る
ことを特徴とする、請求項１から請求項４のいずれかに記載したセンサ回路。