KR101301173B1 - 위상 인터폴레이터, 반도체 장치 및 그 시험 방법 - Google Patents

위상 인터폴레이터, 반도체 장치 및 그 시험 방법 Download PDF

Info

Publication number
KR101301173B1
KR101301173B1 KR1020127003924A KR20127003924A KR101301173B1 KR 101301173 B1 KR101301173 B1 KR 101301173B1 KR 1020127003924 A KR1020127003924 A KR 1020127003924A KR 20127003924 A KR20127003924 A KR 20127003924A KR 101301173 B1 KR101301173 B1 KR 101301173B1
Authority
KR
South Korea
Prior art keywords
test
signal
output
selectors
input
Prior art date
Application number
KR1020127003924A
Other languages
English (en)
Other versions
KR20120048629A (ko
Inventor
요시토모 오제키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20120048629A publication Critical patent/KR20120048629A/ko
Application granted granted Critical
Publication of KR101301173B1 publication Critical patent/KR101301173B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명에서는, 선택된 2개의 테스트용 셀렉터가, 제1 제어 신호에 따라서, 서로 반대의 위상인 테스트용 입력 신호를 출력한다. 2개의 테스트용 셀렉터에 대응하는 2개의 셀렉터가, 제2 제어 신호에 따라서, 상기 2개의 테스트용 셀렉터가 출력하는 테스트용 입력 신호를 출력한다. 2개의 셀렉터에 대응하는 2개의 믹서가, 제3 제어 신호에 따라서, 상기 2개의 셀렉터가 출력하는 테스트용 입력 신호에 웨이팅한 신호를 합성한 출력 신호를 출력한다. 검출 회로가, 2개의 믹서가 출력하는 상기 출력 신호가 임계값보다도 클 경우에, 에러 신호를 출력한다.

Description

위상 인터폴레이터, 반도체 장치 및 그 시험 방법{PHASE INTERPOLATOR, SEMICONDUCTOR DEVICE, AND METHOD FOR TESTING THE SAME}
본 발명은 위상 인터폴레이터, 반도체 장치 및 그 시험 방법에 관한 것이다.
위상 인터폴레이터(ＰＩ: Ｐｈａｓｅ Ｉｎｔｅｒｐｏｌａｔｏｒ)는, ＬＳＩ(Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ) 등의 반도체 장치의 실제의 동작시(컴퓨터 장치에 당해 반도체 장치가 합체된 경우에 있어서의 시스템 동작시)에 있어서, 반도체 장치의 외부 인터페이스의 입출력 회로 셀인 ＩＯ 매크로(Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｍａｃｒｏ ｃｅｌｌ)에 있어서, 원하는 위상의 신호를 생성하는 회로이다. 위상 인터폴레이터의 동작은, ＬＳＩ 제조 과정에 있어서의 ＬＳＩ 단체(單體) 테스트에 포함되는 기능(function) 테스트를 행함으로써 확인된다.
예를 들면, 위상 인터폴레이터를 구성하는 믹서에, 정적인 신호, 구체적으로는 서로 다른 2개의 전위, 예를 들면 로우 레벨 신호 및 하이 레벨 신호를 인가한다. 이 상태에서, 제어 신호(디지털 신호)에 의해, 믹서의 일부를 구성하는 디지털 아날로그 변환기 ＤＡＣ(Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ)에 있어서, 전류원의 제어 스위치를 전환한다. 이에 따라, 위상 인터폴레이터의 출력에 있어서, 입력된 2개의 전위의 웨이팅(weighting)을 바꿔서, 출력 레벨의 변화를 조사한다. 이 출력 레벨을 판단함으로써, 기능 테스트에 있어서의 위상 인터폴레이터의 정적인 동작이 확인된다.
한편, 반도체 집적 회로 및 그 시험 평가 방법에 있어서, 논리 게이트에 의해 구성되는 체인 회로로부터 출력된 전압 파형을 위상차-전압 변환 회로에 의해 직류 전압으로 평활화하고, 이 직류 전압의 전압값을 측정하는 것이 알려져 있다.
또한, 입력 확인 회로, 입력 확인 방법 및 번인(burn-in) 기판에 있어서, 입력 확인시에 복수의 입력 단자가 P 채널 트랜지스터의 게이트 단자에 각각 접속되고, 서로 위상을 시프트한 복수의 입력 신호가 입력 단자에 각각 인가되어, 입력 불량이 있는지를 특정하는 것이 알려져 있다.
일본국 특개평8-271589호 공보 일본국 특개2000-227460호 공보
위상 인터폴레이터는, 전술한 바와 같이, 반도체 장치의 외부 인터페이스의 입출력 회로 셀인 ＩＯ 매크로(Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｍａｃｒｏ ｃｅｌｌ)에 있어서, 원하는 위상의 신호를 생성하는 회로이므로, 가능한 한 실제의 시스템 동작에 입각한 테스트가 중요하다. 그러나, 위상 인터폴레이터에 관한 전술의 기능 테스트에 의하면, 차동 회로에 정적인 로우 레벨 신호 및 하이 레벨 신호를 인가할 뿐이므로, 정적인 동작의 확인밖에 할 수 없다. 환언하면, 동작 신호의 지연이나 파형의 경사 등을 포함한 동적인 동작을, 기능 테스트만으로는 검증할 수 없다.
본 발명은, 동적인 동작의 시험에 적합한 위상 인터폴레이터를 제공하는 것을 목적으로 한다.
개시되는 위상 인터폴레이터는, 복수의 테스트용 셀렉터와, 복수의 셀렉터와, 복수의 믹서와, 출력 회로와, 검출 회로를 구비한다. 복수의 테스트용 셀렉터는, 복수의 셀렉터에 대응해서 설치되고, 각각에 다른 위상의 복수의 테스트용 입력 신호가 입력되며, 각각이 제1 제어 신호에 따라서 복수의 테스트용 입력 신호 중 어느 하나를 출력한다. 복수의 셀렉터는, 각각에 다른 위상의 미리 정해진 입력 신호와 대응하는 테스트용 셀렉터가 출력하는 테스트용 입력 신호가 입력되고, 각각이 제2 제어 신호에 따라서 입력 신호와 대응하는 테스트용 셀렉터가 출력하는 테스트용 입력 신호의 한쪽을 출력한다. 복수의 믹서는, 복수의 셀렉터에 대응해서 설치되고, 각각에 대응하는 셀렉터의 출력이 입력되며, 제3 제어 신호에 따라서 대응하는 셀렉터의 출력에 웨이팅한 신호를 합성한 출력 신호를 출력한다. 출력 회로는, 복수의 믹서가 출력하는 출력 신호를 출력한다. 검출 회로는, 복수의 믹서가 출력하는 출력 신호의 진폭의 변동을 검출한다.
개시되는 위상 인터폴레이터에 의하면, 동작 신호의 지연이나 파형의 경사 등을 포함하는, 동적인 동작에 대해서 검증할 수 있고, 거의 위상 인터폴레이터의 실제의 시스템 동작시에 입각한 테스트를 행할 수 있다.
도 1은 위상 인터폴레이터를 포함하는 반도체 장치의 일례를 나타내는 도면.
도 2는 위상 인터폴레이터의 일례를 나타내는 도면.
도 3은 믹서의 일례를 나타내는 도면.
도 4는 위상 인터폴레이터의 테스트시의 동작 설명도.
도 5는 위상 인터폴레이터의 테스트시의 동작 설명도.
도 6은 위상 인터폴레이터의 다른 일례를 나타내는 도면.
도 1은 위상 인터폴레이터를 포함하는 반도체 장치의 일례를 나타내는 도면이다.
도 1의 반도체 장치는, 반도체 집적 회로 장치(이하, ＬＳＩ 칩)(100 및 200)와, 이들 간을 접속하는 전송로(300)를 포함한다. 입력 신호를 송신하는 ＬＳＩ 칩(100)은, 출력 버퍼 회로(101)에 접속된 출력 단자(102)를 구비한다. 입력 신호를 수신하는 ＬＳＩ 칩(200)은 입력 단자(201)를 포함한다. 전송로(300)는, 출력 단자(102)와 입력 단자(201) 사이를 접속한다. ＬＳＩ 칩(100)은, 출력 버퍼 회로(101)로부터, 전송로(300)를 통하여, 입력 데이터를 ＬＳＩ 칩(200)에 송신한다. 입력 데이터는, 예를 들면 클럭이 데이터에 매립된, 소위 임베디드 방식으로 송신되는 시리얼 신호이다.
ＬＳＩ 칩(200)은, ＩＯ 매크로(202)와, 처리 회로(208)를 포함한다. ＩＯ 매크로(202)는, 입력 회로 셀이며, ＬＳＩ 칩(100)으로부터 수신한 입력 신호로부터 데이터와 엣지, 환언하면, 클럭을 추출하고, 이들을 처리 회로(208)에 입력한다. 처리 회로(208)는, 입력 신호에 대해서, 미리 정해진 처리를 실행하는 회로이다. ＩＯ 매크로(202)는, 입력 버퍼 회로(203), 데이터 출력 회로(204), 엣지 출력 회로(205), ＰＬＬ(Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ)(206), 위상 인터폴레이터(ＰＩ)(207)를 포함한다.
전송로(300)를 통하여 전송된 입력 데이터는, 입력 단자(201)를 통하여, 입력 버퍼 회로(203)에 입력된다. 입력 버퍼 회로(203)는, 수신한 입력 데이터를 데이터 출력 회로(204) 및 엣지 출력 회로(205)에 입력한다.
한편, ＰＬＬ(206)은, 4상(相)의 클럭 신호를 생성하여, 이들을 위상 인터폴레이터(207)에 공급한다. 4상의 클럭 신호는, 각각, 위상이 0°, 90°, 180° 및 270°의 클럭이다. 위상 0°의 클럭은, 위상이 0°인 신호이다. 예를 들면, 위상 90°의 클럭은, 위상 0°의 클럭으로부터 위상이 90°만큼 어긋난 신호이다. 다른 신호도 마찬가지이다.
위상 인터폴레이터(207)는, ＰＬＬ(206)로부터 입력되는 4상의 클럭 신호에 의거하여 4상의 신호 α, 신호 (α+90°), 신호 (α+180°) 및 신호 (α+270°)를 생성한다. 예를 들면, 신호 α는, 위상이 α°인 신호이다. 위상 α는, 입력 데이터의 위상에 따라 정해지는 원하는 위상이다. 다른 신호도 마찬가지이다.
위상 인터폴레이터(207)는, 신호 (α+90°) 및 신호 (α+270°)를, 데이터 출력 회로(204)에 공급한다. 위상 인터폴레이터(207)는, 신호 α 및 신호 (α+180°)를, 엣지 출력 회로(205)에 공급한다.
데이터 출력 회로(204)는, 위상 인터폴레이터(207)로부터 공급되는 신호 (α+90°) 및 신호 (α+270°)에 따라서, 입력 데이터로부터 데이터를 추출하여, 처리 회로(208)에 출력한다. 엣지 출력 회로(205)는, 위상 인터폴레이터(207)로부터 공급되는 신호 α 및 신호 (α+180°)에 따라서, 입력 데이터로부터 엣지를 추출하여, 처리 회로(208)에 출력한다. 처리 회로(208)는, 입력된 엣지 즉 클럭에 동기하여, 입력된 데이터의 처리를 실행한다.
도 2는 위상 인터폴레이터의 일례를 나타내는 도면이다.
도 2의 위상 인터폴레이터는, 복수의 입력 버퍼 회로(11 및 12), 복수의 셀렉터(21 및 22), 복수의 테스트용 셀렉터(31 및 32), 복수의 믹서(41 및 42), 커패시터(5), 증폭 회로(6), 출력 버퍼 회로(7), 미소 진폭 검출 회로(8), 결과 수납 회로(9), 웨이팅 신호 생성 회로(10), 제어 회로(20)를 구비한다.
도 2의 위상 인터폴레이터는, 다른 위상의 미리 정해진 입력 신호로서 2개의 위상이 다른 기준 신호를 이용하여, 이들 2개의 기준 신호의 믹싱에 의해 원하는 위상의 신호를 생성한다. 예를 들면, 위상 45°의 신호는, 위상 0°의 기준 신호와 위상 90°의 기준 신호를, 각각의 웨이팅을 같게 하여 믹싱함으로써 생성된다. 믹싱에 관해서는 후술한다.
도 2의 위상 인터폴레이터에 있어서는, 2개의 위상이 다른 기준 신호로서, 위상 0° 및 90°의 기준 신호가 이용된다. 위상 0°의 기준 신호란, 위상의 진각량(進角量)이 0°인 신호이다. 위상 90°의 기준 신호는, 위상 0°의 기준 신호에 대하여 위상의 진각량이 90°만큼 어긋난 신호이다. 따라서, 도 2의 위상 인터폴레이터에 있어서는, 2개의 셀렉터(21 및 22), 2개의 테스트용 셀렉터(31 및 32), 2개의 믹서(41 및 42)가 설치된다. 셀렉터 등의 수는, 후술하는 바와 같이, 2개에 한정되지 않는다.
한편, 도 2의 예에서는, 후술하는 바와 같이, 믹서(41 및 42)는 차동 회로에 의해 실현된다. 이 때문에, 믹서(41)에 위상 0°의 진각량을 갖는 기준 신호가 입력될 경우, 동시에, 위상 0°의 기준 신호의 위상에 대하여 반대의 위상인 위상 180°의 신호도 입력된다. 마찬가지로, 믹서(41)에는, 위상 90°의 기준 신호가 입력되고, 동시에, 위상 90°의 기준 신호의 위상에 대하여 반대의 위상인 위상 270°의 신호도 입력된다. 이하의 설명에 있어서는, 예를 들면 믹서(41)에 위상 0°의 기준 신호와 위상 0°의 기준 신호의 위상에 대하여 반대의 위상인 위상 180°의 신호가 입력되는 것을, 단순히 믹서(41)에 「위상 0°의 기준 신호가 입력됨」이라는 것으로 한다.
또한, 도 2의 위상 인터폴레이터는, 예를 들면 엣지 출력 회로(205)에 신호 α 및 신호 (α+180°)를 공급하는 위상 인터폴레이터이다. 따라서, 위상 인터폴레이터(207)로서는, 도 2의 위상 인터폴레이터에 더해서, 데이터 출력 회로(204)에 신호 (α+90°) 및 신호 (α+270°)를 공급하는 위상 인터폴레이터가 설치된다. 환언하면, 위상 인터폴레이터(207)는, 2개의 도 2의 위상 인터폴레이터를 구비한다.
입력 버퍼 회로(11)는, 입력 신호를 셀렉터(21)에 입력하는 입력 회로이므로, 셀렉터(21)에 대응해서 설치된다. 입력 버퍼 회로(12)는, 입력 신호를 셀렉터(22)에 입력하는 입력 회로이므로, 셀렉터(22)에 대응해서 설치된다. 이에 대하여, 입력 버퍼 회로(13 및 14)는, 테스트용 입력 신호를 테스트용 셀렉터(31 및 32)에 입력하는 입력 회로이다.
입력 버퍼 회로(11)는, 입력 버퍼 회로(12)가 공급하는 신호와는 다른 위상의 기준 신호를, 미리 정해진 입력 신호로서, 2개의 셀렉터(21 및 22) 중의 당해 위상에 대응하는 셀렉터(21)에 공급한다. 또한, 입력 버퍼 회로(11)는, 입력 버퍼 회로(12∼14)가 공급하는 신호와는 다른 위상의 테스트용 기준 신호를, 테스트용 입력 신호로서, 복수의 테스트용 셀렉터(31 및 32)의 각각에 공급한다. 환언하면, 입력 버퍼 회로(11)는, 미리 정해진 위상의 기준 신호 또는 테스트용 기준 신호가 입력되어, 입력된 기준 신호를 입력 신호로서 셀렉터(21)에 입력하고, 입력된 테스트용 기준 신호를 테스트용 입력 신호로서 테스트용 셀렉터(31 및 32)에 입력하는 입력 회로이다.
구체적으로는, 입력 버퍼 회로(11)는, 입력된 위상 0°의 기준 신호를, 당해 위상 0°에 대응하는 셀렉터(21)의 한쪽의 입력 단자에 입력 신호로서 공급한다. 또한, 입력 버퍼 회로(11)는, 입력된 위상 0°의 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)의 각각에 테스트용 입력 신호로서 공급한다.
이 때문에, 입력 버퍼 회로(11)에는, 제2 제어 신호의 일부인 테스트 신호 ｔｅｓｔ1이 입력된다. 제2 제어 신호는, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4이며, 제어 회로(20)로부터 입력된다. 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4는, 예를 들면 테스트시에 「1」이라 하고, 시스템 동작시에 「0」이라 한다. 환언하면, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝1은 테스트 상태이며, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝0은 비테스트 상태이다. 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4에 대해서는 후술한다.
입력 버퍼 회로(11)는, 시스템 동작시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ1＝0)에 의거하여 위상 0°의 입력 신호를 셀렉터(21)에 입력하고, 테스트용 셀렉터(31 및 32)로의 테스트용 입력 신호의 출력을 정지한다. 또한, 입력 버퍼 회로(11)는, 테스트시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ1＝1)에 의거하여 셀렉터(21)로의 입력 신호의 출력을 정지하고, 위상 0°의 테스트용 입력 신호를 테스트용 셀렉터(31 및 32)에 입력한다.
입력 버퍼 회로(12)는, 입력 버퍼 회로(11)와 마찬가지의 회로이다. 입력 버퍼 회로(12)는, 입력 버퍼 회로(11)가 공급하는 신호와는 다른 위상의 기준 신호를, 미리 정해진 입력 신호로서, 2개의 셀렉터(21 및 22) 중의 당해 위상에 대응하는 셀렉터(22)에 공급한다. 또한, 입력 버퍼 회로(12)는, 입력 버퍼 회로(11, 13 및 14)가 공급하는 신호와는 다른 위상의 테스트용 기준 신호를, 테스트용 입력 신호로서, 복수의 테스트용 셀렉터(31 및 32)의 각각에 공급한다.
구체적으로는, 입력 버퍼 회로(12)는, 입력된 위상 90°의 기준 신호를, 당해 위상 0°에 대응하는 셀렉터(22)의 한쪽의 입력 단자에 입력 신호로서 공급한다. 또한, 입력 버퍼 회로(12)는, 입력된 위상 90°의 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)의 각각에 테스트용 입력 신호로서 공급한다.
이 때문에, 입력 버퍼 회로(12)에는, 제2 제어 신호의 일부인 테스트 신호 ｔｅｓｔ2가 입력된다. 입력 버퍼 회로(12)는, 시스템 동작시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ2＝0)에 의거하여 위상 90°의 입력 신호를 셀렉터(22)에 입력하고, 테스트용 셀렉터(31 및 32)로의 신호의 출력을 정지한다. 입력 버퍼 회로(12)는, 테스트시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ2＝1)에 의거하여 셀렉터(22)로의 신호의 출력을 정지하고, 위상 90°의 테스트용 입력 신호를 테스트용 셀렉터(31 및 32)에 입력한다.
입력 버퍼 회로(13)는, 입력 버퍼 회로(11, 12 및 14)가 공급하는 신호와는 다른 위상의 테스트용 기준 신호를, 테스트용 입력 신호로서, 복수의 테스트용 셀렉터(31 및 32)의 각각에 공급한다. 환언하면, 입력 버퍼 회로(13)는, 미리 정해진 위상의 테스트용 기준 신호가 입력되어, 입력된 테스트용 기준 신호를 테스트용 입력 신호로서 테스트용 셀렉터(31 및 32)에 입력하는 입력 회로이다.
구체적으로는, 입력 버퍼 회로(13)는, 입력된 위상 180°의 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)의 각각에 테스트용 입력 신호로서 공급한다. 이 때문에, 입력 버퍼 회로(13)에는, 제2 제어 신호의 일부인 테스트 신호 ｔｅｓｔ3이 입력된다. 입력 버퍼 회로(13)는, 시스템 동작시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ3＝0)에 의거하여 테스트용 셀렉터(31 및 32)로의 테스트용 신호의 출력을 정지한다. 입력 버퍼 회로(13)는, 테스트시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ3＝1)에 의거하여 위상 180°의 테스트용 입력 신호를 테스트용 셀렉터(31 및 32)에 입력한다.
입력 버퍼 회로(14)는, 입력 버퍼 회로(13)와 마찬가지의 회로이다. 입력 버퍼 회로(13)는, 입력 버퍼 회로(11∼13)가 공급하는 신호와는 다른 위상의 테스트용 기준 신호를, 테스트용 입력 신호로서, 복수의 테스트용 셀렉터(31 및 32)의 각각에 공급한다.
구체적으로는, 입력 버퍼 회로(14)는, 입력된 위상 270°의 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)의 각각에 테스트용 입력 신호로서 공급한다. 이 때문에, 입력 버퍼 회로(14)에는, 제2 제어 신호의 일부인 테스트 신호 ｔｅｓｔ4가 입력된다. 입력 버퍼 회로(14)는, 시스템 동작시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ4＝0)에 의거하여 테스트용 셀렉터(31 및 32)로의 테스트용 신호의 출력을 정지한다. 입력 버퍼 회로(14)는, 테스트시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ4＝1)에 의거하여 위상 270°의 테스트용 입력 신호를 테스트용 셀렉터(31 및 32)에 입력한다.
입력 버퍼 회로(11∼14)는, 후술하는 바와 같이, 테스트시에 있어서, 차동 회로인 믹서(41 및 42)에 서로 반대의 위상의 신호를 입력한다. 예를 들면, 테스트시에 있어서, 입력 버퍼 회로(11)로부터의 위상 0°의 테스트용 입력 신호가 믹서(41)에 입력될 경우, 반대의 위상인 위상 180°의 테스트용 입력 신호가, 믹서(42)에 입력될 필요가 있다. 이 경우, 입력 버퍼 회로(13)로부터의 위상 180°의 테스트용 입력 신호가 믹서(42)에 입력된다. 입력 버퍼 회로(11∼14)를 설치함으로써, 다양한 위상에 대해서, 테스트를 행할 수 있다.
입력 버퍼 회로(11∼14)는, 이상과 같이, 시스템 동작시에 있어서, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝0에 의거하여 테스트용 입력 신호의 테스트용 셀렉터(31 및 32)로의 테스트용 입력 신호의 출력을 정지한다. 이에 따라, 시스템 동작시에 있어서, 테스트용 셀렉터(31 및 32)는, 사실상 동작하지 않으므로, 이 상태의 소비 전력을 감소시킬 수 있다. 이에 따라, 시스템 동작시에 있어서, 셀렉터(21 및 22)는, 선택 신호 ｓｅｌ1 및 ｓｅｌ2의 값에 관계없이, 테스트용 셀렉터(31 및 32)로부터의 테스트용 입력 신호의 영향을 받지 않으므로, 테스트용 입력 신호에 기인하는 노이즈의 발생을 방지할 수 있다. 또한, 테스트시에 있어서, 셀렉터(21 및 22)는, 입력 버퍼 회로(11∼14)로부터의 입력 신호의 영향을 받지 않으므로, 입력 신호에 기인하는 노이즈의 발생을 방지할 수 있다.
여기에서, 다른 위상의 기준 신호는, 각각 위상 0° 및 90°의 진각량을 갖는 신호이다. 기준 신호는, 통상의 클럭 신호(직사각형파)가 아니라, 도 4 및 도 5를 참조해서 후술하는 바와 같이, 거의 사인파와 같은 파형을 갖는다. 기준 신호는, 예를 들면 위상 인터폴레이터의 입력 버퍼 회로(11)의 전단(前段) 회로에 있어서, ＰＬＬ로부터의 클럭 신호(직사각형파)의 파형을 라운딩함으로써 형성된다.
또한, 다른 위상의 테스트용 기준 신호는, 각각 위상 0°, 90°, 180° 및 270°의 진각량을 갖는 신호이다. 테스트용 기준 신호는, 기준 신호와 같은 신호이며, 거의 사인파와 같은 파형을 갖는다. 이에 따라, 위상 인터폴레이터의 특히 믹서(41 및 42)에 대해서, 실제의 시스템 동작시의 동작 환경에 입각한 테스트를 행할 수 있다. 테스트용 기준 신호는, 예를 들면 위상 인터폴레이터의 입력 버퍼 회로(11)의 전단 회로에 있어서, ＰＬＬ로부터의 클럭 신호(직사각형파)의 파형을 라운딩함으로써 형성된다.
테스트용 셀렉터(31 및 32)는, 4종의 다른 위상의 진각량을 갖는 신호 중에서, 반대의 위상(180° 다른 위상)의 한 쌍(2개)의 신호를 선택하여 테스트에 이용한다. 이들의 다른 위상 신호의 주파수는, 시스템 동작시의 신호의 주파수와 같아진다. 시스템 동작시의 신호의 주파수는, 당해 반도체 장치의 규격에 의해 정해진다. 이에 따라, 위상 인터폴레이터의 특히 믹서(41 및 42)에 대해서, 실제의 시스템 동작시의 동작 환경에 입각한 테스트를 행할 수 있다.
테스트용 셀렉터(31)는, 셀렉터(21)에 테스트용 입력 신호를 입력하는 회로이므로, 셀렉터(21)에 대응해서 설치된다. 테스트용 셀렉터(32)는, 셀렉터(22)에 테스트용 입력 신호를 입력하는 회로이므로, 셀렉터(22)에 대응해서 설치된다.
테스트용 셀렉터(31)에는, 서로 다른 위상의 테스트용 입력 신호가 입력된다. 테스트용 셀렉터(31)는, 제1 제어 신호의 일부에 따라, 테스트용 입력 신호를 출력한다. 제1 제어 신호는, 선택 신호 ｓｅｌ1 및 ｓｅｌ2이며, 제어 회로(20)로부터 입력된다. 선택 신호 ｓｅｌ1 및 ｓｅｌ2는, 예를 들면 2비트의 신호로 한다. 선택 신호 ｓｅｌ1 및 ｓｅｌ2에 대해서는 후술한다.
예를 들면, 테스트용 셀렉터(31)는, 제1 제어 신호(선택 신호 ｓｅｌ1)에 따라서, 입력된 위상 0°, 90°, 180° 및 270°의 테스트용 기준 신호 중 어느 하나를 출력하여, 대응하는 셀렉터(21)의 다른쪽의 입력 단자에 공급한다. 예를 들면, 테스트용 셀렉터(31)는, 선택 신호 ｓｅｌ1＝00인 경우에 위상 0°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ1＝01인 경우에 위상 90°의 테스트용 기준 신호를 출력하며, 선택 신호 ｓｅｌ1＝11인 경우에 위상 180°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ1＝10인 경우에 위상 270°의 테스트용 기준 신호를 출력한다.
테스트용 셀렉터(32)에는, 서로 다른 위상의 테스트용 입력 신호가 입력된다. 테스트용 셀렉터(32)는, 제1 제어 신호의 일부에 따라서, 테스트용 입력 신호를 출력한다.
예를 들면, 테스트용 셀렉터(32)는, 제1 제어 신호(선택 신호 ｓｅｌ2)에 따라서, 입력된 위상 0°, 90°, 180° 및 270°의 테스트용 기준 신호 중 어느 하나를 출력하여, 대응하는 셀렉터(22)의 다른쪽의 입력 단자에 공급한다. 예를 들면, 테스트용 셀렉터(32)는, 선택 신호 ｓｅｌ2＝00인 경우에 위상 0°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ1＝01인 경우에 위상 90°의 테스트용 기준 신호를 출력하며, 선택 신호 ｓｅｌ1＝11인 경우에 위상 180°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ1＝10인 경우에 위상 270°의 테스트용 기준 신호를 출력한다.
여기에서, 차동 회로인 믹서(41 및 42)에 서로 반대의 위상의 신호를 입력하기 때문에, 테스트시에 있어서, 예를 들면 테스트용 셀렉터(31)로부터의 위상 0°의 테스트용 입력 신호가 셀렉터(21)를 통하여 믹서(41)에 입력될 경우, 반대의 위상인 위상 180°의 테스트용 입력 신호가, 믹서(42)에 입력될 필요가 있다. 이 경우, 테스트용 셀렉터(32)는, 입력 버퍼 회로(13)로부터의 위상 180°의 테스트용 입력 신호를 출력한다. 이 때문에, 선택 신호 ｓｅｌ1＝00이 되고, 선택 신호 ｓｅｌ2＝11이 된다.
마찬가지로, 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝01에 의거하여 위상 90°의 테스트용 입력 신호를 출력할 경우, 테스트용 셀렉터(32)는, 선택 신호 ｓｅｌ2＝10에 의거하여 위상 270°의 테스트용 입력 신호를 출력한다. 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝11에 의거하여 위상 180°의 테스트용 입력 신호를 출력할 경우, 테스트용 셀렉터(32)는, 선택 신호 ｓｅｌ2＝00에 의거하여 위상 0°의 테스트용 입력 신호를 출력한다. 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝10에 의거하여 위상 270°의 테스트용 입력 신호를 출력할 경우, 테스트용 셀렉터(32)는, 선택 신호 ｓｅｌ2＝01에 의거하여 위상 90°의 테스트용 입력 신호를 출력한다.
셀렉터(21)는, 테스트용 셀렉터(31) 또는 믹서(41)에 대응해서 설치된다. 셀렉터(22)는, 테스트용 셀렉터(32) 또는 믹서(42)에 대응해서 설치된다.
셀렉터(21)에는, 입력 버퍼 회로(11)로부터의 입력 신호(차동 신호)와, 셀렉터(31)로부터의 테스트용 입력 신호(차동 신호)가 입력된다. 셀렉터(21)는, 제2 제어 신호의 일부에 따라서, 입력 신호와 대응하는 테스트용 셀렉터(31)가 출력하는 테스트용 입력 신호의 한쪽을 출력한다.
예를 들면, 셀렉터(21)는, 시스템 동작시에, 제2 제어 신호(ｔｅｓｔ1＝0)에 따라서, 입력 버퍼 회로(11)로부터 입력된 위상 0°의 입력 신호를, 출력 a(차동 신호)로서, 믹서(41)에 출력한다. 셀렉터(21)는, 테스트시에, 제2 제어 신호(ｔｅｓｔ1＝1)에 따라서, 테스트용 셀렉터(31)로부터 입력된 테스트용 입력 신호를, 출력 a(차동 신호)로서, 믹서(41)에 출력한다.
셀렉터(22)에는, 입력 버퍼 회로(12)로부터의 입력 신호(차동 신호)와, 셀렉터(31)로부터의 테스트용 입력 신호(차동 신호)가 입력된다. 셀렉터(22)는, 제2 제어 신호의 일부에 따라서, 입력 신호와 대응하는 테스트용 셀렉터(32)가 출력하는 테스트용 입력 신호의 한쪽을 출력한다.
예를 들면, 셀렉터(22)는, 시스템 동작시에, 제2 제어 신호(ｔｅｓｔ2＝0)에 따라서, 입력 버퍼 회로(12)로부터 입력된 위상 90°의 입력 신호를, 출력 b(차동 신호)로서, 믹서(42)에 출력한다. 셀렉터(22)는, 테스트시에, 제2 제어 신호(ｔｅｓｔ2＝1)에 따라서, 테스트용 셀렉터(32)로부터 입력된 테스트용 입력 신호를, 출력 b(차동 신호)로서, 믹서(42)에 출력한다.
믹서(41)는, 셀렉터(21)에 대응해서 설치된다. 믹서(41)에는, 대응하는 셀렉터(21)의 출력 a가 입력된다. 믹서(41)는, 제3 제어 신호에 따라서, 대응하는 셀렉터(21)의 출력 a에 웨이팅한 신호를 출력한다.
마찬가지로, 믹서(42)는, 셀렉터(22)에 대응해서 설치된다. 믹서(42)에는, 대응하는 셀렉터(22)의 출력 b가 입력된다. 믹서(42)는, 제3 제어 신호에 따라서, 대응하는 셀렉터(22)의 출력 b에 웨이팅한 신호를 출력한다.
제3 제어 신호는, 웨이팅 신호 c0 및 c90이며, 웨이팅 신호 생성 회로(10)로부터 입력된다. 웨이팅 신호 c0 및 c90에 대해서는 후술한다.
예를 들면, 위상 0°의 진각량을 갖는 기준 신호에 대응하는 믹서(41)에는, 웨이팅 신호 c0이 입력된다. 이에 따라, 셀렉터(21)의 출력 a는, 웨이팅 신호 c0에 따라서 웨이팅된(조정된) 신호가 되어, 믹서(41)로부터 출력된다. 마찬가지로, 위상 90의 진각량을 갖는 기준 신호에 대응하는 믹서(42)는, 웨이팅 신호 c90에 따라서, 셀렉터(22)의 출력 b에 웨이팅된 신호를 출력한다.
2개의 믹서(41 및 42)는, 각각의 출력 단자가 서로 전기적으로 접속된다. 이에 따라, 출력 신호 e는, 이들 믹서(41)의 합성 전의 출력과 믹서(42)의 합성 전의 출력이 합성된 신호가 된다. 출력 신호 e는, 증폭 회로(6) 및 미소 진폭 검출 회로(8)에 입력된다. 이들 신호에 대해서는, 도 4 및 도 5를 참조해서 후술한다.
2개의 믹서(41 및 42)의 출력 단자를 공통으로 접속하고, 출력 신호 e가 출력되는 신호선에는, 출력되는 주파수의 시정수에 따라, 소정의 정전 용량을 갖는 커패시터(5)가 병렬로 접속된다. 2개의 믹서(41 및 42)로부터의 출력 신호 e인 전류는, 커패시터(5)를 충전한다. 또는, 커패시터(5)는, 미소 진폭 검출 회로(8)의 내부에 설치되도록 해도 된다.
출력 회로 블록은, 위상 인터폴레이터의 출력 회로 블록이며, 믹서(41 및 42)의 출력 단자로부터 출력되는 신호를, 위상 인터폴레이터의 출력 신호로서 출력한다. 출력 회로 블록은, 증폭 회로(6)와, 출력 버퍼 회로(7)를 포함한다. 출력 회로는, 실제의 시스템 동작시에 동작하고, 테스트 시에는 동작하지 않는 회로이다. 한편, 출력 회로는, 테스트시에도 동작하도록 해도 된다.
증폭 회로(6)는, 믹서(41 및 42)의 합성 출력인 출력 신호 e를 증폭하여, 출력 버퍼 회로(7)에 입력한다. 출력 버퍼 회로(7)는, 증폭 회로(6)에 의해 증폭된 출력 신호 e를 받아들이고, 이것을 위상 인터폴레이터의 출력 신호로서 구동한다.
검출 회로 블록은, 위상 인터폴레이터의 에러 검출 회로 블록이며, 복수의 믹서의 출력 단자로부터 출력되는 신호의 진폭의 변동을 검출하여, 에러 신호를 출력한다. 검출 회로 블록은, 미소 진폭 검출 회로(8)와, 결과 수납 회로(9)를 포함한다. 검출 회로 블록은, 시스템 동작시에는 동작하지 않고, 테스트시에 동작하는 회로 블록이다.
미소 진폭 검출 회로(8)는, 믹서(41 및 42)의 합성 출력인 출력 신호 e의 진폭의 변동을 검출한다. 예를 들면, 미소 진폭 검출 회로(8)는 비교 회로를 포함한다. 미소 진폭 검출 회로(8)는, 믹서(41 및 42)의 출력 신호 e와 임계값을 비교하여, 상기 출력 신호 e가 임계값보다도 클 경우에, 에러 신호를 생성하고, 이것을 결과 수납 회로(9)에 출력한다. 에러 신호는, 예를 들면 출력 신호 e가 임계값보다도 클 경우에 「1」이 된다. 이외의 경우에 에러 신호는 생성되지 않는다(「0」이 됨). 임계값은 미리 설정된다. 임계값은 경험적으로 정할 수 있다. 임계값으로서는, 전압 신호 Ｖｒｅｆ가 이용된다. 이 때문에, 전압 신호 Ｖｒｅｆ가 미소 진폭 검출 회로(8)에 입력된다.
실제로는, 미소 진폭 검출 회로(8)는, 믹서(41 및 42)의 출력 신호 e의 절대값과 임계값을 비교한다. 이것은, 출력 신호 e의 값이, 2개의 믹서의 출력에 의존하여, 플러스의 값 또는 마이너스의 값을 취하기 때문이다. 이에 따라, 출력 신호 e의 진폭이 소정의 값(임계값)보다도 클 경우에, 에러 신호를 생성할 수 있다.
결과 수납 회로(9)는, 예를 들면 플립플롭 회로와 같은 유지 회로를 포함한다. 결과 수납 회로(9)는, 미소 진폭 검출 회로(8)로부터의 에러 신호를 받아들인다. 결과 수납 회로(9)는, 일단 에러 신호를 받아들이면, 리셋될 때까지는, 이것을 유지한다. 이에 따라, 모든 믹서(41 및 42)에 관한 테스트 중에 1회 이상 에러 신호가 검출되면, 결과 출력 f는 에러가 된다. 결과 수납 회로(9)는, 상기 에러 신호를, 결과 출력 f로서 계속해서 출력한다. 결과 출력 f는, 기능 테스트에 있어서의 위상 인터폴레이터의 테스트 결과를 나타낸다.
웨이팅 신호 생성 회로(10)는, 제3 제어 신호를 생성하는 신호 생성 회로이다. 제3 제어 신호는, 시스템 동작시에 출력 회로로부터 출력되는 출력 신호의 위상을 결정하는 웨이팅 신호 c0 및 c90이다.
예를 들면, 전술한 바와 같이, 위상 45°의 신호는, 위상 0°의 기준 신호와 위상 90°의 기준 신호로부터 생성된다. 이 경우, 믹서(41) 및 믹서(42)로의 웨이팅 신호 c0 및 c90이 같아진다. 이에 따라, 믹서(41)에 입력된 위상 0°의 기준 신호와, 믹서(42)에 입력된 위상 90°의 기준 신호가 같은 비율로 합성되어, 위상 45°의 출력 신호 e가 생성되어, 출력 버퍼 회로(7)로부터 출력된다.
시스템 동작시에는, 웨이팅 신호 c0 및 c90은, 출력 버퍼 회로(7)의 출력 신호에 설정되는 위상의 진각량에 따라 정해지는 소정의 값이 된다. 따라서, 웨이팅 신호 c0 및 c90의 값은 다양한 값을 취한다.
테스트시에는, 웨이팅 신호 c0 및 c90은, 테스트해야 할 2개의 믹서를 선택하는 값이 된다. 따라서, 테스트해야 할 2개의 믹서(41) 및 믹서(42)로의 웨이팅 신호 c0 및 c90이 같게(1:1로) 된다.
제어 회로(20)는, 제1 제어 신호 ｓｅｌ1 및 ｓｅｌ2와 제2 제어 신호 ｔｅｓｔ1∼ｔｅｓｔ4를 생성한다. 제어 회로(20)는, 웨이팅 신호 생성 회로(10)와 일체로 형성되도록 해도 된다. 제1 제어 신호와 제2 제어 신호를 별개의 제어 회로에서 생성하도록 해도 된다.
제1 제어 신호인 선택 신호 ｓｅｌ1 및 ｓｅｌ2는, 테스트시에 2개의 테스트용 입력 신호 중 어느 하나를 선택하기 위한 신호이다. 선택 신호 ｓｅｌ1 및 ｓｅｌ2는, 테스트시에, 후술하는 바와 같이, 소정의 값이 된다. 선택 신호 ｓｅｌ1은, 테스트용 셀렉터(31)에 입력되어, 이것을 제어한다. 선택 신호 ｓｅｌ2는, 테스트용 셀렉터(32)에 입력되어, 이것을 제어한다.
제2 제어 신호인 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4는, 시스템 동작시에, 입력 버퍼 회로(11∼14)가 기준 신호를 입력 신호로서 출력하고 또한 테스트용 셀렉터로의 출력을 정지하기 위한 신호이다. 또한, 제2 제어 신호인 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4는, 테스트시에, 셀렉터가 대응하는 테스트용 셀렉터로부터 출력되는 테스트용 입력 신호를 선택하기 위한 신호이다. 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4는, 00, 01, 11, 01 중 어느 하나의 값이 되는 2비트의 신호이다. 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4는, 예를 들면 ＩＥＥＥ 1149.1로 규정되는 ＪＴＡＧ 신호에 있어서의 ＴＭＳ(Ｔｅｓｔ Ｍｏｄｅ Ｓｅｌｅｃｔ) 신호를 이용하여 생성할 수 있다. 테스트 신호 ｔｅｓｔ1은, 입력 버퍼 회로(11) 및 셀렉터(21)에 입력되어, 이들을 제어한다. 테스트 신호 ｔｅｓｔ2는, 입력 버퍼 회로(12) 및 셀렉터(22)에 입력되어, 이들을 제어한다. 테스트 신호 ｔｅｓｔ3은, 입력 버퍼 회로(13)에 입력되어, 이것을 제어한다. 테스트 신호 ｔｅｓｔ4는, 입력 버퍼 회로(14)에 입력되어, 이것을 제어한다.
이상과 같이, 반도체 장치 즉 위상 인터폴레이터의 시스템 동작시에 있어서는, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4는, 예를 들면 「0」 즉 「비테스트 상태」가 된다. 이에 따라, 입력 버퍼 회로(11)는, 위상 0의 기준 신호를, 대응하는 셀렉터(21)에 입력한다. 또한, 입력 버퍼 회로(12)는, 위상 90°의 기준 신호를, 대응하는 셀렉터(22)에 입력한다. 또한, 입력 버퍼 회로(11∼14)는, 모두 신호를 테스트용 셀렉터(31 및 32)에 입력하지 않는다. 한편, 이 2개의 기준 신호의 조합은, 위상 90° 및 위상 180°, 위상 180° 및 위상 270°, 위상 270° 및 위상 0°의 조합이어도 된다.
또한, 시스템 동작시에 있어서, 선택 신호 ｓｅｌ1 및 ｓｅｌ2는, 어느 값을 취해도 된다. 2개의 테스트용 셀렉터(31 및 32)는, 입력 버퍼 회로(11∼14)로부터 입력되는 신호가 존재하지 않으므로, 사실상 신호를 출력하지 않는다.
또한, 시스템 동작시에 있어서, 테스트 신호 ｔｅｓｔ1＝0에 의해, 셀렉터(21)는, 대응하는 입력 버퍼 회로(11)로부터의 입력 신호를 선택적으로 출력한다. 테스트 신호 ｔｅｓｔ2＝0에 의해, 셀렉터(22)는, 대응하는 입력 버퍼 회로(12)로부터의 입력 신호를 선택적으로 출력한다.
또한, 시스템 동작시에 있어서, 웨이팅 신호 c0 및 c90은, 출력 버퍼 회로(7)의 출력 신호에 설정되는 위상의 진각량에 따라 정해지는 소정의 값이 된다. 이에 따라, 2개의 믹서(41 및 42)가, 대응하는 셀렉터(21 및 22)의 출력 a 및 b에 웨이팅한 신호를 출력한다. 이 결과, 출력 a 및 b에 웨이팅한 신호를 합성한 출력 신호 e가 증폭되어, 출력 버퍼 회로(7)로부터 출력된다.
한편, 위상 인터폴레이터의 기능 테스트시에 있어서는, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4는, 예를 들면 「1」 즉 「테스트 상태」가 된다. 이에 따라, 입력 버퍼 회로(11 및 12)는, 모두 신호를 셀렉터(21 및 22)에 입력하지 않는다. 또한, 입력 버퍼 회로(11)는, 위상 0°의 진각량을 갖는 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)에 입력한다. 입력 버퍼 회로(12)는, 위상 90°의 진각량을 갖는 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)에 입력한다. 입력 버퍼 회로(13)는, 위상 180°의 진각량을 갖는 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)에 입력한다. 입력 버퍼 회로(14)는, 위상 270°의 진각량을 갖는 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)에 입력한다.
또한, 테스트 신호 ｔｅｓｔ1＝1에 의해, 셀렉터(21)는, 대응하는 테스트용 셀렉터(31)가 출력하는 테스트용 입력 신호를 출력한다. 마찬가지로, 테스트 신호 ｔｅｓｔ2＝1에 의해, 셀렉터(22)는, 대응하는 테스트용 셀렉터(32)가 출력하는 테스트용 입력 신호를 출력한다.
또한, 테스트시에 있어서, 선택 신호 ｓｅｌ1 및 ｓｅｌ2는, 00, 01, 11, 10 중 어느 하나의 값이 된다. 이에 따라, 2개의 테스트용 셀렉터(31 및 32)는, 전술한 바와 같이, 테스트용 입력 신호를 출력한다. 이때, 선택 신호 ｓｅｌ1 및 ｓｅｌ2에 따라서, 2개의 테스트용 셀렉터(31 및 32)가, 전술한 바와 같이, 서로 반대의 위상인 테스트용 입력 신호를 출력한다. 환언하면, 선택 신호 ｓｅｌ1 및 ｓｅｌ2는, 2개의 테스트용 셀렉터(31 및 32)가, 반대의 위상인 테스트용 입력 신호를 출력하도록 설정된다. 이 결과, 2개의 테스트용 셀렉터(31 및 32)에 대응하는 2개의 셀렉터(21 및 22)가, 당해 2개의 테스트용 셀렉터(31 및 32)가 출력하는 테스트용 입력 신호를 출력한다. 이 결과, 테스트시에 있어서, 2개의 셀렉터(21 및 22)의 출력 a와 출력 b가 반대의 위상이 되도록 된다.
또한, 테스트시에 있어서, 웨이팅 신호 c0 및 c90은 소정의 값이 된다. 이에 따라, 웨이팅 신호 c0 및 c90에 따라서, 2개의 믹서가, 2개의 셀렉터가 출력하는 테스트용 입력 신호를 출력한다. 이에 따라, 2개의 믹서(41 및 42)가, 대응하는 테스트용 셀렉터(31 및 32)의 출력 a 및 b와 같이 웨이팅된 신호를 출력한다. 이 결과, 검출 회로가, 출력 a 및 b에 웨이팅한 신호를 합성한 출력 신호 e의 절대값이 임계값보다도 클 경우에, 에러 신호를 출력한다.
도 3은 위상 인터폴레이터의 믹서의 일례를 나타내는 도면이다.
믹서(41 및 42)는, 각각 MOSFET(Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)를 이용한, 2개의 차동 회로(차동쌍)와, 8개의 전류원과, 8개의 제어 스위치를 포함한다. 이 전류원과 제어 스위치의 수는, 임의의 위상 신호를 작성할 때의 해상도에 의해 임의로 변한다. 2개의 차동 회로가 믹서(41 및 42)에 상당한다. 따라서, 믹서(41 및 42)는, 도 2에 점선으로 나타내는 바와 같이 일체로 형성된다. 한편, 도 3에 있어서, 증폭 회로(6)를 합쳐서 나타내고, 커패시터(5)를 생략하고 있다.
2개의 차동 회로는, 이들에 공통의 부하인 저항 R1 및 R2와, N 채널 MOS 트랜지스터(ＦＥＴ) M1 및 M2를 포함하는 제1 차동 회로와, M3 및 M4를 포함하는 제2 차동 회로를 포함한다. M1의 게이트 전극에는, 입력 신호 ＩＮ1이 인가된다. 마찬가지로, M2의 게이트 전극에는, 입력 신호 ＩＮ2가 인가되고, M3의 게이트 전극에는, 입력 신호 ＩＮ3이 인가되며, M4의 게이트 전극에는, 입력 신호 ＩＮ4가 인가된다. ＩＮ1B는 ＩＮ1의 반전 신호이다. ＩＮ2B는 ＩＮ2의 반전 신호이다. 저항 R1 및 R2와 M1, M2, M3 및 M4의 접속점에, 차동 출력 ＯＵＴ 및 ＯＵＴＢ가 접속된다. 차동 출력 ＯＵＴ 및 ＯＵＴＢ는, 증폭 회로(6) 및 미소 진폭 검출 회로(8)에 입력된다.
예를 들면, ＩＮ1은 위상 0°의 기준 신호 또는 테스트용 기준 신호(이하, 기준 신호 등이라 함)이고, ＩＮ1B은 위상 180°의 신호(기준 신호) 등이며, ＩＮ2는 위상 90°의 기준 신호 등이고, ＩＮ2B는 위상 270°의 신호(기준 신호) 등이다. 환언하면, ＩＮ1은 셀렉터(21)의 출력 a이고, ＩＮ1B는 출력 a의 반대의 위상의 신호이며, ＩＮ2는 셀렉터(22)의 출력 b이고, ＩＮ2B는 출력 b의 반대의 위상의 신호이다.
8개의 전류원은, M13∼M20을 포함한다. M13∼M20의 게이트 전극에는, 바이어스 전압 Ｂｉａｓ가 인가된다. M13∼M20의 소스 전극에는, 접지 전위가 접속된다. 전류원 M13∼M20의 드레인 전극과 제1 및 제2 차동 회로 사이에는, 당해 전류원에 각각 대응하는 M5∼M12를 포함하는 제어 스위치가 접속된다. 제1 차동 회로는, 전류원 M13, M15, M17, M19에 의해 구동된다. 제2 차동 회로는, 전류원 M14, M16, M18, M20에 의해 구동된다.
8개의 제어 스위치는, 8개의 전류원에 대응해서 설치되는 M5∼M12를 포함한다. 제어 스위치 M5, M7, M9, M11의 게이트 전극에는, 4비트의 제어 신호 ＰＩｃｏｄｅ [3:0]가 인가된다. ＰＩｃｏｄｅ [3:0]의 각 비트는, 미리 대응된 제어 스위치 M5, M7, M9, M11 중 어느 하나에 인가된다. 예를 들면,ＰＩｃｏｄｅ [3]의 비트는, 제어 스위치 M5에 인가되고, ＰＩｃｏｄｅ [2]의 비트는, 제어 스위치 M7에 인가되며, ＰＩｃｏｄｅ [1]의 비트는, 제어 스위치 M9에 인가되고, ＰＩｃｏｄｅ [0]의 비트는, 제어 스위치 M11에 인가된다. 제어 스위치 M6, M8, M10, M12의 게이트 전극에는, 4비트의 제어 신호 ＰＩｃｏｄｅＢ [3:0]가 인가된다. ＰＩｃｏｄｅＢ [3:0]의 각 비트는, 미리 대응된 제어 스위치 M6, M8, M10, M12 중 어느 하나에 인가된다. 예를 들면, ＰＩｃｏｄｅＢ [3]의 비트는, 제어 스위치 M6에 인가되고, ＰＩｃｏｄｅＢ [2]의 비트는, 제어 스위치 M8에 인가되며, ＰＩｃｏｄｅＢ [1]의 비트는, 제어 스위치 M10에 인가되고, ＰＩｃｏｄｅＢ [0]의 비트는, 제어 스위치 M12에 인가된다. ＰＩｃｏｄｅＢ [3:0]는, ＰＩｃｏｄｅ [3:0]의 반전 신호이다. ＰＩｃｏｄｅＢ [3:0] 및 ＰＩｃｏｄｅ [3:0]는, 믹서(41 및 42)의 외부로부터 입력되는 웨이팅 신호 c0 및 c90이다.
제어 스위치 M5와 M6, M7과 M8, M9와 M10, M11과 M12는, 각각 쌍이 된다. 따라서, 쌍이 되는 제어 스위치의 게이트 전극에는 서로 반전의 관계에 있는 신호가 인가된다. 이에 따라, 쌍이 되는 제어 스위치의 한쪽이 온(on)일 경우, 다른 쪽은 오프(off)가 된다.
예를 들면, 전술한 바와 같이, 위상 90°의 신호를 위상 0°의 기준 신호와 위상 90°의 기준 신호로부터 생성할 경우, 믹서(41 및 42)는, 아래와 같이 제어된다.
제1 차동 회로에 있어서, ＩＮ1에는, 위상 0°의 기준 신호인 셀렉터(21)의 출력 a가 인가되고, ＩＮ1B에는, 출력 a의 반대의 위상의 신호가 인가된다. 제2 차동 회로에 있어서, ＩＮ2에는, 위상 90°의 기준 신호인 셀렉터(22)의 출력 b가 인가되고, ＩＮ2B에는, 출력 b의 반대의 위상의 신호가 인가된다.
한편, 예를 들면 제1 차동 회로에 대응하는 제어 스위치 M5, M7, M9, M11에 공급되는 ＰＩｃｏｄｅ [3:0]가 (1, 1, 0, 0)이 되고, 제2 차동 회로에 대응하는 제어 스위치 M6, M8, M10, M12에 공급되는 ＰＩｃｏｄｅＢ [3:0]가 (0, 0, 1, 1)이 된다. 이는, ＩＮ1로의 웨이팅 신호 c0과 ＩＮ2로의 웨이팅 신호 c90을 같게 한 것과 같다.
이에 따라, M5 및 M7이 온되고, M9 및 M11이 오프된다. 또한, M6 및 M8이 오프되고, M10 및 M12가 온된다. 이 결과, 제1 차동 회로 및 제2 차동 회로와 같은 크기의 구동 전류가 흐른다. 이에 따라, ＩＮ1인 위상 0°의 기준 신호와, ＩＮ2인 위상 90°의 기준 신호가 같은 비율로 합성되어, 위상 45°의 출력 신호 e가 생성되어, 증폭 회로(6)로부터 차동 출력 ＯＵＴ에 출력된다. 이때, 동시에, 출력 신호 e의 반대의 위상 225°를 갖는 신호가 차동 출력 ＯＵＴＢ에 출력된다.
한편, 예를 들면 위상 22.5°의 신호를 위상 0°의 기준 신호와 위상 90°의 기준 신호로부터 생성할 경우, ＰＩｃｏｄｅ [3:0]가 (1, 1, 1, 0)이 되고, ＰＩｃｏｄｅＢ [3:0]가 (0, 0, 0, 1)이 된다. 이는, ＩＮ1로의 웨이팅 신호 c0과 ＩＮ2로의 웨이팅 신호 c90을 웨이팅 3:1로 하고, ＩＮ1B로의 웨이팅 신호 c180과 ＩＮ2B로의 웨이팅 신호 c270을 웨이팅 「0」으로 한 것과 같다.
이상과 같이, 위상 인터폴레이터의 출력 신호의 위상은, 믹서(41 및 42)의 회로 요소인 MOSFET의 동작 특성, 예를 들면 지연, 전류 전압 특성, 주파수 특성 등에 직접 영향을 미친다. 따라서, 특히 믹서(41 및 42)의 동적인 특성을 테스트 하는 것이 중요하게 된다.
도 4 및 도 5는 위상 인터폴레이터의 테스트시의 동작 설명도이다. 특히, 도 4는 위상 인터폴레이터의 동적인 특성이 정상일 경우를 나타내고, 도 5는 위상 인터폴레이터의 동적인 특성이 이상일 경우를 나타낸다.
도 4 및 도 5에 있어서, 「믹서(41)의 합성 전의 출력」은, 믹서(41)의 출력이 믹서(42)의 출력과 합성되지 않는다고 가정했을 경우에 있어서의, 믹서(41)의 단독의 출력을 나타낸다. 「믹서(42)의 합성 전의 출력」은, 믹서(42)의 출력이 믹서(41)의 출력과 합성되지 않는다고 가정했을 경우에 있어서의, 믹서(42)의 단독의 출력을 나타낸다. 「믹서(41)의 합성 전의 출력」 및 「믹서(42)의 합성 전의 출력」은, 실제로는 출력으로서 얻어지지 않는 신호이다.
한편, 「믹서 합성 후 출력(출력 신호) e」는, 믹서(41)의 출력과 믹서(42)의 출력이 합성된 후의 출력을 나타낸다. 「믹서 합성 후 출력 e」는, 실제로 출력으로서 얻어지는 신호이다. 「믹서(41)의 합성 전의 출력」 및 「믹서(42)의 합성 전의 출력」은, 「믹서 합성 후 출력 e」의 레벨의 변화를 설명하기 위해서 나타낸다. 「믹서(41)의 합성 전의 출력」과 「믹서(42)의 합성 전의 출력」은, 기본적으로는 반대의 위상의 신호이다.
「믹서(41)의 합성 전의 출력」은, 통상의 클럭 신호 즉 직사각형파가 아니라, 도 4에 일점 쇄선으로 나타내는 바와 같이, 거의 사인파와 같은 파형이 된다. 이는, 전술한 바와 같이, 믹서(41)에 입력되는 신호가 거의 사인파와 같은 파형을 갖기 때문이다.
「믹서(42)의 합성 전의 출력」도, 마찬가지의 이유로, 통상의 클럭 신호 즉 직사각형파가 아니라, 도 4에 일점 쇄선으로 나타내는 바와 같이, 거의 사인파와 같은 파형이 된다.
한편, 도 4 및 도 5에 있어서, 반대의 위상의 신호를 비교하기 위해서, 각각의 신호의 피크의 위치를 점선으로 나타낸다.
또한, 「믹서(41)의 합성 전의 출력」 및 「믹서(42)의 합성 전의 출력」의 합성에 대해서 고려할 경우, 양자는 거의 사인파와 같은 파형이 되므로, 삼각파를 이용하여 근사해서 고려할 수 있다. 그래서, 도 4 및 도 5에 실선으로 나타내는 바와 같이, 거의 사인파와 같은 파형인 「믹서(41)의 합성 전의 출력」 및 「믹서(42)의 합성 전의 출력」에 대해서, 삼각파로 근사한 파형을 나타낸다.
테스트시에 있어서, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝1이 된다. 이에 따라, 입력 버퍼 회로(11∼14)는, 위상 0°, 90°, 180° 및 270°의 테스트용 기준 신호를, 테스트용 셀렉터(31 및 32)에 입력한다. 또한, 셀렉터(21 및 22)는, 테스트 신호 ｔｅｓｔ1 및 ｔｅｓｔ2＝1에 의거하여, 테스트용 셀렉터(31 및 32)로부터의 신호를 출력한다.
또한, 선택 신호 ｓｅｌ1 및 ｓｅｌ2는, 소정의 값이 된다. 예를 들면, 선택 신호 ｓｅｌ1＝00이 되고, 선택 신호 ｓｅｌ2＝11이 된다. 이에 따라, 테스트용 셀렉터(31)가 0°의 위상의 신호를 출력하고, 테스트용 셀렉터(32)가 180°의 위상의 신호를 출력한다. 즉, 테스트용 입력 신호로서, 반대의 위상의 신호가 이용된다. 웨이팅 신호 c0 및 c90은, 셀렉터(21) 및 셀렉터(22)의 출력 a 및 출력 b의 웨이팅을 같게 하도록 설정된다.
이상에 의해, 셀렉터(21 및 22)에 대응하는 믹서(41 및 42)가, 직접적인 테스트 대상으로서 선택된다. 한편, 실제로는, 셀렉터(21 및 22), 이들에 대응하는 테스트용 셀렉터(31 및 32)와 입력 버퍼 회로(11 및 12)에 관해서도, 직접적으로 테스트가 실행되게 된다.
다음에, 선택 신호 ｓｅｌ1 및 ｓｅｌ2를 전환한다. 이에 따라, 예를 들면 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝01에 의거하여 위상 90°의 테스트용 입력 신호를 출력하고, 테스트용 셀렉터(32)가 선택 신호 ｓｅｌ2＝10에 의거하여 위상 270°의 테스트용 입력 신호를 출력하도록 한다. 이 상태에서 테스트가 행하여진다.
다음에, 선택 신호 ｓｅｌ1 및 ｓｅｌ2를 더 전환한다. 이에 따라, 예를 들면 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝11에 의거하여 위상 180°의 테스트용 입력 신호를 출력하고, 테스트용 셀렉터(32)는 선택 신호 ｓｅｌ2＝00에 의거하여 위상 0°의 테스트용 입력 신호를 출력하도록 한다. 이 상태에서 테스트가 행하여진다.
다음에, 선택 신호 ｓｅｌ1 및 ｓｅｌ2를 더 전환한다. 이에 따라, 예를 들면 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝10에 의거하여 위상 270°의 테스트용 입력 신호를 출력할 경우, 테스트용 셀렉터(32)는 선택 신호 ｓｅｌ2＝01에 의거하여 위상 90°의 테스트용 입력 신호를 출력한다. 한편, 이상의 테스트의 일부만을 실행하도록 해도 된다.
도 4에 있어서, 위상 인터폴레이터의 동적인 특성이 정상이므로, 믹서(41)의 합성 전의 출력을 위상 0°의 신호라 하면, 믹서(42)의 합성 전의 출력은 위상 180°의 신호가 된다. 환언하면, 믹서(41)의 합성 전의 출력과 믹서(42)의 합성 전의 출력은, 도 4에 나타내는 바와 같이 반대의 위상이 된다. 따라서, 믹서(41)와 믹서(42)의 출력을 합성한 출력 신호 e의 전압 레벨은 「0」이 된다.
미소 진폭 검출 회로(8)는, 출력 신호 e가 임계값보다도 작으므로, 결과 수납 회로(9)에 결과 출력 f로서, 0(Ｎｏ_Ｅｒｒｏｒ)을 출력한다. 이 결과, 결과 수납 회로(9)가, 위상 인터폴레이터의 테스트 결과로서 결과 출력 f(Ｎｏ_Ｅｒｒｏｒ)를 출력한다. 이에 따라, 위상 인터폴레이터의 동적인 특성이 정상인 것을 검증할 수 있다. 구체적으로는, 입력 버퍼 회로(11 및 12), 테스트용 셀렉터(31 및 32), 셀렉터(21 및 22), 믹서(41 및 42)가 정상인 것을 검증할 수 있다.
한편, 도 5에 있어서, 위상 인터폴레이터의 동적인 특성이 이상이므로, 믹서(41)의 합성 전의 출력을 위상 0°라 하면, 믹서(42)의 합성 전의 출력은 위상 180°로부터 어긋난 신호가 된다. 환언하면, 믹서(41)의 합성 전의 출력과, 믹서(42)의 합성 전의 출력은, 도 5에 나타내는 바와 같이 반대의 위상이 되지 않는다. 따라서, 믹서(41)와 믹서(42)의 출력을 합성한 출력 신호 e의 전압 레벨은 「0」이 되지 않고, 이상의 정도에 따른 플러스의 값 또는 마이너스의 값이 된다.
미소 진폭 검출 회로(8)는, 예를 들면 출력 신호 e가 임계값보다도 크므로, 결과 수납 회로(9)에 결과 출력 f로서, 1(Ｅｒｒｏｒ)을 출력한다. 이 결과, 결과 수납 회로(9)가, 위상 인터폴레이터의 테스트 결과로서 결과 출력 f(Ｅｒｒｏｒ)를 출력한다. 이에 따라, 위상 인터폴레이터의 동적인 특성이 이상인 것을 검증할 수 있다. 구체적으로는, 입력 버퍼 회로(11 및 12), 테스트용 셀렉터(31 및 32), 셀렉터(21 및 22), 믹서(41 및 42) 중 어느 것이 이상인 것을 검증할 수 있다.
도 6은 위상 인터폴레이터의 다른 일례를 나타내는 도면이다.
도 6의 반도체 장치 즉 위상 인터폴레이터는, 4개의 입력 버퍼 회로(11∼14), 4개의 셀렉터(21∼24), 4개의 테스트용 셀렉터(31∼34), 4개의 믹서(41∼44)를 구비한다. 도 6의 위상 인터폴레이터는, 다른 위상의 미리 정해진 입력 신호로서 4개의 위상이 다른 기준 신호를 이용한다. 실제로는, 4개의 기준 신호의 믹싱 중에서, 원하는 위상에 의해 가까운 위상을 갖는 2개의 기준 신호가 이용된다. 4개의 위상의 다른 기준 신호로서, 위상 0°, 90°, 180°, 270°의 기준 신호가 이용된다.
다른 위상의 테스트용 기준 신호의 수(다른 위상의 수)는, 다른 위상의 기준 신호에 대응하는 수가 된다. 복수의 테스트용 입력 신호로서는, 서로 다른 위상의 신호가 입력된다. 구체적으로는, 위상 0°, 90°, 180° 및 270°의 4개의 신호가 입력되고, 이 중에서, 반대의 위상(180° 다른 위상)의 2개의 신호가 선택되어 테스트에 이용된다.
4개의 입력 버퍼 회로(11∼14)에는, 제2 제어 신호로서, 각각 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4가 입력된다. 4개의 셀렉터(21∼24)에는, 제2 제어 신호로서, 각각 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4가 입력된다. 4개의 테스트용 셀렉터(31∼34)에는, 제1 제어 신호로서, 각각 선택 신호 ｓｅｌ1∼ｓｅｌ4가 입력된다. 4개의 믹서(41∼44)에는, 제3 제어 신호로서, 각각 웨이팅 신호 c0, c90, c180 및 c270이 입력된다. 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4 및 선택 신호 ｓｅｌ1∼ｓｅｌ4는 제어 회로(20)에 의해 생성된다. 웨이팅 신호 c0, c90, c180 및 c270은 웨이팅 신호 생성 회로(10)에 의해 생성된다.
입력 버퍼 회로(11∼14)는, 각각 입력 신호를 셀렉터(21∼24)에 입력하는 입력 회로이므로, 셀렉터(21∼24)에 대응해서 설치된다. 테스트용 셀렉터(31∼34)는, 테스트용 입력 신호를 테스트용 셀렉터(31∼34)에 입력하는 입력 회로이므로, 셀렉터(21∼24)에 대응해서 설치된다.
도 6의 위상 인터폴레이터의 입력 버퍼 회로(11 및 12)는, 도 2의 위상 인터폴레이터의 입력 버퍼 회로(11 및 12)와 마찬가지의 회로이다.
따라서, 입력 버퍼 회로(11)는, 시스템 동작시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ1＝0)에 의거하여 위상 0°의 입력 신호를 셀렉터(21)에 입력하고, 테스트용 셀렉터(31∼34)로의 신호의 출력을 정지한다. 또한, 입력 버퍼 회로(11)는, 테스트시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ1＝1)에 의거하여 셀렉터(21)로의 신호의 출력을 정지하고, 위상 0°의 테스트용 입력 신호를 테스트용 셀렉터(31∼34)에 입력한다.
입력 버퍼 회로(12)는, 시스템 동작시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ2＝0)에 의거하여 위상 90°의 입력 신호를 셀렉터(22)에 입력하고, 테스트용 셀렉터(31∼34)로의 신호의 출력을 정지한다. 입력 버퍼 회로(12)는, 테스트시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ2＝1)에 의거하여 셀렉터(22)로의 신호의 출력을 정지하고, 위상 90°의 테스트용 입력 신호를 테스트용 셀렉터(31∼34)에 입력한다.
또한, 도 6의 위상 인터폴레이터의 입력 버퍼 회로(13 및 14)는, 도 2의 위상 인터폴레이터의 입력 버퍼 회로(11 또는 12)와 마찬가지의 회로이다.
따라서, 입력 버퍼 회로(13)는, 시스템 동작시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ3＝0)에 의거하여 위상 180°의 입력 신호를 셀렉터(23)에 입력하고, 테스트용 셀렉터(31∼34)로의 신호의 출력을 정지한다. 입력 버퍼 회로(13)는, 테스트시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ3＝1)에 의거하여 셀렉터(23)로의 신호의 출력을 정지하고, 위상 180°의 테스트용 입력 신호를 테스트용 셀렉터(31∼34)에 입력한다.
입력 버퍼 회로(14)는, 시스템 동작시에 있어서, 제2 제어 신호(테스트 신호 ｔｅｓｔ4＝0)에 의거하여 위상 270°의 입력 신호를 셀렉터(24)에 입력하고, 테스트용 셀렉터(31∼34)로의 신호의 출력을 정지한다. 입력 버퍼 회로(14)는, 테스트시에 있어서, 셀렉터(24)로의 신호의 출력을 정지하고, 제2 제어 신호(테스트 신호 ｔｅｓｔ4＝1)에 의거하여 위상 270°의 테스트용 입력 신호를 테스트용 셀렉터(31∼34)에 입력한다.
도 6의 위상 인터폴레이터의 테스트용 셀렉터(31 및 32)는, 도 2의 위상 인터폴레이터의 테스트용 셀렉터(31 및 32)와 마찬가지의 회로이다.
따라서, 테스트용 셀렉터(31)는, 선택 신호 ｓｅｌ1＝00의 경우에 위상 0°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ1＝01의 경우에 위상 90°의 테스트용 기준 신호를 출력하며, 선택 신호 ｓｅｌ1＝11의 경우에 위상 180°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ1＝10의 경우에 위상 270°의 테스트용 기준 신호를 출력한다.
테스트용 셀렉터(32)는, 선택 신호 ｓｅｌ2＝00의 경우에 위상 0°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ2＝01의 경우에 위상 90°의 테스트용 기준 신호를 출력하며, 선택 신호 ｓｅｌ2＝11의 경우에 위상 180°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ2＝10의 경우에 위상 270°의 테스트용 기준 신호를 출력한다.
도 6의 위상 인터폴레이터의 테스트용 셀렉터(33 및 34)는, 도 2의 위상 인터폴레이터의 테스트용 셀렉터(31 또는 32)와 마찬가지의 회로이다.
따라서, 테스트용 셀렉터(33)는, 선택 신호 ｓｅｌ3＝00의 경우에 위상 0°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ3＝01의 경우에 위상 90°의 테스트용 기준 신호를 출력하며, 선택 신호 ｓｅｌ3＝11의 경우에 위상 180°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ3＝10의 경우에 위상 270°의 테스트용 기준 신호를 출력한다.
테스트용 셀렉터(34)는, 선택 신호 ｓｅｌ4＝00의 경우에 위상 0°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ4＝01의 경우에 위상 90°의 테스트용 기준 신호를 출력하며, 선택 신호 ｓｅｌ4＝11의 경우에 위상 180°의 테스트용 기준 신호를 출력하고, 선택 신호 ｓｅｌ4＝10의 경우에 위상 270°의 테스트용 기준 신호를 출력한다.
도 6의 위상 인터폴레이터의 셀렉터(21 및 22)는, 도 2의 위상 인터폴레이터의 셀렉터(21 및 22)와 마찬가지의 회로이다.
따라서, 셀렉터(21)는, 시스템 동작시에, 제2 제어 신호(ｔｅｓｔ1＝0)에 따라서, 입력 버퍼 회로(11)로부터 입력된 위상 0°의 입력 신호를, 출력 a(차동 신호)로서, 믹서(41)에 출력한다. 셀렉터(21)는, 테스트시에, 제2 제어 신호(ｔｅｓｔ1＝1)에 따라서, 테스트용 셀렉터(31)로부터 입력된 테스트용 입력 신호를, 출력 a(차동 신호)로서, 믹서(41)에 출력한다.
셀렉터(22)는, 시스템 동작시에, 제2 제어 신호(ｔｅｓｔ2＝0)에 따라서, 입력 버퍼 회로(12)로부터 입력된 위상 90°의 입력 신호를, 출력 b(차동 신호)로서, 믹서(42)에 출력한다. 셀렉터(22)는, 테스트시에, 제2 제어 신호(ｔｅｓｔ2＝1)에 따라서, 테스트용 셀렉터(32)로부터 입력된 테스트용 입력 신호를, 출력 b(차동 신호)로서, 믹서(42)에 출력한다.
도 6의 위상 인터폴레이터의 셀렉터(23 및 24)는, 도 2의 위상 인터폴레이터의 셀렉터(21 또는 22)와 마찬가지의 회로이다.
따라서, 셀렉터(23)는, 시스템 동작시에, 제2 제어 신호(ｔｅｓｔ3＝0)에 따라서, 입력 버퍼 회로(13)로부터 입력된 위상 180°의 입력 신호를, 출력 c(차동 신호)로서, 믹서(43)에 출력한다. 셀렉터(23)는, 테스트시에, 제2 제어 신호(ｔｅｓｔ3＝1)에 따라서, 테스트용 셀렉터(33)로부터 입력된 테스트용 입력 신호를, 출력 c(차동 신호)로서, 믹서(43)에 출력한다.
셀렉터(24)는, 시스템 동작시에, 제2 제어 신호(ｔｅｓｔ4＝0)에 따라서, 입력 버퍼 회로(14)로부터 입력된 위상 270°의 입력 신호를, 출력 d(차동 신호)로서, 믹서(44)에 출력한다. 셀렉터(24)는, 테스트시에, 제2 제어 신호(ｔｅｓｔ4＝1)에 따라서, 테스트용 셀렉터(34)로부터 입력된 테스트용 입력 신호를, 출력 d(차동 신호)로서, 믹서(44)에 출력한다.
도 6의 위상 인터폴레이터의 믹서(41 및 42)는, 도 2의 위상 인터폴레이터의 믹서(41 및 42)와 마찬가지의 회로이다.
따라서, 믹서(41)는, 제3 제어 신호(웨이팅 신호 c0)에 따라서, 대응하는 셀렉터(21)의 출력 a에, 웨이팅 신호 c0에 따라서 웨이팅한 신호를 출력한다. 믹서(42)는, 제3 제어 신호(웨이팅 신호 c90)에 따라서, 대응하는 셀렉터(22)의 출력 b에, 웨이팅 신호 c90에 따라서 웨이팅한 신호를 출력한다.
도 6의 위상 인터폴레이터의 믹서(43 및 44)는, 도 2의 위상 인터폴레이터의 믹서(41 또는 42)와 마찬가지의 회로이다.
따라서, 믹서(43)는, 제3 제어 신호(웨이팅 신호 c180)에 따라서, 대응하는 셀렉터(23)의 출력 c에, 웨이팅 신호 c180에 따라서 웨이팅한 신호를 출력한다. 믹서(44)는, 제3 제어 신호(웨이팅 신호 c270)에 따라서, 대응하는 셀렉터(24)의 출력 d에, 웨이팅 신호 c270에 따라서 웨이팅한 신호를 출력한다.
4개의 믹서(41∼44)는, 각각의 출력 단자가 서로 전기적으로 접속된다. 이에 따라, 출력 신호 e는, 이들 믹서(41∼44)의 합성 전의 출력이 합성된 신호가 된다.
도 6의 위상 인터폴레이터의 시스템 동작시에 있어서는, 입력 버퍼 회로(11∼14)는, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝0에 의거하여 위상 0°, 90°, 180°, 270°의 기준 신호를 입력 신호로서 대응하는 셀렉터(21∼24)에 입력하고, 테스트용 셀렉터(31∼34)에는 신호를 출력하지 않는다. 선택 신호 ｓｅｌ1∼ｓｅｌ4는, 테스트용 셀렉터(31∼34)로의 입력이 존재하지 않으므로, 어느 값을 취해도 된다. 믹서(41∼44)는, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝0에 의거하여 셀렉터(21∼24)로부터의 신호를 출력한다. 웨이팅 신호 c0, c90, c180, c270은, 출력 버퍼 회로(7)의 출력 신호가 취하는 위상에 따라 정해지는 소정의 값이 된다. 이상에 의해, 믹서(41∼44)가, 대응하는 셀렉터(21∼24)의 출력 a∼d에 웨이팅한 신호를 출력한다. 이 결과, 출력 a∼d에 웨이팅한 신호를 합성한 출력 신호 e가 증폭되어, 출력 버퍼 회로(7)로부터 출력된다.
실제로는, 시스템 동작시에 있어서, 4개의 셀렉터(21∼24)는, 병렬로 출력 a∼d를 출력한다. 한편, 출력 버퍼 회로(7)의 출력 신호가 취해야 할 위상은, 이것으로부터 가까운 위상을 갖는 2개의 기준 신호를 이용하여 생성된다. 예를 들면, 전술한 바와 같이, 위상 45°의 신호는, 위상 0°의 기준 신호와 위상 90°의 기준 신호로부터 생성된다. 따라서, 믹서(41∼44)는, 위상 45°의 신호를 생성하기 위해서 필요한 웨이팅 신호 c0, c90, c180 및 c270을 부여받고, 출력 a 및 출력 b를 같은 웨이팅으로 합성한 신호를 위상 45°의 출력 신호 e로서 출력한다.
이 경우, 믹서(41) 및 믹서(42)로의 웨이팅 신호 c0 및 c90이 같아지고, 믹서(43) 및 믹서(44)로의 웨이팅 신호 c180 및 c270이 웨이팅 「0」이 된다. 이에 따라, 믹서(41)에 입력된 위상 0°의 신호(출력 a)와 믹서(42)에 입력된 위상 90°의 신호(출력 b)가 같은 비율로 합성되고, 믹서(43)에 입력된 위상 180°의 신호(출력 c)와 믹서(44)에 입력된 위상 270°의 신호(출력 d)는 출력 신호 e에 영향을 주지 않게 된다. 이 결과, 위상 45°의 출력 신호 e가 생성되어, 출력 버퍼 회로(7)로부터 출력된다.
한편, 도 6의 반도체 장치 즉 위상 인터폴레이터의 테스트시에 있어서는, 입력 버퍼 회로(11∼14)는, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝1에 의거하여 위상 0°, 90°, 180°, 270°의 테스트용 기준 신호인 신호를 테스트용 입력 신호로서 테스트용 셀렉터(31∼34)에 입력하고, 셀렉터(21∼24)에는 신호를 출력하지 않는다. 선택 신호 ｓｅｌ1∼ｓｅｌ4는, 이하와 같은 소정의 값이 된다. 믹서(41∼44)는, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝1에 의거하여 셀렉터(21∼24)를 통하여 입력된 테스트용 셀렉터(31∼34)로부터의 신호를 출력한다. 웨이팅 신호 c0, c90, c180, c270은, 이하와 같은 소정의 값이 된다. 이상에 의해, 믹서(41∼44)가, 대응하는 셀렉터(21∼24)의 출력 a∼d에 웨이팅한 신호를 출력한다. 이 결과, 출력 a∼d에 웨이팅한 신호를 합성한 출력 신호 e가 증폭되어, 출력 버퍼 회로(7)로부터 출력된다.
테스트시에 있어서, 예를 들면 입력 버퍼 회로(11)로부터의 위상 0°의 테스트용 입력 신호가 테스트용 셀렉터(31) 및 셀렉터(21)를 통하여 믹서(41)로부터 출력될 경우, 반대의 위상인 위상 180°의 테스트용 입력 신호가, 믹서(42∼44) 중 어느 하나로부터 출력될 필요가 있다. 환언하면, 이 경우, 입력 버퍼 회로(13)로부터의 위상 180°의 테스트용 입력 신호가, 테스트용 셀렉터(32∼34) 중 어느 하나 및 셀렉터(22∼24) 중 어느 하나를 통하여, 믹서(42∼44) 중 어느 하나로부터 출력된다.
이와 같이, 선택 신호 ｓｅｌ1∼ｓｅｌ4에 따라서, 4개의 테스트용 셀렉터(31∼34)로부터 선택된 2개의 테스트용 셀렉터가, 서로 반대의 위상인 테스트용 입력 신호를 출력한다. 이 때문에, 선택 신호 ｓｅｌ1∼ｓｅｌ4는, 2개의 테스트용 셀렉터가, 반대의 위상인 테스트용 입력 신호를 출력하도록 설정된다. 이 결과, 선택된 2개의 테스트용 셀렉터에 대응하는 2개의 셀렉터가, 당해 2개의 테스트용 셀렉터가 출력하는 테스트용 입력 신호를 출력한다.
이상과 같이, 테스트용 입력 신호를 출력하는 2개의 셀렉터 및 이들에 대응하는 2개의 믹서가, 테스트 대상이 된 셀렉터 및 믹서이다.
테스트시에는, 웨이팅 신호 c0, c90, c180, c270은, 테스트해야 할 2개의 믹서를 선택하는 값이 된다. 테스트해야 할 2개의 믹서에 대응하는 웨이팅 신호는 같아지고, 다른 테스트되지 않은 2개의 믹서에 대응하는 웨이팅 신호는 「0」이 된다. 따라서, 예를 들면 믹서(41) 및 믹서(42)에 대해서 테스트할 경우, 믹서(41)및 믹서(42)로의 웨이팅 신호 c0 및 c90이 같게(1:1로) 되어, 믹서(43) 및 믹서(44)로의 웨이팅 신호 c180 및 c270이 웨이팅 「0」이 된다.
이에 따라, 웨이팅 신호 c0, c90, c180, c270에 따라서, 상기 2개의 셀렉터에 대응하는 2개의 믹서가, 상기 2개의 셀렉터가 출력하는 테스트용 입력 신호를 출력한다. 환언하면, 웨이팅 신호 c0, c90, c180, c270은, 상기 2개의 믹서가, 상기 2개의 셀렉터가 출력하는 테스트용 입력 신호를 출력하도록 설정된다. 이에 따라, 4개의 믹서(41∼44)가, 대응하는 테스트용 셀렉터(31∼34)의 출력 a∼d에 웨이팅한 신호를 출력한다. 이 결과, 검출 회로가, 출력 a∼d에 웨이팅한 신호를 합성한 출력 신호 e의 절대값이 임계값보다도 클 경우에, 에러 신호를 출력한다.
구체적으로는, 테스트시에 있어서, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝1이 된다. 이에 따라, 입력 버퍼 회로(11∼14)는, 위상 0°, 90°, 180° 및 270°의 테스트용 기준 신호를 테스트용 셀렉터(31∼34)에 입력하고, 셀렉터(21∼24)에는 신호를 출력하지 않는다. 셀렉터(21∼24)는, 테스트 신호 ｔｅｓｔ1∼ｔｅｓｔ4＝1에 의거하여, 대응하는 테스트용 셀렉터(31∼34)로부터의 신호를 출력한다.
또한, 선택 신호 ｓｅｌ1∼ｓｅｌ4는, 소정의 값이 된다. 예를 들면, 선택 신호 ｓｅｌ1＝00이 되고, 선택 신호 ｓｅｌ2＝11이 된다. 이에 따라, 테스트용 셀렉터(31)가 0°의 위상의 신호를 출력하고, 테스트용 셀렉터(32)가 180°의 위상의 신호를 출력한다. 이에 따라, 테스트용 입력 신호로서, 반대의 위상의 신호가 이용된다. 이때, 이하와 같이, 테스트용 셀렉터(33 및 34)의 출력에 대응하는 웨이팅은 「0」이 되므로, 선택 신호 ｓｅｌ3 및 ｓｅｌ4는 어느 값이어도 된다.
또한, 웨이팅 신호 c0 및 c90은, 셀렉터(21) 및 셀렉터(22)의 출력 a 및 출력 b의 웨이팅을 같게 하고, 셀렉터(23) 및 셀렉터(24)의 출력 c 및 출력 d의 웨이팅을 「0」이 되도록 설정된다.
이상에 의해, 셀렉터(21 및 22)에 대응하는 믹서(41 및 42)가, 직접적인 테스트 대상으로서 선택된다. 한편, 실제로는, 셀렉터(21 및 22), 이들에 대응하는 테스트용 셀렉터(31 및 32)와 입력 버퍼 회로(11 및 12)에 관해서도, 직접적으로 테스트가 실행되게 된다. 또한, 믹서(41∼44)는 2개의 차동 회로로서 일체로 형성되므로, 믹서(42 및 44)에 대해서도, 간접적으로 테스트가 실행되게 된다.
다음에, 선택 신호 ｓｅｌ1 및 ｓｅｌ2를 전환한다. 이에 따라, 예를 들면 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝01에 의거하여 위상 90°의 테스트용 입력 신호를 출력하고, 테스트용 셀렉터(32)가 선택 신호 ｓｅｌ2＝10에 의거하여 위상 270°의 테스트용 입력 신호를 출력하도록 한다. 이 상태에서 테스트를 행하고, 종료 후에, 선택 신호 ｓｅｌ1 및 ｓｅｌ2를 전환한다. 이에 따라, 예를 들면 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝11에 의거하여 위상 180°의 테스트용 입력 신호를 출력하고, 테스트용 셀렉터(32)는, 선택 신호 ｓｅｌ2＝00에 의거하여 위상 0°의 테스트용 입력 신호를 출력하도록 한다. 이 상태에서 테스트를 행하고, 또한 선택 신호 ｓｅｌ1 및 ｓｅｌ2를 전환한다. 이에 따라, 예를 들면 테스트용 셀렉터(31)가 선택 신호 ｓｅｌ1＝10에 의거하여 위상 270°의 테스트용 입력 신호를 출력할 경우, 테스트용 셀렉터(32)는, 선택 신호 ｓｅｌ2＝01에 의거하여 위상 90°의 테스트용 입력 신호를 출력한다.
이상의 테스트를, 믹서(41 및 42)의 조합을 제외하고, 믹서(41∼44)로부터 2개의 셀렉터를 선택해서 반복한다. 이에 따라, 모든 믹서(41∼44)에 대해서 테스트할 수 있다. 이상의 테스트 대상의 믹서의 선택과, 테스트에 이용하는 신호의 위상의 선택은, 제어 회로(20)에 의해 제어된다. 한편, 이상의 테스트의 일부만을 실행하도록 해도 된다.
5 : 커패시터
6 : 증폭 회로
7 : 출력 버퍼 회로
8 : 미소 진폭 검출 회로
9 : 결과 수납 회로
10 : 웨이팅 신호 생성 회로
11, 12, 13, 14 : 입력 버퍼 회로
20 : 제어 회로
21, 22, 23, 24 : 셀렉터
31, 32, 33, 34 : 테스트용 셀렉터
41, 42, 43, 44 : 믹서

Claims (8)

  1. 복수의 셀렉터에 대응해서 설치되고, 각각에 다른 위상의 복수의 테스트용 입력 신호가 입력되며, 각각이 제1 제어 신호에 따라서 상기 복수의 테스트용 입력 신호 중 어느 하나를 출력하는 복수의 테스트용 셀렉터와,
    각각에 다른 위상의 미리 정해진 입력 신호와 대응하는 테스트용 셀렉터가 출력하는 테스트용 입력 신호가 입력되고, 각각이 제2 제어 신호에 따라서 상기 입력 신호와 상기 대응하는 테스트용 셀렉터가 출력하는 테스트용 입력 신호 중 어느 하나를 출력하는 복수의 셀렉터와,
    상기 복수의 셀렉터에 대응해서 설치되고, 각각에 대응하는 셀렉터의 출력이 입력되며, 제3 제어 신호에 따라서 상기 대응하는 셀렉터의 출력에 웨이팅(weighting)한 신호를 합성한 출력 신호를 출력하는 복수의 믹서와,
    상기 복수의 믹서가 출력하는 상기 출력 신호를 출력하는 출력 회로와,
    상기 복수의 믹서가 출력하는 상기 출력 신호의 진폭의 변동을 검출하는 검출 회로
    를 구비하는 것을 특징으로 하는 위상 인터폴레이터.
  2. 제1항에 있어서,
    상기 제1 제어 신호에 따라서, 상기 복수의 테스트용 셀렉터로부터 선택된 2개의 테스트용 셀렉터가, 서로 반대의 위상인 테스트용 입력 신호를 출력하고,
    상기 제2 제어 신호에 따라서, 상기 2개의 테스트용 셀렉터에 대응하는 2개의 셀렉터가, 상기 대응하는 2개의 테스트용 셀렉터가 출력하는 테스트용 입력 신호를 출력하며,
    상기 제3 제어 신호에 따라서, 상기 2개의 셀렉터에 대응하는 2개의 믹서가, 상기 대응하는 2개의 셀렉터가 출력하는 테스트용 입력 신호에 웨이팅한 신호를 합성한 출력 신호를 출력하고,
    상기 검출 회로가, 상기 2개의 믹서가 출력하는 상기 출력 신호가 미리 설정된 임계값보다도 클 경우에, 에러 신호를 출력하는 것을 특징으로 하는 위상 인터폴레이터.
  3. 제1항에 있어서,
    상기 제2 제어 신호에 따라서, 상기 복수의 셀렉터가, 상기 미리 정해진 입력 신호를 출력하고,
    상기 제3 제어 신호에 따라서, 상기 복수의 믹서가, 상기 대응하는 복수의 셀렉터가 출력하는 입력 신호에 웨이팅한 신호를 합성한 출력 신호를 출력하며,
    상기 출력 회로가, 상기 복수의 믹서가 출력하는 상기 출력 신호를 출력하는 것을 특징으로 하는 위상 인터폴레이터.
  4. 제1항에 있어서,
    당해 위상 인터폴레이터가,
    테스트시에 상기 복수의 테스트용 입력 신호 중 어느 하나를 선택하는 제1 제어 신호를 생성하고, 시스템 동작시에 상기 미리 정해진 입력 신호를 선택해서 상기 테스트시에 상기 대응하는 테스트용 셀렉터가 출력하는 테스트용 입력 신호를 선택하는 제2 제어 신호를 생성하는 제어 회로와,
    상기 시스템 동작시에 상기 출력 회로로부터 출력되는 출력 신호의 위상을 결정하는 제3 제어 신호를 생성하는 신호 생성 회로
    를 더 구비하는 것을 특징으로 하는 위상 인터폴레이터.
  5. 제1항에 있어서,
    상기 복수의 테스트용 입력 신호는, 서로 다른 위상의 파형을 갖는 신호인 것을 특징으로 하는 위상 인터폴레이터.
  6. 제1항에 있어서,
    당해 위상 인터폴레이터가,
    각각이, 상기 테스트용 입력 신호를 상기 복수의 테스트용 셀렉터의 각각에 공급하고, 상기 미리 정해진 입력 신호를 상기 복수의 셀렉터 중의 당해 위상에 대응하는 셀렉터에 공급하는 복수의 입력 회로
    를 더 구비하는 것을 특징으로 하는 위상 인터폴레이터.
  7. 복수의 셀렉터에 대응해서 설치되고, 각각에 다른 위상의 복수의 테스트용 입력 신호가 입력되며, 각각이 제1 제어 신호에 따라서 상기 복수의 테스트용 입력 신호 중 어느 하나를 출력하는 복수의 테스트용 셀렉터와,
    각각에 다른 위상의 미리 정해진 입력 신호와 대응하는 테스트용 셀렉터가 출력하는 테스트용 입력 신호가 입력되고, 각각이 제2 제어 신호에 따라서 상기 입력 신호와 상기 대응하는 테스트용 셀렉터가 출력하는 테스트용 입력 신호 중 어느 하나를 출력하는 복수의 셀렉터와,
    상기 복수의 셀렉터에 대응해서 설치되고, 각각에 대응하는 셀렉터의 출력이 입력되며, 제3 제어 신호에 따라서 상기 대응하는 셀렉터의 출력에 웨이팅한 신호를 합성한 출력 신호를 출력하는 복수의 믹서와,
    상기 복수의 믹서가 출력하는 상기 출력 신호를 출력하는 출력 회로와,
    상기 출력 회로에 접속된 처리 회로
    를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 복수의 믹서를 갖는 반도체 장치의 시험 방법에 있어서,
    복수의 셀렉터에 대응해서 설치되고, 각각에 다른 위상의 복수의 테스트용 입력 신호가 입력된 복수의 테스트용 셀렉터로부터 선택된 2개의 테스트용 셀렉터가, 제1 제어 신호에 따라서, 서로 반대의 위상인 테스트용 입력 신호를 출력하고,
    상기 복수의 셀렉터 중의 상기 2개의 테스트용 셀렉터에 대응하는 2개의 셀렉터가, 제2 제어 신호에 따라서, 상기 대응하는 2개의 테스트용 셀렉터가 출력하는 테스트용 입력 신호를 출력하며,
    상기 복수의 셀렉터에 대응해서 설치된 상기 복수의 믹서 중의 상기 2개의 셀렉터에 대응하는 2개의 믹서가, 제3 제어 신호에 따라서, 상기 대응하는 2개의 셀렉터가 출력하는 테스트용 입력 신호에 웨이팅한 신호를 합성한 출력 신호를 출력하고,
    검출 회로가, 상기 2개의 믹서가 출력하는 상기 출력 신호가 미리 설정된 임계값보다도 클 경우에, 에러 신호를 출력하는
    것을 특징으로 하는 반도체 장치의 시험 방법.
KR1020127003924A 2009-08-06 2009-08-06 위상 인터폴레이터, 반도체 장치 및 그 시험 방법 KR101301173B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/003783 WO2011016090A1 (ja) 2009-08-06 2009-08-06 位相インタポレータ、半導体装置及びその試験方法

Publications (2)

Publication Number Publication Date
KR20120048629A KR20120048629A (ko) 2012-05-15
KR101301173B1 true KR101301173B1 (ko) 2013-08-28

Family

ID=43544014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127003924A KR101301173B1 (ko) 2009-08-06 2009-08-06 위상 인터폴레이터, 반도체 장치 및 그 시험 방법

Country Status (5)

Country Link
US (1) US8793297B2 (ko)
EP (1) EP2463673A4 (ko)
JP (1) JP5263397B2 (ko)
KR (1) KR101301173B1 (ko)
WO (1) WO2011016090A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103345788A (zh) * 2013-06-24 2013-10-09 昆山思达软件集成有限公司 智能停车场管理系统
US10084438B2 (en) * 2016-03-16 2018-09-25 Mediatek Inc. Clock generator using passive mixer and associated clock generating method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060294442A1 (en) 2005-06-28 2006-12-28 Ofir Kanter BIST to provide phase interpolator data and associated methods of operation
JP2007108055A (ja) 2005-10-14 2007-04-26 Nec Electronics Corp 半導体装置及びそのテスト方法
US20070252735A1 (en) 2006-04-28 2007-11-01 Xudong Shi Phase linearity test circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3445593A (en) * 1966-05-02 1969-05-20 Gen Dynamics Corp Receiver for information represented by differential phase shift between different frequency tones
JPH08271589A (ja) 1995-03-31 1996-10-18 Toshiba Corp 半導体集積回路及びその試験評価方法
US5912925A (en) * 1995-05-18 1999-06-15 Aura Communications, Inc. Diversity circuit for magnetic communication system
JP2000227460A (ja) 1999-02-05 2000-08-15 Mitsubishi Electric Corp 入力確認回路、入力確認方法およびバーンイン基板
JP4088794B2 (ja) * 2004-04-06 2008-05-21 ソニー株式会社 テスト信号発生回路および受信機回路
US7555091B1 (en) * 2004-10-26 2009-06-30 National Semiconductor Corporation System and method for providing a clock and data recovery circuit with a self test capability
JP4468298B2 (ja) * 2005-12-28 2010-05-26 富士通株式会社 適応的遅延調整を有する位相補間器
US7362634B2 (en) * 2006-05-25 2008-04-22 Micron Technology, Inc. Built-in system and method for testing integrated circuit timing parameters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060294442A1 (en) 2005-06-28 2006-12-28 Ofir Kanter BIST to provide phase interpolator data and associated methods of operation
JP2007108055A (ja) 2005-10-14 2007-04-26 Nec Electronics Corp 半導体装置及びそのテスト方法
US20070252735A1 (en) 2006-04-28 2007-11-01 Xudong Shi Phase linearity test circuit

Also Published As

Publication number Publication date
US20120119807A1 (en) 2012-05-17
EP2463673A4 (en) 2013-08-21
US8793297B2 (en) 2014-07-29
JP5263397B2 (ja) 2013-08-14
JPWO2011016090A1 (ja) 2013-01-10
EP2463673A1 (en) 2012-06-13
KR20120048629A (ko) 2012-05-15
WO2011016090A1 (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
US7940072B2 (en) Timing generator and semiconductor test apparatus
KR100190215B1 (ko) 반도체 집적 회로
JP3645791B2 (ja) 同期型半導体記憶装置
JPWO2006134837A1 (ja) 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス
KR20080003024A (ko) 클럭 트리 회로 및 그를 이용한 듀티 보정 테스트 방법과그를 포함하는 반도체 메모리 장치
JP4749754B2 (ja) 試験装置及び試験方法
KR101301173B1 (ko) 위상 인터폴레이터, 반도체 장치 및 그 시험 방법
US20100019795A1 (en) Variable delay circuit, timing generator and semiconductor testing apparatus
US5617044A (en) Comparator circuit
US7499341B2 (en) Output circuit, semiconductor memory device having the same, and method of expanding a valid output data window
KR100632615B1 (ko) 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로
US20080119151A1 (en) Configuration setting device of integrated circuit and the configuration setting method thereof
US9404964B2 (en) Semiconductor integrated circuit
JP2006269477A (ja) 半導体集積回路
KR20100050933A (ko) 반도체 메모리장치의 바운더리 스캔 회로
JP2008008664A (ja) 集積回路
KR20070019480A (ko) 반도체 메모리 장치 및 이의 테스트 시스템
JP2005064701A (ja) クロック入出力装置
US20240097661A1 (en) Bi-directional scan flip-flop circuit and method
US7463063B2 (en) Semiconductor device
JP4233579B2 (ja) クロック入出力装置
JP2006258440A (ja) アナログ差動回路試験装置
JP2015135284A (ja) 電源電圧ノイズ計測回路及び半導体装置
JP5407630B2 (ja) Ｄ／ａコンバータおよびその動作テスト方法
JP2005180935A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee