JP2012083299A - 物理量検出方法および物理量検出装置 - Google Patents
物理量検出方法および物理量検出装置 Download PDFInfo
- Publication number
- JP2012083299A JP2012083299A JP2010231445A JP2010231445A JP2012083299A JP 2012083299 A JP2012083299 A JP 2012083299A JP 2010231445 A JP2010231445 A JP 2010231445A JP 2010231445 A JP2010231445 A JP 2010231445A JP 2012083299 A JP2012083299 A JP 2012083299A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- operational amplifier
- circuit
- amplified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】物理量の検出精度が低下することを抑制することができる物理量検出方法および物理量検出装置を提供する。
【解決手段】第1スイッチ群SW1〜SW3を制御して第3ノードN3を第1ノードN1に接続すると共に第2スイッチ群SW4〜SW6を制御して第4ノードN4を第2ノードN2に接続した状態で、センシング部10に基準電圧より所定電圧高いまたは低い第1電圧を印加し、センシング部10から出力された電気的信号を増幅回路30で増幅して第1増幅信号を出力する。その後、センシング部10に第1電圧を印加したときの第1、第2スイッチ群SW1〜SW6をそのまま維持し、センシング部10に基準電圧を基準として反対の極性となる第2電圧を印加し、センシング部10から出力された電気的信号を増幅回路30で増幅して第2増幅信号を出力する。そして、演算回路30にて、第1、第2増幅信号を減算する演算工程を行う。
【選択図】図1
【解決手段】第1スイッチ群SW1〜SW3を制御して第3ノードN3を第1ノードN1に接続すると共に第2スイッチ群SW4〜SW6を制御して第4ノードN4を第2ノードN2に接続した状態で、センシング部10に基準電圧より所定電圧高いまたは低い第1電圧を印加し、センシング部10から出力された電気的信号を増幅回路30で増幅して第1増幅信号を出力する。その後、センシング部10に第1電圧を印加したときの第1、第2スイッチ群SW1〜SW6をそのまま維持し、センシング部10に基準電圧を基準として反対の極性となる第2電圧を印加し、センシング部10から出力された電気的信号を増幅回路30で増幅して第2増幅信号を出力する。そして、演算回路30にて、第1、第2増幅信号を減算する演算工程を行う。
【選択図】図1
Description
本発明は、インスツルメンテーションアンプを有する増幅回路を用いて物理量の検出を行う物理量検出方法および物理量検出装置に関するものである。
従来より、センシング部に所定の電圧を印加して物理量に応じた電気的信号を出力し、当該電気的信号を増幅回路で増幅して増幅された信号から物理量を検出する物理量検出方法が知られている。そして、増幅回路としては、例えば、3個の演算増幅器と、7個の抵抗とを有するインスツルメンテーションアンプを用いて構成されたものが知られている。
しかしながら、一般的なインスツルメンテーションアンプでは、入力側の二つの演算増幅器のオフセット電圧に差がある場合、二つの演算増幅器のオフセット電圧差も増幅して出力してしまうため、増幅回路から出力される信号にオフセット電圧差が含まれてしまうという問題がある。
この問題を解決するため、例えば、特許文献1には、入力側の二つの演算増幅器にそれぞれキャパシタを備えることにより、増幅回路から出力される信号にオフセット電圧差が含まれることを抑制することが開示されている。図2は、増幅回路の回路構成を示す図である。
図2に示されるように、この増幅回路は、信号INNが非反転入力端子に与えられる第1演算増幅器OP1を有しており、この第1演算増幅器OP1の出力端子が第1抵抗R1を介して第1ノードN1に接続されている。そして、第1演算増幅器OP1の反転入力端子には、第1キャパシタC1の一端が接続されている。また、この第1キャパシタC1の他端は、第3ノードN3およびスイッチSW1を介して第1演算増幅器OP1の非反転入力端子に接続されていると共に、スイッチSW2を介して第1ノードN1に接続されている。そして、第1演算増幅器OP1の反転入力端子は、スイッチSW3を介して第1ノードN1に接続されている。これらのスイッチSW1〜SW3は、制御信号Sa〜Scに従ってオン・オフされるようになっている。
また、増幅回路は、信号INPが非反転入力端子に与えられる第2演算増幅器OP2を有しており、この第2演算増幅器OP2の出力端子が、第3抵抗R3を介して第2ノードN2に接続されている。そして、第2演算増幅器OP2の反転入力端子には、第2キャパシタC2の一端が接続されている。また、この第2キャパシタC2の他端は、第4ノードN4およびスイッチSW4を介して第2演算増幅器OP2の非反転入力端子に接続されていると共に、スイッチSW5を介して第2ノードN2に接続されている。そして、第2演算増幅器OP2の反転入力端子は、スイッチSW6を介して第2ノードN2に接続されている。これらのスイッチSW4〜SW6は、スイッチSW1〜SW3と同様に、制御信号Sa〜Scに従ってオン・オフされるようになっている。
また、第1演算増幅器OP1の出力端子は、第1、第2ノードN1、N2を順に介して第2演算増幅器OP2と接続されており、第1ノードN1と第2ノードN2との間には第2抵抗R2が備えられている。
さらに、第1演算増幅器OP1の出力端子は第4抵抗R4を介して第3演算増幅器OP3の反転入力端子に接続されており、この反転入力端子は第5抵抗R5を介してこの第3演算増幅器OP3の出力端子に接続されている。また、第2演算増幅器OP2の出力端子は第6抵抗R6を介して第3演算増幅器OP3の非反転入力端子に接続され、この非反転入力端子が第7抵抗R7を介して電源電圧VDDの1/2の基準電位に接続されている。そして、第3演算増幅器OP3の出力端子から増幅信号Vが出力されるようになっている。このような増幅回路では、一般的に抵抗値がR1=R3、R4=R6、R5=R7とされている。
上記増幅回路では、第1演算増幅器OP1に第1キャパシタC1が備えられていると共に第2演算増幅器OP2に第2キャパシタC2が備えられている。このため、第1、第2キャパシタC1、C2に第1、第2演算増幅器OP1、OP2のオフセット電圧をそれぞれ充電した状態で、センシング部から出力された電気的信号を増幅することにより、増幅回路から出力される信号にオフセット電圧差が含まれることを抑制することができる。具体的な物理量検出方法について以下に説明する。
まず、センシング部に所定の電圧を印加する前に、制御信号Sa〜ScによってスイッチSW1〜SW6を制御し、スイッチSW1、SW3、SW4、SW6をオンにすると共にSW2、SW5をオフにする。すなわち、第1キャパシタC1を第1演算増幅器OP1の非反転入力端子と反転入力端子に接続し、第1キャパシタC1に第1演算増幅器OP1のオフセット電圧ΔVoff1を充電する。同様に、第2キャパシタC2を第2演算増幅器OP2の非反転入力端子と反転入力端子に接続し、第2キャパシタC2に第2演算増幅器OP2のオフセット電圧ΔVoff2を充電する。
その後、制御信号Sa〜ScによってスイッチSW1〜SW6を制御し、スイッチSW2、SW5をオンにすると共にスイッチSW1、SW3、SW4、SW6をオフとする。この状態で、センシング部に所定の電圧を印加して物理量に応じた電気的信号を増幅回路に入力する。
このとき、第1演算増幅器OP1の反転入力端子には第1ノードN1の電位から第1キャパシタC1に充電されたオフセット電圧ΔVoff1を差しい引いた電位が印加される。そして、第2演算増幅器OP2の反転入力端子には第2ノードN2の電位から第2キャパシタC2に充電されたオフセット電圧ΔVoff2を差しい引いた電位が印加される。このため、増幅回路から出力される増幅信号Vに、第1、第2演算増幅器OP1、OP2のオフセット電圧差が含まれることを抑制することができる。
すなわち、このような増幅回路から出力される増幅信号Vは、信号INP、INNの電位差(電圧)をVI=(INP−INN)とすると、次式のようになる。
(数1)
V=(1+2R1/R2)×(R5/R4)×VI
V=(1+2R1/R2)×(R5/R4)×VI
しかしながら、このような増幅回路を用いた物理量の検出方法では、スイッチSW1〜SW6を制御して、第1、第2キャパシタC1、C2と第1、第2演算増幅器OP1、OP2や各ノードN1〜N4との接続を制御しているため、スイッチSW1〜SW6のオン・オフを切り替える際にスイッチングノイズが発生することになる。このため、増幅回路から出力される増幅信号Vには、実際には、スイッチングノイズが含まれることになり、物理量の検出精度が低下してしまうという問題がある。増幅回路から出力される増幅信号Vは、スイッチングノイズをVaとすると次式に示すようになる。
(数2)
V=(1+2R1/R2)×(R5/R4)×(VI+Va)
本発明は上記点に鑑みて、インスツルメンテーションアンプを有する増幅回路を用いた物理量検出方法および物理量検出装置であって、物理量の検出精度が低下することを抑制することができる物理量検出方法および物理量検出装置を提供することを目的とする。
V=(1+2R1/R2)×(R5/R4)×(VI+Va)
本発明は上記点に鑑みて、インスツルメンテーションアンプを有する増幅回路を用いた物理量検出方法および物理量検出装置であって、物理量の検出精度が低下することを抑制することができる物理量検出方法および物理量検出装置を提供することを目的とする。
上記課題を解決するため、本発明者らは鋭意検討を行った。そして、上記図2に示す増幅回路を用いた物理量検出方法として、まず、以下の検出方法により物理量の検出精度が低下することを抑制できると考えた。
すなわち、まず、上記のように、センシング部に所定の電圧を印加する前に、制御信号Sa〜Scを制御してスイッチSW1、SW3、SW4、SW6をオンにすると共にSW2、SW5をオフにし、第1演算増幅器OP1、OP2のオフセット電圧をそれぞれ第1、第2キャパシタC1、C2に充電する。
その後、制御信号Sa〜Scを制御してスイッチSW2、SW5をオンにすると共にスイッチSW1、SW3、SW4、SW6をオフにする。そして、この状態で、センシング部に基準電圧より所定電圧高い第1電圧を印加して物理量に応じた電気的信号を出力し、増幅回路にてセンシング部から入力された電気的信号を増幅して演算回路に第1増幅信号を出力する。
続いて、制御信号Sa〜Scを制御してスイッチSW2、SW3、SW5、SW6をオンにすると共にスイッチSW1、SW4をオフにする。すなわち、第1キャパシタC1の両端を第1ノードN1に接続すると共に第2キャパシタC2の両端を第2ノードN2に接続して第1、第2キャパシタC1、C2を放電する。
その後、再び、制御信号Sa〜Scを制御してスイッチSW1、SW3、SW4、SW6をオンにすると共にSW2、SW5をオフにし、第1、第2演算増幅器OP1、OP2のオフセット電圧をそれぞれ第1、第2キャパシタC1、C2に充電する。そして、制御信号Sa〜Scを制御してスイッチSW2、SW5をオンにすると共にスイッチSW1、SW3、SW4、SW6をオフにする。この状態で、センシング部に基準電圧より所定電圧低い第2電圧を印加して物理量に応じた電気的信号を出力し、増幅回路にてセンシング部から入力された電気的信号を増幅して演算回路に第2増幅信号を出力する。
そして、演算回路において、センシング部に第1電圧を印加したときに増幅回路から出力された第1増幅信号と、センシング部に第2電圧を印加したときに増幅回路から出力された第2増幅信号とを減算し、演算した信号を出力する。
すなわち、本発明者らは、センシング部に第1電圧を印加したときの第1増幅信号と、センシング部に第2電圧を印加したときの第2増幅信号とに同じスイッチングノイズが含まれることになり、第1、第2増幅信号を減算することによりスイッチングノイズをキャンセルすることができると考えた。
しかしながら、上記検出方法では、センシング部に第2電圧を印加する前に、第1、第2キャパシタC1、C2を一旦放電した後に充電し直しており、スイッチSW1〜SW6のオン・オフの切り替えを行っている。このため、センシング部に第1電圧を印加したときの第1増幅信号と、センシング部に第2電圧を印加したときの第2増幅信号とには、実際には異なるスイッチングノイズが含まれ、十分にスイッチングノイズをキャンセルすることができなかった。
このため、本発明者らは、センシング部に第1電圧を印加した後、スイッチSW1〜SW6のオン・オフをそのまま維持してセンシング部に第2電圧を印加することを考えた。すなわち、この検出方法では、センシング部に第1電圧を印加した後から第2電圧を印加する前に、スイッチSW1〜SW6のオン・オフを切り替えないため、センシング部に第1電圧を印加したときに増幅回路から出力される第1増幅信号と、センシング部に第2電圧を印加したときに増幅回路から出力される第2増幅信号とに同じスイッチングノイズが含まれることになる。このため、演算回路で、第1、第2増幅信号を減算することにより、スイッチングノイズをキャンセルすることができ、物理量の検出精度が低下することを抑制することができる。
したがって、請求項1に記載の発明では、以下の工程を行うことを特徴としている。すなわち、まず、センシング部(10)に所定電圧を印加する前に、第1スイッチ群(SW1〜SW3)を制御し、第1演算増幅器(OP1)の非反転入力端子を第3ノード(N3)に接続すると共に反転入力端子を第1ノード(N1)に接続して第1キャパシタ(C1)に第1演算増幅器(OP1)のオフセット電圧を充電すると共に、第2スイッチ群(SW4〜SW6)を制御し、第2演算増幅器(OP2)の非反転入力端子を第4ノード(N4)に接続すると共に反転入力端子を第2ノード(N2)に接続して第2キャパシタ(C2)に第2演算増幅器(OP2)のオフセット電圧を充電する充電工程を行う。その後、第1スイッチ群(SW1〜SW3)を制御して第3ノード(N3)を第1ノード(N1)に接続すると共に第2スイッチ群(SW4〜SW6)を制御して第4ノード(N4)を第2ノード(N2)に接続した状態で、センシング部(10)に基準電圧より所定電圧高いまたは低い第1電圧を印加し、センシング部(10)から出力された電気的信号を増幅回路(30)で増幅して演算回路(50)に第1増幅信号を出力する第1検出工程を行う。続いて、第1検出工程の後に、センシング部(10)に第1電圧を印加したときの第1、第2スイッチ群(SW1〜SW6)の状態をそのまま維持して、センシング部(10)に基準電圧を基準として第1電圧と反対の極性となる第2電圧を印加し、センシング部(10)から出力された電気的信号を増幅回路(30)で増幅して演算回路(50)に第2増幅信号を出力する第2検出工程を行う。次に、演算回路(50)にて、第1、第2増幅信号を減算する演算工程を行う。
このような物理量検出方法では、センシング部(10)に第1電圧を印加したときの第1、第2スイッチ群(SW1〜SW6)の状態をそのまま維持して、センシング部(10)に第2電圧を印加している。このため、センシング部(10)に第1電圧が印加されたときに増幅回路(30)から出力される第1増幅信号、およびセンシング部(10)に第2電圧が印加されたときに増幅回路(30)から出力される第2増幅信号には、同じスイッチングノイズが含まれることになる。そして、演算回路(50)で、第1増幅信号と第2増幅信号とを減算している。したがって、演算回路(50)から出力される信号にスイッチングノイズが含まれることを抑制することができ、物理量の検出精度が低下することを抑制することができる。
例えば、請求項2に記載の発明のように、センシング部(10)として、第1〜第4端子(11〜14)を有し、第1端子(11)と第3端子(13)とを結ぶ線分と第2端子(12)と第4端子(14)とを結ぶ線分とが直交すると共に長さが互いに等しくされたホール素子を用いることができる。そして、第1検出工程として、第1、第3端子(11、13)間に第1電圧を印加して第2、第4端子(12、14)間の電圧を増幅回路(30)で増幅して演算回路(50)に第1増幅信号を出力し、第2検出工程として、第1、第3端子(11、13)間に第2電圧を印加して第2、第4端子(12、14)間の電圧を増幅回路(30)で増幅して演算回路(50)に第2増幅信号を出力することができる。その後、第2、第4端子(12、14)間に第1電圧を印加して第1、第3端子(11、13)間の電圧を増幅回路(30)で増幅して演算回路(50)に第3増幅信号を出力する第3検出工程と、第2、第4端子(12、14)間に第2電圧を印加して第1、第3端子(11、13)間の電圧を増幅回路(30)で増幅して演算回路(50)に第4増幅信号を出力する第4検出工程と、を行い、演算工程では、第1、第2増幅信号を減算すると共に、第3、第4増幅信号を減算し、第1、第2増幅信号の減算結果と第3、第4増幅信号の減算結果とを加算することができる。
この検出方法では、上記ホール素子を用いているため、第1、第3端子間(11、13)に第1電圧を印加したときの第1増幅信号に、ホール素子が外部から印加される応力等に起因するホール素子オフセット成分が含まれる場合、第2、第4端子(12、14)間に第1電圧を印加したときの第3増幅信号に反対の極性のホール素子オフセット成分が含まれる。同様に、第1、第3端子(11、13)間に第2電圧を印加したときの第2増幅信号にホール素子オフセット成分が含まれる場合、第2、第4端子(12、14)間に第2電圧を印加したときの第4増幅信号に反対の極性のホール素子オフセット成分が含まれる。したがって、演算回路(50)で上記演算工程を行うことにより、演算回路(50)から出力される信号にホール素子オフセット成分が含まれることを抑制することができる。
この場合、請求項3に記載の発明のように、第1、第2増幅信号を演算回路(50)に出力した後、第3、第4増幅信号を演算回路(50)に出力する前に、第1スイッチ群(SW1〜SW3)を制御し、第1キャパシタ(C1)の両端を第1ノード(N1)に接続して第1キャパシタ(C1)を放電すると共に、第2スイッチ群(SW3〜SW6)を制御し、第2キャパシタ(C2)の両端を第2ノード(N2)に接続して第2キャパシタ(C2)を放電する放電工程と、再び第1、第2スイッチ群(SW1〜SW6)を制御して第1キャパシタ(C1)に第1演算増幅器(OP1)のオフセット電圧を充電すると共に、第2キャパシタ(C2)に第2演算増幅器(OP2)のオフセット電圧を充電する充電工程と、を行うことができる。
この検出方法では、第3、第4増幅信号を演算回路(50)に出力する前に、第1、第2キャパシタ(C1、C2)を一旦放電して充電し直しているため、第1、第2キャパシタ(C1、C2)を充電したまま第3、第4検出工程を行う場合と比較して、増幅回路(30)の温度環境が変化しても物理量の検出精度が低下することを抑制することができる。
また、請求項4に記載の発明のように、第4検出工程の後に、第3、第1端子(13、11)間に第1電圧を印加して第4、第2端子(14、12)間の電圧を増幅回路(30)で増幅して演算回路(50)に第5増幅信号を出力する第5検出工程と、第3、第1端子(13、11)間に第2電圧を印加して第4、第2端子(14、12)間の電圧を増幅回路(30)で増幅して演算回路(50)に第6増幅信号を出力する第6検出工程と、第4、第2端子(14、12)間に第1電圧を印加して第3、第1端子(13、11)間の電圧を増幅回路(30)で増幅して演算回路(50)に第7増幅信号を出力する第7検出工程と、第4、第2端子(14、12)間に第2電圧を印加して第3、第1端子(13、11)間の電圧を増幅回路(30)で増幅して演算回路(50)に第8増幅信号を出力する第8検出工程と、を行い、演算工程では、第1、第2増幅信号を減算し、第3、第4増幅信号を減算し、第6、第7増幅信号を減算し、第7、第8増幅信号を減算し、第1、第2増幅信号の減算結果、第3、第4増幅信号の減算結果、第5、第6増幅信号の減算結果、第7、第8増幅信号の減算結果を加算することができる。
この検出方法では、ホール素子オフセット成分と異なるその他のオフセット成分が増幅信号に含まれる場合であっても、演算回路(50)から出力される信号にホール素子オフセット成分およびその他のオフセット成分が含まれることを抑制することができる。
この場合、請求項5に記載の発明のように、第3、第4増幅信号を演算回路(50)に出力して第5、第6増幅信号を演算回路(50)に出力する前、および第5、第6増幅信号を演算回路(50)に出力して第7、第8増幅信号を演算回路(50)に出力する前に、放電工程および充電工程を行うことができる。この検出方法では、請求項4に記載の発明と同様に、第1、第2キャパシタ(C1、C2)を充電したまま第5〜第8検出工程を行う場合と比較して、増幅回路(30)の温度環境が変化しても物理量の検出精度が低下することを抑制することができる。
また、請求項6に記載の発明のように、増幅回路(30)から出力された増幅信号をAD変換回路(40)にてデジタル信号に変換した後に演算回路(50)に入力することができる。この検出方法では、増幅回路(30)から出力された第1、第2増幅信号をアナログ信号のまま処理する場合と比較して、応答性を早くすることができる。
以上では、本発明を物理量検出方法の発明として把握した場合について説明したが、本発明を物理量検出装置の発明として把握することも可能である。
請求項7に記載の発明では、基準電圧より所定電圧高いまたは低い第1電圧が印加されて物理量に応じた電気的信号を出力すると共に、基準電圧を基準として第1電圧と反対の極性となる第2電圧が印加されて物理量に応じた電気的信号を出力するセンシング部(10)と、センシング部(10)から出力された信号を増幅する増幅回路(30)と、増幅回路(30)から出力された信号を演算する演算回路(50)と、を有し、以下のことを特徴としている。
すなわち、増幅回路(30)は、センシング部(10)で物理量の検出を行う前に、第1スイッチ群(SW1〜SW3)が制御されて、第1演算増幅器(OP1)の非反転入力端子が第3ノード(N3)に接続されると共に反転入力端子が第1ノード(N1)に接続されて第1キャパシタ(C1)に第1演算増幅器(OP1)のオフセット電圧が充電され、第2スイッチ群(SW4〜SW6)が制御されて、第2演算増幅器(OP2)の非反転入力端子が第4ノード(N4)に接続されると共に反転入力端子が第2ノード(N2)に接続されて第2キャパシタ(C2)に第2演算増幅器(OP2)のオフセット電圧が充電され、センシング部(10)に第1電圧が印加されるときには、第1スイッチ群(SW1〜SW3)が制御されて第3ノード(N3)が第1ノード(N1)に接続されると共に第2スイッチ群(SW4〜SW6)が制御されて第4ノード(N4)が第2ノード(N2)に接続され、センシング部(10)に第2電圧が印加されるときには、センシング部(10)に第1電圧が印加されたときの第1、第2スイッチ群(SW1〜SW6)の状態がそのまま維持される。そして、演算回路(50)は、センシング部(10)に第1電圧が印加されたときに増幅回路(30)から入力される第1増幅信号と、センシング部(10)に第2電圧が印加されたときに増幅回路(30)から入力される第2増幅信号とを減算する。
例えば、請求項8に記載の発明のように、増幅回路(30)から出力される信号をデジタル信号に変換するAD変換回路(40)を備えることができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態における物理量検出装置の概略ブロック図である。
本発明の第1実施形態について説明する。図1は、本実施形態における物理量検出装置の概略ブロック図である。
図1に示されるように、物理量検出装置は、センシング部としてのホール素子10、スイッチ回路20、増幅回路30、AD変換回路40、演算回路50、DA変換回路60を有して構成されている。
ホール素子10は、第1〜第4端子11〜14を有しており、第1端子11と第3端子13とを結ぶ線分と第2端子12と第4端子14とを結ぶ線分とが直交すると共に長さが等しくされている。言い換えると、ホール素子10は、第1〜第4端子11〜14に関して幾何学的に等価、つまり、図1に示す四角形のホール素子10のように、同図に示す状態と、これを90度回転させた状態(第1、第3端子11、13が第2、第4端子12、14に一致するように回転した状態)とが同一となる構成とされている。そして、二つの入力端子に電圧を印加して電流を流すと、残りの二つの出力端子間に磁場に応じた電圧が発生する。
スイッチ回路20は、ホール素子10の第1〜第4端子11〜14と、電源(図示せず)および増幅回路30との接続を任意に切り替えるものである。例えば、スイッチ回路20は、ホール素子10の第1、第3端子11、13を電源に接続すると共に第2、第4端子12、14を増幅回路30に接続し、また、第1、第3端子11、13を増幅回路30に接続すると共に第2、第4端子12、14を電源に接続する。
増幅回路30は、インスツルメンテーションアンプに、第1、第2キャパシタC1、C2と、これら第1、第2キャパシタC1、C2の接続を制御するスイッチSW1〜SW6が追加された従来と同様のものである(例えば、特許文献1参照)。図2は、増幅回路30の回路構成を示す図である。この増幅回路30は、上述した構成とされており、第1〜第3演算増幅器OP1〜OP3、第1〜第7抵抗R1〜R7、第1、第2キャパシタC1、C2、スイッチSW1〜SW6とを有する構成とされている。そして、制御信号Sa〜ScによってスイッチSW1〜SW6をオン・オフすることにより、第1、第2キャパシタC1、C2の充放電が可能となっている。なお、本実施形態では、スイッチSW1〜SW3が本発明の第1スイッチ群に相当しており、スイッチSW4〜SW6が本発明の第2スイッチ群に相当している。また、第1〜第7抵抗R1〜R7の抵抗値は、従来と同様に、R1=R3、R4=R6、R5=R7とされている。
AD変換回路40は、増幅回路30から入力された信号をデジタル信号に変換して演算回路50に入力する。
演算回路50は、AD変換回路40から入力された信号を演算してDA変換回路60に入力する。具体的には、後述するが、演算回路50では、AD変換回路40から入力された信号を減算したり、加算したりした信号をDA変換回路60に入力する。
DA変換回路60は、演算回路50から入力された信号をアナログ信号に変換して外部回路に出力する。
次に、このような物理量検出装置を用いた物理量検出方法について説明する。
まず、ホール素子10に所定電圧を印加して電流を流す前に、制御信号Sa〜Scを制御し、スイッチSW2、SW3、SW5、SW6をオンにすると共にスイッチSW1、SW4をオフにする。すなわち、第1キャパシタC1の両端を第1ノードN1に接続して第1キャパシタC1を放電すると共に第2キャパシタC2の両端を第2ノードN2に接続して第2キャパシタC2を放電する。
その後、制御信号Sa〜Scを制御し、SW1、SW3、SW4、SW6をオンにすると共にSW2、SW5をオフにする。すなわち、第1キャパシタC1を第1演算増幅器OP1の非反転入力端子と反転入力端子に接続し、第1キャパシタC1に第1演算増幅器OP1のオフセット電圧ΔVoff1を充電する。同様に、第2キャパシタC2を第2演算増幅器OP2の非反転入力端子と反転入力端子に接続し、第2キャパシタC2に第2演算増幅器OP2のオフセット電圧ΔVoff2を充電する。
続いて、第1、第2キャパシタC1、C2の充電が安定する所定時間が経過した後、制御信号Sa〜Scを制御し、スイッチSW2、SW5をオンにすると共にスイッチSW1、SW3、SW4、SW6をオフとする。そして、第1演算増幅器OP1の反転入力端子に第1ノードN1の電位から第1キャパシタC1に充電されたオフセット電圧ΔVoff1を差しい引いた電位が印加されるようにする。また、第2演算増幅器OP2の反転入力端子に第2ノードN2の電位から第2キャパシタC2に充電されたオフセット電圧ΔVoff2を差しい引いた電位が印加されるようにする。
その後、スイッチSW2、SW5をオン、スイッチSW1、SW3、SW4、SW6をオフに維持したまま、スイッチ回路20のスイッチを制御し、電源から基準電圧より所定電圧高い第1電圧をホール素子10の第1、第3端子11、13間に印加して電流を流し、第2、第4端子12、14間の電圧を増幅回路30に入力する。
すなわち、第2端子12の電位を第1入力信号(信号INN)として第1演算増幅器OP1の非反転入力端子に入力し、第4端子14の電位を第2入力信号(信号INP)として第2演算増幅器OP2の非反転入力端子に入力する。なお、本明細書において、第1電圧を第1、第3端子11、13間に印加するとは、第3端子13に対して第1端子11の電位が高くなるように第1電圧を印加することであり、後述の第1電圧を第3、第1端子13、11間に印加するとは、第1端子11に対して第3端子13の電位が高くなるように第1電圧を印加することである。
そして、ホール素子10から出力された電気的信号(電圧)を増幅回路30で増幅し、増幅した第1増幅信号V1をAD変換回路40でデジタル信号に変換して演算回路50に入力する。増幅回路30の増幅率をβとすると、増幅回路30から出力された第1増幅信号V1は以下のように示される。
(数3)
V1=β(+Vh−Voff+Va1)
上記式中、Vhはホール素子10の信号成分(第2、第4端子12、14間の電圧)であり、ホール素子10の第1、第3端子11、13間に基準電圧を印加したときに出力される信号成分を基準とした値である。Voffはホール素子10が収納されるパッケージ等から受ける応力等に起因するホール素子10としてのホール素子オフセット成分であり、ホール素子10の第1、第3端子11、13間に基準電圧を印加したときに出力されるホール素子オフセット成分を基準とした値である。また、Vaはスイッチングノイズである。増幅率βは、上記と同様に、(1+2R1/R2)×(R5/R4)で示される。
V1=β(+Vh−Voff+Va1)
上記式中、Vhはホール素子10の信号成分(第2、第4端子12、14間の電圧)であり、ホール素子10の第1、第3端子11、13間に基準電圧を印加したときに出力される信号成分を基準とした値である。Voffはホール素子10が収納されるパッケージ等から受ける応力等に起因するホール素子10としてのホール素子オフセット成分であり、ホール素子10の第1、第3端子11、13間に基準電圧を印加したときに出力されるホール素子オフセット成分を基準とした値である。また、Vaはスイッチングノイズである。増幅率βは、上記と同様に、(1+2R1/R2)×(R5/R4)で示される。
なお、ホール素子10に第1電圧が印加されるときには、上記のように、第1演算増幅器OP1の反転入力端子には第1ノードN1の電位から第1キャパシタC1に充電されたオフセット電圧ΔVoff1を差しい引いた電位が印加される。また、第2演算増幅器OP2の反転入力端子には第2ノードN2の電位から第2キャパシタC2に充電されたオフセット電圧ΔVoff2を差しい引いた電位が印加される。このため、第1増幅信号V1に第1演算増幅器OP1、OP2のオフセット電圧差は含まれていない。
続いて、スイッチSW2、SW5をオン、スイッチSW1、SW3、SW4、SW6をオフに維持したまま、すなわち制御信号Sa〜Scを維持したまま、スイッチ回路20のスイッチを制御し、電源から基準電圧より所定電圧低い第2電圧をホール素子10の第1、第3端子11、13間に印加して電流を流し、第2、第4端子12、14間の電圧を増幅回路30に入力する。すなわち、ホール素子10に対して、基準電圧を基準にして、印加する第1電圧と第2電圧とが反対の極性になるチョッパ駆動を行う。そして、ホール素子10から出力された電気的信号(電圧)を増幅回路30で増幅し、増幅した第2増幅信号V2をAD変換回路40でデジタル信号に変換して演算回路50に入力する。増幅回路30から出力された第2増幅信号V2は以下のように示される。
(数4)
V2=β(−Vh+Voff+Va1)
上記式に示されるように、ホール素子10には、基準電圧を基準として、第1電圧と反対の極性となる第2電圧を印加しているため、ホール素子10の信号成分Vh、ホール素子オフセット成分Voffは、第1増幅信号V1と反対の極性となる。また、第1増幅信号V1が出力されてから第2増幅信号V2が出力される後までは、スイッチSW1〜SW6をそのまま維持しているため、第1増幅信号V1および第2増幅信号V2に含まれるスイッチングノイズはVa1で同じになる。
V2=β(−Vh+Voff+Va1)
上記式に示されるように、ホール素子10には、基準電圧を基準として、第1電圧と反対の極性となる第2電圧を印加しているため、ホール素子10の信号成分Vh、ホール素子オフセット成分Voffは、第1増幅信号V1と反対の極性となる。また、第1増幅信号V1が出力されてから第2増幅信号V2が出力される後までは、スイッチSW1〜SW6をそのまま維持しているため、第1増幅信号V1および第2増幅信号V2に含まれるスイッチングノイズはVa1で同じになる。
次に、演算回路50にて、入力された第1増幅信号V1と第2増幅信号V2とを減算し、減算した信号をDA変換回路60に入力する。そして、DA変換回路60は、信号OUT1を外部回路に出力する。
(数5)
OUT1=V1−V2=β(+2Vh−2Voff)
上記式に示されるように、演算回路50は第1増幅信号V1と第2増幅信号V2とを減算しており、第1増幅信号V1および第2増幅信号V2にはそれぞれスイッチングノイズVa1が含まれるため、DA変換回路60からはスイッチングノイズがキャンセルされた信号OUT1が出力される。
OUT1=V1−V2=β(+2Vh−2Voff)
上記式に示されるように、演算回路50は第1増幅信号V1と第2増幅信号V2とを減算しており、第1増幅信号V1および第2増幅信号V2にはそれぞれスイッチングノイズVa1が含まれるため、DA変換回路60からはスイッチングノイズがキャンセルされた信号OUT1が出力される。
しかしながら、本実施形態では、センシング部としてホール素子10を例に挙げて説明しており、上記式のように、演算回路50で演算された結果には、ホール素子オフセット成分Voffが含まれる。したがって、本実施形態では、第1、第2増幅信号V1、V2を演算回路50に入力し、以下の工程を行った後に演算回路50で演算することにより、スイッチングノイズVaおよびホール素子オフセット成分Voffをキャンセルするようにしている。
すなわち、本実施形態のように、ホール素子10が第1〜第4端子11〜14に関して幾何学的に等価とされている場合には、ホール素子10の第1、第3端子11、13間に所定の電圧を印加したときと、第2、第4端子12、14間に当該所定の電圧を印加したときとでは、ホール素子10の信号成分Vhは同じ極性となり、ホール素子オフセット成分Voffが反対の極性となる。
このため、第2電圧をホール素子10の第1、第3端子11、13間に印加した後、まず、制御信号Sa〜Scを制御し、スイッチSW2、SW3、SW5、SW6をオンにすると共にスイッチSW1、SW4をオフにする。すなわち、第1キャパシタC1の両端を第1ノードN1に接続して第1キャパシタC1は放電すると共に第2キャパシタC2の両端を第2ノードN2に接続して第2キャパシタC2を放電する。
その後、制御信号Sa〜Scを制御し、SW1、SW3、SW4、SW6をオンにすると共にSW2、SW5をオフにする。つまり、第1キャパシタC1を第1演算増幅器OP1の非反転入力端子と反転入力端子に接続し、再び、第1キャパシタC1に第1演算増幅器OP1のオフセット電圧ΔVoff1を充電する。同様に、第2キャパシタC2を第2演算増幅器OP2の非反転入力端子と反転入力端子に接続し、再び、第2キャパシタC2に第2演算増幅器OP2のオフセット電圧ΔVoff2を充電する。
第1、第2キャパシタC1、C2を一旦放電して充電をし直すのは、増幅回路30の温度環境が変化すると第1、第2キャパシタC1、C2の静電容量が変化してしまうためであり、検出誤差を抑制するためである。
そして、第1、第2キャパシタC1、C2の充電が安定する所定時間が経過した後、制御信号Sa〜Scを制御し、スイッチSW2、SW5をオンにすると共にスイッチSW1、SW3、SW4、SW6をオフにする。
その後、スイッチSW2、SW5をオン、スイッチSW1、SW3、SW4、SW6をオフに維持したまま、スイッチ回路20のスイッチを制御し、基準電圧より所定電圧高い第1電圧をホール素子10の第2、第4端子12、14間に印加して電流を流し、第1、第3端子11、13間の電圧を増幅回路30に入力する。そして、ホール素子10から出力された電気的信号(電圧)を増幅回路30で増幅し、増幅した第3増幅信号V3をAD変換回路40でデジタル信号に変換して演算回路50に入力する。増幅回路30から出力された第3増幅信号V3は以下のように示される
(数6)
V3=β(+Vh+Voff+Va3)
上記式に示されるように、第3増幅信号V3は、第1増幅信号V1に対して、ホール素子10の信号成分Vhが同じ極性となり、ホール素子オフセット成分Voffが反対の極性となる。また、第2、第4端子12、14間に第1電圧を印加する前にスイッチSW1〜SW6のオン・オフを切り替えているため、スイッチングノイズの値は、第1増幅信号V1と第3増幅信号V3とで異なる値となる。
(数6)
V3=β(+Vh+Voff+Va3)
上記式に示されるように、第3増幅信号V3は、第1増幅信号V1に対して、ホール素子10の信号成分Vhが同じ極性となり、ホール素子オフセット成分Voffが反対の極性となる。また、第2、第4端子12、14間に第1電圧を印加する前にスイッチSW1〜SW6のオン・オフを切り替えているため、スイッチングノイズの値は、第1増幅信号V1と第3増幅信号V3とで異なる値となる。
その後、スイッチSW2、SW5をオン、スイッチSW1、SW3、SW4、SW6をオフに維持したまま、スイッチ回路20のスイッチを制御し、基準電圧より所定電圧低い第2電圧をホール素子10の第2、第4端子12、14間に印加して電流を流し、第1、第3端子11、13間の電圧を増幅回路30に入力する。そして、ホール素子10から出力された電気的信号(電圧)を増幅回路30で増幅し、増幅した第4増幅信号V4をAD変換回路40でデジタル信号に変換して演算回路50に入力する。増幅回路30から出力された第4増幅信号V4は以下のように示される
(数7)
V4=β(−Vh−Voff+Va3)
上記式に示されるように、第3増幅信号V3が出力されてから第4増幅信号V4が出力される後までは、スイッチSW1〜SW6をそのまま維持しているため、第3増幅信号V3および第4増幅信号V4に含まれるスイッチングノイズはVa3で同じになる。
(数7)
V4=β(−Vh−Voff+Va3)
上記式に示されるように、第3増幅信号V3が出力されてから第4増幅信号V4が出力される後までは、スイッチSW1〜SW6をそのまま維持しているため、第3増幅信号V3および第4増幅信号V4に含まれるスイッチングノイズはVa3で同じになる。
そして、演算回路50では、第1、第2増幅信号V1、V2を減算すると共に、第3、第4増幅信号V3、V4を減算し、第1、第2増幅信号V1、V2の減算結果と第3、第4増幅信号V3、V4の減算結果とを加算した信号をDA変換回路60に入力する。そして、DA変換回路60は、外部回路に次式の信号OUT2を出力し、外部回路は入力された信号OUT2から磁場を検出する。
(数8)
OUT2=(V1−V2)+(V3−V4)=4Vh
なお、演算回路50では、例えば、第1増幅信号V1と第2増幅信号V2、第3増幅信号V3と第4増幅信号V4とが減算されればよく、演算方法は適宜変更可能である。例えば、上記のように、第1、第2増幅信号V1、V2を減算すると共に、第3、第4増幅信号V3、V4を減算し、第1、第2増幅信号V1、V2の減算結果と第3、第4増幅信号V3、V4の減算結果を加算するようにすることができる。また、第1、第2増幅信号V1、V2を減算した後、この減算結果に対して第3増幅信号V3を加算すると共に第4増幅信号V4を減算するようにしてもよい。すなわち、最終的な演算結果において、第1増幅信号V1と第2増幅信号V2、第3増幅信号V3と第4増幅信号V4とが減算されていれば、途中の演算工程はどのような工程であってもよい。つまり、本発明の第1、第2増幅信号を減算すると共に、第3、第4増幅信号を減算し、第1、第2増幅信号の減算結果と第3、第4増幅信号の減算結果とを加算するとは、第1、第2増幅信号を減算した後、この減算結果に対して第3信号を加算すると共に第4信号を減算するものを含むものである。
OUT2=(V1−V2)+(V3−V4)=4Vh
なお、演算回路50では、例えば、第1増幅信号V1と第2増幅信号V2、第3増幅信号V3と第4増幅信号V4とが減算されればよく、演算方法は適宜変更可能である。例えば、上記のように、第1、第2増幅信号V1、V2を減算すると共に、第3、第4増幅信号V3、V4を減算し、第1、第2増幅信号V1、V2の減算結果と第3、第4増幅信号V3、V4の減算結果を加算するようにすることができる。また、第1、第2増幅信号V1、V2を減算した後、この減算結果に対して第3増幅信号V3を加算すると共に第4増幅信号V4を減算するようにしてもよい。すなわち、最終的な演算結果において、第1増幅信号V1と第2増幅信号V2、第3増幅信号V3と第4増幅信号V4とが減算されていれば、途中の演算工程はどのような工程であってもよい。つまり、本発明の第1、第2増幅信号を減算すると共に、第3、第4増幅信号を減算し、第1、第2増幅信号の減算結果と第3、第4増幅信号の減算結果とを加算するとは、第1、第2増幅信号を減算した後、この減算結果に対して第3信号を加算すると共に第4信号を減算するものを含むものである。
以上説明したように、本実施形態の物理量検出方法では、ホール素子10に第1電圧を印加したときのスイッチSW1〜SW6の状態をそのまま維持して、ホール素子10に第2電圧を印加している。このため、ホール素子10に第1電圧が印加されたときに増幅回路30から出力される第1増幅信号V1、およびホール素子10に第2電圧が印加されたときに増幅回路30から出力される第2増幅信号V2には、同じスイッチングノイズが含まれることになる。
そして、演算回路50で、第1増幅信号V1と第2増幅信号V2とを減算している。したがって、演算回路50から出力される信号にはスイッチングノイズが含まれることを抑制することができ、物理量の検出精度が低下することを抑制することができる。
また、本実施形態では、ホール素子10の第2、第4端子12、14間に第1、第2電圧を印加して演算回路50に第3、第4増幅信号V3、V4を入力している。そして、演算回路50にて、第1、第2増幅信号V1、V2を減算すると共に第3、第4増幅信号V3、V4を減算し、これらの減算結果を加算している。このため、演算回路50から出力される信号にはホール素子オフセット成分Voffが含まれることを抑制することができ、物理量の検出精度が低下することをさらに抑制することができる。
図3(a)は本実施形態におけるDA変換回路60からの出力電圧を示す図、図3(b)は従来の物理量検出方法におけるDA変換回路からの出力電圧を示す図である。なお、図3(b)の従来の物理量検出方法とは、本発明者らが最初に検討したセンシング部に第1電圧と第2電圧とを印加する間に、第1、第2キャパシタの充放電を行う検出方法のことである。
図3に示されるように、本実施形態における物理量検出方法では、従来の検出方法と比較して、出力電圧にノイズが含まれることを抑制することができ、約2倍の高精度の検出を行うことができる。
さらに、増幅回路30から出力された第1〜第4増幅信号V1〜V4をデジタル信号に変換し、演算回路50ではデジタル演算を行っている。このため、増幅回路30から出力された第1〜第4増幅信号V1〜V4をアナログ信号のまま処理する場合と比較して、応答性を早くすることができる。
(他の実施形態)
上記第1実施形態では、センシング部としてホール素子10を例に挙げて説明したが、例えば、センシング部として測定媒体の圧力に応じて電気的信号を出力する圧力検出素子を用いることもできる。
上記第1実施形態では、センシング部としてホール素子10を例に挙げて説明したが、例えば、センシング部として測定媒体の圧力に応じて電気的信号を出力する圧力検出素子を用いることもできる。
また、上記第1実施形態では、増幅回路30から出力された増幅信号をデジタル信号に変換し、演算回路50でデジタル演算を行う例について説明したが、例えば、次のようにすることもできる。すなわち、増幅回路30で増幅された増幅信号をそのまま演算回路50に入力し、演算回路50でアナログ信号のまま処理するようにしてもよい。
さらに、上記第1実施形態では、第2、第4端子12、14間に第1、第2電圧を印加する前に、第1、第2キャパシタC1、C2を一旦放電して充電し直す例について説明したが、例えば、増幅回路30の温度環境が一定である場合には、第1、第2キャパシタC1、C2を放電しなくてもよい。
そして、上記第1実施形態では、第1電圧を基準電圧より所定電圧高い電圧とし、第2電圧を基準電圧より所定電圧低い電圧として説明したが、例えば、第1電圧を基準電圧より所定電圧低い電圧とし、第2電圧を基準電圧より所定電圧高い電圧とすることもできる。
また、上記第1実施形態では、第1、第3端子11、13間に第1、第2電圧を印加すると共に、第2、第4端子12、14間に第1、第2電圧を印加し、演算回路50で第1〜第4増幅信号V1〜V4を演算する例について説明した。しかしながら、第1〜第4増幅信号V1〜V4には、ホール素子オフセット成分Voffの他に、例えば、ホール素子10の製品ばらつき等によるその他のオフセット成分Vpが含まれることがあり、第1〜第4増幅信号V1〜V4が次のようになる場合がある。
(数9)
V1=β(+Vh−Voff+Va1−Vp1)
(数10)
V2=β(−Vh+Voff+Va1+Vp1)
(数11)
V3=β(+Vh+Voff+Va3+Vp3)
(数12)
V4=β(−Vh−Voff+Va3−Vp3)
この場合、上記第1実施形態のように、演算回路50で第1〜第4増幅信号V1〜V4を演算した場合には、その他のオフセット成分Vpをキャンセルすることができず、演算回路50から出力される信号にその他のオフセットVpが含まれてしまう事になる。このため、以下の工程を行った後に演算回路50で増幅信号を演算することが好ましい。
V1=β(+Vh−Voff+Va1−Vp1)
(数10)
V2=β(−Vh+Voff+Va1+Vp1)
(数11)
V3=β(+Vh+Voff+Va3+Vp3)
(数12)
V4=β(−Vh−Voff+Va3−Vp3)
この場合、上記第1実施形態のように、演算回路50で第1〜第4増幅信号V1〜V4を演算した場合には、その他のオフセット成分Vpをキャンセルすることができず、演算回路50から出力される信号にその他のオフセットVpが含まれてしまう事になる。このため、以下の工程を行った後に演算回路50で増幅信号を演算することが好ましい。
すなわち、第2、第4端子12、14間に第2電圧を印加した後、まず、第1、第2キャパシタC1、C2を一旦放電して充電し直す。そして、上記と同様に、第3、第1端子13、11間に第1、第2電圧を順に印加し、増幅回路30から演算回路50に第5、第6増幅信号V5、V6を入力する。増幅回路30から出力された第5、第6増幅信号V5、V6は以下のように示される。
(数13)
V5=β(+Vh−Voff+Va5+Vp1)
(数14)
V6=β(−Vh+Voff+Va5−Vp1)
その後、再び、第1、第2キャパシタC1、C2を一旦放電して充電し直す。そして、上記と同様に、第4、第2端子14、12間に第1、第2電圧を順に印加し、演算回路50に第7、第8増幅信号V7、V8を入力する。増幅回路30から出力された第7、第8増幅信号V7、V8は以下のように示される。
V5=β(+Vh−Voff+Va5+Vp1)
(数14)
V6=β(−Vh+Voff+Va5−Vp1)
その後、再び、第1、第2キャパシタC1、C2を一旦放電して充電し直す。そして、上記と同様に、第4、第2端子14、12間に第1、第2電圧を順に印加し、演算回路50に第7、第8増幅信号V7、V8を入力する。増幅回路30から出力された第7、第8増幅信号V7、V8は以下のように示される。
(数15)
V7=β(+Vh+Voff+Va7−Vp2)
(数16)
V8=β(−Vh+Voff+Va7+Vp2)
そして、演算回路50では、第1、第2増幅信号V1、V2を減算し、第3、第4増幅信号V3、V4を減算し、第5、第6増幅信号V5、V6を減算し、第7、第8増幅信号V7、V8を減算し、これらの減算結果を加算した信号をDA変換回路60に入力する。このとき、DA変換回路60から外部回路に出力される信号OUT3は以下のように示される。
V7=β(+Vh+Voff+Va7−Vp2)
(数16)
V8=β(−Vh+Voff+Va7+Vp2)
そして、演算回路50では、第1、第2増幅信号V1、V2を減算し、第3、第4増幅信号V3、V4を減算し、第5、第6増幅信号V5、V6を減算し、第7、第8増幅信号V7、V8を減算し、これらの減算結果を加算した信号をDA変換回路60に入力する。このとき、DA変換回路60から外部回路に出力される信号OUT3は以下のように示される。
(数17)
OUT3=(V1−V2)+(V3−V4)+(V5−V6)+(V7−V8)=8Vh
以上説明したように、第1〜第4端子間11〜14に対して順に第1、第2電圧を印加して演算回路50に第1〜第8増幅信号V1〜V8を入力し、演算回路50で第1、第2増幅信号V1、V2を減算し、第3、第4増幅信号V3、V4を減算し、第5、第6増幅信号V5、V6を減算し、第7、第8増幅信号V7、V8を減算し、これらの減算結果を加算することにより、DA変換回路60から出力される信号OUT3にその他のオフセット成分Vpが含まれることを抑制することができる。
OUT3=(V1−V2)+(V3−V4)+(V5−V6)+(V7−V8)=8Vh
以上説明したように、第1〜第4端子間11〜14に対して順に第1、第2電圧を印加して演算回路50に第1〜第8増幅信号V1〜V8を入力し、演算回路50で第1、第2増幅信号V1、V2を減算し、第3、第4増幅信号V3、V4を減算し、第5、第6増幅信号V5、V6を減算し、第7、第8増幅信号V7、V8を減算し、これらの減算結果を加算することにより、DA変換回路60から出力される信号OUT3にその他のオフセット成分Vpが含まれることを抑制することができる。
なお、このような検出方法を行う場合も、増幅回路30の温度環境が一定である場合には、第1、第2キャパシタC1、C2を放電しなくてもよい。
10 ホール素子
20 スイッチ回路
30 増幅回路
40 AD変換回路
50 演算回路
60 DA変換回路
20 スイッチ回路
30 増幅回路
40 AD変換回路
50 演算回路
60 DA変換回路
Claims (8)
- センシング部(10)に所定の電圧を印加して物理量に応じた電気的信号を出力し、当該電気的信号を増幅回路(30)で増幅して物理量を検出する物理量検出方法であって、
前記増幅回路(30)として、
それぞれの非反転入力端子に第1、第2入力信号が与えられる第1、第2演算増幅器(OP1、OP2)と、
前記第1演算増幅器(OP1)の出力端子と、当該出力端子と前記第2演算増幅器(OP2)の出力端子とを接続する前記第1ノード(N1)との間に配置された第1抵抗(R1)、前記第1ノード(N1)と、当該第1ノード(N1)と前記第2演算増幅器(OP2)の出力端子とを接続する前記第2ノード(N2)との間に配置された第2抵抗(R2)、および前記第2ノード(N2)と前記第2演算増幅器(OP2)の出力端子との間に配置された第3抵抗(R3)と、
前記第1演算増幅器(OP1)の反転入力端子と非反転入力端子とを接続する第3ノード(N3)と、前記第1演算増幅器(OP1)の反転入力端子との間に配置された第1キャパシタ(C1)、および前記第2演算増幅器(OP2)の反転入力端子と非反転入力端子とを接続する第4ノード(N4)と、前記第2演算増幅器(OP2)の反転入力端子との間に配置された第2キャパシタ(C2)と、
前記第1演算増幅器(OP1)の反転入力端子と前記第1ノード(N1)との接続を制御すると共に前記第1演算増幅器(OP1)の非反転入力端子と前記第3ノード(N3)との接続を制御する第1スイッチ群(SW1〜SW3)と、前記第2演算増幅器(OP2)の反転入力端子と前記第2ノード(N2)との接続を制御すると共に前記第2演算増幅器(OP2)の非反転入力端子と前記第4ノード(N4)との接続を制御する第2スイッチ群(SW4〜SW6)と、を有するものを用い、
前記センシング部(10)に前記所定の電圧を印加する前に、前記第1スイッチ群(SW1〜SW3)を制御し、前記第1演算増幅器(OP1)の非反転入力端子を前記第3ノード(N3)に接続すると共に前記反転入力端子を前記第1ノード(N1)に接続して前記第1キャパシタ(C1)に前記第1演算増幅器(OP1)のオフセット電圧を充電すると共に、前記第2スイッチ群(SW4〜SW6)を制御し、前記第2演算増幅器(OP2)の非反転入力端子を前記第4ノード(N4)に接続すると共に反転入力端子を前記第2ノード(N2)に接続して前記第2キャパシタ(C2)に前記第2演算増幅器(OP2)のオフセット電圧を充電する充電工程を行い、
前記充電工程の後、前記第1スイッチ群(SW1〜SW3)を制御して前記第3ノード(N3)を前記第1ノード(N1)に接続すると共に前記第2スイッチ群(SW4〜SW6)を制御して前記第4ノード(N4)を前記第2ノード(N2)に接続した状態で、前記センシング部(10)に基準電圧より所定電圧高いまたは低い第1電圧を印加し、前記センシング部(10)から出力された電気的信号を増幅回路(30)で増幅して前記演算回路(50)に第1増幅信号を出力する第1検出工程を行い、
前記第1検出工程の後に、前記センシング部(10)に前記第1電圧を印加したときの前記第1、第2スイッチ群(SW1〜SW6)の状態をそのまま維持して、前記センシング部(10)に前記基準電圧を基準として前記第1電圧と反対の極性となる低い第2電圧を印加し、前記センシング部(10)から出力された電気的信号を増幅回路(30)で増幅して前記演算回路(50)に第2増幅信号を出力する第2検出工程を行い、
前記演算回路(50)にて、前記第1、第2増幅信号を減算する演算工程を行うことを特徴とする物理量検出方法。 - 前記センシング部(10)として、第1〜第4端子(11〜14)を有し、前記第1端子(11)と前記第3端子(13)とを結ぶ線分と前記第2端子(12)と前記第4端子(14)とを結ぶ線分とが直交すると共に長さが互いに等しくされたホール素子を用い、
前記第1検出工程として、前記第1、第3端子(11、13)間に前記第1電圧を印加して前記第2、第4端子(12、14)間の電圧を前記増幅回路(30)で増幅して前記演算回路(50)に前記第1増幅信号を出力し、前記第2検出工程として、前記第1、第3端子(11、13)間に前記第2電圧を印加して前記第2、第4端子(12、14)間の電圧を前記増幅回路(30)で増幅して前記演算回路(50)に前記第2増幅信号を出力し、
その後、前記第2、第4端子(12、14)間に前記第1電圧を印加して前記第1、第3端子(11、13)間の電圧を前記増幅回路(30)で増幅して前記演算回路(50)に第3増幅信号を出力する第3検出工程と、前記第2、第4端子(12、14)間に第2電圧を印加して前記第1、第3端子(11、13)間の電圧を前記増幅回路(30)で増幅して前記演算回路(50)に第4増幅信号を出力する第4検出工程と、を行い、
前記演算工程では、前記第1、第2増幅信号を減算すると共に、前記第3、第4増幅信号を減算し、前記第1、第2増幅信号の減算結果と前記第3、第4増幅信号の減算結果とを加算すること特徴とする請求項1に記載の物理量検出方法。 - 前記第1、第2増幅信号を前記演算回路(50)に出力した後、前記第3、前記第4増幅信号を前記演算回路(50)に出力する前に、前記第1スイッチ群(SW1〜SW3)を制御し、前記第1キャパシタ(C1)の両端を前記第1ノード(N1)に接続して前記第1キャパシタ(C1)を放電すると共に、前記第2スイッチ群(SW3〜SW6)を制御し、前記第2キャパシタ(C2)の両端を前記第2ノード(N2)に接続して第2キャパシタ(C2)を放電する放電工程と、再び前記第1、第2スイッチ群(SW1〜SW6)を制御して前記第1キャパシタ(C1)に前記第1演算増幅器(OP1)のオフセット電圧を充電すると共に、前記第2キャパシタ(C2)に前記第2演算増幅器(OP2)のオフセット電圧を充電する前記充電工程と、を行うことを特徴とする請求項2に記載の物理量検出方法。
- 前記第4検出工程の後に、
前記第3、第1端子(13、11)間に前記第1電圧を印加して前記第4、第2端子(14、12)間の電圧を前記増幅回路(30)で増幅して前記演算回路(50)に第5増幅信号を出力する第5検出工程と、前記第3、第1端子(13、11)間に前記第2電圧を印加して前記第4、第2端子(14、12)間の電圧を前記増幅回路(30)で増幅して前記演算回路(50)に第6増幅信号を出力する第6検出工程と、
前記第4、第2端子(14、12)間に前記第1電圧を印加して前記第3、第1端子(13、11)間の電圧を前記増幅回路(30)で増幅して前記演算回路(50)に第7増幅信号を出力する第7検出工程と、前記第4、第2端子(14、12)間に前記第2電圧を印加して前記第3、第1端子(13、11)間の電圧を前記増幅回路(30)で増幅して前記演算回路(50)に第8増幅信号を出力する第8検出工程と、を行い、
前記演算工程では、前記第1、第2増幅信号を減算し、前記第3、第4増幅信号を減算し、前記第6、第7増幅信号を減算し、前記第7、第8増幅信号を減算し、前記第1、第2増幅信号の減算結果、前記第3、第4増幅信号の減算結果、前記第5、第6増幅信号の減算結果、前記第7、第8増幅信号の減算結果を加算することを特徴とする請求項2または3に記載の物理量検出方法。 - 前記第3、第4増幅信号を前記演算回路(50)に出力して前記第5、第6増幅信号を前記演算回路(50)に出力する前、および前記第5、第6増幅信号を前記演算回路(50)に出力して前記第7、第8増幅信号を前記演算回路(50)に出力する前に、前記放電工程および前記充電工程を行うことを特徴とする請求項4に記載の物理量検出方法。
- 前記増幅回路(30)から出力された前記増幅信号をAD変換回路(40)にてデジタル信号に変換した後に前記演算回路(50)に入力することを特徴とする請求項1ないし5のいずれか1つに記載の物理量検出方法。
- 基準電圧より所定電圧高いまたは低い第1電圧が印加されて物理量に応じた電気的信号を出力すると共に、前記基準電圧を基準として前記第1電圧と反対の極性となる第2電圧が印加されて物理量に応じた電気的信号を出力するセンシング部(10)と、
前記センシング部(10)から出力された信号を増幅する増幅回路(30)と、
前記増幅回路(30)から出力された信号を演算する演算回路(50)と、を有し、
前記増幅回路(30)は、
それぞれの非反転入力端子に第1、第2入力信号が与えられる第1、第2演算増幅器(OP1、OP2)と、
前記第1演算増幅器(OP1)の出力端子と、当該出力端子と前記第2演算増幅器(OP2)の出力端子とを接続する前記第1ノード(N1)との間に配置された第1抵抗(R1)、前記第1ノード(N1)と、当該第1ノード(N1)と前記第2演算増幅器(OP2)の出力端子とを接続する前記第2ノード(N2)との間に配置された第2抵抗(R2)、および前記第2ノード(N2)と前記第2演算増幅器(OP2)の出力端子との間に配置された第3抵抗(R3)と、
前記第1演算増幅器(OP1)の反転入力端子と非反転入力端子とを接続する第3ノード(N3)と、前記第1演算増幅器(OP1)の反転入力端子との間に配置された第1キャパシタ(C1)、および前記第2演算増幅器(OP2)の反転入力端子と非反転入力端子とを接続する第4ノード(N4)と、前記第2演算増幅器(OP2)の反転入力端子との間に配置された第2キャパシタ(C2)と、
前記第1演算増幅器(OP1)の反転入力端子と前記第1ノード(N1)との接続を制御すると共に前記第1演算増幅器(OP1)の非反転入力端子と前記第3ノード(N3)との接続を制御する第1スイッチ群(SW1〜SW3)と、前記第2演算増幅器(OP2)の反転入力端子と前記第2ノード(N2)との接続を制御すると共に前記第2演算増幅器(OP2)の非反転入力端子と前記第4ノード(N4)との接続を制御する第2スイッチ群(SW4〜SW6)と、を備え、
前記センシング部(10)で前記物理量の検出を行う前に、前記第1スイッチ群(SW1〜SW3)が制御されて、前記第1演算増幅器(OP1)の非反転入力端子が前記第3ノード(N3)に接続されると共に前記反転入力端子が前記第1ノード(N1)に接続されて前記第1キャパシタ(C1)に前記第1演算増幅器(OP1)のオフセット電圧が充電され、前記第2スイッチ群(SW4〜SW6)が制御されて、前記第2演算増幅器(OP2)の非反転入力端子が前記第4ノード(N4)に接続されると共に反転入力端子が前記第2ノード(N2)に接続されて前記第2キャパシタ(C2)に前記第2演算増幅器(OP2)のオフセット電圧が充電され、
前記センシング部(10)に前記第1電圧が印加されるときには、前記第1スイッチ群(SW1〜SW3)が制御されて前記第3ノード(N3)が前記第1ノード(N1)に接続されると共に前記第2スイッチ群(SW4〜SW6)が制御されて前記第4ノード(N4)が前記第2ノード(N2)に接続され、
前記センシング部(10)に前記第2電圧が印加されるときには、前記センシング部(10)に前記第1電圧が印加されたときの前記第1、第2スイッチ群(SW1〜SW6)の状態がそのまま維持され、
前記演算回路(50)は、前記センシング部(10)に前記第1電圧が印加されたときに前記増幅回路(30)から入力される第1増幅信号と、前記センシング部(10)に前記第2電圧が印加されたときに前記増幅回路(30)から入力される第2増幅信号とを減算することを特徴とする物理量検出装置。 - 前記増幅回路(30)から出力される前記増幅信号をデジタル信号に変換するAD変換回路(40)を備えていることを特徴とする請求項7に記載の物理量検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231445A JP2012083299A (ja) | 2010-10-14 | 2010-10-14 | 物理量検出方法および物理量検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010231445A JP2012083299A (ja) | 2010-10-14 | 2010-10-14 | 物理量検出方法および物理量検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012083299A true JP2012083299A (ja) | 2012-04-26 |
Family
ID=46242308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010231445A Pending JP2012083299A (ja) | 2010-10-14 | 2010-10-14 | 物理量検出方法および物理量検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012083299A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09196699A (ja) * | 1995-12-08 | 1997-07-31 | Allegro Microsyst Inc | チョップサンプルアンドホールド回路 |
JP2004037221A (ja) * | 2002-07-03 | 2004-02-05 | Toko Inc | センサ回路 |
JP2005003541A (ja) * | 2003-06-12 | 2005-01-06 | Auto Network Gijutsu Kenkyusho:Kk | センサ回路、磁気センサ回路、電流センサ回路、及び磁気または電流の大きさを検出する方法 |
JP2008157688A (ja) * | 2006-12-21 | 2008-07-10 | Honda Motor Co Ltd | 電流センサおよび電流センサのオフセット除去方法 |
JP2008312079A (ja) * | 2007-06-18 | 2008-12-25 | Denso Corp | 増幅回路 |
-
2010
- 2010-10-14 JP JP2010231445A patent/JP2012083299A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09196699A (ja) * | 1995-12-08 | 1997-07-31 | Allegro Microsyst Inc | チョップサンプルアンドホールド回路 |
JP2004037221A (ja) * | 2002-07-03 | 2004-02-05 | Toko Inc | センサ回路 |
JP2005003541A (ja) * | 2003-06-12 | 2005-01-06 | Auto Network Gijutsu Kenkyusho:Kk | センサ回路、磁気センサ回路、電流センサ回路、及び磁気または電流の大きさを検出する方法 |
JP2008157688A (ja) * | 2006-12-21 | 2008-07-10 | Honda Motor Co Ltd | 電流センサおよび電流センサのオフセット除去方法 |
JP2008312079A (ja) * | 2007-06-18 | 2008-12-25 | Denso Corp | 増幅回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101919256B1 (ko) | 전류 측정 동안 참조 전류에 의한 전류 센서들의 캘리브레이션 | |
JP6228865B2 (ja) | センサ装置の検査方法及びそのセンサ装置 | |
WO2012012662A1 (en) | Background calibration method for fixed gain amplifiers | |
US8446220B2 (en) | Method and apparatus for increasing the effective resolution of a sensor | |
US20170350955A1 (en) | Measuring bridge arrangement with improved error detection | |
CN108693399B (zh) | 补偿分流漂移的电流测量技术 | |
KR101918338B1 (ko) | 센서 장치 | |
JP2018189651A5 (ja) | ||
JP2018189651A (ja) | 電気化学センサ用のインピーダンス特性回路 | |
JP2013011444A (ja) | インピーダンス測定装置 | |
JP2013046390A (ja) | Ad変換装置およびdc−dc変換装置 | |
JP5284875B2 (ja) | オフセット電圧補正回路 | |
JP2012083299A (ja) | 物理量検出方法および物理量検出装置 | |
US9817035B2 (en) | Impedance measuring circuit | |
JP5331572B2 (ja) | 非反転増幅回路、及び測定機 | |
JP6489081B2 (ja) | センサ装置 | |
US10054502B2 (en) | Sensor driving device | |
JP3584803B2 (ja) | 圧力センサ回路 | |
CN110727306A (zh) | 半桥差分传感器 | |
CN111707297B (zh) | 传感器补偿电路 | |
RU2731033C1 (ru) | Тензопреобразователь давления мостового типа | |
JP6315273B2 (ja) | 絶縁状態測定装置 | |
JPS5868615A (ja) | 磁気式ロ−タリ・エンコ−ダの出力回路 | |
JP2002016452A (ja) | 増幅回路 | |
US20240097632A1 (en) | Integrated circuit and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140722 |