JP3801112B2 - 画像読取信号処理装置 - Google Patents
画像読取信号処理装置 Download PDFInfo
- Publication number
- JP3801112B2 JP3801112B2 JP2002217824A JP2002217824A JP3801112B2 JP 3801112 B2 JP3801112 B2 JP 3801112B2 JP 2002217824 A JP2002217824 A JP 2002217824A JP 2002217824 A JP2002217824 A JP 2002217824A JP 3801112 B2 JP3801112 B2 JP 3801112B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- sample
- operational amplifier
- capacitor
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 91
- 238000005070 sampling Methods 0.000 description 32
- 239000000872 buffer Substances 0.000 description 19
- 230000003321 amplification Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 11
- 230000008929 regeneration Effects 0.000 description 10
- 238000011069 regeneration method Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Electronic Switches (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、イメージセンサで読み取った画像信号を増幅し、ついで増幅出力をサンプルホールドする画像読取信号処理装置に関するものである。
【0002】
【従来の技術】
図4は、イメージセンサからの複数の画像読取信号を時系列化して取り出す画像読取信号処理装置の全体を示す図である。図4において、30はイメージセンサ、31A〜31Mは二重相関サンプリング回路、32A〜32Mはサンプルホールド回路、33A〜33Mはスイッチ、34はバッファ、35は出力端子、A,B,Mはそれぞれ1つの画像読取信号に対する処理チャンネルである。
【0003】
二重相関サンプリング回路31A〜31Mは、まだイメージセンサ30から画像読取信号が入力されない段階で、入力側の図示しない寄生容量等に存在する入力バイアス電圧を入力しておき、次に、入力バイアス電圧に画像読取信号が重畳されたものが入力された時には、先に入力しておいた入力バイアス電圧を差し引いた分(即ち、画像読取信号)だけを増幅した出力を得る回路である。サンプルホールド回路32A〜32Mは、二重相関サンプリング回路31A〜31Mの出力を保持しておく回路である。
【0004】
処理チャンネルAを例にとると、まず、イメージセンサ30の或る1つの画像読取素子からの入力信号(画像読取信号)を、二重相関サンプリング回路31Aで増幅し、サンプルホールド回路32Aで保持する。このようにして、各処理チャンネルA〜Mのサンプルホールド回路32A〜32Mには、イメージセンサ30の各画像読取素子からの画像読取信号の増幅出力が保持されるが、スイッチ33A〜33Mを順次オンし、バッファ34を経て出力端子35に取り出すと、1列に時系列化された信号となる。
【0005】
この時系列化信号は、出来るだけ休止期間なく連続して出力されることが要求される。もし休止期間があると、その休止期間中は次の回路がデータを取り込まないよう制御をする必要があり、制御が面倒となるからである。また、休止期間を設けると、出力期間中のクロック周波数を大にしてやらなければならないが、そうすると最終段のバッファの周波数帯域を広くしてやる必要が出て来るからである。
【0006】
しかし、連続して出力しようとする場合、サンプルホールド回路に問題点が出てくる。というのは、サンプルホールド回路では、ホールドしているデータを出力している間に、サンプリングした次のデータをホールドするということは出来ない。従って、各処理チャンネルでのサンプリングやサンプルホールドを、同一の制御信号で制御しようとすると、サンプリングしている間は出力を停止しなければならないことになる。そのようなことを回避するために、各処理チャンネルのサンプルホールド回路を、2重にすることが考えられている。以下、二重相関サンプリング回路,サンプルホールド回路について、順に説明する。
【0007】
(二重相関サンプリング回路)
図2は、従来の二重相関サンプリング回路の1例を示す図である。図2において、1はイメージセンサ、2はフォトダイオード、3はバイアス電源、4は容量、5はTFT(薄膜トランジスタ)、6は容量、7は入力信号線、8は二重相関サンプリング回路、9はリセットスイッチ、10は入力バイアス電源、11はオペアンプ、12はスイッチ、13,14はコンデンサ、15はローパスフィルタ、16は抵抗、17はコンデンサ、18はバッファ、19は直流再生用コンデンサ、20はスイッチ、21は出力基準電源、22はバッファ、23は出力端子、24は駆動パルス発生器である。
【0008】
イメージセンサ1には、カソードにバイアス電源3の正極が接続され、アノードがTFT5のドレインに接続されたフォトダイオード2が設けられていて、これが光を検出する。フォトダイオード2は1つしか描いてないが、実際には多数設けられている。フォトダイオード2のアノードに描かれている容量4は、フォトダイオード2の自己容量とTFT5のドレイン側寄生容量の合計容量を表している。また、TFT5には、点線で記したように、ゲートとドレインDとの間およびゲートとソースSとの間には、ゲートとオーバーラップするために生ずる容量が、僅かではあるが存在している。容量6は、TFT5のソース側寄生容量とICで構成されている二重相関サンプリング回路8の入力容量の合計容量を表している。
【0009】
二重相関サンプリング回路8はICとして構成され、その中の各スイッチはアナログスイッチで構成される。駆動パルス発生器24は、TFT5および各スイッチのオン,オフを制御するパルスを発生する。入力信号線7には、リセットスイッチ9を介して入力バイアス電源10が接続されている。オペアンプ11は、負帰還回路としてスイッチ12とコンデンサ13を具え、スイッチ12がオンされた時にはバッファ(ゲイン1倍)として動作し、スイッチ12がオフされた時には、コンデンサ14,13の容量比で決まるゲインの増幅器として動作する。負帰還回路が二重にされているのは、オペアンプ11で二重相関サンプリングをさせるためである。
【0010】
すなわち、まず入力バイアス電圧を入力しておき(第1回サンプリング)、次にその入力バイアス電圧に画像読取信号が重畳されたものを入力し(第2回サンプリング)、その差分を増幅する。
【0011】
(1)入力バイアス電圧の入力
TFT5をオフにした状態でリセットスイッチ9を一定期間オンすると、容量6は、入力バイアス電源10によって充電され、入力バイアス電圧V10となる。リセットスイッチ9をオフした後スイッチ12をオンすると、オペアンプ11はバッファとして動作し、その出力電圧は、入力バイアス電圧V10にオペアンプ11自身のオフセットが加わった電圧となる。反転入力端子のコンデンサ14は、負帰還により同じ電圧に充電される。オペアンプ11自身のオフセットはV10に比して充分小さいとすると、それは無視できるから、コンデンサ14の充電電圧は入力バイアス電圧V10と等しい。
【0012】
オペアンプ11の出力V10は、ローパスフィルタ15およびバッファ18を経て、直流再生用コンデンサ19に印加される。このとき、スイッチ20もオンされていて、出力基準電源21が直流再生用コンデンサ19の逆方向から印加される。出力基準電源21の電圧をV21とすると、直流再生用コンデンサ19の極板間には、
V10−V21
の電圧が充電される。この後、スイッチ20はオフとされる。
【0013】
なお、ローパスフィルタ15は、ノイズを低減するために設けられている。増幅器の遮断周波数は、製造上のバラツキとか寄生容量等で多少変動するため、一般に仕様よりも余裕を持つよう大きめに設計してある。オペアンプ11も、通常そのように設計してある。そのため、必要とされる帯域外のノイズも増幅してしまうので、それらを低減する必要があるからである。
【0014】
バッファ18は、ローパスフィルタ15から見た入力側のインピーダンスを大にすると共に、直流再生用コンデンサ19から出力側を見たインピーダンスを小にするために設けられている。もし、バッファ18がないと、直流再生用コンデンサ19がローパスフィルタ15の負荷として接続されている形となり、ローパスフィルタ15の遮断周波数を低下させ、周波数帯域を狭くするおそれがあるからである。
【0015】
(2)入力バイアス電圧+入力信号の入力
フォトダイオード2に入射した光量に応じて電流が流れ、容量4が充電され、これが画像読取信号ΔVとなる。TFT5がオンされると、容量6の電圧V10に画像読取信号ΔVが重畳されたものが、オペアンプ11に入力される。オペアンプ11での増幅度A11を仮に100倍とすると、出力電圧は
V10+100×ΔV
となる。
【0016】
これが、ローパスフィルタ15およびバッファ18を経て直流再生用コンデンサ19に印加される。直流再生用コンデンサ19には、先程(V10−V21)の電圧が充電されているから、それを差し引いた電圧、即ち
(V10+100×ΔV)−(V10−V21)=100×ΔV+V21
なる電圧がバッファ22の入力に印加されることになる。従って、出力端子23に得られる出力は、100×ΔV+V21である。
【0017】
図3は、前記の画像読取信号処理装置におけるタイムチャートである。実線の波形は暗時(光入射のない時)の波形、一点鎖線の波形は光入射時の波形である。以下、時間を追って動作を説明する。
【0018】
(1)時間t1 〜t2
時間t1 で、図3(b)に示すように、TFTゲート駆動信号がONとされると、ゲート信号がゲートからドレインまたはソースへ漏れ込むというフィードスルー現象が生ずる。漏れ込んで来た信号(電荷)により、容量6の充電電圧がその分上昇する。図3(c)の波形が時間t1 で波形c−1の如く上昇しているのは、その電圧(フィードスルー電圧)を表している。暗時であれば入力はフィードスルー電圧だけであるが、光入射時であれば、それに入力信号ΔVが重畳されて一点鎖線の波形となる。
【0019】
オペアンプ11は、フィードスルー電圧も含めて、図3(d)に示すように増幅する。その増幅出力が入力されるローパスフィルタ15の出力は、図3(e)のように、オペアンプ11の出力値に向かって時定数をもって上昇してゆく。
【0020】
(2)時間t2 〜t4
時間t2 で、図3(b)に示すようにTFTゲート駆動信号がOFFとされると、フィードスルー現象により、ONした時に容量6に漏れ込んでいたと同量の電荷が漏れ出るから、図3(c)に示すように、入力信号線7の電位は漏れ出た電荷に相当する電圧(フィードスルー電圧)だけ低下する。オペアンプ11の出力波形も、それに対応して低下する。ローパスフィルタ15の出力は、フィードスルー電圧の増幅値を含む高い値から、その分が消滅したオペアンプ11の出力値に向かって、時定数に従って減少する。
【0021】
図2の出力端子23からの出力は、図示しないサンプルホールド回路に送られて、ホールドされる。時間t2 〜t4 間の時間t3 でサンプリングすると、暗時には出力E1 に対応した値が得られ、光入射時には出力E2 に対応した値が得られる。
【0022】
(3)時間t4
時間t4 でリセットスイッチ9がオンされると、入力信号線7上の入力がリセットされる。
【0023】
(サンプルホールド回路)
図6は、サンプルホールド回路を2重にした従来例である。図6において、40は第1のサンプルホールド回路、41は第2のサンプルホールド回路、42はオペアンプ、43はスイッチ、44,44Bはコンデンサ、45,46はスイッチ、47はスイッチ、48はコンデンサ、49,50はスイッチ、51はオペアンプ、52は出力端子である。各スイッチは、例えばMOSFET等のアナログスイッチで構成される。
【0024】
オペアンプ42の反転入力端子(−)は、スイッチ43を介してオペアンプ42の出力端子と接続されると共に、コンデンサ44,スイッチ45の順に接続された回路を経て固定電位(アース)と接続される。また、コンデンサ44とスイッチ45の接続点は、スイッチ46を介してオペアンプ42の出力端子と接続される。オペアンプ42の出力はスイッチ47を介してサンプルホールド用のコンデンサ48と接続され、両者の接続点はスイッチ49を介してオペアンプ51の入力に接続される。オペアンプ51は、出力端子と反転入力端子(−)とが接続され、バッファとして動作させられている。なお、第2のサンプルホールド回路41は、第1のサンプルホールド回路40と同様の構成である。
【0025】
第1のサンプルホールド回路40の動作は、次の通りである。入力端子39には、二重相関サンプリング回路からの出力が入力されるが、二重相関サンプリング回路に入力バイアス電圧だけを入力する時には、スイッチ43,45をオン、スイッチ46,47,49をオフにしておく。すると、オペアンプ42には100%の負帰還がかけられているのでバッファとして動作し、入力バイアス電圧をVi ,オペアンプ42自身のオフセット電圧をVioとすると、非反転入力端子(+)に入力されたVi +Vioと同じ大きさの電圧が、オペアンプ42の出力に現れる。コンデンサ44はその電圧(Vi +Vio)に充電される。
【0026】
次に、スイッチ43,45をオフ、スイッチ46,47をオン、スイッチ49をオフにしておいて、画像読取信号を入力した時の二重相関サンプリング回路からの出力VS を、入力端子39に入力する。すると、入力は、VS +Vi +Vioとなる。この時のオペアンプ42の出力電圧をV42とすると、V42にコンデンサ44の充電電圧(Vi +Vio)を加えた電圧(V42+Vi +Vio)が、反転入力端子(−)に入力される。オペアンプ42は、次式が成り立つように動作する。
VS +Vi +Vio=V42+Vi +Vio
従って、V42=VS となり、スイッチ47がオンされると、入力信号VS がコンデンサ48に充電されて、サンプルホールドされる。
【0027】
保持された電圧は、その後スイッチ49がオンされた時に、オペアンプ51を経て出力端子52に取り出される。第1のサンプルホールド回路40から出力している間に、第2のサンプルホールド回路41を動作させて、次のデータをホールドすることが出来る。
【0028】
なお、画像読取信号処理装置に関する従来の文献としては、例えば、特開昭62−185458号公報,特開昭62−135775号公報等がある。
【0029】
【発明が解決しようとする課題】
しかしながら、前記した従来の技術には、次のような問題点があった。すなわち、サンプルホールド回路を2重にした場合、オペアンプのオフセット電圧キャンセル用の2つのコンデンサ44,44Bに充電される電圧に違いがあると、その違いに起因して出力レベルに相違が現れるが、それが周期的なノイズとなってしまうという点である。
【0030】
具体的には、図6の従来例に係るサンプルホールド回路では、同一のイメージセンサ素子からのサンプルホールド回路が2重に設けられており、それらに交互に入力される。オペアンプのオフセットをキャンセルするコンデンサ44,44Bが設けられているが、図示しない寄生容量があるために、オフセットは完全にはキャンセルされない。2つのサンプルホールド回路でキャンセルされない電圧に差があると、交互にその差が出力に反映されるから周期的なノイズとなる。
【0031】
本発明は、以上のような問題点を解決することを課題とするものである。
【0032】
【課題を解決するための手段】
前記課題を解決するため、本発明に係る画像読取信号処理装置は、信号が入力される非反転入力端子に第1のスイッチ62を介して出力基準電源が接続され、反転入力端子と出力端子との間に第2のスイッチが接続され、反転入力端子と前記出力基準電源との間に第1のコンデンサと第3のスイッチとがこの順に接続された第1のオペアンプと、前記第1のオペアンプの次段に設けられ、互いに並列に接続され交互に動作させられるところの、サンプルホールド用スイッチとサンプルホールド用コンデンサとバッファ接続のオペアンプとを有する第1,第2のサンプルホールド要部回路と、前記第1,第2のサンプルホールド要部回路の各出力端子と前記第1のコンデンサと第3のスイッチとの接続点との間に、それぞれスイッチを設けることによって形成した負帰還回路とを備えたサンプルホールド回路を具備する構成となっている。
【0033】
上記構成の画像読取信号処理装置において、2重のサンプルホールド回路を構成するに際し、オフセット電圧キャンセル用のコンデンサを具備したオペアンプ1個を入力側に配置し、その次に、サンプルホールド用コンデンサ等を有するサンプルホールド要部回路を2組並列接続した構成とし、これらサンプルホールド要部回路の各出力を、オフセット電圧キャンセル用のコンデンサを通して負帰還することで、2組のサンプルホールド要部回路は交互に使用されるが、どちらを使用する場合でも同じオフセット電圧キャンセル用のコンデンサでキャンセルする。したがって、キャンセル用コンデンサの電圧の相違に起因して周期的ノイズが発生するなどという問題は起こり得ない。
【0034】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0035】
図1は、本発明の一実施形態に係る画像読取信号処理装置に使用する2重にしたサンプリングホールド回路の構成例を示す図である。図1において、60は入力端子、61はコンデンサ、62はスイッチ、63は出力基準電源、64はオペアンプ、65はスイッチ、66,67はコンデンサ、68はスイッチ、69,70はサンプルホールド要部回路、71,72はスイッチ、73,74はコンデンサ、75,76はオペアンプ、77〜80はスイッチ、81は出力端子である。
【0036】
オペアンプ64の非反転入力端子には、スイッチ62を介して出力基準電源63が接続され、反転入力端子と出力端子との間には、スイッチ65が接続され、反転入力端子と出力基準電源63との間には、コンデンサ66とスイッチ68とがこの順に接続される。オペアンプ64の次段には、互いに並列に接続され交互に動作させられるところの2組のサンプルホールド要部回路69,70が接続される。
【0037】
サンプルホールド要部回路69,70は、それぞれサンプルホールド用スイッチ71,72,サンプルホールド用コンデンサ73,74,バッファ接続のオペアンプ75,76とから構成される。そして、サンプルホールド要部回路69,70の出力端子とコンデンサ66とスイッチ68との接続点との間に、それぞれスイッチ77,78を設けることによって負帰還回路を形成する。
【0038】
オペアンプ64としては、差動増幅段と出力増幅段との2つの増幅段から構成される通常のオペアンプを用いる。一方、オペアンプ75,76としては、差動増幅段のみからなるオペアンプを用いるのが望ましい。その理由は、後で説明する。
【0039】
コンデンサ61は、図2の直流再生用コンデンサ19に相当し、出力基準電源63は出力基準電源21に相当している。出力基準電圧が入力される時は、スイッチ62,65,68がオンされる。オペアンプ64の非反転入力端子には出力基準電源63の電圧V63が印加され、コンデンサ66にはオペアンプ64のオフセット電圧が充電される。その後、最初にスイッチ65をオフし、次にスイッチ62,68をオフする。最初にスイッチ65をオフする理由は、次に述べるように、コンデンサ66に充電されているオペアンプ64のオフセット電圧の値が、変化しないようにするためである。
【0040】
図5は、コンデンサ66の充電電圧の寄生容量CS による変化を説明する図である。集積回路中にコンデンサ66,67が形成される場合、両者の接続点Nはシリコン基板側となるが、その接続点Nと固定電位との間には、大きな寄生容量CS が存在する。すなわち、コンデンサ66の接続点N側の端子は、寄生容量CSによって固定電位に接続されていることになる。ところで、コンデンサ66の充電電圧が変化しないようにするためには、電荷が放電しにくいようにすればよいわけであるが、そのためには、スイッチのオフにより直列に高いインピーダンスが接続される形にすればよい。
【0041】
コンデンサ66の両側に存在するスイッチは65と68であるが、もし最初にスイッチ68の方をオフしたとすると、コンデンサ66の一方の端子は、オンしているスイッチ65が接続されており、他方の端子は、寄生容量CS を介して固定電位と接続されている。寄生容量CS は、高インピーダンスではない。これではコンデンサ66の充電電圧は変化し得る。もし、最初にスイッチ65をオフすると、コンデンサ66の端子の内、オペアンプ64の反転入力端子(−)に接続されている端子には、高インピーダンスが接続されることとなるから、コンデンサ66の充電電圧が変化することはない。
【0042】
図1に戻るが、第1のサンプルホールド要部回路69のスイッチ71がオンされると、オペアンプ64の出力によりコンデンサ73は充電される。スイッチ71がオンされる時はスイッチ77もオンされ、オペアンプ75の出力がコンデンサ66を経てオペアンプ64に負帰還される。コンデンサ66にはオペアンプ64のオフセット電圧が充電されているから、オフセット電圧はキャンセルされ、オペアンプ75の出力は、オペアンプ64の非反転入力端子に対応した電圧となる。スイッチ71,77がオフされると、コンデンサ73の電圧がホールドされる。ホールドされた電圧は、スイッチ79がオンされた時に、出力端子81に取り出される。
【0043】
次には、第2のサンプルホールド要部回路70が使用されるが、この時も同様の動作により、オペアンプ76の出力が前回と同じくコンデンサ66を経て負帰還される。このように、図1のサンプルホールド回路では、前段のオペアンプを共通に使うので、第1,第2のサンプルホールド要部回路を動作させるに際し、オフセット電圧による影響に差が出ることはない。
【0044】
ところで、オペアンプ64とオペアンプ75,76とは縦続接続されているが、もし縦続接続するオペアンプとして2つの増幅段を有する通常のオペアンプを用い、これら全体に負帰還をかけると(スイッチ77参照)、入出力の伝搬遅延のために発振し易い状態に近づく。また、2つの増幅段を有しゲインが大である通常のオペアンプをゲイン1倍で使用すると、大きな位相補償コンデンサを必要とするが、それを集積回路上に形成すると広い面積を占めてしまい、コストアップにつながり、好ましくない。
【0045】
そこで、常にバッファとして使用するオペアンプ75,76は、差動増幅段のみで構成する。すると、前記したような入出力の伝搬遅延も緩和され、大きな位相補償用コンデンサを必要とすることもなくなる。
【0046】
オペアンプ64にオフセット電圧キャンセル用のコンデンサ66を接続するに際しては、オペアンプ64の出力端子から負帰還経路を形成するように、コンデンサ66に対してコンデンサ67を直列に接続するのが望ましい。このようにする理由は、スイッチ65をオフした時でも、あるいはスイッチ77,78を経由しての負帰還がない時でも、コンデンサ66,67を経由しての負帰還は行われるようにするためである。
【0047】
もし、この負帰還がなければ、オペアンプ64の出力が最大(オペアンプの電源値)になってしまい、電源電流が大きく変動することがある。電源電流が変動すると、集積回路上でこのオペアンプ64に接続される図示しない他の回路に悪影響を及ぼす。しかし、コンデンサ66,67により負帰還経路が確保してあると、そのようなことが防止出来る。
【0048】
図1のサンプルホールド回路では、2重のサンプルホールド要部回路69,70のそれぞれに、サンプルホールド用のスイッチ71,72を具えているが、これらが発するスイッチングノイズの大きさに違いがあると、上記2つのサンプルホールド回路を交互に使う度に、その大きさの違いが交互に出力に現れることになる。従って、スイッチ71,72を集積回路上にアナログスイッチとして形成するに際しては、出来るだけ特性が同じになるように形成する必要がある。そのためには、集積回路上に隣接して形成するのが望ましい。
【0049】
図7は、サンプリングホールド回路を2重にした本発明の回路におけるタイムチャートである。横軸は時間であり、ΔVは画像読取信号の大きさである。図7(a)は、入力端子60への入力、図7(b)はオペアンプ64への入力であり、当初は入力信号(画像読取信号)はないが、時間t10を過ぎたあたりで入力されて来ている。入力信号がない状態で、まず時間t0 でスイッチ62がオンされ出力基準電源63の電圧が印加される。
【0050】
次に、時間t1 でスイッチ65,68をオンして、コンデンサ66にオペアンプ64のオフセット電圧を充電する。この後、3つのスイッチ62,65,68をオフする訳であるが、最初に時間t2 でスイッチ65をオフした後、時間t3 で他の2つのスイッチ62,68をオフする。その理由は、既に述べたが、コンデンサ66の充電電圧を変化させないためである。
【0051】
次に、時間t4 で、今回使用する側のサンプルホールド要部回路69に対応したサンプルホールド用スイッチ71および負帰還用のスイッチ77をオンする。この状態でのオペアンプ64の出力がコンデンサ73にホールドされる。ここまでの動作が1サイクルであるが、画像読取信号ΔVを入力させる場合の動作も、時間t7 から始まるサイクルで同様に行われる。
【0052】
図8は、2重にしたサンプリングホールド回路における第1段増幅器(オペアンプ64)の具体的回路を示す図である。図8において、90は電源ライン、91は定電流制御信号端子、92はクリップ電圧端子、93は非反転入力端子、94は差動増幅段、95は反転入力端子、96は出力信号線、97は出力クリップ用トランジスタ、98は出力増幅段、99,100は出力用MOSFET、101は出力端子、VDDは電源電圧、GNDは固定電位である。
【0053】
差動増幅段94の出力は、出力信号線96により出力増幅段98に伝えられ、MOSFET100で増幅されて出力端子101から出力が取り出される。これがオペアンプ64の出力となる。MOSFET99は飽和していて定電流を供給しており、MOSFET100の出力電圧に応じて、MOSFET100へ流れる電流Idsと出力端子101へ流れて行く電流との割合が変化される。
【0054】
しかし、MOSFET100の両端電位が大となって来て、MOSFET99の両端電位が飽和を維持できない程に小さくなってしまうと、もはや定電流を供給し得なくなる。そうすると、電源ライン90からこの回路に流れる電流が大きく変動することになり、このような変動は、図示しない他の回路に電源を通じて悪影響を及ぼす。
【0055】
出力クリップ用トランジスタ97は、そのような状態に至るのを防止するために設けられたものである。これのゲートにはクリップ電圧端子92から固定電位を印加しておき、MOSFET100の両端電位が所定以上に上昇すると、出力クリップ用トランジスタ97に電流が流れて上昇を停止させるようにする。これにより、MOSFET99が飽和状態を維持して定電流を供給し続けることが可能となる。
【0056】
図9は、2重にしたサンプルホールド回路における第2段増幅器(オペアンプ75,76)の具体的回路を示す図である。図9において、110は定電流制御信号端子、111は入力端子、112は差動増幅器、113は負帰還回路、114は出力端子である。差動増幅器1段から構成されており、負帰還回路113を短絡回路とすることにより、バッファとされている。
【0057】
【発明の効果】
以上述べた如く、本発明に係る画像読取信号処理装置によれば、次のような効果を奏する。すなわち、2重のサンプルホールド回路を構成するに際し、オフセット電圧キャンセル用のコンデンサを具備したオペアンプ1個を入力側に配置し、その次に、サンプルホールド用コンデンサ等を有するサンプルホールド要部回路を2組並列接続した構成とし、これらサンプルホールド要部回路の各出力を、オフセット電圧キャンセル用のコンデンサを通して負帰還することで、どちらのサンプルホールド要部回路を使用する場合でも同じオフセット電圧キャンセル用のコンデンサでキャンセルされるので、キャンセル用コンデンサの電圧の相違に起因して周期的ノイズが発生するなどということがない。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係る画像読取信号処理装置に使用する2重にしたサンプリングホールド回路の構成例を示す図
【図2】 従来の二重相関サンプリング回路の1例を示す図
【図3】 従来の二重相関サンプリング回路におけるタイムチャート
【図4】 イメージセンサからの複数の画像読取信号を時系列化して取り出す画像読取信号処理装置の全体を示す図
【図5】 コンデンサ66の充電電圧の寄生容量による変化を説明する図
【図6】 サンプリングホールド回路を2重にした従来例を示す図
【図7】 サンプリングホールド回路を2重にした本発明の回路におけるタイムチャート
【図8】 2重にしたサンプリングホールド回路における第1段増幅器の具体的回路を示す図
【図9】 2重にしたサンプリングホールド回路における第2段増幅器の具体的回路を示す図
【符号の説明】
1…イメージセンサ、2…フォトダイオード、3…バイアス電源、4…容量、5…TFT、6…容量、7…入力信号線、8…二重相関サンプリング回路、9…リセットスイッチ、10…入力バイアス電源、11…オペアンプ、12…スイッチ、13,14…コンデンサ、15…ローパスフィルタ、16…抵抗、17…コンデンサ、18…バッファ、19…直流再生用コンデンサ、20…スイッチ、21…出力基準電源、22…バッファ、23…出力端子、24…駆動パルス発生器、30…イメージセンサ、31A〜31M…二重相関サンプリング回路、32A〜32M…サンプルホールド回路、33A〜33M…スイッチ33、34…バッファ、35…出力端子、39…入力端子、40A,40B…二重相関サンプリング回路、41A,41B…サンプルホールド回路、42…オペアンプ、43…スイッチ、44…コンデンサ、45,46…スイッチ、47…スイッチ、48…コンデンサ、49,50…スイッチ、51…オペアンプ、52…出力端子、60…入力端子、61…コンデンサ、62…スイッチ、63…出力基準電源、64…オペアンプ、65…スイッチ、66,67…コンデンサ、68…スイッチ、69,70…サンプルホールド要部回路、71,72…スイッチ、73,74…コンデンサ、75,76…オペアンプ、77〜80…スイッチ、81…出力端子、90…電源ライン、91…定電流制御信号端子、92…クリップ電圧端子、93…非反転入力端子、94…差動増幅段、95…反転入力端子、96…出力信号線、97…出力クリップ用トランジスタ、98…出力増幅段、99,100…MOSFET、101…出力端子、110…定電流制御信号端子、111…入力端子、112…差動増幅器、113…負帰還回路、114…出力端子
【発明の属する技術分野】
本発明は、イメージセンサで読み取った画像信号を増幅し、ついで増幅出力をサンプルホールドする画像読取信号処理装置に関するものである。
【0002】
【従来の技術】
図4は、イメージセンサからの複数の画像読取信号を時系列化して取り出す画像読取信号処理装置の全体を示す図である。図4において、30はイメージセンサ、31A〜31Mは二重相関サンプリング回路、32A〜32Mはサンプルホールド回路、33A〜33Mはスイッチ、34はバッファ、35は出力端子、A,B,Mはそれぞれ1つの画像読取信号に対する処理チャンネルである。
【0003】
二重相関サンプリング回路31A〜31Mは、まだイメージセンサ30から画像読取信号が入力されない段階で、入力側の図示しない寄生容量等に存在する入力バイアス電圧を入力しておき、次に、入力バイアス電圧に画像読取信号が重畳されたものが入力された時には、先に入力しておいた入力バイアス電圧を差し引いた分(即ち、画像読取信号)だけを増幅した出力を得る回路である。サンプルホールド回路32A〜32Mは、二重相関サンプリング回路31A〜31Mの出力を保持しておく回路である。
【0004】
処理チャンネルAを例にとると、まず、イメージセンサ30の或る1つの画像読取素子からの入力信号(画像読取信号)を、二重相関サンプリング回路31Aで増幅し、サンプルホールド回路32Aで保持する。このようにして、各処理チャンネルA〜Mのサンプルホールド回路32A〜32Mには、イメージセンサ30の各画像読取素子からの画像読取信号の増幅出力が保持されるが、スイッチ33A〜33Mを順次オンし、バッファ34を経て出力端子35に取り出すと、1列に時系列化された信号となる。
【0005】
この時系列化信号は、出来るだけ休止期間なく連続して出力されることが要求される。もし休止期間があると、その休止期間中は次の回路がデータを取り込まないよう制御をする必要があり、制御が面倒となるからである。また、休止期間を設けると、出力期間中のクロック周波数を大にしてやらなければならないが、そうすると最終段のバッファの周波数帯域を広くしてやる必要が出て来るからである。
【0006】
しかし、連続して出力しようとする場合、サンプルホールド回路に問題点が出てくる。というのは、サンプルホールド回路では、ホールドしているデータを出力している間に、サンプリングした次のデータをホールドするということは出来ない。従って、各処理チャンネルでのサンプリングやサンプルホールドを、同一の制御信号で制御しようとすると、サンプリングしている間は出力を停止しなければならないことになる。そのようなことを回避するために、各処理チャンネルのサンプルホールド回路を、2重にすることが考えられている。以下、二重相関サンプリング回路,サンプルホールド回路について、順に説明する。
【0007】
(二重相関サンプリング回路)
図2は、従来の二重相関サンプリング回路の1例を示す図である。図2において、1はイメージセンサ、2はフォトダイオード、3はバイアス電源、4は容量、5はTFT(薄膜トランジスタ)、6は容量、7は入力信号線、8は二重相関サンプリング回路、9はリセットスイッチ、10は入力バイアス電源、11はオペアンプ、12はスイッチ、13,14はコンデンサ、15はローパスフィルタ、16は抵抗、17はコンデンサ、18はバッファ、19は直流再生用コンデンサ、20はスイッチ、21は出力基準電源、22はバッファ、23は出力端子、24は駆動パルス発生器である。
【0008】
イメージセンサ1には、カソードにバイアス電源3の正極が接続され、アノードがTFT5のドレインに接続されたフォトダイオード2が設けられていて、これが光を検出する。フォトダイオード2は1つしか描いてないが、実際には多数設けられている。フォトダイオード2のアノードに描かれている容量4は、フォトダイオード2の自己容量とTFT5のドレイン側寄生容量の合計容量を表している。また、TFT5には、点線で記したように、ゲートとドレインDとの間およびゲートとソースSとの間には、ゲートとオーバーラップするために生ずる容量が、僅かではあるが存在している。容量6は、TFT5のソース側寄生容量とICで構成されている二重相関サンプリング回路8の入力容量の合計容量を表している。
【0009】
二重相関サンプリング回路8はICとして構成され、その中の各スイッチはアナログスイッチで構成される。駆動パルス発生器24は、TFT5および各スイッチのオン,オフを制御するパルスを発生する。入力信号線7には、リセットスイッチ9を介して入力バイアス電源10が接続されている。オペアンプ11は、負帰還回路としてスイッチ12とコンデンサ13を具え、スイッチ12がオンされた時にはバッファ(ゲイン1倍)として動作し、スイッチ12がオフされた時には、コンデンサ14,13の容量比で決まるゲインの増幅器として動作する。負帰還回路が二重にされているのは、オペアンプ11で二重相関サンプリングをさせるためである。
【0010】
すなわち、まず入力バイアス電圧を入力しておき(第1回サンプリング)、次にその入力バイアス電圧に画像読取信号が重畳されたものを入力し(第2回サンプリング)、その差分を増幅する。
【0011】
(1)入力バイアス電圧の入力
TFT5をオフにした状態でリセットスイッチ9を一定期間オンすると、容量6は、入力バイアス電源10によって充電され、入力バイアス電圧V10となる。リセットスイッチ9をオフした後スイッチ12をオンすると、オペアンプ11はバッファとして動作し、その出力電圧は、入力バイアス電圧V10にオペアンプ11自身のオフセットが加わった電圧となる。反転入力端子のコンデンサ14は、負帰還により同じ電圧に充電される。オペアンプ11自身のオフセットはV10に比して充分小さいとすると、それは無視できるから、コンデンサ14の充電電圧は入力バイアス電圧V10と等しい。
【0012】
オペアンプ11の出力V10は、ローパスフィルタ15およびバッファ18を経て、直流再生用コンデンサ19に印加される。このとき、スイッチ20もオンされていて、出力基準電源21が直流再生用コンデンサ19の逆方向から印加される。出力基準電源21の電圧をV21とすると、直流再生用コンデンサ19の極板間には、
V10−V21
の電圧が充電される。この後、スイッチ20はオフとされる。
【0013】
なお、ローパスフィルタ15は、ノイズを低減するために設けられている。増幅器の遮断周波数は、製造上のバラツキとか寄生容量等で多少変動するため、一般に仕様よりも余裕を持つよう大きめに設計してある。オペアンプ11も、通常そのように設計してある。そのため、必要とされる帯域外のノイズも増幅してしまうので、それらを低減する必要があるからである。
【0014】
バッファ18は、ローパスフィルタ15から見た入力側のインピーダンスを大にすると共に、直流再生用コンデンサ19から出力側を見たインピーダンスを小にするために設けられている。もし、バッファ18がないと、直流再生用コンデンサ19がローパスフィルタ15の負荷として接続されている形となり、ローパスフィルタ15の遮断周波数を低下させ、周波数帯域を狭くするおそれがあるからである。
【0015】
(2)入力バイアス電圧+入力信号の入力
フォトダイオード2に入射した光量に応じて電流が流れ、容量4が充電され、これが画像読取信号ΔVとなる。TFT5がオンされると、容量6の電圧V10に画像読取信号ΔVが重畳されたものが、オペアンプ11に入力される。オペアンプ11での増幅度A11を仮に100倍とすると、出力電圧は
V10+100×ΔV
となる。
【0016】
これが、ローパスフィルタ15およびバッファ18を経て直流再生用コンデンサ19に印加される。直流再生用コンデンサ19には、先程(V10−V21)の電圧が充電されているから、それを差し引いた電圧、即ち
(V10+100×ΔV)−(V10−V21)=100×ΔV+V21
なる電圧がバッファ22の入力に印加されることになる。従って、出力端子23に得られる出力は、100×ΔV+V21である。
【0017】
図3は、前記の画像読取信号処理装置におけるタイムチャートである。実線の波形は暗時(光入射のない時)の波形、一点鎖線の波形は光入射時の波形である。以下、時間を追って動作を説明する。
【0018】
(1)時間t1 〜t2
時間t1 で、図3(b)に示すように、TFTゲート駆動信号がONとされると、ゲート信号がゲートからドレインまたはソースへ漏れ込むというフィードスルー現象が生ずる。漏れ込んで来た信号(電荷)により、容量6の充電電圧がその分上昇する。図3(c)の波形が時間t1 で波形c−1の如く上昇しているのは、その電圧(フィードスルー電圧)を表している。暗時であれば入力はフィードスルー電圧だけであるが、光入射時であれば、それに入力信号ΔVが重畳されて一点鎖線の波形となる。
【0019】
オペアンプ11は、フィードスルー電圧も含めて、図3(d)に示すように増幅する。その増幅出力が入力されるローパスフィルタ15の出力は、図3(e)のように、オペアンプ11の出力値に向かって時定数をもって上昇してゆく。
【0020】
(2)時間t2 〜t4
時間t2 で、図3(b)に示すようにTFTゲート駆動信号がOFFとされると、フィードスルー現象により、ONした時に容量6に漏れ込んでいたと同量の電荷が漏れ出るから、図3(c)に示すように、入力信号線7の電位は漏れ出た電荷に相当する電圧(フィードスルー電圧)だけ低下する。オペアンプ11の出力波形も、それに対応して低下する。ローパスフィルタ15の出力は、フィードスルー電圧の増幅値を含む高い値から、その分が消滅したオペアンプ11の出力値に向かって、時定数に従って減少する。
【0021】
図2の出力端子23からの出力は、図示しないサンプルホールド回路に送られて、ホールドされる。時間t2 〜t4 間の時間t3 でサンプリングすると、暗時には出力E1 に対応した値が得られ、光入射時には出力E2 に対応した値が得られる。
【0022】
(3)時間t4
時間t4 でリセットスイッチ9がオンされると、入力信号線7上の入力がリセットされる。
【0023】
(サンプルホールド回路)
図6は、サンプルホールド回路を2重にした従来例である。図6において、40は第1のサンプルホールド回路、41は第2のサンプルホールド回路、42はオペアンプ、43はスイッチ、44,44Bはコンデンサ、45,46はスイッチ、47はスイッチ、48はコンデンサ、49,50はスイッチ、51はオペアンプ、52は出力端子である。各スイッチは、例えばMOSFET等のアナログスイッチで構成される。
【0024】
オペアンプ42の反転入力端子(−)は、スイッチ43を介してオペアンプ42の出力端子と接続されると共に、コンデンサ44,スイッチ45の順に接続された回路を経て固定電位(アース)と接続される。また、コンデンサ44とスイッチ45の接続点は、スイッチ46を介してオペアンプ42の出力端子と接続される。オペアンプ42の出力はスイッチ47を介してサンプルホールド用のコンデンサ48と接続され、両者の接続点はスイッチ49を介してオペアンプ51の入力に接続される。オペアンプ51は、出力端子と反転入力端子(−)とが接続され、バッファとして動作させられている。なお、第2のサンプルホールド回路41は、第1のサンプルホールド回路40と同様の構成である。
【0025】
第1のサンプルホールド回路40の動作は、次の通りである。入力端子39には、二重相関サンプリング回路からの出力が入力されるが、二重相関サンプリング回路に入力バイアス電圧だけを入力する時には、スイッチ43,45をオン、スイッチ46,47,49をオフにしておく。すると、オペアンプ42には100%の負帰還がかけられているのでバッファとして動作し、入力バイアス電圧をVi ,オペアンプ42自身のオフセット電圧をVioとすると、非反転入力端子(+)に入力されたVi +Vioと同じ大きさの電圧が、オペアンプ42の出力に現れる。コンデンサ44はその電圧(Vi +Vio)に充電される。
【0026】
次に、スイッチ43,45をオフ、スイッチ46,47をオン、スイッチ49をオフにしておいて、画像読取信号を入力した時の二重相関サンプリング回路からの出力VS を、入力端子39に入力する。すると、入力は、VS +Vi +Vioとなる。この時のオペアンプ42の出力電圧をV42とすると、V42にコンデンサ44の充電電圧(Vi +Vio)を加えた電圧(V42+Vi +Vio)が、反転入力端子(−)に入力される。オペアンプ42は、次式が成り立つように動作する。
VS +Vi +Vio=V42+Vi +Vio
従って、V42=VS となり、スイッチ47がオンされると、入力信号VS がコンデンサ48に充電されて、サンプルホールドされる。
【0027】
保持された電圧は、その後スイッチ49がオンされた時に、オペアンプ51を経て出力端子52に取り出される。第1のサンプルホールド回路40から出力している間に、第2のサンプルホールド回路41を動作させて、次のデータをホールドすることが出来る。
【0028】
なお、画像読取信号処理装置に関する従来の文献としては、例えば、特開昭62−185458号公報,特開昭62−135775号公報等がある。
【0029】
【発明が解決しようとする課題】
しかしながら、前記した従来の技術には、次のような問題点があった。すなわち、サンプルホールド回路を2重にした場合、オペアンプのオフセット電圧キャンセル用の2つのコンデンサ44,44Bに充電される電圧に違いがあると、その違いに起因して出力レベルに相違が現れるが、それが周期的なノイズとなってしまうという点である。
【0030】
具体的には、図6の従来例に係るサンプルホールド回路では、同一のイメージセンサ素子からのサンプルホールド回路が2重に設けられており、それらに交互に入力される。オペアンプのオフセットをキャンセルするコンデンサ44,44Bが設けられているが、図示しない寄生容量があるために、オフセットは完全にはキャンセルされない。2つのサンプルホールド回路でキャンセルされない電圧に差があると、交互にその差が出力に反映されるから周期的なノイズとなる。
【0031】
本発明は、以上のような問題点を解決することを課題とするものである。
【0032】
【課題を解決するための手段】
前記課題を解決するため、本発明に係る画像読取信号処理装置は、信号が入力される非反転入力端子に第1のスイッチ62を介して出力基準電源が接続され、反転入力端子と出力端子との間に第2のスイッチが接続され、反転入力端子と前記出力基準電源との間に第1のコンデンサと第3のスイッチとがこの順に接続された第1のオペアンプと、前記第1のオペアンプの次段に設けられ、互いに並列に接続され交互に動作させられるところの、サンプルホールド用スイッチとサンプルホールド用コンデンサとバッファ接続のオペアンプとを有する第1,第2のサンプルホールド要部回路と、前記第1,第2のサンプルホールド要部回路の各出力端子と前記第1のコンデンサと第3のスイッチとの接続点との間に、それぞれスイッチを設けることによって形成した負帰還回路とを備えたサンプルホールド回路を具備する構成となっている。
【0033】
上記構成の画像読取信号処理装置において、2重のサンプルホールド回路を構成するに際し、オフセット電圧キャンセル用のコンデンサを具備したオペアンプ1個を入力側に配置し、その次に、サンプルホールド用コンデンサ等を有するサンプルホールド要部回路を2組並列接続した構成とし、これらサンプルホールド要部回路の各出力を、オフセット電圧キャンセル用のコンデンサを通して負帰還することで、2組のサンプルホールド要部回路は交互に使用されるが、どちらを使用する場合でも同じオフセット電圧キャンセル用のコンデンサでキャンセルする。したがって、キャンセル用コンデンサの電圧の相違に起因して周期的ノイズが発生するなどという問題は起こり得ない。
【0034】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0035】
図1は、本発明の一実施形態に係る画像読取信号処理装置に使用する2重にしたサンプリングホールド回路の構成例を示す図である。図1において、60は入力端子、61はコンデンサ、62はスイッチ、63は出力基準電源、64はオペアンプ、65はスイッチ、66,67はコンデンサ、68はスイッチ、69,70はサンプルホールド要部回路、71,72はスイッチ、73,74はコンデンサ、75,76はオペアンプ、77〜80はスイッチ、81は出力端子である。
【0036】
オペアンプ64の非反転入力端子には、スイッチ62を介して出力基準電源63が接続され、反転入力端子と出力端子との間には、スイッチ65が接続され、反転入力端子と出力基準電源63との間には、コンデンサ66とスイッチ68とがこの順に接続される。オペアンプ64の次段には、互いに並列に接続され交互に動作させられるところの2組のサンプルホールド要部回路69,70が接続される。
【0037】
サンプルホールド要部回路69,70は、それぞれサンプルホールド用スイッチ71,72,サンプルホールド用コンデンサ73,74,バッファ接続のオペアンプ75,76とから構成される。そして、サンプルホールド要部回路69,70の出力端子とコンデンサ66とスイッチ68との接続点との間に、それぞれスイッチ77,78を設けることによって負帰還回路を形成する。
【0038】
オペアンプ64としては、差動増幅段と出力増幅段との2つの増幅段から構成される通常のオペアンプを用いる。一方、オペアンプ75,76としては、差動増幅段のみからなるオペアンプを用いるのが望ましい。その理由は、後で説明する。
【0039】
コンデンサ61は、図2の直流再生用コンデンサ19に相当し、出力基準電源63は出力基準電源21に相当している。出力基準電圧が入力される時は、スイッチ62,65,68がオンされる。オペアンプ64の非反転入力端子には出力基準電源63の電圧V63が印加され、コンデンサ66にはオペアンプ64のオフセット電圧が充電される。その後、最初にスイッチ65をオフし、次にスイッチ62,68をオフする。最初にスイッチ65をオフする理由は、次に述べるように、コンデンサ66に充電されているオペアンプ64のオフセット電圧の値が、変化しないようにするためである。
【0040】
図5は、コンデンサ66の充電電圧の寄生容量CS による変化を説明する図である。集積回路中にコンデンサ66,67が形成される場合、両者の接続点Nはシリコン基板側となるが、その接続点Nと固定電位との間には、大きな寄生容量CS が存在する。すなわち、コンデンサ66の接続点N側の端子は、寄生容量CSによって固定電位に接続されていることになる。ところで、コンデンサ66の充電電圧が変化しないようにするためには、電荷が放電しにくいようにすればよいわけであるが、そのためには、スイッチのオフにより直列に高いインピーダンスが接続される形にすればよい。
【0041】
コンデンサ66の両側に存在するスイッチは65と68であるが、もし最初にスイッチ68の方をオフしたとすると、コンデンサ66の一方の端子は、オンしているスイッチ65が接続されており、他方の端子は、寄生容量CS を介して固定電位と接続されている。寄生容量CS は、高インピーダンスではない。これではコンデンサ66の充電電圧は変化し得る。もし、最初にスイッチ65をオフすると、コンデンサ66の端子の内、オペアンプ64の反転入力端子(−)に接続されている端子には、高インピーダンスが接続されることとなるから、コンデンサ66の充電電圧が変化することはない。
【0042】
図1に戻るが、第1のサンプルホールド要部回路69のスイッチ71がオンされると、オペアンプ64の出力によりコンデンサ73は充電される。スイッチ71がオンされる時はスイッチ77もオンされ、オペアンプ75の出力がコンデンサ66を経てオペアンプ64に負帰還される。コンデンサ66にはオペアンプ64のオフセット電圧が充電されているから、オフセット電圧はキャンセルされ、オペアンプ75の出力は、オペアンプ64の非反転入力端子に対応した電圧となる。スイッチ71,77がオフされると、コンデンサ73の電圧がホールドされる。ホールドされた電圧は、スイッチ79がオンされた時に、出力端子81に取り出される。
【0043】
次には、第2のサンプルホールド要部回路70が使用されるが、この時も同様の動作により、オペアンプ76の出力が前回と同じくコンデンサ66を経て負帰還される。このように、図1のサンプルホールド回路では、前段のオペアンプを共通に使うので、第1,第2のサンプルホールド要部回路を動作させるに際し、オフセット電圧による影響に差が出ることはない。
【0044】
ところで、オペアンプ64とオペアンプ75,76とは縦続接続されているが、もし縦続接続するオペアンプとして2つの増幅段を有する通常のオペアンプを用い、これら全体に負帰還をかけると(スイッチ77参照)、入出力の伝搬遅延のために発振し易い状態に近づく。また、2つの増幅段を有しゲインが大である通常のオペアンプをゲイン1倍で使用すると、大きな位相補償コンデンサを必要とするが、それを集積回路上に形成すると広い面積を占めてしまい、コストアップにつながり、好ましくない。
【0045】
そこで、常にバッファとして使用するオペアンプ75,76は、差動増幅段のみで構成する。すると、前記したような入出力の伝搬遅延も緩和され、大きな位相補償用コンデンサを必要とすることもなくなる。
【0046】
オペアンプ64にオフセット電圧キャンセル用のコンデンサ66を接続するに際しては、オペアンプ64の出力端子から負帰還経路を形成するように、コンデンサ66に対してコンデンサ67を直列に接続するのが望ましい。このようにする理由は、スイッチ65をオフした時でも、あるいはスイッチ77,78を経由しての負帰還がない時でも、コンデンサ66,67を経由しての負帰還は行われるようにするためである。
【0047】
もし、この負帰還がなければ、オペアンプ64の出力が最大(オペアンプの電源値)になってしまい、電源電流が大きく変動することがある。電源電流が変動すると、集積回路上でこのオペアンプ64に接続される図示しない他の回路に悪影響を及ぼす。しかし、コンデンサ66,67により負帰還経路が確保してあると、そのようなことが防止出来る。
【0048】
図1のサンプルホールド回路では、2重のサンプルホールド要部回路69,70のそれぞれに、サンプルホールド用のスイッチ71,72を具えているが、これらが発するスイッチングノイズの大きさに違いがあると、上記2つのサンプルホールド回路を交互に使う度に、その大きさの違いが交互に出力に現れることになる。従って、スイッチ71,72を集積回路上にアナログスイッチとして形成するに際しては、出来るだけ特性が同じになるように形成する必要がある。そのためには、集積回路上に隣接して形成するのが望ましい。
【0049】
図7は、サンプリングホールド回路を2重にした本発明の回路におけるタイムチャートである。横軸は時間であり、ΔVは画像読取信号の大きさである。図7(a)は、入力端子60への入力、図7(b)はオペアンプ64への入力であり、当初は入力信号(画像読取信号)はないが、時間t10を過ぎたあたりで入力されて来ている。入力信号がない状態で、まず時間t0 でスイッチ62がオンされ出力基準電源63の電圧が印加される。
【0050】
次に、時間t1 でスイッチ65,68をオンして、コンデンサ66にオペアンプ64のオフセット電圧を充電する。この後、3つのスイッチ62,65,68をオフする訳であるが、最初に時間t2 でスイッチ65をオフした後、時間t3 で他の2つのスイッチ62,68をオフする。その理由は、既に述べたが、コンデンサ66の充電電圧を変化させないためである。
【0051】
次に、時間t4 で、今回使用する側のサンプルホールド要部回路69に対応したサンプルホールド用スイッチ71および負帰還用のスイッチ77をオンする。この状態でのオペアンプ64の出力がコンデンサ73にホールドされる。ここまでの動作が1サイクルであるが、画像読取信号ΔVを入力させる場合の動作も、時間t7 から始まるサイクルで同様に行われる。
【0052】
図8は、2重にしたサンプリングホールド回路における第1段増幅器(オペアンプ64)の具体的回路を示す図である。図8において、90は電源ライン、91は定電流制御信号端子、92はクリップ電圧端子、93は非反転入力端子、94は差動増幅段、95は反転入力端子、96は出力信号線、97は出力クリップ用トランジスタ、98は出力増幅段、99,100は出力用MOSFET、101は出力端子、VDDは電源電圧、GNDは固定電位である。
【0053】
差動増幅段94の出力は、出力信号線96により出力増幅段98に伝えられ、MOSFET100で増幅されて出力端子101から出力が取り出される。これがオペアンプ64の出力となる。MOSFET99は飽和していて定電流を供給しており、MOSFET100の出力電圧に応じて、MOSFET100へ流れる電流Idsと出力端子101へ流れて行く電流との割合が変化される。
【0054】
しかし、MOSFET100の両端電位が大となって来て、MOSFET99の両端電位が飽和を維持できない程に小さくなってしまうと、もはや定電流を供給し得なくなる。そうすると、電源ライン90からこの回路に流れる電流が大きく変動することになり、このような変動は、図示しない他の回路に電源を通じて悪影響を及ぼす。
【0055】
出力クリップ用トランジスタ97は、そのような状態に至るのを防止するために設けられたものである。これのゲートにはクリップ電圧端子92から固定電位を印加しておき、MOSFET100の両端電位が所定以上に上昇すると、出力クリップ用トランジスタ97に電流が流れて上昇を停止させるようにする。これにより、MOSFET99が飽和状態を維持して定電流を供給し続けることが可能となる。
【0056】
図9は、2重にしたサンプルホールド回路における第2段増幅器(オペアンプ75,76)の具体的回路を示す図である。図9において、110は定電流制御信号端子、111は入力端子、112は差動増幅器、113は負帰還回路、114は出力端子である。差動増幅器1段から構成されており、負帰還回路113を短絡回路とすることにより、バッファとされている。
【0057】
【発明の効果】
以上述べた如く、本発明に係る画像読取信号処理装置によれば、次のような効果を奏する。すなわち、2重のサンプルホールド回路を構成するに際し、オフセット電圧キャンセル用のコンデンサを具備したオペアンプ1個を入力側に配置し、その次に、サンプルホールド用コンデンサ等を有するサンプルホールド要部回路を2組並列接続した構成とし、これらサンプルホールド要部回路の各出力を、オフセット電圧キャンセル用のコンデンサを通して負帰還することで、どちらのサンプルホールド要部回路を使用する場合でも同じオフセット電圧キャンセル用のコンデンサでキャンセルされるので、キャンセル用コンデンサの電圧の相違に起因して周期的ノイズが発生するなどということがない。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係る画像読取信号処理装置に使用する2重にしたサンプリングホールド回路の構成例を示す図
【図2】 従来の二重相関サンプリング回路の1例を示す図
【図3】 従来の二重相関サンプリング回路におけるタイムチャート
【図4】 イメージセンサからの複数の画像読取信号を時系列化して取り出す画像読取信号処理装置の全体を示す図
【図5】 コンデンサ66の充電電圧の寄生容量による変化を説明する図
【図6】 サンプリングホールド回路を2重にした従来例を示す図
【図7】 サンプリングホールド回路を2重にした本発明の回路におけるタイムチャート
【図8】 2重にしたサンプリングホールド回路における第1段増幅器の具体的回路を示す図
【図9】 2重にしたサンプリングホールド回路における第2段増幅器の具体的回路を示す図
【符号の説明】
1…イメージセンサ、2…フォトダイオード、3…バイアス電源、4…容量、5…TFT、6…容量、7…入力信号線、8…二重相関サンプリング回路、9…リセットスイッチ、10…入力バイアス電源、11…オペアンプ、12…スイッチ、13,14…コンデンサ、15…ローパスフィルタ、16…抵抗、17…コンデンサ、18…バッファ、19…直流再生用コンデンサ、20…スイッチ、21…出力基準電源、22…バッファ、23…出力端子、24…駆動パルス発生器、30…イメージセンサ、31A〜31M…二重相関サンプリング回路、32A〜32M…サンプルホールド回路、33A〜33M…スイッチ33、34…バッファ、35…出力端子、39…入力端子、40A,40B…二重相関サンプリング回路、41A,41B…サンプルホールド回路、42…オペアンプ、43…スイッチ、44…コンデンサ、45,46…スイッチ、47…スイッチ、48…コンデンサ、49,50…スイッチ、51…オペアンプ、52…出力端子、60…入力端子、61…コンデンサ、62…スイッチ、63…出力基準電源、64…オペアンプ、65…スイッチ、66,67…コンデンサ、68…スイッチ、69,70…サンプルホールド要部回路、71,72…スイッチ、73,74…コンデンサ、75,76…オペアンプ、77〜80…スイッチ、81…出力端子、90…電源ライン、91…定電流制御信号端子、92…クリップ電圧端子、93…非反転入力端子、94…差動増幅段、95…反転入力端子、96…出力信号線、97…出力クリップ用トランジスタ、98…出力増幅段、99,100…MOSFET、101…出力端子、110…定電流制御信号端子、111…入力端子、112…差動増幅器、113…負帰還回路、114…出力端子
Claims (4)
- 信号が入力される非反転入力端子に第1のスイッチを介して出力基準電源が接続され、反転入力端子と出力端子との間に第2のスイッチが接続され、反転入力端子と前記出力基準電源との間に第1のコンデンサと第3のスイッチとがこの順に接続された第1のオペアンプと、
前記第1のオペアンプの次段に設けられ、サンプルホールド用スイッチとサンプルホールド用コンデンサとバッファ接続のオペアンプとを有する第1のサンプルホールド要部回路と、
前記第1のサンプルホールド要部回路と並列に接続され、サンプルホールド用スイッチとサンプルホールド用コンデンサとバッファ接続のオペアンプとを有して前記第1のサンプルホールド要部回路と交互に動作する第2のサンプルホールド要部回路と、
前記第1,第2のサンプルホールド要部回路の各出力端子と前記第1のコンデンサと第3のスイッチとの接続点との間にそれぞれスイッチを設けることによって形成した負帰還回路と
を備えたサンプルホールド回路を有することを特徴とする画像読取信号処理装置。 - 前記第1のオペアンプは、当該第1のオペアンプの出力端子と前記第1のコンデンサと第3のスイッチとの接続点との間に接続された第2のコンデンサを有する
ことを特徴とする請求項1記載の画像読取信号処理装置。 - 前記第2のスイッチは、前記第1〜第3のスイッチがオンされている状態からオフする際に最初にオフする
ことを特徴とする請求項1記載の画像読取信号処理装置。 - 前記第1のオペアンプは、当該第1のオペアンプの出力電圧の増大を電源電流の変動が生じない所定値に制限するための出力クリップ用トランジスタを有する
ことを特徴とする請求項1記載の画像読取信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217824A JP3801112B2 (ja) | 2002-07-26 | 2002-07-26 | 画像読取信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217824A JP3801112B2 (ja) | 2002-07-26 | 2002-07-26 | 画像読取信号処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20052395A Division JP3351192B2 (ja) | 1995-07-12 | 1995-07-12 | 画像読取信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003163843A JP2003163843A (ja) | 2003-06-06 |
JP3801112B2 true JP3801112B2 (ja) | 2006-07-26 |
Family
ID=19196010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002217824A Expired - Fee Related JP3801112B2 (ja) | 2002-07-26 | 2002-07-26 | 画像読取信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3801112B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4507937B2 (ja) * | 2005-03-24 | 2010-07-21 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
JP4328327B2 (ja) | 2005-12-14 | 2009-09-09 | パナソニック株式会社 | 固体撮像装置及びその駆動方法 |
JP4835290B2 (ja) * | 2006-07-07 | 2011-12-14 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
KR100826509B1 (ko) * | 2006-09-05 | 2008-05-02 | 삼성전자주식회사 | Cds와 adc를 병렬로 처리할 수 있는 장치와 방법 |
JP5074808B2 (ja) | 2007-04-11 | 2012-11-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
JP5161676B2 (ja) * | 2008-07-07 | 2013-03-13 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP4617372B2 (ja) * | 2008-08-29 | 2011-01-26 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP5383465B2 (ja) | 2009-12-16 | 2014-01-08 | キヤノン株式会社 | 光電変換装置、焦点検出装置及び撮像システム |
JP5460465B2 (ja) * | 2010-05-25 | 2014-04-02 | キヤノン株式会社 | 光電変換装置および撮像システム |
WO2013136597A1 (ja) * | 2012-03-16 | 2013-09-19 | 富士フイルム株式会社 | 放射線画像撮影制御装置、放射線画像撮影システム、放射線画像撮影装置の制御方法、及び放射線画像撮影制御プログラム |
CN108989712B (zh) * | 2017-06-01 | 2021-10-26 | 松下知识产权经营株式会社 | 摄像装置 |
CN117118429B (zh) * | 2023-10-25 | 2024-03-26 | 苏州领慧立芯科技有限公司 | 一种宽范围超电源轨缓冲器及输入信号采样方法 |
-
2002
- 2002-07-26 JP JP2002217824A patent/JP3801112B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003163843A (ja) | 2003-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0927883A (ja) | 画像読取信号処理装置 | |
JP3887483B2 (ja) | Mosサンプル・アンド・ホールド回路 | |
KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
CN111629161B (zh) | 比较器及包括该比较器的图像感测装置 | |
JP3801112B2 (ja) | 画像読取信号処理装置 | |
JP2007187509A (ja) | 容量式物理量センサ | |
US6628148B2 (en) | Sample and hold circuit having a single control signal | |
JP2575964B2 (ja) | 固体撮像装置 | |
US20130141164A1 (en) | Voltage output device having an operational amplifier | |
JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
JP2009159611A (ja) | トランジスタ出力回路と方法 | |
US7459943B2 (en) | High accuracy sample and hold circuit having a common negative input terminal | |
JP4428813B2 (ja) | アナログ出力回路 | |
JP3644445B2 (ja) | 画像読取信号処理装置 | |
JP2004129276A (ja) | トラックアンドホールド回路 | |
US5945663A (en) | Charge measurement circuit which includes a charge sensitive amplifier holding input to a constant voltage | |
JP2002185292A (ja) | 半導体集積回路装置 | |
JP2001074820A (ja) | 基板電圧検出回路及びこれを用いた基板雑音検出回路 | |
US20240072738A1 (en) | Reducing sampled az noise and sampled reset noise in switched capacitor amplifiers | |
KR100357319B1 (ko) | 버퍼 증폭기 및 그 구동방법 | |
US20060284653A1 (en) | Method for sample and hold a signal and flat pannel driving method using the same | |
JP2001045377A (ja) | Mos型イメージセンサ | |
JP4635612B2 (ja) | サンプル・ホールド回路 | |
JP2011013037A (ja) | アレイセンサ装置 | |
JP2002176342A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |