KR100357319B1 - 버퍼 증폭기 및 그 구동방법 - Google Patents

버퍼 증폭기 및 그 구동방법 Download PDF

Info

Publication number
KR100357319B1
KR100357319B1 KR1020000026427A KR20000026427A KR100357319B1 KR 100357319 B1 KR100357319 B1 KR 100357319B1 KR 1020000026427 A KR1020000026427 A KR 1020000026427A KR 20000026427 A KR20000026427 A KR 20000026427A KR 100357319 B1 KR100357319 B1 KR 100357319B1
Authority
KR
South Korea
Prior art keywords
operational amplifier
input terminal
signal
amplifier
switching
Prior art date
Application number
KR1020000026427A
Other languages
English (en)
Other versions
KR20010105706A (ko
Inventor
안종기
김대성
김병두
장철상
김언영
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020000026427A priority Critical patent/KR100357319B1/ko
Publication of KR20010105706A publication Critical patent/KR20010105706A/ko
Application granted granted Critical
Publication of KR100357319B1 publication Critical patent/KR100357319B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control

Landscapes

  • Amplifiers (AREA)

Abstract

본 발명은 옵셋전압을 제거하도록 한 버퍼 증폭기에 관한 것이다.
본 발명에 따른 버퍼 증폭기는 연산 증폭기의 출력단자가 연산증폭기의 부극성 입력단자에 접속되어 네가티브 피드백으로 구성된 연산증폭기와; 상기 연산 증폭기의 입력신호와 출력신호 사이의 차전압을 소정 시간동안 감지하여 저장하기 위한 충전소자와; 버퍼 증폭기의 입력단자와 충전소자의 일측 단자 사이의 신호전송패스를 절환하기 위한 제1 절환소자와; 연산 증폭기의 정극성 입력단자와 충전소자의 다른 일측 단자 간의 노드와 버퍼 증폭기의 입력단자 사이의 신호전송패스를 절환하기 위한 제2 절환소자와; 제1 절환소자와 충전소자 간의 노드와 연산 증폭기의 부극성 입력단자와 연산 증폭기의 출력단자 간의 노드 사이의 신호 전송패스를 절환하기 위한 제3 절환소자를 구비하고; 절환소자들을 제어함으로써 연산 증폭기의 정극성 입력단자에 인가되는 입력신호와 연산 증폭기의 출력단자 상의 출력신호의 차전압을 저장하기 위한 옵셋감지기간과 버퍼 증폭기의 입력단자에 인가되는 입력신호에서 차전압을 감한 신호를 연산 증폭기의 정극성 입력단자에 입력하여 출력하기 위한 출력보상기간으로 나누어 구동하게 된다.
본 발명에 의하면, 연산 증폭기의 단위소자들의 부정합 정도 또는 전기적 특성 편차에 따라 발생하는 버퍼 증폭기의 옵셋전압을 제거할 수 있게 된다.

Description

버퍼 증폭기 및 그 구동방법{Buffer Amplifier and Method of Driving the same}
본 발명은 입력신호 전압레벨을 전압레벨의 변화없이 출력하는 버퍼 증폭기에 관한 것으로, 특히 옵셋전압을 제거하도록 한 버퍼 증폭기에 관한 것이다. 또한, 본 발명은 상기 버퍼 증폭기를 구동하기 위한 방법에 관한 것이다.
종래의 버퍼 증폭기는 도 1과 같이 입력단자(1)와 출력단자(2)를 가지며, 연산증폭기(3)의 출력단자(2)가 부극성 입력단자(-)에 접속된 연산 증폭기(3)로 이루어진다.
그러나 상기 종래의 버퍼 증폭기는 상기 연산 증폭기(3)를 구성하는 단위소자들(트랜지스터, 저항, 절환소자 등)의 부정합(Mismatch)으로 인하여 상기 버퍼 증폭기의 입력단자(1)로부터의 입력신호(V(IN))가 전압레벨 변화없이 상기 출력단자(2)로 전달되지 못하고 상기 출력단자(2)에는 상기 입력신호(V(IN))와 옵셋전압(Vos)의 합(V(IN)+Vos)이 출력신호(V(OUT))로 나타나는 문제점이 있다. 여기서, 옵셋전압(Vos)은 상기 연산 증폭기(3)를 구성하는 상기 단위소자들의 부정합 정도에 의한 전기적 특성 편차에 따라 그 값이 결정되어지며, 심지어 입력신호(V(IN))의 함수로 나타나기 때문에 그 값을 예측하기가 매우 어렵다. 이러한 옵셋전압(Vos)은 최근의 발달된 반도체 제조공정으로 제작하고 회로설계 및 배치(Layout) 설계를 정밀하게 하더라도 최소한 10mV 정도로 나타나게 되며 각 버퍼 증폭기들마다 전술한 바와 같은 단위소자들의 부정합 정도와 전기적 특성차에 따라 편차가 있게 마련이다. 이 때문에 동일한 입력전압이 공급되는 다수의 버퍼 증폭기들에서도 옵셋전압(Vos)의 차에 따라 출력신호(V(OUT))가 서로 다른 전압레벨을 가지게 된다.
예컨데, 도 2와 같이 동일한 입력신호(V(IN))가 공급되는 n 개의 연산증폭기(3)로 만들어진 동일한 회로의 버퍼증폭기(30)들을 가정하면 그 출력신호(V(OUT1),V(OUT2),...V(OUTn-1),V(OUTn))는 아래와 같이 각 버퍼 증폭기들(30)의 옵셋전압(Vos1,Vos2,...,Vosn-1,Vosn)이 서로 다르기 때문에 출력신호들(V(OUT1),V(OUT2),...,V(OUTn-1),V(OUTn))이 서로 다르게 된다.
즉, V(OUT1)=V(IN)+Vos1 단, Vos1은 제1 버퍼 증폭기(301)의 입력신호(V(IN))에 대한 옵셋전압.
V(OUT2)=V(IN)+Vos2 단, Vos2은 제2 버퍼 증폭기(302)의 입력신호(V(IN))에 대한 옵셋전압.
·
·
·
V(OUTn-1)=V(IN)+Vosn-1 단, Vosn-1은 제n-1 버퍼 증폭기(30n-1)의 입력신호(V(IN))에 대한 옵셋전압.
V(OUTn)=V(IN)+Vosn 단, Vosn은 제n 버퍼 증폭기(30n)의 입력신호(V(IN))에 대한 옵셋전압.
이와 같은 옵셋전압(Vos)의 편차는 출력편차 한계를 수mV 정도로 요구하는 응용분야의 구동회로에서는 심각한 문제를 초래하게 된다. 예를 들면, 액정표시장치에서 화소셀들에 비데오 신호를 공급하기 위한 소오스 드라이버 집적회로(Source Driver Integrated Circuit)의 출력편차 허용한계는 수 mV 정도이기 때문에 상기 종래의 버퍼 증폭기들(30)의 상기 옵셋전압(Vos) 편차에 의한 출력편차가 수 mV 이상이면 액정표시장치의 화소셀들에 공급되는 비데오 신호의 전압값이 왜곡되므로 색신호 왜곡 등에 의해 표시품질을 떨어뜨리는 결과를 초래하게 된다.
따라서, 본 발명의 목적은 이러한 문제점의 발생 원인이 되는 옵셋전압을 제거하도록 한 버퍼 증폭기 및 그 구동방법을 제공하는데 있다.
도 1은 종래의 버퍼 증폭기를 나타내는 도면.
도 2는 도 1에 도시된 버퍼 증폭기의 병렬 조합을 나타내는 도면.
도 3은 본 발명의 실시예에 따른 버퍼 증폭기를 나타내는 도면.
도 4는 도 3에 도시된 버퍼 증폭기의 입출력 파형도.
도 5a 내지 도 5c는 본 발명의 제2 실시예에 따른 버퍼 증폭기를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1,4 : 버퍼 증폭기의 입력단자 2,6 : 버퍼 증폭기의 출력단자
3,5 : 연산 증폭기 7A,7B,7C,8A,8B,8C : 슈트제한소자
C : 충전소자 SW1,SW2,SW3,SW4 : 절환소자
상기 목적을 달성하기 위하여, 본 발명에 따른 버퍼 증폭기는 연산 증폭기의 출력단자가 연산증폭기의 부극성 입력단자에 접속되어 네가티브 피드백으로 구성된 연산증폭기와; 상기 증폭기의 입력신호와 출력신호 사이의 차전압을 소정 시간동안 감지하여 저장하기 위한 충전소자와; 버퍼 증폭기의 입력단자와 충전소자의 일측 단자 사이의 신호전송패스를 절환하기 위한 제1 절환소자와; 연산 증폭기의 정극성 입력단자와 충전소자의 다른 일측 단자간의 노드와 버퍼 증폭기의 입력단자 사이의 신호전송패스를 절환하기 위한 제2 절환소자와; 제1 절환소자와 충전소자 간의 노드와 연산 증폭기의 부극성 입력단자와 연산 증폭기의 출력단자 간의 노드 사이의 신호 전송패스를 절환하기 위한 제3 절환소자를 구비하고; 절환소자들을 제어함으로써 연산 증폭기의 정극성 입력단자에 인가되는 입력신호와 연산 증폭기의 출력단자 상의 출력신호의 차전압을 저장하기 위한 옵셋감지기간과 버퍼 증폭기의 입력단자에 인가되는 입력신호에서 차전압을 감한 신호를 연산 증폭기의 정극성 입력단자에 입력하여 출력하기 위한 출력보상기간으로 나누어 구동하는 것을 특징으로 한다.또한, 다수개의 버퍼 증폭기들의 절환소자들을 제어하기 위한 적어도 하나 이상의 스위치 제어수단을 공유하는 것을 특징으로 한다.
본 발명에 따른 버퍼 증폭기의 구동방법은 입력신호를 연산 증폭기에 입력하는 단계와, 버퍼 증폭기의 출력신호와 입력신호를 비교하여 그 차전압을 충전소자에 저장하는 감지단계와, 입력신호에서 충전소자에 저장된 전압을 감한 차전압을 버퍼 증폭기를 구성하는 연산 증폭기에 입력하는 보정단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3을 참조하면, 본 발명에 따른 버퍼 증폭기는 입력단자(4)와, 출력단자(6)와, 정극성 입력단자(IN+)와 부극성 입력단자(IN-)와 출력단자(O)를 가지며 상기 출력단자(O)가 상기 부극성 입력단자(IN-)에 접속되어 네가티브 피드백으로 구성된 연산증폭기(5)와, 상기 입력단자(4)와 상기 연산 증폭기(5)의 정극성 입력단자(IN+) 사이에 접속된 충전소자(C)와, 상기 입력단자(4)와 상기 충전소자(C) 사이에 접속된 제1 절환소자(SW1)와, 제4 및 제5 노드(n4,n5)를 경유하여 상기 입력단자(4)와 상기 연산증폭기(5)의 정극성 입력단자(IN+) 사이에 접속된 제2 절환소자(SW2)와, 제1 및 제2 노드(n1,n2)를 경유하여 상기 제1 절환소자(SW1)와 상기 충전소자(C)간의 노드(n1)와 상기 연산 증폭기(5)의 부극성 입력단자(IN-)와 상기 연산증폭기의 출력단자(O)간의 노드(n2) 사이에 접속된 제3 절환소자(SW3)를 구비한다. 상기 충전소자(C)는 제2 절환소자(SW2)와 제3 절환소자(SW3)가 닫히고 제` 절환소자(SW1)가 열린 동안 입력신호 V(IN)와 출력신호 V(OUT)의 차전압 즉, 옵셋전압(Vos)을 충전함으로써 옵셋전압(Vos)을 감지하는 역할을 한다. 이렇게 감지된 옵셋전압(Vos)은 제1 절환소자(SW1)가 닫히고 제2 및 제3 절환소자(SW2,SW3)가 열리는 출력 보상기간동안 입력신호 V(IN)에 직렬로 연결되어 상기 연산 증폭기(5)의 정극성 입력단자(IN+)에 인가된다. 즉, 입력신호 V(IN)에서 옵셋전압(Vos)만큼 감한 신호가 상기 연산 증폭기(5)의 정극성 입력단자(IN+)에 공급된다. 상기 충전소자(C)는 금속층-산화물층-실리콘층이 적층된 구조 또는 폴리-절연막-폴리가 적층된 구조의 캐패시터 등으로 구현될 수 있다. 제1 절환소자(SW1)는 입력단자(4)와 충전소자(C) 사이의 신호전송패스를 절환하게 되며, 제2 절환소자(SW2)는 입력단자(4)와 연산 증폭기(5)의 정극성 입력단자(IN+) 사이의 신호전송패스를 절환하는 역할을 한다. 그리고 제3 절환소자(SW3)는 제1 절환소자(SW1)와 충전소자(C) 사이의 제1 노드(n1)와, 연산 증폭기(5)의 부극성 입력단자(IN-)와 연산 증폭기(5)의 출력단자(O)간의 노드(n2) 사이의 신호전송패스를 절환하는 역할을 한다. 이들 절환소자들(SW1,SW2,SW3)은 NMOS, PMOS, CMOS 중 어느 하나 또는 NMOS, PMOS 및 CMOS의 조합으로 구성될 수 있다.
본 발명에 따른 버퍼 증폭기의 동작을 도 4를 결부하여 상세히 설명하기로 한다.
도 4를 참조하면, 제1 절환소자(SW1)를 제어하기 위한 제어신호(C1)는 t1+ 시점부터 t4- 시점까지의 T1 기간동안 로우레벨로 변하고, t4+ 시점부터 t5- 까지의 T3 기간동안 하이레벨로 변하게 된다. 제2 및 제3 절환소자(SW2,SW3)를 제어하기 위한 제어신호(C23)는 t1에서 t2- 시점까지 로우레벨을 유지하고 t2+ 시점부터 t3- 시점까지의 T2 기간동안 하이레벨로 변한 다음, t3+ 시점부터 t5- 까지의 기간동안 로우레벨로 변하게 된다. 여기서, 각 구동기간 간의 관계는 t1≤t2<t3≤t4<t5로 설정된다. 이와 같은 제어신호들(C1 및 C23)에 응답하여 T1 기간(t1∼t4)에는 제1 절환소자(SW1)가 턴-오프(Turn-off)되고, T2 기간(t2∼t3)에는 제1 절환소자(SW1)가 오프 상태를 유지함과 아울러 제2 및 제3 절환소자(SW2,SW3)가 턴-온(Turn-on)된다. T2 기간에 충전소자(C)는 옵셋전압(Vos)을 감지하여 저장하게 된다. 그리고 T3 기간(t4∼t5)에는 입력신호(V(IN))와 충전소자(C)에 저장되어 있는옵셋전압(Vos)이 직렬 연결되어 연산 증폭기의 정극성 입력단자에 인가됨으로써 입력신호(V(IN))에서 옵셋전압(Vos)만큼 감한 신호가 연산 증폭기의 정극성 입력단자에 인가되도록 함으로써 출력신호V(OUT)의 옵셋이 보정된다.
t1 시점에 버퍼 증폭기의 입력단자(4)에는 입력신호 V(IN)=Vin1이 인가된다. 여기서, 설명을 용이하게 하기위하여 입력신호(Vin)는 한 주기동안 하이레벨(Vin1)이 되고 다음 주기동안 로우레벨(Vin2)로 변하는 구형파신호인 것으로 가정한다. t1+ 시점이 되면 제1 절환소자(SW1)는 모두 턴-오프된다. 이 때, 연산증폭기(5)의 정극성 입력단자(IN+) 상의 전위 V(IN+), 연산증폭기(5)의 출력단자(O) 상의 전위 V(O) 및 버퍼 증폭기의 출력단자(6) 상의 전위 V(OUT)는 t1- 시점에서의 전위를t2- 시점까지 그대로 유지하게 된다. t2 시점에 제2 제어신호(C23)가 하이레벨로 변하면서 제2 및 제3 절환소자(SW2,SW3)가 턴-온되어 -t3 시점까지 온(on) 상태를 유지한다. 이 때, 출력단자(6) 상의 전위 V(OUT)는 하이레벨의 입력신호(Vin1)에 옵셋전압(Vos1)이 더하여진 Vin1+Vos1이 된다. 이와 같은 T2 기간동안 충전소자(C)는 제2 및 제3 절환소자(SW2,SW3)가 닫혀 있으므로 옵셋전압 Vos이 더하여진 출력단자(6) 상의 출력전압 V(OUT)=Vin1+Vos과 입력단자(4)로부터 공급되는 입력신호 V(IN)=Vin1의 차전압인 옵셋전압(Vos=Vos1)을 충전하게 된다. 즉, T2 기간동안 충전소자(C)는 옵셋전압 Vos을 감지하게 된다.
t3 시점에서 제2 제어신호(C23)는 로우레벨로 변하게 된다. 그러면 t3 시점부터 t4 시점까지 제2 및 제3 절환소자(SW2,SW3)는 오프(off) 상태를 유지하게 된다. 이 때, 제1 제어신호(C1) 역시 로우레벨을 유지하고 있으므로 제1 절환소자(SW1)도 오프(off) 상태를 유지하게 된다. 이 때, 각 노드들(n1 내지 n5)은 t3- 이전의 전위를 유지한다. 즉, t3 시점부터 t4 시점까지는 T2의 옵셋감지기간과 T3의 출력신호 보정기간 사이에 두 제어신호(C14,C23)의 중첩(Overlap)에 의한 에러를 방지하기 위하여 모든 절환소자들(SW1 내지 SW4)을 개방시키는 넌-오버랩핑 구간(Non-Overlappin)이다.
t4+ 시점이 되면 제1 절환소자(SW1)가 제1 제어신호(C1)에 응답하여 턴-온되면서 연산증폭기(5)의 정극성 입력단자(IN+)에는 상기 입력신호(Vin)에 상기 충전소자(C)에 충전되어 있는 옵셋전압(Vos)이 직렬 연결된 신호, 즉 입력신호(Vin)에서 옵셋전압(Vos)을 감한 신호가 연산증폭기의 정극성입력단자에 입력 되게된다. 따라서, 연산 증폭기의 정극성 입력단자의 입력신호(V(IN+)는 V(IN+)=V(IN)+V(C)=V(IN)-Vos=Vin1-Vos1의 전압레벨로 변하게 된다.
이 때, 연산 증폭기(5)의 출력전압(V(O)) 및 버퍼 증폭기의 출력전압(V(OUT)은,
V(O)=V(IN+)+Vos=V(IN)-V(C)+Vos=V(IN)-Vos+Vos=V(OUT)이며,
V(O)=V(IN), 즉 V(O)=V(OUT)=Vin 이 된다.
그 결과, 버퍼 증폭기의 출력전압 V(OUT)은 입력신호 V(IN)와 동일한 전압레벨을 가지게 된다. 이러한 출력전압(V(OUT))과 입력전압(V(IN))과의 관계는 t5 시점이 될 때까지 유지되며, t1→t2→t3→t4→t5→t2...를 반복하면서 버퍼 증폭기의 출력은 옵셋전압(Vos)이 제거되어 입력신호와 동일한 전압레벨을 가지게 된다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 버퍼 증폭기들을 나타내는 것이다.
도 5a 내지 도 5c를 참조하면, 본 발명에 따른 버퍼 증폭기는 입력신호의 변화에 따른 오버슈트(Over shoot) 또는 언더슈트(Under shoot)에 의해 출력전압(V(OUT)이 불안정하게 되는 것을 방지하기 위한 슈트제한소자(7A,7B,7C)를 구비한다. 슈트제한소자(7A,7B,7C)는 두 개의 노드 사이를 연결하는 직렬저항이나 두 개의 노드와 기저전압원(GND) 사이에 캐패시터를 연결함으로써 구현될 수 있다. 슈트제한소자(7A)는 도 5a와 같이 제3 노드(n3)와 버퍼 증폭기의 출력단자(6) 사이에 접속된다. 또한, 슈트제한소자(7B)는 도 5b와 같이 제5 노드(n5)와 제3 노드(n3) 사이에 접속될 수 있다. 여기서, 제5 노드(n5)는 연산증폭기(5)의 출력단자와 버퍼 증폭기의 출력단자(6)에 접속된 노드이다. 또한, 슈트제한소자(7C)는 도 5c와 같이 제1 노드(n1)와 제3 절환소자(SW3) 사이에 접속될 수도 있다.
한편, 본 발명에 따른 버퍼 증폭기는 다수로 구성될 수도 있다. 이 경우 각각의 버퍼 증폭기들에 포함된 절환소자들은 적어도 하나 이상의 스위치 제어수단에 의해 제어될 수 있다.
상술한 바와 같이, 본 발명에 따른 버퍼 증폭기는 옵셋전압을 감지하기 위한 충전소자가 설치되고, 버퍼 증폭기의 입력단자와 충전소자 사이의 신호전송패스를 절환하기 위한 제1 절환소자, 버퍼 증폭기의 입력단자와 연산 증폭기의 정극성 입력단자 사이의 신호전송패스를 절환하기 위한 제2 절환소자, 제1 절환소자와 충전소자 사이 노드와 연산 증폭기의 부극성 입력단자와 출력단자 간의 노드 사이의 신호 전송패스를 절환하기 위한 제3 절환소자가 설치된다. 이에 따라, 본 발명에 따른 버퍼 증폭기 및 그 구동방법은 제1 내지 제3 절환소자의 구동 타이밍을 제어함으로써 충전소자로 하여금 옵셋전압을 감지하게 하고 충전소자에 충전되어진 옵셋전압을 입력신호에서 감함으로써 출력전압에 나타나는 옵셋전압을 제거할 수 있게 된다. 나아가, 본 발명에 따른 버퍼 증폭기 및 그 구동방법은 오버슈트 제한소자를 설치하여 출력전압을 안정화시킬 수 있게 된다. 이와 같은 본 발명의 버퍼 증폭기 및 그 구동방법은 입력신호와 출력신호의 차를 극소화 즉, 출력신호에 혼입되는 옵셋신호를 최소화할 수 있으므로 다수의 버퍼 증폭기들이 설치되는 회로 예를 들면 액정 표시장치의 소오스 드라이브 IC에 적용되어 색편차를 극소화시킴으로써 화상의 표시품질을 향상시킬 수 있다. 또한, 이와 같은 버퍼 증폭기들에서 각각의 버퍼 증폭기들에 포함된 절환소자들은 적어도 하나 이상의 스위치 제어수단에 의해 제어될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (9)

  1. 입력 단자와 출력단자 사이에 연산 증폭기의 출력단자가 연산 증폭기의 부극성 입력단자에 접속되어 네가티브 피드백회로로 구성된 연산 증폭기를 가지는 버퍼 증폭기에 있어서,
    상기 버퍼 증폭기의 입력신호와 출력신호 사이의 차전압을 소정 시간동안 감지하여 저장하기 위한 충전소자와;
    상기 버퍼 증폭기의 입력단자와 상기 충전소자 사이의 신호전송패스를 절환하기 위한 제1 절환소자와;
    상기 버퍼 증폭기의 입력단자와 상기 연산 증폭기의 정극성 입력단자 사이의 신호전송패스를 절환하기 위한 제2 절환소자와;
    상기 제1 절환소자와 상기 충전소자 간의 노드와 상기 연산 증폭기의 부극성 입력단자와 상기 연산 증폭기의 출력단자 간의 노드 사이의 신호 전송패스를 절환하기 위한 제3 절환소자를 구비하고;
    상기 절환소자들을 제어함으로써 상기 연산 증폭기의 정극성 입력단자에 인가되는 입력신호와 상기 연산 증폭기의 출력단자 상의 출력신호의 차전압을 저장하기 위한 옵셋감지기간과 상기 버퍼 증폭기의 입력단자에 인가되는 입력신호에서 상기 차전압을 감한 신호를 상기 연산 증폭기의 정극성 입력단자에 입력하기 위한 출력보상기간으로 나누어 구동하는 것을 특징으로 하는 버퍼 증폭기.
  2. 제 1 항에 있어서,
    상기 충전소자는 금속층-산화물층-실리콘층이 적층된 구조의 캐패시터인 것을 특징으로 하는 버퍼 증폭기.
  3. 제 1 항에 있어서,
    상기 충전소자는 폴리-절연막-폴리가 적층된 구조의 캐패시터인 것을 특징으로 하는 버퍼 증폭기.
  4. 제 1 항에 있어서,
    상기 연산증폭기의 출력단자와 상기 연산증폭기의 부극성 입력단자에 공통으로 접속된 피드백 노드와 상기 버퍼 증폭기의 출력단자 사이 또는 상기 제2 절환소자와 충전소자 사이의 노드와 상기 제3 절환소자 사이에 접속되어 상기 버퍼 증폭기의 출력신호에 나타나는 슈트를 제한하기 위한 슈트제한소자를 추가로 구비하는 것을 특징으로 하는 버퍼 증폭기.
  5. 제 1 항에 있어서,
    상기 충전소자들과 상기 절환소자들을 가지는 버퍼 증폭기들이 적어도 하나 이상의 입력신호를 선택적으로 출력하기 위한 스위치 제어 장치 내에 조합되는 것을 특징으로 버퍼 증폭기.
  6. 제 1 항에 있어서,
    상기 옵셋감지기간과 상기 출력보상기간 사이에 상기 절환소자들을 개방시키는 넌오버랩구간을 추가로 포함하는 것을 특징으로 하는 버퍼 증폭기.
  7. 입력 단자와 출력단자 사이에 연산 증폭기의 출력단자가 연산 증폭기의 부극성 입력단자에 접속되어 네가티브 피드백회로로 구성된 연산 증폭기를 가지는 버퍼 증폭기에 있어서,
    상기 버퍼 증폭기의 입력신호와 출력신호 사이의 차전압을 소정 시간동안 감지하여 저장하기 위한 충전소자와;
    상기 버퍼 증폭기의 입력단자와 상기 충전소자 사이의 신호전송패스를 절환하기 위한 제1 절환소자와;
    상기 버퍼 증폭기의 입력단자와 상기 연산 증폭기의 정극성 입력단자 사이의 신호전송패스를 절환하기 위한 제2 절환소자와;
    상기 제1 절환소자와 상기 충전소자 간의 노드와 상기 연산 증폭기의 부극성 입력단자와 상기 연산 증폭기의 출력단자 간의 노드 사이의 신호 전송패스를 절환하기 위한 제3 절환소자를 구비하고;
    상기 절환소자들을 제어함으로써 상기 연산 증폭기의 정극성 입력단자에 인가되는 입력신호와 상기 연산 증폭기의 출력단자 상의 출력신호의 차전압을 저장하기 위한 옵셋감지기간과 상기 버퍼 증폭기의 입력단자에 인가되는 입력신호에서 상기 차전압을 감한 신호를 상기 연산 증폭기의 정극성 입력단자에 입력하기 위한 출력보상기간으로 나누어 구동하는 것을 특징으로 하는 버퍼 증폭기들을 구비하며,
    상기 다수의 버퍼 증폭기들은 상기 절환소자들을 제어하기 위한 적어도 하나 이상의 스위치 제어수단을 공유하는 것을 특징으로 하는 버퍼 증폭기.
  8. 입력 단자와 출력단자 사이에 연산 증폭기의 출력단자가 연산 증폭기의 부극성 입력단자에 접속되어 네가티브 피드백회로로 구성된 연산 증폭기를 가지는 버퍼 증폭기의 구동방법에 있어서,
    상기 입력신호를 상기 버퍼 증폭기에 입력하는 단계와,
    상기 버퍼 증폭기의 출력신호와 상기 입력신호를 비교하여 그 차전압을 충전소자에 저장하는 감지단계와,
    상기 입력신호에서 상기 충전소자에 저장된 전압을 감한 차전압을 상기 연산 증폭기의 정극성 입력단자에 입력하는 보정단계를 포함하는 것을 특징으로 하는 버퍼 증폭기의 구동방법.
  9. 제 8 항에 있어서,
    상기 감지단계와 상기 보정단계 사이에 상기 연산 증폭기와 상기 버퍼 증폭기에 접속된 모든 절환소자들이 개방되게 하는 단계를 추가로 포함하는 것을 특징으로 하는 버퍼 증폭기의 구동방법.
KR1020000026427A 2000-05-17 2000-05-17 버퍼 증폭기 및 그 구동방법 KR100357319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000026427A KR100357319B1 (ko) 2000-05-17 2000-05-17 버퍼 증폭기 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000026427A KR100357319B1 (ko) 2000-05-17 2000-05-17 버퍼 증폭기 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20010105706A KR20010105706A (ko) 2001-11-29
KR100357319B1 true KR100357319B1 (ko) 2002-10-19

Family

ID=19668945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000026427A KR100357319B1 (ko) 2000-05-17 2000-05-17 버퍼 증폭기 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100357319B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414441B2 (en) 2005-07-11 2008-08-19 Samsung Electro-Mechanics Co., Ltd. Output buffer circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4246177B2 (ja) 2005-04-28 2009-04-02 シャープ株式会社 オフセット補正回路およびオペアンプ回路
KR100699583B1 (ko) * 2005-06-01 2007-03-23 삼성전기주식회사 출력 버퍼회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414441B2 (en) 2005-07-11 2008-08-19 Samsung Electro-Mechanics Co., Ltd. Output buffer circuit

Also Published As

Publication number Publication date
KR20010105706A (ko) 2001-11-29

Similar Documents

Publication Publication Date Title
KR100845478B1 (ko) 연산 증폭기 및 그 오프셋 캔슬 회로
JP3998465B2 (ja) ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
US8638164B2 (en) Amplifier including dithering switch and display driving circuit using the amplifier
KR100189275B1 (ko) 액티브 매트릭스 액정 구동 회로
US7116161B2 (en) Differential amplifier circuit and drive circuit of liquid crystal display unit using the same
JP4103468B2 (ja) 差動回路と増幅回路及び該増幅回路を用いた表示装置
US7057459B2 (en) Semiconductor integrated circuit
JP2008122567A (ja) データドライバ及び表示装置
US20110199360A1 (en) Differential amplifier architecture adapted to input level conversion
WO2002084862A1 (en) High duty cycle offset compensation for operational amplifiers
EP2312754A1 (en) Capacitance load drive circuit and display device using the same
US7626428B2 (en) Buffer circuit with reduced power consumption
US6469562B1 (en) Source follower with Vgs compensation
JP2000194327A (ja) 表示装置
US20070222506A1 (en) Op driver with the function of canceling Op offset
US7414441B2 (en) Output buffer circuit
JP3801112B2 (ja) 画像読取信号処理装置
KR100357319B1 (ko) 버퍼 증폭기 및 그 구동방법
US20060114061A1 (en) Class AB CMOS output circuit equiped with CMOS circuit operating by predetermined operating current
US8384641B2 (en) Amplifier circuit and display device including same
US20100289936A1 (en) Buffer circuit, image sensor chip comprising the same, and image pickup device
US6831518B2 (en) Current steering circuit for amplifier
KR100922926B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
JP2004350256A (ja) オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
JPH0535218A (ja) 液晶駆動回路とその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121029

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 16