KR100189275B1

KR100189275B1 - 액티브 매트릭스 액정 구동 회로

Info

Publication number: KR100189275B1
Application number: KR1019960002027A
Authority: KR
Inventors: 유우이치 메미다
Original assignee: 쓰지 하루오; 샤프 가부시끼가이샤
Priority date: 1995-02-20
Filing date: 1996-01-30
Publication date: 1999-06-01
Also published as: JP3208299B2; JPH08292745A; US5721563A; TW297118B

Abstract

본 발명은 아날로그 입력 신호를 저장하기 위한 입력 신호 저장 커패시터, 부궤환 방식으로 자신의 출력이 자신의 반전 입력 단자로 복귀하는 제1 동작 상태와 부궤환 방식으로 자신의 출력이 극성 반전 출력 버퍼 회로를 통하여 자신의 비반전 입력 단자로 복귀하는 제2 동작 상태를 교대로 제공하는 차동 증폭기, 상기 차동 증폭기의 출력 전압을 저장하기 위한 출력 전압 저장 커패시터를 포함하는 액티브 매트릭스 액정 구동 회로를 개시한다. 상기 제1 동작 상태에서는 상기 입력 신호 저장 커패시터에 저장된 전압이 비반전 입력 단자에 인가되며, 부궤환 방식으로 상기 반전 입력 단자에 복귀된 출력 전압은 홀드 커패시터에 저장된다. 상기 제2 동작 상태에서는 상기 출력 전압 저장 커패시터의 전압은 상기 반전 입력 단자에 인가되며, 상기 버퍼 회로의 출력은 액정 구동 전압으로서 출력된다.

Description

액티브 매트릭스 액정 구동 회로

제1도는 본 발명의 제1 실시예를 도시하는 개략도.

제2도는 액정 디스플레이 시스템을 도시하는 블록 다이어그램.

제3도는 제2도의 소스 구동기를 도시하는 블럭 다이어그램.

제4도는 상기 소스 구동기를 구성하는 샘플 홀드 회로(sample hold circuit) 및 차동 증폭기(differential amplifier)를 도시하는 개략도.

제5도는 상기 샘플 홀드 회로의 다른 구성을 도시하는 개략도.

제6도는 종래의 액정 구동 회로를 도시하는 개략도.

제7도는 제6도의 액정 구동 회로의 동작 원리를 설명하는데 사용되는 다이어그램.

제8도는 제6도의 액정 구동 회로의 동작 원리를 설명하는데 사용되는 다이어그램.

제9도는 본 발명의 상기 액정 구동 회로에 사용되는 상기 차동 증폭기의 내부 등가 회로도.

제10도는 제1도의 상기 액정 구동 회로의 동작 원리를 설명하는데 사용되는 다이어그램.

제11도는 제1도의 상기 액정 구동 회로의 동작 원리를 설명하는데 사용되는 다이어그램.

제12도는 제1도의 상기 액정 구동 회로의 동작 원리를 설명하는데 사용되는 타이밍도.

제13도는 본 발명의 제2 실시예를 도시하는 개략도.

제14도는 본 발명의 제3 실시예를 도시하는 개략도.

제15도는 본 발명의 제4 실시예를 도시하는 개략도.

제16도는 본 발명의 제5 실시예를 도시하는 개략도.

제17도는 본 발명의 제6 실시예를 도시하는 개략도.

* 도면의 주요부분에 대한 부호의 설명

GD : 게이트 구동기 SD : 소스 구동기

PX : 픽셀 P : 액정 소자

T : 박막 트랜지스터 IN : 입력 단자

SH : 샘플 홀드 회로 OP : 차동 증폭기

LP : TFT 액정 디스플레이 S : 아날로그 스위치

C : 커패시터 OB : 버퍼 회로

P : PMOSN : NMOS I : 전류원

본 발명은 액티브 매트릭스 액정 구동 회로에 관한 것으로, 특히 차동 증폭기를 통하여 박막 트랜지스터(Thin-Film Transistor : TFT) 액정 디스플레이를 구동하는 액정 구동 회로에 관한 것이다.

제2도는 TFT 액정 디스플레이와 상기 디스플레이에 대한 구동 회로를 포함하는 액정 디스플레이 시스템을 도시한다. 상기 TFT 액정 디스플레이 LP의 각 픽셀 PX는 액정 소자 P와 박막 트랜지스터(TFT) T로 구성된다. 동일 로우(row) 상의 상기 픽셀 PX들의 TFT의 게이트들은 공통으로 접속되며, 각각 게이트 구동기 GD의 해당 출력 단자 G₁, …, G_m에 접속된다. 동일 컬럼(column) 상의 픽셀 PX들의 TFT의 소스들은 공통으로 접속되며, 각각 소스 구동기 SD의 해당 출력 단자 S₁, …, S_m에 접속된다. 상기 게이트 구동기 GD는 위상이 순차적으로 쉬프팅(shifting)된 게이트 구동 펄스 신호를 출력하고, 상기 소스 구동기 SD는 비디오 신호에 대응하는 출력 전압을 출력한다.

상기 소스 구동기의 내부 구성이 제3도에 도시된다. 입력 단자 IN을 통해 입력된 아날로그 비디오 신호가 위상이 순차적으로 쉬프팅된 제어 신호들을 샘플링 함으로써, 샘플 홀드 회로들 SH₂₁내로 순차적으로 취해진다. 상기 아날로그 신호가 모든 샘플 홀드 회로에 입력되어 저장된 후, 상기 홀드 회로들의 출력들이 차동 증폭기들 OP₂₁에 병렬로 입력된다. 상기 차동 증폭기들의 출력들은 출력 단자들 OUT₁, …, OUT_n으로부터 출력되며, 상기 TFT 액정 디스플레이에 공급된다. 소망 디스플레이는 시분할 방식으로 상술된 게이트 구동기 GD와 소스 구동기 SD를 구동시킴으로써 상기 TFT 액정 디스플레이 LP에서 실행된다.

제4도는 상술한 소스 구동기를 구성하는 샘플 홀드 회로 SH₂₁및 차동 증폭기 OP₂₁을 도시한다. 상기 도면에서, S₂₁과 S₂₂는 아날로그 스위치를 나타내는데, 이들은 샘플링 제어 신호의 입력에 의해 턴 온되고, 상기 입력 비디오 신호들을 입력 신호 저장 커패시터 C₂₁및 C₂₂에 각각 전송한다. 샘플링 제어 신호의 위상들은 샘플링 홀드 회로에 따라 순차적으로 쉬프팅된다. S₂₃과 S₂₄는 아날로그 스위치를 나타내는데, 비디오 신호들이 모든 샘플 홀드 회로의 입력 신호 저장 커패시터 C₂₁또는 C₂₂에 입력되어 저장된 후, 스위치 S₂₃및 S₂₄들은 제어 신호들의 입력에 따라 턴 온되어, 하나의 수평 주기(horizontal period) 동안 출력된다. 입력 신호 커패시터 C₂₁과 C₂₂에 저장된 신호들은 차동 증폭기 OP₂₁의 비반전 입력 단자(+)에 입력된다. 차동 증폭기 OP₂₁의 출력단자는 전압 팔로어 회로(voltage follower circuit)를 구성하도록 반전 입력 단자(-)에 접속된다. 차동 증폭기 OP₂₁의 출력 전압은 상기 소스 구동기 SD의 출력으로서 액정 디스플레이에 출력된다.

제4도에서 아날로그 스위치와 커패시터로된 2개의 세트가 구비된 이유는 한 커패시터의 누계 전압(accumulated voltage)에 따른 출력이 소정의 수평 주기 동안 실행되는 때에, 다음 수평 주기 동안의 신호 전압이 다른 하나의 커패시터에 입력되어 저장되도록 하기 위한 것이다. 예를 들어, 커패시터 C₂₁의 전압에 따른 출력이 소정의 수평 주기 동안 실행되는 때에, 상기 아날로그 스위치 S₂₃은 온 상태에 있으며, 상기 아날로그 스위치 S₂₁및 S₂₄는 오프 상태에 있게 된다. 이 때, 아날로그 스위치 S₂₂가 샘플 홀드 회로에 대응하여 위상이 쉬프팅된 샘플링 제어 신호들 a_i가 입력된 때 턴 온되며, 그와 동시에 입력 신호 전압이 커패시터 C₂₂로 전송된다. 커패시터 C₂₂의 전압에 따른 출력이 다음 수평 주기 동안 실행되기 때문에, 아날로그 스위치 S₂₄는 턴 온되며, 아날로그 스위치 S₂₂및 S₂₃는 턴 오프 된다. 또한 샘플링 제어 신호가 입력되는 때, 아날로그 스위치 S₂₁이 턴 온되며, 그와 동시에 입력 신호 전압은 커패시터 C₂₁로 전송된다. 상술된 동작들이 번갈아 반복된다.

상기 샘플 홀드 회로 SH₂₁과는 다른 샘플 홀드 회로의 구성이 제5도에 도시된다. 제4도의 샘플 홀드 회로에서는, 2개의 커패시터들 각각은 샘플링 커패시터와 홀드 커패시터의 역할을 하며, 이 2개의 커패시터들이 기수 수평 기간 및 우수 수평 기간 동안 번갈아 사용되는 반면에, 제5도의 샘플 홀드 회로는 샘플링 커패시터 C₂₁' 및 홀드 커패시터 C₂₂'가 분리되어 구비된다는 차이점이 있다. S₂₁'은 입력 비디오 신호가 상기 샘플링 커패시터 C₂₁'로 전송되도록, 샘플링 제어 신호 a_i의 입력에 의하여 턴 온되는 아날로그 스위치를 나타낸다. S₂₃'은 상기 샘플링 커패시터 C₂₁' 상의 전압이 홀드 커패시터 C₂₂'로 전송되도록 수평 주기가 시작하는 시점에서 출력되는 제어 신호 b에 의하여 턴 온되는 아날로그 스위치를 나타낸다.

어떠한 구성도 하나의 출력마다 2개의 커패시터를 요구한다.

제4도 또는 제5도의 회로를 사용하는 경우, 입력 신호와 동일한 레벨의 출력 전압이 임피던스 변환되어 출력되지만, 차동 증폭기 OP₂₁에 입력 옵셋(offset)이 전재한다면 상기 옵셋량만큼 쉬프팅된 레벨을 갖는 출력 전압이 출력될 것이다. 또한, 상술된 입력 옵셋들이 차동 증폭기들간에 서로 다르다면, 그 것과 다른 옵셋들이 상기 출력 전압들간에 차이가 발생시킬 것이다.

제6도는 상술된 문제의 관점에서 차동 증폭기의 입력 옵셋 보정용 회로가 구비된 종래의 액정 구동 회로를 도시한다.

제6도에서, SH₂₁은 제4도 또는 제5도에 도시한 바와 동일한 구성의 샘플 홀드 회로를 나타내며, OP₂₁은 차동 증폭기를 나타낸다. 이러한 종래의 예는 차동 증폭기 OP₂₁의 반전 입력 단자(-)에 접속된 옵셋 전압 저장 커패시터 C₂₃을 새롭게 제공하고 회로 접속을 변경시키기 위한 4개의 아날로그 스위치들 S₂₅내지 S₂₈을 제공함으로써, 차동 증폭기 OP₂₁의 옵셋이 제거되도록 구성된다. 즉, 차동 증폭기 OP₂₁의 비반전 입력 단자(+)에는 샘플 홀드 회로 SH₂₁의 출력과 비반전 입력 단자에 접지를 접속시키는 스위치 S₂₅가 접속된다. 차동 증폭기 OP₂₁의 반전 입력 단자(-)에는 부궤환 회로(negative feedback circuit) 구성을 형성하도록 차동 증폭기 출력을 반전 입력 단자(-)에 접속시키는 스위치 S₂₇이 접속되며, 차동 증폭기 OP₂₁의 옵셋 전압이 저장되는 커패시터 C₂₃의 한쪽 단이 접속된다. 커패시터 C₂₃의 다른 쪽 단에는 커패시터 C₂₃에 접지를 접속시키는 스위치 S₂₆과, 부궤환 회로 구성을 형성하도록 차동 증폭기 OP₂₁의 출력에 반전 입력 단자(-)를 커패시터 C₂₃을 통하여 접속시키는 스위치 S₂₈이 접속된다.

이제, 도시된 종래의 액정 구동 회로의 동작을 제7도 및 제8도를 참조하여 설명한다.

비디오 신호와 같은 입력 신호들이 액정 구동 회로에 합체된 다수의 샘플 홀드 회로 SH₂₁에 의하여 시분할 방식으로 순차적으로 저장된다. 저장된 입력 신호들 각각은 샘플 홀드 회로 SH₂₁에 대응하는 차동 증폭기 OP₂₁로 전송되며, 전송된 신호들이 임피던스 변환되어 출력된다.

이러한 종래 회로의 동작은 스위치 S₂₅내지 S₂₇을 턴 온시키고 스위치 S₂₈을 턴 오프시킴으로써 제7도에 도시된 회로 구성이 된다. 비반전 입력 단자(+)는 접지에 접속되고, 비반전 입력 단자(+)로의 입력 신호 전압은 접지 레벨(0V)로 된다. 이와 동시에, 차동 증폭기의 옵셋 전압이 출력 단자와 반전 입력 단자(-)에서 발생되고, 한 단자는 반전 입력 단자에 또 다른 단자는 접지에 접속된 커패시터 C₂₃에 저장된다. 이 때, 스위치 S₂₅내지 S₂₇은 턴 오프, 스위치 S₂₈를 턴 온, 또 샘플 홀드 회로의 출력측 스위치를 턴 온시킴으로써, 제6도에 도시된 회로는 제8도에 도시한 바와 같은 부궤환 회로 구성이 되는데, 여기서 샘플 홀드 회로의 커패시터에 저장된 입력 신호는 차동 증폭기의 비반전 입력 단자로 전송되며, 옵셋 전압이 저장된 커패시터 C₂₃을 통해 출력 단자로 반전 입력 단자가 접속된다.

상기 배열과 같은 상태로 부궤환 동작이 수행된다. 즉, 샘플 홀드 회로 SH₂₁에 의하여 비반전 입력 단자로 전송된 입력 신호의 전위는 반전 입력 단자 상의 전위와 같게 된다. 실제로, 상기 차동 증폭기의 옵셋 전압의 전위차는 양 입력 단자간에 발생되고, 회로는 안정화된다. 이와 동시에, 차동 증폭기의 출력 단자에서, 출력 단자와 반전 입력 단자 사이에 접속된, 커패시터 C₂₃에 저장된 옵셋 전압은 비반전 입력 단자 전압으로부터 감해지며, 각 차동 증폭기의 옵셋 전압은 보정된다.

상술된 종래의 액정 구동 회로에서는, 입력 신호들이 다수의 샘플 홀드 회로에 의해 시분할 방식으로 저장되며, 저장된 입력 신호들은 다수의 차동 증폭기에 의하여 액정 패널의 픽셀들로 출력된다. 이와 같은 이유로, 차동 증폭기들의 옵셋 전압들을 보정하고 다수의 출력 회로들의 출력들의 차이(fluctuation)를 줄이기 위한 수단으로서, 각 출력 회로의 차동 증폭기에서 발생하는 옵셋 전압이 비반전 입력에 대해 출력 전압을 보정하는 커패시터에 저장되도록 각각의 회로가 구성된다. 따라서, 옵셋 전압을 저장하고 보정하기 위한 커패시터가 각각의 출력 회로에 대해 필요하게 되며, 액정 구동 회로는 제3도에 도시한 바와 같이 다수의 출력 회로를 사용하게 된다. 상기 출력 회로의 수는 통상 약 100 내지 300개이며, 커패시터들에 의한 집적 회로의 영역의 증가는 가격을 상승시킨다. 차동 증폭기들의 회로 구성들의 차이와 소자 특성의 차이에 기인하여 옵셋 전압이 발생하며, 옵셋 전압의 전압 폭은 입력 전압 레벨에 대응하여 임의의 시간에 변화한다. 그러므로, 입력 신호 전압이 접지 레벨(0V)로 고정된 때 스위치들을 셋팅함으로써 옵셋 전압 보정이 행해지는 종래의 회로와 같은 옵셋 보정 수단에서, 옵셋 전압 보정이 입력 전압 레벨의 변동에 대응하여 행해질 수는 없다.

본 발명은 상술된 문제점들을 해결하는 것을 목적으로 한다. 따라서, 본 발명의 목적은 동작 범위 내에서 입력 전압 레벨에 따라 옵셋 전압을 보정할 수 있고, 다수의 출력 회로의 출력들의 차이를 감소시키는 기능이 구비된 액티브 매트릭스 액정 구동 회로를 집적 회로의 면적을 증가시키지 않으면서 낮은 가격으로 실현하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따르면, 액티브 매트릭스 액정 구동 회로는: 아날로그 입력 신호를 저장하기 위한 샘플링 커패시터; 입력 신호의 극성을 반전시키기 위한 버퍼 회로; 반전 입력 단자, 비반전 입력 단자 및 상기 버퍼 회로의 입력에 접속된 출력 단자를 갖는 차동 증폭기; 상기 차동 증폭기의 상기 반전 단자에 접속된 홀드 커패시터; 및 제1 동작 상태에서는 상기 샘플링 커패시터와 상기 비반전 입력 단자를 접속시키고 상기 차동 증폭기의 상기 출력 단자와 상기 홀드 커패시터를 접속시키며, 제2 동작 상태에서는 상기 샘플링 커패시터와 상기 비반전 입력 단자를 분리시키고 상기 버퍼 회로의 출력과 상기 액정 구동 회로의 출력 단자를 접속시키기 위한 스위칭 수단을 구비한다.

또한, 상기 목적을 달성하기 위하여 본 발명의 다른 특징에 따르면, 액티브 매트릭스 액정 구동 회로는: 아날로그 입력 신호를 저장하기 위한 샘플링 커패시터; 입력 신호의 극성을 반전시키기 위한 버퍼 회로; 반전 입력 단자, 비반전 입력 단자 및 상기 버퍼 회로의 입력에 접속된 출력 단자를 갖는 차동 증폭기; 상기 차동 증폭기의 상기 비반전 단자에 접속된 홀드 커패시터; 및 제1 동작 상태에서는 상기 샘플링 커패시터와 상기 반전 입력 단자를 접속시키고 상기 버퍼 회로의 출력과 상기 홀드 커패시터를 접속시키며, 제2 동작 상태에서는 상기 샘플링 커패시터와 상기 반전 입력 단자를 분리시키고 상기 차동 증폭기의 상기 출력 단자와 상기 액정 구동 회로의 출력 단자를 접속시키기 위한 스위칭 수단을 구비한다.

본 발명에 따르면, 홀드 커패시터가 옵셋 전압을 보정하기 위한 커패시터의 역할을 하기 때문에 상기 홀드 커패시터와 샘플링 커패시터 이외에 옵셋 전압을 보정하기 위하여 다른 커패시터를 제공할 필요가 없다. 따라서, 칩에 집적하는 경우에 있어서, 칩의 크기는 증가하지 않는다. 또한, 입력 전압 레벨에 따라 옵셋 전압을 보정할 수 있게 된다.

결과적으로, 낮은 가격으로 고정밀, 고안정 및 고품질의 디스플레이를 갖는 액정 구동 회로를 제공하는 것이 가능하게 된다.

본 발명의 다른 목적 및 장점들이 첨부된 도면에 도시한 바와 같은 본 발명의 양호한 실시예에 대한 다음의 설명으로부터 명백해질 것이다.

본 발명의 양호한 실시예를 이하에서 첨부한 도면을 참조하여 설명할 것이다.

제1도는 본 발명의 제1 실시예를 도시한다. 소스 구동기의 출력 단자들 중의 하나가 도시되며, 동일 회로 구성이 모든 출력 단자에 구비된다.

제1도에 도시된 바와 같은 본 실시예의 액티브 매트릭스 액정 구동 회로는 시분할 방식으로 입력 신호를 저장하기 위한 입력 신호 저장 커패시터 C₁₁, 입력 신호 저장의 시분할 제어를 수행하기 위한 시분할 저장 제어 스위치 S₁₁, 상기 입력 신호 저장 커패시터 C₁₁에 저장된 입력 신호를 임피던스 변환하고 출력하기 위한 차동 증폭기 OP₁₁, 상기 차동 증폭기 OP₁₁의 옵셋 전압을 포함하여 제1 동작 상태(primary operative state)에서 출력 전압을 저장하기 위한 출력 전압 저장 커패시터 C₁₂, 및 상기 차동 증폭기 OP₁₁을 포함하는 부궤환 회로의 구성을 스위칭시키기 위하여, 출력 극성 반전 버퍼 회로(output-polarity inverting buffer) OB₁₁을 구성하는 전류원 I₁₁과 NMOS 트랜지스터 N₁₅가 구비된다.

참조 문자 IN은 아날로그 V_i를 입력하기 위한 입력 단자를, OUT_i는 액정 구동 회로 출력 V_o를 액정 패널로 출력하기 위한 출력 단자를, V₁은 상기 차동 증폭기의 출력으로부터 제1 동작 상태에서 복귀되는 상기 차동 증폭기 OP₁₁의 반전 입력 단자 P₁상의 단자 전압을, 또 V₂는 상기 제2 동작 상태에서 상기 차동 증폭기의 출력으로부터 상기 출력 극성 반전 버퍼 회로 OB₁₁을 통하여 복귀되는 상기 차동 증폭기 OP₁₁의 비반전 입력 단자 P₂상의 단자 전압을 나타낸다.

상기 차동 증폭기 OP₁₁이 제9도에 도시한 바와 같이 PMOS 트랜지스터 P₁₁내지 P₁₃, NMOS 트랜지스터 N₁₁내지 N₁₄및 스위치 S₁₃에 의하여 구성될 수 있다는 점을 주목해야 한다.

이제, 상기 차동 증폭기의 동작을 제9도를 참조하여 설명할 것이다.

제9도는 본 실시예에서 사용된 차동 증폭기 OP₁₁의 기본 내부 회로를 도시한다. 상기 차동 증폭기 OP₁₁의 동작에 대해서 설명하면, 트랜지스터 N₁₁을 통해 흐르는 전류는 상기 비반전 입력 단자 P₂에 의해 제어되며, 상기 트랜지스터 N₁₂, P₁₁및 P₁₂에 의해 구성된 전류 미러 회로(current mirror circuit)를 통하여 흐르는 전류는 반전 입력 단자 P₁에 의하여 제어된 결과, 상기 출력 트랜지스터 P₁₃을 통하여 흐르는 전류가 변경된다. 보다 상세히 설명하면, 상기 비반전 입력 단자 P₂상의 입력 전압이 반전 입력 단자 P₁상의 전압보다 높은 때에는, 출력 트랜지스터 P₁₃을 통하여 흐르는 전류가 증가된다. 다른 한편으로, 상기 비반전 입력 단자 P₂상의 입력 전압이 상기 반전 입력 단자 P₁상의 전압보다 낮은 때에는, 상기 출력 트랜지스터 P₁₃을 통해 흐르는 전류는 감소된다. 출력 트랜지스터 P₁₃을 통해 흐르는 전류는 바이어스 전압 N_b2가 입력되는 트랜지스터 N₁₄를 통하여 흐르는 부하 전류에 비교되며, 이에 따라 출력 전압이 변경된다. 상기 출력부를 반전 입력 단자 P₁에 접속시킴으로써, 비반전 입력 단자 P₂상의 전압과 상기 반전 입력 단자 P₁상의 전압이 서로 동일하게 되도록, 부궤환 동작이 수행된다.

다음으로, 본 실시예에서의 회로 동작을 자세히 설명한다.

본 발명의 액정 구동 회로는 비디오 신호와 같은 아날로그 신호가 입력 신호로서 입력되어, 그 입력 신호가 시분할 방식으로 저장되고, 저장된 입력 신호가 출력 회로에 의하여 임피던스 변환된 다음 상기 변환된 신호가 상기 액정 패널의 수평라인 상의 픽셀들 각각에 대응하여 출력되도록 구성된다. 따라서, 기본 회로 동작은 종래의 회로와 동일하다.

본 발명의 본 실시예에서, 스위치 S₁₁과 동등한 액정 구동 회로 내의 다수의 스위치가 시분할 동작에 의하여 고정 주기 동안 턴 온되며, 입력 신호 V_i가 시분할 방식으로 상기 스위치들에 대응하는 다수의 커패시터에 순차적으로 저장된다. 상기 입력 신호 V_i가 모든 커패시터들에 저장된 후, 상기 저장된 입력 신호 V_i들이 상기 스위치 S₁₂와 동등한 다수의 스위치들을 통하여 상기 차동 증폭기들의 입력 단자들 P₂로 동시에 전송된다. 이러한 상황에서, 차동 증폭기의 부궤환 구성은 스위치 S₁₂및 S₁₃이 턴 온되고, 스위치 S₁₄와 S₁₅가 턴 오프되는 제1 동작 상태가 되며, 그 회로 접속은 제10도에 도시한 바와 같게 된다.

상기 제1 동작 상태에서는 상술한 바와 같이 반전 입력 단자 P₁과 출력 단자 P₃이 접속된 부궤환 회로가 형성되기 때문에, 한쪽 단에서 상기 반전 입력 단자 P₁에 접속되며 다른 쪽 단에서 접지에 접속된 홀드 커패시터 C₁₂에 상기 차동 증폭기에 발생되는 옵셋 전압 V_OFF가 저장되며, 이 때, 다음의 등식들이 성립된다 :

V_i= V₂= V₁+ V_OFF(식 1)

V_C12= V₁= V_i+ V_OFF(식 2)

따라서, 커패시터 C₁₂의 전압 V_C12는 샘플 홀드 회로에 의해 시분할된 입력 신호 V_i부터 옵셋 전압량만큼 감소된 전압이 된다.

다음으로, 상기 부궤환 회로 구성은 스위치 S₁₂와 S₁₃들이 턴 오프되고 상기 스위치 S₁₄와 S₁₅가 턴 온되는 동작 상태로 되어, 제11도에 도시한 바와 같은 회로 접속이 된다.

제2 동작 상태의 상기 차동 증폭기에서, 전류원 I₁₁과 NMOS 트랜지스터 N₁₅로 구성된 출력 극성 반전 버퍼 회로 OB₁₁에 의해 부궤환 회로가 구성되기 때문에, 제1동작 상태의 차동 증폭기 출력과 상기 제2 동작 상태의 출력 극성 반전 버퍼 회로를 통한 출력 사이에서 출력 극성이 스위칭된다. 커패시터 C₁₂에 제1 동작 상태에서 저장된, 옵셋 전압을 포함하는 입력 신호 전압 V_C12는 차동 증폭기를 통하여 출력 단자 OUT_i에 의한 출력 전압 V_o로서 액정 패널의 수평 라인 픽셀로 다시 출력된다. 이러한 상황에서는 상술된 제1 동작 상태 동안 저장된 커패시터 C₁₂의 전압 V_C12와 액정 구동 회로의 출력 전압 V_o사이에 다음의 등식에 의하여 표현되는 관계가 성립된다 :

V_C12= V_OFF= V₂(식 3)

V_O= V₂= V_C12+ V_OFF(식 4)

식(2)와 식(4)로부터 입력 신호 V_i와 출력 전압 V₂가 서로 같다는 것을 알 수 있다. 따라서, 본 발명에서는 액정 구동 회로에서 구현된 다수의 차동 증폭기의 옵셋 전압들이 입력 전압 레벨과는 독립적으로 보정된다. 그 결과, 다수의 출력 회로의 출력 전압 차이가 감소하고, IC 면적이 감소하며, 또 가격이 감소될 수 있다.

제12도의 타이밍도는 상술된 동작에서의 입력 신호 V_i, 스위치 S₁₁의 제어 신호 a₁, 스위치 S₁₂및 S₁₃의 제어 신호 b, 스위치 S₁₄및 S₁₅의 제어 신호 c와 출력 신호 V_o사이의 관계를 도시한다.

제13도는 본 발명의 제2 실시예의 구성을 도시한다.

상술된 제1실시예와 다른 점은 출력 극성 반전 버퍼 회로 OB₁₁'의 구성인데, 본 실시예에서 상기 출력 극성 반전 버퍼 회로 OB₁₁'는 PMOS 트랜지스터 P₁₅및 전류원 I₁₂로 구성된다. 상기 전류원 I₁₂는 게이트에 선정된 바이어스 전압 V_b4가 주어진 NMOS 트랜지스터 N₁₆을 포함한다. 다른 구성과 동작들은 제1 실시예와 동일하다.

제14도는 본 발명의 제3 실시예의 구성을 도시한다.

상술된 제1 실시예와 다른 점은 입력 신호가 차동 증폭기 OP₁₁'의 반전 입력 단자에 입력된다는 점이다. 따라서, 제1 동작 상태에서는 차동 증폭기의 출력으로부터 출력 극성 반전 버퍼 회로 OB₁₁및 아날로그 스위치 S₁₃'을 통하여 상기 차동 증폭기 OP₁₁'의 비반전 입력 단자까지의 부궤환 회로가 구성된다. 제2 동작 상태에서, 출력 전압 저장 커패시터 C₁₂의 전압은 차동 증폭기 OP₁₁'의 비반전 입력 단자로 입력되며, 차동 증폭기의 출력으로부터 아날로그 스위치 S₁₅' 및 S₁₄'을 통하여 상기 차동 증폭기 OP₁₁'의 반전 입력 단자까지의 부궤환 회로가 구성된다. 상기 차동 증폭기 OP₁₁'의 출력은 액정 구동 전압으로서 출력된다.

제15도는 본 발명의 제4 실시예의 구성을 도시한다.

본 실시예는 상술된 제3 실시예의 변형 실시예이며, 상기 아날로그 스위치 S₁₄'의 위치가 다르다.

제16도는 본 발명의 제5 실시예의 구성을 도시한다.

본 실시예는 상술된 제3 실시예의 변형 실시예인데, 출력 극성 반전 버퍼 회로 OB₁₁'의 구성이 다르다.

제17도는 본 발명의 제6 실시예의 구성을 도시한다.

본 실시예는 상술된 제4 실시예의 변형 실시예인데, 출력 극성 반전 버퍼 회로 OB₁₁'의 구성이 다르다.

본 발명을 특정 실시예를 참조하여 설명하였지만, 본 발명은 상술된 실시예들에 제한되지 않으며, 본 발명의 범위로부터 벗어나지 않는 다양한 변형과 변경들이 구성될 수도 있다. 예를 들어, 비록 상술된 실시예에서 MOS 트랜지스터들이 스위치들 및 차동 증폭기들을 구성하는데 사용되었지만, 본 발명은 상기 MOS 집적회로에 제한되지 않으며, J-FET 트랜지스터들 및 바이폴라 트랜지스터들이 액정 구동 회로의 동작을 방해하지 않는 범위 내에서 사용될 수도 있다. 또한, 비록 상술한 설명에서 본 발명이 액티브 매트릭스 액정 구동 회로에 적용되었지만, 본 발명은 상기 응용 분야에 제한되지 않으며, 제어 가능한 차동 증폭기가 구비된 다양한 유형의 회로 및 장치들에 적용될 수 있다.

본 발명의 많은 광범위한 다른 실시예들이 본 발명의 교시와 범위로부터 벗어나지 않고 구성될 수 있다. 본 발명은 첨부된 청구 범위에서 한정되는 것을 제외하고는 명세서에 설명된 특정 실시예에 제한되지 않는다는 사실을 이해해야만 한다.

Claims

액티브 매트릭스 액정 구동 회로(active matrix liquid crystal drive circuit)에 있어서, 아날로그 입력 신호를 저장하기 위한 샘플링 커패시터; 입력 신호의 극성을 반전시키기 위한 버퍼 회로; 반전 입력 단자, 비반전 입력 단자 및 상기 버퍼 회로의 입력에 접속된 출력 단자를 갖는 차동 증폭기; 상기 차동 증폭기의 상기 반전 단자에 접속된 홀드 커패시터; 및 제1 동작 상태에서는 상기 샘플링 커패시터와 상기 비반전 입력 단자를 접속시키고 상기 차동 증폭기의 상기 출력 단자와 상기 홀드 커패시터를 접속시키며, 제2 동작 상태에서는 상기 샘플링 커패시터와 상기 비반전 입력 단자를 분리시키고 상기 버퍼 회로의 출력과 상기 액정 구동 회로의 출력 단자를 접속시키기 위한 스위칭 수단을 포함하는 액티브 매트릭스 액정 구동 회로.
제1항에 있어서, 상기 버퍼 회로는 전류원 및 NMOS 트랜지스터를 포함하는 액티브 매트릭스 액정 구동 회로.
제1항에 있어서, 상기 차동 증폭기는 PMOS 트랜지스터, NMOS 트랜지스터 및 스위치를 포함하는 액티브 매트릭스 액정 구동 회로.
액티브 매트릭스 액정 구동 회로에 있어서, 아날로그 입력 신호를 저장하기 위한 샘플링 커패시터; 입력 신호의 극성을 반전시키기 위한 버퍼 회로; 반전 입력 단자, 비반전 입력 단자 및 상기 버퍼 회로의 입력에 접속된 출력단자를 갖는 차동 증폭기; 상기 차동 증폭기의 상기 비반전 단자에 접속된 홀드 커패시터; 및 제1 동작 상태에서는 상기 샘플링 커패시터와 상기 반전 입력 단자를 접속시키고 상기 버퍼 회로의 출력과 상기 홀드 커패시터를 접속시키며, 제2 동작 상태에서는 상기 샘플링 커패시터와 상기 반전 입력 단자를 분리시키고 상기 차동 증폭기의 상기 출력 단자와 상기 액정 구동 회로의 출력 단자를 접속시키기 위한 스위칭 수단을 포함하는 액티브 매트릭스 액정 구동 회로.
제4항에 있어서, 상기 버퍼 회로는 전류원과 PMOS 트랜지스터를 포함하는 액티브 매트릭스 액정 구동 회로.
제4항에 있어서, 상기 차동 증폭기는 PMOS 트랜지스터, NMOS 트랜지스터 및 스위치를 포함하는 액티브 매트릭스 액정 구동 회로.