JPH0456888A - ドットマトリクス駆動回路 - Google Patents
ドットマトリクス駆動回路Info
- Publication number
- JPH0456888A JPH0456888A JP16406590A JP16406590A JPH0456888A JP H0456888 A JPH0456888 A JP H0456888A JP 16406590 A JP16406590 A JP 16406590A JP 16406590 A JP16406590 A JP 16406590A JP H0456888 A JPH0456888 A JP H0456888A
- Authority
- JP
- Japan
- Prior art keywords
- offset voltage
- amplifier
- output
- output offset
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明はアナログ信号を処理するドツトマトリクス駆動
回路に関する。
回路に関する。
［従来の技術］
ドツトマトリクス型表示装置は複数の駆動信号を必要と
し、階調表示を行うために駆動信号としてアナログ信号
を用いる方式が多く使用されている。この場合、アナロ
グ信号を１力することのできる多出力のドツトマトリク
ス駆動回路が必要である。
し、階調表示を行うために駆動信号としてアナログ信号
を用いる方式が多く使用されている。この場合、アナロ
グ信号を１力することのできる多出力のドツトマトリク
ス駆動回路が必要である。
第７図は、従来のドツトマトリクス駆動回路全体を示す
ブロック図である。ｌはドットマトリクス駆動回路、２
は人力信号端子、３−１〜３−Ｎは複数の駆動回路であ
るサンプルホールド回路（Ｓ／８回路）、４−１〜４−
Ｎは直流増幅器（ＡＭＰ）、５−１〜５−Ｎは出力信号
端子である。
ブロック図である。ｌはドットマトリクス駆動回路、２
は人力信号端子、３−１〜３−Ｎは複数の駆動回路であ
るサンプルホールド回路（Ｓ／８回路）、４−１〜４−
Ｎは直流増幅器（ＡＭＰ）、５−１〜５−Ｎは出力信号
端子である。
アナログ信号を出力するドツトマトリクス駆動回路ｌは
、サンプルホールド回路３−１〜３−Ｎと直流増幅器４
−１〜４−Ｎを組み合わせた回路を基本単位回路とし、
これを並列に複数接続した回路構成となっている。入力
信号端子２から入力されたアナログ信号を各サンプルホ
ールド回路３−１〜３−Ｎで選択的に取り込み、記憶し
、その記憶したアナログ信号を直流増幅器４−１〜４−
Ｎで増幅して複数の出力端子５−１〜５−Ｎから出力す
る。
、サンプルホールド回路３−１〜３−Ｎと直流増幅器４
−１〜４−Ｎを組み合わせた回路を基本単位回路とし、
これを並列に複数接続した回路構成となっている。入力
信号端子２から入力されたアナログ信号を各サンプルホ
ールド回路３−１〜３−Ｎで選択的に取り込み、記憶し
、その記憶したアナログ信号を直流増幅器４−１〜４−
Ｎで増幅して複数の出力端子５−１〜５−Ｎから出力す
る。
第８図は、従来のドツトマトリクス駆動回路の基本単位
回路の回路構成図である。６は人力信号端子、７はサン
プルホールド回路、１０は差動増幅器、８は差動増幅器
１０の非反転入力端子、９は差動増幅器１０の反転入力
端子、１１は出力信号端子である。
回路の回路構成図である。６は人力信号端子、７はサン
プルホールド回路、１０は差動増幅器、８は差動増幅器
１０の非反転入力端子、９は差動増幅器１０の反転入力
端子、１１は出力信号端子である。
サンプルホールド回路７に記憶された信号を、差動増幅
器１０の非反転入力端子８に入力し、差動増幅器ｌｏの
出力を反転入力端子９に入力することによって負帰還を
かける構成となっている。
器１０の非反転入力端子８に入力し、差動増幅器ｌｏの
出力を反転入力端子９に入力することによって負帰還を
かける構成となっている。
従来のアナログ信号を出力するドツトマトリクス駆動回
路１では、入力されたアナログ信号を複数のサンプルホ
ールド回路３−１〜３−Ｎに分配して取り込み、記憶し
、さらに直流増幅器４−１〜４−Ｎで増幅して出力され
るが、直流増幅器４−１〜４−Ｎを構成する半導体素子
の特性に違いがあると、複数の直流増幅器４−１〜４−
Ｎの出力オフセット電圧にばらつきが生じ、複数の出力
信号間でばらつきが生じるため、入力信号を忠実に出力
することが困難であった。
路１では、入力されたアナログ信号を複数のサンプルホ
ールド回路３−１〜３−Ｎに分配して取り込み、記憶し
、さらに直流増幅器４−１〜４−Ｎで増幅して出力され
るが、直流増幅器４−１〜４−Ｎを構成する半導体素子
の特性に違いがあると、複数の直流増幅器４−１〜４−
Ｎの出力オフセット電圧にばらつきが生じ、複数の出力
信号間でばらつきが生じるため、入力信号を忠実に出力
することが困難であった。
本発明の目的は、上記間層点を解決し、直流増幅器の出
力オフセット電圧のばらつきを除去または低減して入力
信号を忠実に出力することにある。
力オフセット電圧のばらつきを除去または低減して入力
信号を忠実に出力することにある。
上記目的を解決するために、本発明は、ドツトマトリク
ス駆動回路を構成する個々の直流増幅器の出力オフセッ
ト電圧を人力信号から減算して出力することにより、個
々の直流増幅器の出ツノオフセット電圧を除去または低
減し、複数の出力信号間のオフセット電圧のばらつきを
補正するものである。
ス駆動回路を構成する個々の直流増幅器の出力オフセッ
ト電圧を人力信号から減算して出力することにより、個
々の直流増幅器の出ツノオフセット電圧を除去または低
減し、複数の出力信号間のオフセット電圧のばらつきを
補正するものである。
すなわち、本発明のドツトマトリクス駆動回路は、アナ
ログ信号を入力とし、上記アナログ信号を複数の駆動回
路に分配し、記憶して、上記複数の駆動回路の出力端子
から上記記憶されたアナログ信号を出力するドツトマト
リクス駆動回路において、上記各駆動回路は、直流増幅
器と、上記直流増幅器の出力オフセット電圧を記憶する
ためのコンデンサと、上記直流増幅器への入力信号を切
り替えるためのスイッチと、上記コンデンサに接続する
信号を切り替えるためのスイッチとを有し、時分側処理
によって、上記直流増幅器のＥ配出力オフセット電圧を
上記コンデンサに記憶する第１の期間と、上記コンデン
サに記憶された出力オフセット電圧を上記直流増幅器の
入力信号から減算して出力する第２の期間とを設け、上
記第１の期間において上記直流増幅器に発生する出力オ
フセット電圧を上記コンデンサに記憶し、上記第２の期
間において上記コンデンサに記憶された出力オフセット
電圧を上記直流増幅器の入力信号から減算して出力する
ことにより、上記直流増幅器の出力オフセット電圧を除
去または低減し、複数のアナログ出力信号間のオフセッ
ト電圧のばらつきを除去または低減することを特徴とす
る。
ログ信号を入力とし、上記アナログ信号を複数の駆動回
路に分配し、記憶して、上記複数の駆動回路の出力端子
から上記記憶されたアナログ信号を出力するドツトマト
リクス駆動回路において、上記各駆動回路は、直流増幅
器と、上記直流増幅器の出力オフセット電圧を記憶する
ためのコンデンサと、上記直流増幅器への入力信号を切
り替えるためのスイッチと、上記コンデンサに接続する
信号を切り替えるためのスイッチとを有し、時分側処理
によって、上記直流増幅器のＥ配出力オフセット電圧を
上記コンデンサに記憶する第１の期間と、上記コンデン
サに記憶された出力オフセット電圧を上記直流増幅器の
入力信号から減算して出力する第２の期間とを設け、上
記第１の期間において上記直流増幅器に発生する出力オ
フセット電圧を上記コンデンサに記憶し、上記第２の期
間において上記コンデンサに記憶された出力オフセット
電圧を上記直流増幅器の入力信号から減算して出力する
ことにより、上記直流増幅器の出力オフセット電圧を除
去または低減し、複数のアナログ出力信号間のオフセッ
ト電圧のばらつきを除去または低減することを特徴とす
る。
本発明のドツトマトリクス駆動回路は、上記の構成によ
り個々の基本単位回路に直流増幅器の出力オフセット電
圧を補正する機能を設けたので、基本単位回路の出力オ
フセット電圧を除去または低減し、複数の出力信号間の
オフセット電圧のばらつきを補正することができる。
り個々の基本単位回路に直流増幅器の出力オフセット電
圧を補正する機能を設けたので、基本単位回路の出力オ
フセット電圧を除去または低減し、複数の出力信号間の
オフセット電圧のばらつきを補正することができる。
実施例１
第１図は、本発明のドツトマトリクス駆動回路の第１の
実施例の基本単位回路の回路構成図、第２図、第３図は
、それぞれ第１図の基本単位回路の動作原理を説明する
ための回路構成図である。
実施例の基本単位回路の回路構成図、第２図、第３図は
、それぞれ第１図の基本単位回路の動作原理を説明する
ための回路構成図である。
１２は入力信号端子、１３はサンプルホールド回路、１
６は差動増幅器、１４は差動増幅器１６の非反転入力端
子、１５は差動増幅器１６の反転入力端子、１７は出力
信号端子、１８．２０．２１．２２はスイッチ、１９は
コンデンサ、２３．２４は接地、第２図において、２５
は出力信号端子、第３図において、２６は入力信号端子
、２７は出力信号端子である。
６は差動増幅器、１４は差動増幅器１６の非反転入力端
子、１５は差動増幅器１６の反転入力端子、１７は出力
信号端子、１８．２０．２１．２２はスイッチ、１９は
コンデンサ、２３．２４は接地、第２図において、２５
は出力信号端子、第３図において、２６は入力信号端子
、２７は出力信号端子である。
本実施例では、負帰還構成の差動増幅器１６の反転入力
端子１５に出力オフセット電圧を記憶するためのコンデ
ンサ１９を付加し、さらに信号を切り替えるためのスイ
ッチ１８．２０．２１．２２を付加した回路構成となっ
ている。まず、差動増幅器１６の出力オフセット電圧を
コンデンサ１９に記憶する期間（第１の期間）において
、第２図に示すようにスイッチ１８．２０．２２を閉じ
、スイッチ２１ （第１図）を開く。これによって、非
反転入力端子１４が接地され、人力信号電圧が零となる
。このときに、出力端子２５に出力オフセット電圧が現
われ、この出力オフセット電圧はスイッチ２０を経由し
てコンデンサ１９に記憶される。
端子１５に出力オフセット電圧を記憶するためのコンデ
ンサ１９を付加し、さらに信号を切り替えるためのスイ
ッチ１８．２０．２１．２２を付加した回路構成となっ
ている。まず、差動増幅器１６の出力オフセット電圧を
コンデンサ１９に記憶する期間（第１の期間）において
、第２図に示すようにスイッチ１８．２０．２２を閉じ
、スイッチ２１ （第１図）を開く。これによって、非
反転入力端子１４が接地され、人力信号電圧が零となる
。このときに、出力端子２５に出力オフセット電圧が現
われ、この出力オフセット電圧はスイッチ２０を経由し
てコンデンサ１９に記憶される。
一方、入力信号から出力オフセット電圧を減算して出力
する期間（第２の期間）においては、スイッチ１８．２
０．２２（第１図）を開き、第３図に示すようにスイッ
チ２１を閉じることにより、サンプルホールド回路１３
に記憶された信号電圧と、コンデンサ１９に記憶された
出力オフセット電圧とをそれぞれ差動増幅器１６の非反
転入力端子１４、反転入力端子１５に入力する。差動増
幅器１６では差動入力端子１４．１５に入力された信号
電圧と出力オフセット電圧との差を増幅して出力するの
で基本単位回路の出力オフセット電圧を除去または低減
することができる。
する期間（第２の期間）においては、スイッチ１８．２
０．２２（第１図）を開き、第３図に示すようにスイッ
チ２１を閉じることにより、サンプルホールド回路１３
に記憶された信号電圧と、コンデンサ１９に記憶された
出力オフセット電圧とをそれぞれ差動増幅器１６の非反
転入力端子１４、反転入力端子１５に入力する。差動増
幅器１６では差動入力端子１４．１５に入力された信号
電圧と出力オフセット電圧との差を増幅して出力するの
で基本単位回路の出力オフセット電圧を除去または低減
することができる。
上記基本単位回路についての出力オフセット電圧の補正
を、ドツトマトリクス駆動回路を構成する全ての基本単
位回路に採用することによって、ドツトマトリクス駆動
回路の複数の出力信号間のオフセット電圧のばらつきを
除去または低減することができる。
を、ドツトマトリクス駆動回路を構成する全ての基本単
位回路に採用することによって、ドツトマトリクス駆動
回路の複数の出力信号間のオフセット電圧のばらつきを
除去または低減することができる。
実施例２
第４図は、本発明のドツトマトリクス駆動回路の第２の
実施例の基本単位回路の回路構成図、第５図、第６図は
、それぞれ第４図の基本単位回路の動作原理を説明する
ための回路構成図である。
実施例の基本単位回路の回路構成図、第５図、第６図は
、それぞれ第４図の基本単位回路の動作原理を説明する
ための回路構成図である。
２８は入力信号端子、２９はサンプルホールド回路、３
２は差動増幅器、３ｏは差動増幅器３２の非反転入力端
子、３１は差動増幅器３２の反転入力端子、３３は出力
信号端子、３４．３６．３７はスイッチ、３５はコンデ
ンサ、３８は接地、第５図において、３９は出力信号端
子、第６図において、４０は入力信号端子、４１は出力
信号端子である。
２は差動増幅器、３ｏは差動増幅器３２の非反転入力端
子、３１は差動増幅器３２の反転入力端子、３３は出力
信号端子、３４．３６．３７はスイッチ、３５はコンデ
ンサ、３８は接地、第５図において、３９は出力信号端
子、第６図において、４０は入力信号端子、４１は出力
信号端子である。
本実施例では、信号電圧を入力する非反転入力端子３０
に出力オフセット電圧を記憶するためのコンデンサ３５
を付加し、信号を切り替えるためのスイッチ３４．３６
．３７を付加した回路構成である。この場合、第１の期
間において、第５図に示すようにスイッチ３４．３７を
閉じ、スイッチ３６ （第４図）を開く。これによって
、非反転入力端子３０が接地され、直流増幅器３２の入
力電圧は零になる。このとき、出力端子３９に発生する
出力オフセット電圧は、スイッチ３７を経由してコンデ
ンサ３５に記憶される。
に出力オフセット電圧を記憶するためのコンデンサ３５
を付加し、信号を切り替えるためのスイッチ３４．３６
．３７を付加した回路構成である。この場合、第１の期
間において、第５図に示すようにスイッチ３４．３７を
閉じ、スイッチ３６ （第４図）を開く。これによって
、非反転入力端子３０が接地され、直流増幅器３２の入
力電圧は零になる。このとき、出力端子３９に発生する
出力オフセット電圧は、スイッチ３７を経由してコンデ
ンサ３５に記憶される。
第２の期間には、第６図に示すようにスイッチ３６を閉
じ、スイッチ３４．３７ （第４図）を開く。これによ
り、コンデンサ３５の両端の電圧はサンプルホールド回
路２９に記憶された信号電圧からコンデンサ３５に記憶
された出力オフセット電圧を減算した値となり、非反転
入力端子３０にこの信号電圧を入力することとなる。こ
れによって基本単位回路の出力オフセット電圧を除去ま
たは低減することができる。
じ、スイッチ３４．３７ （第４図）を開く。これによ
り、コンデンサ３５の両端の電圧はサンプルホールド回
路２９に記憶された信号電圧からコンデンサ３５に記憶
された出力オフセット電圧を減算した値となり、非反転
入力端子３０にこの信号電圧を入力することとなる。こ
れによって基本単位回路の出力オフセット電圧を除去ま
たは低減することができる。
上記基本単位回路についての出力オフセット電圧の補正
を、ドツトマトリクス駆動回路を構成する全ての基本単
位回路に採用することによって、ドツトマトリクス駆動
回路の複数の出力信号間のオフセット電圧のばらつきを
除去または低減することができる。
を、ドツトマトリクス駆動回路を構成する全ての基本単
位回路に採用することによって、ドツトマトリクス駆動
回路の複数の出力信号間のオフセット電圧のばらつきを
除去または低減することができる。
以上本発明を上記実施例に基づいて具体的に説明したが
、本発明は上記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は勿論である。
、本発明は上記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は勿論である。
［発明の効果］
以上説明したように、本発明によれば、個々の基本単位
回路の直流増幅器を構成する半導体素子の特性の違いに
起因する呂カオフセット電圧を除去または低減すること
ができるため、ドツトマトリクス駆動回路の複数の出力
信号間のオフセット電圧の差が小さくなり、同一の入力
信号に対してほぼ等しい出力信号が得られる。従って、
ドツトマトリクス型表示装置の表示品質を向上させるこ
とができる。
回路の直流増幅器を構成する半導体素子の特性の違いに
起因する呂カオフセット電圧を除去または低減すること
ができるため、ドツトマトリクス駆動回路の複数の出力
信号間のオフセット電圧の差が小さくなり、同一の入力
信号に対してほぼ等しい出力信号が得られる。従って、
ドツトマトリクス型表示装置の表示品質を向上させるこ
とができる。
第１図は、本発明のドツトマトリクス駆動回路の第１の
実施例の基本単位回路の回路構成図、第２図および第３
図は、第１図の回路の動作原理を説明するための回路構
成図、第１Ｉ図は、本発明のドツトマトリクス駆動回路
の第２の実施例の基本ＩＪｉ位回路の回路構成図、第５
図および第６１．！Ｉは、＠４図の回路の動作原理を説
明するための回路Ｎ＆構成図第７図は、従来のドツトマ
トリクス駆動回路全体のブロック図、第８図は、従来の
ドツトマトリクス駆動回路の基本単位回路の回路構成図
である。 １・・・ドツトマトリクス駆動回路 ２・・・入力信号端子 ３−１〜３−Ｎ・・・サンプルホールド回路４−１〜４
−Ｎ・・・直流増幅器 ５−１〜５−Ｎ・・・出力信号端子 ６・・・入力信号端子 ７・・・サンプルホールド回路 ８・・・差動増幅器の非反転入力端子 ９・・・差動増幅器の反転入力端子 １０・・・差動増幅器 １１・・・出力信号端子 １２．２６・・・入力信号端子 ニド・・サンプルホールド回路１路 ４・・・差動増幅器の非反転入力端子 ５・・・差動増幅器の反転入力端子 ６・・・差動増幅器 ７．２５．２７・・・出カイ３号端子 １８．２０．２１．２２・・・スイッチ１９・・・コン
デンサ ２３．２４・・・接地 ２８．４０・・・入力信号端子 ２９・・・サンプルホールド回路 ３ｏ・・・差動増幅器の非反転入力端子３１・・・差動
増幅器の反転入力端子 ３２・・・差動増幅器 ３３．３９．４１・・・出力信号端子 ３４．３６．３７・・・スイッチ ３５・・・コンデンサ ３８・・・接地 ＋ｒｒ− 特許出願人 日本電信電話株式会社 代理人弁理士 中 村 純之助 第２図 第３図 第６図
実施例の基本単位回路の回路構成図、第２図および第３
図は、第１図の回路の動作原理を説明するための回路構
成図、第１Ｉ図は、本発明のドツトマトリクス駆動回路
の第２の実施例の基本ＩＪｉ位回路の回路構成図、第５
図および第６１．！Ｉは、＠４図の回路の動作原理を説
明するための回路Ｎ＆構成図第７図は、従来のドツトマ
トリクス駆動回路全体のブロック図、第８図は、従来の
ドツトマトリクス駆動回路の基本単位回路の回路構成図
である。 １・・・ドツトマトリクス駆動回路 ２・・・入力信号端子 ３−１〜３−Ｎ・・・サンプルホールド回路４−１〜４
−Ｎ・・・直流増幅器 ５−１〜５−Ｎ・・・出力信号端子 ６・・・入力信号端子 ７・・・サンプルホールド回路 ８・・・差動増幅器の非反転入力端子 ９・・・差動増幅器の反転入力端子 １０・・・差動増幅器 １１・・・出力信号端子 １２．２６・・・入力信号端子 ニド・・サンプルホールド回路１路 ４・・・差動増幅器の非反転入力端子 ５・・・差動増幅器の反転入力端子 ６・・・差動増幅器 ７．２５．２７・・・出カイ３号端子 １８．２０．２１．２２・・・スイッチ１９・・・コン
デンサ ２３．２４・・・接地 ２８．４０・・・入力信号端子 ２９・・・サンプルホールド回路 ３ｏ・・・差動増幅器の非反転入力端子３１・・・差動
増幅器の反転入力端子 ３２・・・差動増幅器 ３３．３９．４１・・・出力信号端子 ３４．３６．３７・・・スイッチ ３５・・・コンデンサ ３８・・・接地 ＋ｒｒ− 特許出願人 日本電信電話株式会社 代理人弁理士 中 村 純之助 第２図 第３図 第６図
Claims (1)
- １、アナログ信号を入力とし、上記アナログ信号を複数
の駆動回路に分配し、記憶して、上記複数の駆動回路の
出力端子から上記記憶されたアナログ信号を出力するド
ットマトリクス駆動回路において、上記各駆動回路は、
直流増幅器と、上記直流増幅器の出力オフセット電圧を
記憶するためのコンデンサと、上記直流増幅器への入力
信号を切り替えるためのスイッチと、上記コンデンサに
接続する信号を切り替えるためのスイッチとを有し、時
分割処理によって、上記直流増幅器の上記出力オフセッ
ト電圧を上記コンデンサに記憶する第１の期間と、上記
コンデンサに記憶された出力オフセット電圧を上記直流
増幅器の入力信号から減算して出力する第２の期間とを
設け、上記第１の期間において上記直流増幅器に発生す
る出力オフセット電圧を上記コンデンサに記憶し、上記
第２の期間において上記コンデンサに記憶された出力オ
フセット電圧を上記直流増幅器の入力信号から減算して
出力することにより、上記直流増幅器の出力オフセット
電圧を除去または低減し、複数のアナログ出力信号間の
オフセット電圧のばらつきを除去または低減することを
特徴とするドットマトリクス駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16406590A JPH0456888A (ja) | 1990-06-25 | 1990-06-25 | ドットマトリクス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16406590A JPH0456888A (ja) | 1990-06-25 | 1990-06-25 | ドットマトリクス駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456888A true JPH0456888A (ja) | 1992-02-24 |
Family
ID=15786117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16406590A Pending JPH0456888A (ja) | 1990-06-25 | 1990-06-25 | ドットマトリクス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456888A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721563A (en) * | 1995-02-20 | 1998-02-24 | Sharp Kabushiki Kaisha | Active matrix liquid crystal drive circuit capable of correcting offset voltage |
| JP2002041001A (ja) * | 2000-07-21 | 2002-02-08 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| US6707442B2 (en) | 2000-08-18 | 2004-03-16 | Sharp Kabushiki Kaisha | Driving apparatus and driving method of liquid crystal display apparatus |
| WO2004034368A1 (ja) * | 2002-10-11 | 2004-04-22 | Mitsubishi Denki Kabushiki Kaisha | 表示装置 |
| WO2004042691A1 (ja) * | 2002-11-06 | 2004-05-21 | Mitsubishi Denki Kabushiki Kaisha | サンプルホールド回路およびそれを用いた画像表示装置 |
| JP2006195019A (ja) * | 2005-01-12 | 2006-07-27 | Sharp Corp | 液晶表示装置ならびにその駆動回路および駆動方法 |
| JP2007052089A (ja) * | 2005-08-16 | 2007-03-01 | Sanyo Epson Imaging Devices Corp | 増幅回路および表示装置 |
| KR100800255B1 (ko) * | 2002-04-19 | 2008-02-01 | 매그나칩 반도체 유한회사 | 지연 감소를 위한 단위 이득 버퍼 회로 및 이를 이용한지연 감소 방법 |
| JP2008533513A (ja) * | 2005-03-01 | 2008-08-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス配列装置 |
| JP2011185625A (ja) * | 2010-03-05 | 2011-09-22 | Hioki Ee Corp | 検査装置 |
-
1990
- 1990-06-25 JP JP16406590A patent/JPH0456888A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721563A (en) * | 1995-02-20 | 1998-02-24 | Sharp Kabushiki Kaisha | Active matrix liquid crystal drive circuit capable of correcting offset voltage |
| JP2002041001A (ja) * | 2000-07-21 | 2002-02-08 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| KR100436075B1 (ko) * | 2000-08-18 | 2004-06-12 | 샤프 가부시키가이샤 | 액정표시장치의 구동장치 및 구동방법 |
| US6707442B2 (en) | 2000-08-18 | 2004-03-16 | Sharp Kabushiki Kaisha | Driving apparatus and driving method of liquid crystal display apparatus |
| KR100800255B1 (ko) * | 2002-04-19 | 2008-02-01 | 매그나칩 반도체 유한회사 | 지연 감소를 위한 단위 이득 버퍼 회로 및 이를 이용한지연 감소 방법 |
| WO2004034368A1 (ja) * | 2002-10-11 | 2004-04-22 | Mitsubishi Denki Kabushiki Kaisha | 表示装置 |
| US7187373B2 (en) | 2002-10-11 | 2007-03-06 | Mitsubishi Denki Kabushiki Kaisha | Display apparatus |
| WO2004042691A1 (ja) * | 2002-11-06 | 2004-05-21 | Mitsubishi Denki Kabushiki Kaisha | サンプルホールド回路およびそれを用いた画像表示装置 |
| US7573451B2 (en) | 2002-11-06 | 2009-08-11 | Mitsubishi Denki Kabushiki Kaisha | Sample hold circuit and image display device using the same |
| JP2006195019A (ja) * | 2005-01-12 | 2006-07-27 | Sharp Corp | 液晶表示装置ならびにその駆動回路および駆動方法 |
| JP2008533513A (ja) * | 2005-03-01 | 2008-08-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス配列装置 |
| US8228317B2 (en) | 2005-03-01 | 2012-07-24 | Chimei Innolux Corporation | Active matrix array device |
| JP2007052089A (ja) * | 2005-08-16 | 2007-03-01 | Sanyo Epson Imaging Devices Corp | 増幅回路および表示装置 |
| US7948458B2 (en) | 2005-08-16 | 2011-05-24 | Sony Corporation | Amplifier circuit and display device |
| JP2011185625A (ja) * | 2010-03-05 | 2011-09-22 | Hioki Ee Corp | 検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4526949B2 (ja) | 赤外検出器用読出し回路 | |
| JPH0456888A (ja) | ドットマトリクス駆動回路 | |
| JP2001028716A (ja) | ピクセル信号ゲイン増幅回路 | |
| JPH09326698A (ja) | オフセットを補正する方法および装置 | |
| US7123301B1 (en) | Pixel gain amplifier | |
| KR100200691B1 (ko) | 상관이중 샘플링 장치 | |
| US7719581B2 (en) | Sample and hold circuit and active pixel sensor array sampling system utilizing same | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| US7436442B2 (en) | Low light sensor signal to noise improvement | |
| JPH08125504A (ja) | コンパレータ及び差動増幅器 | |
| JPH05316338A (ja) | サンプルホールド回路 | |
| JP3064703B2 (ja) | サンプルホールド回路 | |
| IT8323294A1 (it) | Sistema di controllo automatico della polarizzazione di un cinescopio, compensato per le dissimilarità di conduzione dei cannoni elettronici del cinescopio | |
| WO1995006999B1 (en) | Dynamic gamma correction circuit for use in image projectors | |
| JPH0770239B2 (ja) | サンプルホ−ルド回路 | |
| JPH11205632A (ja) | サンプルホールド回路及びクランプ回路 | |
| US5933198A (en) | Comb filter arrangement | |
| JP2802809B2 (ja) | コンパレータ回路 | |
| JPH0392007A (ja) | 電気信号レベルを制御する回路装置 | |
| JPH01253899A (ja) | サンプルホールド回路 | |
| JPH04258093A (ja) | 映像信号処理回路 | |
| JPH04274605A (ja) | オペアンプ回路 | |
| SU1469544A1 (ru) | Усилитель мощности | |
| JP2518369B2 (ja) | 映像信号処理回路 | |
| JPH0981090A (ja) | 液晶駆動回路 |