JPH04274605A

JPH04274605A - オペアンプ回路

Info

Publication number: JPH04274605A
Application number: JP3059498A
Authority: JP
Inventors: Kazuhiro Sugano; 菅野　一博
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1991-02-28
Filing date: 1991-02-28
Publication date: 1992-09-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オフセット調整機能を
備えたオペアンプ回路に関し、特にＬＳＩ（Ｌａｒｇｅ
　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ
）化に好適のオペアンプ回路に関する。

【０００２】

【従来の技術】図４は従来のオペアンプ回路を示す回路
図である。

【０００３】トランジスタ２４，２５は、そのエミッタ
同士が相互に接続されている。このエミッタの相互接続
点と−ＶＣＣ電源との間には、電流源２８が介装されて
いる。また、トランジスタ２４，２５のコレクタは、夫
々抵抗Ｒ２１，Ｒ２２を介して＋ＶＣＣ電源に接続され
ている。これらのトランジスタ２４，２５、抵抗Ｒ２１，Ｒ２２
及び電流源２８により、初段差動増幅回路２１が構成さ
れている。

【０００４】トランジスタ２４，２５のコレクタは、夫
々トランジスタ２６，２７のコレクタに接続されている
。このトランジスタ２６，２７のエミッタ同士は相互に
接続されており、このエミッタの相互接続点と−ＶＣＣ
電圧源との間には電流源２９が介装されている。また、
トランジスタ２６のベースには接地電位が与えられ、ト
ランジスタ２７のベースにはオフセット調整入力端子９
からオフセット調整電圧が与えられるようになっている
。このトランジスタ２６，２７及び電流源２９により、
オフセット調整回路２２が構成されている。

【０００５】初段差動増幅回路２１のトランジスタ２４
，２５のコレクタは、夫々出力バッファ回路２３の反転
入力端及び非反転入力端に接続されている。そして、こ
の出力バッファ回路２３の出力は、出力端子４に送出さ
れるようになっている。

【０００６】このように構成された従来のオペアンプ回
路においては、入力信号がゼロであっても、初段差動増
幅回路２１の２つの入力端間に若干の電位差が発生し、
出力端子４に若干の電圧が発生してしまう。この入力端
間の電位差（即ち、入力オフセット電圧）は、初段差動
増幅回路２１の差動対の不整合に起因して発生する。従
来のオペアンプ回路においては、この初段差動増幅回路
２１の差動対の不整合を調整する目的で、オフセット調
整入力端子９に可変抵抗器２４を接続する。そして、こ
の可変抵抗器２４によりオフセット調整電圧を設定し、
前述の入力オフセット電圧をゼロにすることが必要であ
る。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
オペアンプ回路においては、外部の可変抵抗器２４によ
りオフセット調整を実施する必要上、オペアンプ回路の
数だけ可変抵抗器を用意する必要がある。このため、１
つの半導体基板に数十個のオペアンプ回路が設けられた
ＬＳＩを形成しようとすると、数十個の可変抵抗器を用
意し、且つ、使用時にはこれらの可変抵抗器を個別的に
調整する必要がある。従って、このようなＬＳＩは実用
的ではないものになってしまう。

【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、外部に可変抵抗器を設ける必要がなく、容
易にオフセット調整を実施することができるオペアンプ
回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係るオペアンプ
回路は、オフセット調整端子を備えた第１のオペアンプ
と、その反転入力端に前記第１のオペアンプの出力が与
えられその非反転入力端に接地電位が与えられる第２の
オペアンプと、オフセット調整時にはこの第２のオペア
ンプの出力電圧を前記オフセット調整端子に与え、オフ
セット調整終了後はオフセット調整時における前記第２
のオペアンプの出力電圧を保持しこの電圧を前記オフセ
ット調整端子に与えるサンプルホールド回路とを有する
ことを特徴とする。

【００１０】

【作用】本発明においては、その入力端に第１のオペア
ンプの出力が与えられる第２のオペアンプを備えており
、サンプルホールド回路は、オフセット調整時にはこの
第２のオペアンプの出力電圧を第１のオペアンプのオフ
セット調整端子に与える。つまり、本発明に係るオペア
ンプ回路においては、オフセット調整を実施する場合に
、第１のオペアンプの入力をゼロ（接地電位）にすると
、この第１のオペアンプの出力がゼロになるように、第
２のオペアンプ及びサンプルホールド回路により負帰還
がかかり、オフセット調整端子に所定のオフセット電圧
が印加される。このオフセット電圧は前記サンプルホー
ルド回路に保持されて、オフセット調整後も前記オフセ
ット調整端子にはこのオフセット電圧が与えられる。

【００１１】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００１２】図１は本発明の第１の実施例に係るオペア
ンプ回路を示す回路図である。

【００１３】本実施例に係るオペアンプ回路１は、２個
のオペアンプ６，７及びサンプルホールド回路８により
構成されている。つまり、オペアンプ６の非反転入力端
及び反転入力端には、夫々入力端子２，３に入力された
信号が与えられる。このオペアンプ６の出力は、出力端
子４に送出されると共に、オペアンプ７の反転入力端に
与えられる。

【００１４】このオペアンプ７の非反転入力端には、接
地電位が与えられるようになっている。そして、このオ
ペアンプ７は、例えば反転入力端に与えられた電圧と接
地電位との差電圧を出力する。

【００１５】オペアンプ７の出力はサンプルホールド回
路８に与えられる。このサンプルホールド回路８には、
サンプル信号入力端子５からサンプル信号が与えられる
。そして、このサンプルホールド回路８は、前記サンプ
ル信号が“Ｈ”の間はオペアンプ７の出力電圧をオフセ
ット調整入力端子９に伝達し、サンプル信号が“Ｌ”の
ときはこのサンプル信号が“Ｌ”になる直前におけるオ
ペアンプ７の出力電圧を保持し、この電圧をオフセット
調整入力端子９に送出する。

【００１６】次に、このように構成された本実施例のオ
ペアンプ回路におけるオフセット調整方法について説明
する。

【００１７】入力端子２，３をいずれも接地電位とし、
入力端子５に与えるサンプル信号を“Ｈ”にする。そう
すると、オペアンプ６には、オペアンプ７及びサンプル
ホールド回路８を介して負帰還がかかり、オペアンプ６
の入力オフセット電圧がゼロになるようにオフセット調
整入力端子９に与えられるオフセット電圧が調整される
。このようにして、オフセット調整が完了する。

【００１８】このように、本実施例に係るオペアンプ回
路１は、外部に可変抵抗器を設ける必要がなく、第１の
オペアンプの入力端を接地電位とした後サンプル信号入
力端子５に与えるサンプル信号を“Ｈ”にするだけで自
動的にオフセット電圧が決定される。

【００１９】一方、入力端子５に与えられるサンプル信
号が“Ｌ”になると、サンプルホールド回路８は前記オ
フセット電圧を保持し続け、このオフセット電圧を入力
端子５に印加し続ける。これにより、オペアンプ回路１
は入力オフセット電圧ゼロのオペアンプとして機能する
。

【００２０】図２は本発明の第２の実施例に係るオペア
ンプ回路を示す回路図である。なお、オペアンプ部１ａ
，１ｂは、いずれも図１に示すように構成されており、
夫々サンプル信号入力端子５ａ，５ｂを備えている。

【００２１】入力端子１３から入力された入力信号は、
入力抵抗Ｒ１　及びスイッチＳＷ１　を介してオペアン
プ部１ａの反転入力端に与えられる。抵抗Ｒ１　とスイ
ッチＳＷ１との接続点とオペアンプ部１ａの出力端との
間には、帰還抵抗Ｒ２　が介装されている。また、オペ
アンプ部１ａの反転入力端と接地との間にはスイッチＳ
Ｗ２　が介装されており、オペアンプ部１ａの非反転入
力端には接地電位が与えられる。そして、オペアンプ部
１ａの出力は、スイッチＳＷ３　を介して出力端子１４
に送出される。

【００２２】これと同様に、入力端子１３から入力され
た入力信号は、入力抵抗Ｒ３　及びスイッチＳＷ４　を
介して、オペアンプ部１ｂの反転入力端に与えられる。抵抗Ｒ３とスイッチＳＷ４　との接続点とオペアンプ部
１ｂの出力端との間には、帰還抵抗Ｒ４　が介装されて
いる。また、オペアンプ部１ｂの反転入力端と接地との
間にはスイッチＳＷ５　が介装されており、オペアンプ
部１ｂの非反転入力端には接地電位が与えられる。そし
て、オペアンプ部１ｂの出力は、スイッチＳＷ６　を介
して出力端子１４に送出される。

【００２３】なお、スイッチＳＷ１　乃至ＳＷ６　は、
夫々所定の信号に基づいてオン−オフ動作する。

【００２４】次に、本実施例に係るオペアンプ回路の動
作を説明する。図３は、スイッチＳＷ１　乃至ＳＷ６　
及びサンプル信号入力端子５ａ，５ｂに与えられる各信
号を示すタイミングチャート図である。各スイッチＳＷ
１　乃至ＳＷ６　は、いずれも与えられた信号が“Ｈ”
のときにオンになり、“Ｌ”のときにオフになる。これ
らの信号により、オペアンプ部１ａ，１ｂは交互に入力
端子１３及び出力端子１４から切り離される。例えば、
スイッチＳＷ１　，ＳＷ３　，ＳＷ５　がオフであり、
スイッチＳＷ２　，ＳＷ４　，ＳＷ６　がオンであると
すると、オペアンプ部１ａは、実施例１において説明し
たようにして、自動的にオフセット調整される。また、
オペアンプ部１ｂは、入力端子１３に与えられた信号を
増幅して出力信号を端子１４に送出する。

【００２５】ところで、オペアンプは、温度変化の影響
により温度ドリフトが発生する。このため、オフセット
調整を実施した後も、温度変化によりオフセット電圧が
変化してしまうことがある。しかし、本実施例において
は、所定の時間間隔で、オペアンプ部１ａ，１ｂが交互
に入力端子１３及び出力端子１４と切り離されてオフセ
ット調整される。そして、一方のオペアンプ部がオフセ
ット調整期間の間は、他方のオペアンプ部が入力端子１
３及び出力端子１４に接続されている。このため、本実
施例に係るオペアンプ回路は、温度変化に対しても、入
力オフセット電圧を常にゼロに維持することができる。

【００２６】なお、本実施例においては、２個のオペア
ンプ部によりオペアンプ回路を構成した場合について説
明したが、これによりオペアンプ部の個数は２個に限定
されるものではない。例えば、ｎ＋１個のオペアンプ部
を備え、これらのオペアンプ部をスイッチにより逐次切
り替えることにより、入力オフセット電圧が常にゼロに
維持されるｎ個のオペアンプ部より構成されたオペアン
プ回路を得ることができる。

【００２７】

【発明の効果】以上説明したように本発明によれば、第
２のオペアンプ及びサンプルホールド回路により第１の
オペアンプに負帰還がかかるようになっているから、容
易にオフセット調整を実施することができる。また、外
部にオフセット調整用の可変抵抗器等を設ける必要がな
いため、多数のオペアンプ回路を備えたＬＳＩを実用に
供することが可能になるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るオペアンプ回路を
示す回路図である。

【図２】本発明の第２の実施例に係るオペアンプ回路を
示す回路図である。

【図３】本発明の第２の実施例に係るオペアンプ回路に
与えられる各信号を示すタイミングチャート図である。

【図４】従来のオペアンプ回路を示す回路図である。

【符号の説明】

１；オペアンプ回路１ａ，１ｂ；オペアンプ部５，５ａ，５ｂ；サンプル信号入力端子６，７；オペア
ンプ８；サンプルホールド回路２１；初段差動増幅回路２２；オフセット調整回路

Claims

【特許請求の範囲】

【請求項１】　　オフセット調整端子を備えた第１のオ
ペアンプと、その反転入力端に前記第１のオペアンプの
出力が与えられその非反転入力端に接地電位が与えられ
る第２のオペアンプと、オフセット調整時にはこの第２
のオペアンプの出力電圧を前記オフセット調整端子に与
え、オフセット調整終了後はオフセット調整時における
前記第２のオペアンプの出力電圧を保持しこの電圧を前
記オフセット調整端子に与えるサンプルホールド回路と
を有することを特徴とするオペアンプ回路。