JP2001028716A

JP2001028716A - ピクセル信号ゲイン増幅回路

Info

Publication number: JP2001028716A
Application number: JP2000175026A
Authority: JP
Inventors: Katsushi Nakamura; 勝史中村; Dekker Steve; スティーブ・デッカー
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1999-06-11
Filing date: 2000-06-12
Publication date: 2001-01-30
Anticipated expiration: 2020-06-12
Also published as: JP4532676B2; US6433632B1

Abstract

(57)【要約】【課題】コリレーテッド・ダブル・サンプリング（Ｃ
ＤＳ）回路、ピクセル信号ゲイン増幅回路（ＰｘＧＡ）
回路、ないしＣＤＳ／ＰｘＧＡ回路を提供する。【解決手段】ＣＤＳ／ＰｘＧＡ回路は、メイン増幅器
８００と、入力サンプリング・コンデンサ８０２と、フ
ィードバック・コンデンサ８０４とを備えたものであ
る。入力サンプリング・コンデンサ８０２は、第１期間
に入力信号をサンプリングし、フィードバック・コンデ
ンサ８０４は、そのようにサンプリングされた入力を、
第２期間にサンプリングする。入力サンプリング・コン
デンサ８０２とメイン増幅器８００の入力端子との間
に、サンプリング・スイッチは設けられていない。フィ
ードバック・コンデンサ８０４は、コンデンサ・アレイ
で構成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲイン設定値がプ
ログラム可能なゲイン増幅回路に関する。

【０００２】

【従来の技術】電荷結合デバイス（ＣＣＤ）の出力波形
は、連続する一連のピクセル信号によって形成されてお
り、各々のピクセル信号の信号値は、リセット・レベル
とデータ・レベルとの差分によって表されている。この
出力波形を形成している一連のピクセル信号は、然るべ
き処理が施された後に、自動利得制御（ＡＧＣ）回路へ
入力される。

【０００３】ここでいう然るべき処理とは、各々のピク
セル信号について、リセット・レベルからデータ・レベ
ルを減じる減算を行う処理であり、これによって、リセ
ット・レベルとデータ・レベルとに共通して含まれてい
るリセット・ノイズが除去される。この処理操作は、コ
リレーテッド・ダブル・サンプリング（ＣＤＳ）と呼ば
れている。

【０００４】

【発明が解決しようとする課題】図１に、従来のＣＤＳ
回路の一例をブロック図で示した。この図１のＣＤＳ回
路は、パイプラインＣＤＳ回路である。このパイプライ
ンＣＤＳ回路は、互いに重なる部分をもたない２つの動
作期間を有するものであり、それら２つの動作期間をＱ
１期間及びＱ２期間とする。このパイプラインＣＤＳ回
路では、Ｑ１期間に、第１サンプル・アンド・ホールド
（Ｓ／Ｈ）回路がリセット・レベルをサンプリングす
る。図２に典型的なＳ／Ｈ回路の一例をブロック図で示
した。また、Ｑ２期間に、第２Ｓ／Ｈ回路がデータ・レ
ベルをサンプリングする。更に、第２Ｓ／Ｈ回路がデー
タ・レベルをサンプリングするのと同時に、第３Ｓ／Ｈ
回路が第１Ｓ／Ｈ回路の出力をサンプリングするように
している。

【０００５】このパイプラインＣＤＳ回路の短所として
は、（１）サンプリング動作を実行する箇所が３箇所あ
るため、サンプリング動作を実行する箇所が２箇所で済
む方式と比べてノイズが増大すること、それに（２）リ
セット・レベル経路（第１Ｓ／Ｈ回路及び第３Ｓ／Ｈ回
路）とデータ・レベル経路（第２Ｓ／Ｈ回路）との間
に、ゲインの不一致ないしオフセットの不一致が発生す
るおそれがあり、それらが発生すると、このＣＤＳ回路
のリセット・ノイズ除去能力が限定されてしまうという
ことがある。

【０００６】図３に、以上のものとは別の方式の従来の
ＣＤＳ回路の一例を示した。この図３のＣＤＳ回路はデ
ュアルＣＤＳ回路である。第１Ｓ／Ｈ回路と第２Ｓ／Ｈ
回路とで１つのＣＤＳ回路が構成されており、また、第
３Ｓ／Ｈ回路と第４Ｓ／Ｈ回路とでもう１つのＣＤＳ回
路が構成されている。それら２つのＣＤＳ回路は、その
各々が、連続する一連のピクセル信号を交互に処理する
回路として構成されている。従って、全てのピクセル信
号を処理するためには２つのＣＤＳ回路が必要である。

【０００７】このデュアルＣＤＳ回路は、４つの動作期
間を有するものであり、それら４つの動作期間を、Ｑ１
Ａ期間、Ｑ１Ｂ期間、Ｑ２Ａ期間、及びＱ２Ｂ期間とす
る。Ｑ１Ａ期間には、第１Ｓ／Ｈ回路が、第１番ピクセ
ル信号のリセット・レベルをサンプリングする。このと
き出力スイッチはＢ位置に設定されている。Ｑ１Ｂ期間
には、第２Ｓ／Ｈ回路が、第１番ピクセル信号のデータ
・レベルをサンプリングする。このときも出力スイッチ
はＢ位置に設定されている。Ｑ２Ａ期間には、第３Ｓ／
Ｈが、第２番ピクセル信号のリセット・レベルをサンプ
リングする。このとき出力スイッチはＡ位置に設定され
ている。Ｑ２Ｂ期間には、第４Ｓ／Ｈ回路が、第２番ピ
クセル信号のデータ・レベルをサンプリングする。この
ときも出力スイッチはＡ位置に設定されている。

【０００８】図３のデュアルＣＤＳ回路は、図１のパイ
プラインＣＤＳ回路と比較すると、各々のピクセル信号
に対するサンプリング動作を２箇所でしか実行していな
いため、ノイズが低下している。また、図３のデュアル
ＣＤＳ回路を使用した場合には、ＡＧＣが、その全動作
期間において、各々のピクセル信号のサンプリングを実
行するようになる。

【０００９】このデュアルＣＤＳ方式の短所としては、
（１）後続ピクセル信号のリセット・レベルをサンプリ
ングしているときに、先行ピクセル信号の信号値を保持
していなければならないため、２つのＣＤＳ回路が必要
であること、それに（２）偶数番ピクセルと奇数番ピク
セルとが別々のＣＤＳ回路によって処理されるため、ゲ
インの誤差やオフセットの誤差が発生するおそれがあ
り、それら誤差を除去するための方策が必要とされると
いうことがある。

【００１０】以上の２つの従来方式のいずれを採用した
場合でも、そのＣＤＳ回路においてピクセル信号ゲイン
を可変にすることは、困難であるということを本出願人
は確認した。

【００１１】本発明は、ゲイン設定値がプログラム可能
なゲイン増幅回路に関するものである。その１つの実施
例においては、各々のサンプリングごとに増幅回路のゲ
イン設定値を変更できるようにしている。

【００１２】また、本発明にかかるピクセル信号ゲイン
増幅回路（ＰｘＧＡ）を用いることによって、各々のピ
クセル信号ごとに、そのピクセル信号の増幅ゲインを設
定することができる。そのためユーザは、各々の色のピ
クセルの平均信号レベルが、その色によって異なってい
る場合に、そのレベルの差を補償することができる。

【００１３】

【課題を解決するための手段】本発明の１つの実施例
は、ピクセル信号ゲイン増幅回路に関するものであり、
このピクセル信号ゲイン増幅回路は、入力部と出力部と
を有する増幅器を備えている。また、増幅器の入力部に
接続された入力コンデンサが、第１期間と第２期間との
うちの前記第１期間に、入力ピクセル信号を電荷の形で
サンプリングするようにしている。更に、増幅器の入力
部と出力部との間に接続されたフィードバック・コンデ
ンサが、前記第２期間に、入力コンデンサから電荷を受
取るようにしている。

【００１４】本発明の別の１つの実施例は、入力ピクセ
ル信号を増幅する方法に関するものであり、この方法
は、第１期間と第２期間とのうちの前記第１期間に入力
ピクセル信号をサンプリングするステップと、サンプリ
ングした入力ピクセル信号を前記第２期間に増幅するス
テップと、各々のピクセル信号ごとに増幅ゲインを制御
するステップとを含んでいる。

【００１５】本発明の更に別の１つの実施例は、回路に
含まれている増幅器のゲインを高速レートで変更する増
幅器ゲイン変更手段に関するものである。この増幅器ゲ
イン変更手段は、コンデンサ（キャパシタ）・アレイを
含んでいるものとすることができる。またこの増幅器ゲ
イン変更手段は、前記高速レートが、前記回路へピクセ
ル信号が入力するレートに対応しているものとすること
ができる。

【００１６】

【発明の実施の形態】従来のＣＤＳ回路には、上述の様
々な短所に加えて更に別の短所も付随している。その短
所とは、従来のＣＤＳ回路に採用されているＣＣＤ信号
の誤差を補償するための方式においては、ＣＣＤ信号を
構成しているピクセル信号の振幅が異なるという事実
が、考慮されていないということである。ＣＣＤは、色
情報を得るために色フィルタを使用している。そのた
め、ＣＣＤの感度は色ごとに異なっている。その結果、
個々のピクセルから出力されるピクセル信号の振幅は、
そのピクセルに入射した光の光量に依存するだけでな
く、いかなる色の色フィルタを介してそのピクセルに光
が入射しているかということにも依存している。例え
ば、一般的に緑ピクセル信号は、青ピクセル信号や赤ピ
クセル信号よりも大きな振幅をもっている。図４に、そ
の具体的な一例を示した。図４の具体例では、ＣＤＳ回
路４００の出力は、４つの色のピクセル信号４１０を含
んでいる。それら４つの色のピクセル信号は、その各々
が、その色に応じて異なった大きさの振幅をもってい
る。尚、図中のＧは緑ピクセル信号を表しており、Ｒは
赤ピクセル信号、Ｙｅは黄ピクセル信号、そしてＢは青
ピクセルを表している。従来の信号処理方式では、４つ
の色のピクセル信号４１０は可変利得増幅器（ＶＧＡ）
４０２へ入力され、それによって、増幅された４つの色
のピクセル信号４２０が発生される。この増幅の際に、
各々の色のピクセル信号にある程度のノイズ４２２が混
入する。ここで混入するノイズ４２２の大きさは、４つ
の色のピクセル信号のどれにおいても同じであり、それ
らノイズは、信号処理チャネルの中を運ばれて行く。４
つの色のピクセル信号は、混入したノイズの大きさが互
いに等しいのに対して、それらピクセル信号の信号振幅
は互いに異なっているため、各々の色のピクセルごと
に、そのＳＮ比（信号雑音比）が異なっている。ＶＧＡ
４０２の最大ゲインは、それら４つの色のピクセル信号
のうちで輝度が最も高いピクセル信号の振幅によって制
限されるため、それよりも輝度が低い色のピクセル信号
では、ＳＮ比が最もよくなるまで、増幅されない。

【００１７】ＡＤＣ４０４によって信号が変換される
が、既にＶＧＡ４０２によって混入されたノイズ４２２
は、それら変換後の信号にもノイズ４２４として受け継
がれている。一般的に、ディジタル信号処理装置（ＤＳ
Ｐ）４０６を用いてそれらピクセル４２０の異なって振
幅にスケーリングを施し、互いに等しいレベル４３０を
得るようにしている。ただし、ＤＳＰ４０６は、それら
ピクセル信号がアナログ信号であったときに混入したノ
イズを低減する機能は備えていない。スケーリングは、
各々の色のピクセル信号の振幅を等しく揃えるために施
すものであり、そのため、最初は振幅が小さかった色の
ピクセル信号には、最初から振幅が大きかった色のピク
セル信号と比べて、最終的により多くのノイズ４３２が
混入する結果となる。

【００１８】各々の色のピクセル信号ごとにＳＮ比がば
らつくのを回避するための唯一の方法は、それらピクセ
ル信号に対して、ＶＧＡ４０２で増幅する前の段階でピ
クセルの異なる振幅にスケーリングを施すことである。
こうすることによって、どの色のピクセル信号にも、Ａ
ＤＣを飽和させない範囲内で最大の振幅を付与すること
ができる。ただし、これを行うためには、各々のピクセ
ルごとに増幅器の利得を変化させることができなければ
ならない。

【００１９】その目的のために提供するのが、ピクセル
信号ゲイン増幅回路（ＰｘＧＡ）である。図５に示すよ
うに、ピクセル信号ゲイン増幅回路５００は、入力ピク
セル信号データ５１０に含まれている互いに振幅が異な
る夫々の色のピクセル信号を次々と受取り、それらピク
セル信号の各々を、夫々の色ごとに個別に設定変更可能
なゲイン５２０で増幅し、それによって、どの色のピク
セル信号も同じ大きさの振幅を有する出力ピクセル信号
データ５３０を生成するものである。例えば、第ｎ番ピ
クセル信号５１２は、ゲイン「ｇ０」５２２で増幅し
て、ピクセルｎ×ｇ０５２２を生じる。また、第ｎ＋１
番ピクセル５１４は、ゲイン「ｇ１」５２４で増幅し
て、ピクセル（ｎ＋１）×ｇ１５３４を生じる。更に、
その他のピクセルも同様にして増幅する。

【００２０】図６に、ＰｘＧＡを装備したＣＣＤ信号処
理チャネルの一例を示した。振幅にばらつきのあるピク
セル入力信号４１０が、ＣＤＳ４００に入力している。
ＣＤＳ４００の出力は、ＰｘＧＡ５００へ供給されてお
り、このＰｘＧＡ５００では、ピクセル信号を増幅して
スケーリングを施すことで、それらピクセル信号のレベ
ルを揃えるようにしている。こうして出力されるピクセ
ル信号６０４には、低レベルのノイズ６０２が混入して
おり、それらピクセル信号６０４は、可変利得増幅器４
０２へ供給されている。可変利得増幅器４０２ではそれ
らピクセル信号６０４を更に増幅する。これによって、
増幅されたノイズ６０６を含む増幅されたピクセル信号
６０８が得られる。ＰｘＧＡ５００をＣＣＤ信号処理チ
ャネルに挿入したことによって、本来的に感度の低い色
のピクセルのＳＮ比が改善されており、その結果、どの
ピクセルについてもＳＮ比が一定になっている。そし
て、どのピクセルについてもＳＮ比が一定であるため、
ＡＤＣ４０４のダイナミックレンジが一杯に利用されて
いる。

【００２１】図６に示したＣＣＤ信号処理チャネルを実
現するためには、夫々のピクセルを適切なゲインで増幅
できるように、ピクセルゲイン増幅回路のゲインの変更
を十分に速い高速レートで行えなければならない。従来
の増幅回路は、この目的には不十分なものであった。

【００２２】図７に、従来の多重化ゲイン増幅回路の一
例を示した。この増幅回路は、不十分な増幅回路の一例
であり、また、多数のチャネルを必要とする大規模な構
成であるためその消費電力も大きい。この増幅器は、複
数のゲイン増幅器（ＧＡ１、ＧＡ２、ＧＡ３、…）７０
１、７０２、７０３、…を含んでいる。それらゲイン増
幅器の各々が夫々に固有のオフセットを発生し、しかも
発生するオフセットの大きさが各々のゲイン増幅器ごと
にばらついているため、この多重化ゲイン増幅回路の出
力はそれらオフセットのばらつきの影響を受けている。
更に、この図７の増幅回路は非線形性を有するものであ
り、それによって増幅回路としての性能が更に低いもの
となっていることから、この増幅回路は、ＣＣＤからの
入力信号を処理するために必要な、ゲインを高速で変更
するタスクには適していない。

【００２３】これに対して、本発明が提供するＰｘＧＡ
は、ピクセル信号のサンプリングを行う画像関連用途
（例えばイメージスキャナ等の用途）において、ゲイン
を高速で変更するタスクに適したものであり、即ち、こ
のＰｘＧＡは、そのゲイン設定値を各々のピクセル信号
ごとに変更することができる。尚、本発明は、この具体
的な実施例に限定されるものではない。例えば、本発明
は、ピクセルのサンプリングを行う画像関連用途に用い
られるだけでなく、その他の用途にも利用可能なもので
ある。

【００２４】そのような実施例の１つとして、ここで
は、入力電圧をサンプリングする切換コンデンサ増幅回
路について説明する。ただし本発明は、切換コンデンサ
回路に限定されるものでもない。

【００２５】図８〜図１０に、１つの実施例にかかる、
各々のピクセルごとにゲインを変更する切換コンデンサ
回路の簡単なブロック図を示した。この回路は２つの動
作期間を有するものであり、それら２つの動作期間を、
ｑ１期間及びｑ２期間とする。

【００２６】図９に示したのは、リセット期間（ｑ１期
間）の状態であり、このときメイン増幅器８００には、
ユニティ・ゲイン（ｕｎｉｔｙ−ｇａｉｎ）のフィード
バックがかけられており、加算ノードは仮想接地電位に
おかれている。この動作期間（リセット期間）には、サ
ンプリング・コンデンサ（Ｃ_s）８０２が入力電圧８０
６をサンプリングし、また、フィードバック・コンデン
サ（Ｃ_fb）８０４が第２基準電圧８０８をサンプリング
する。

【００２７】図１０に示したのは、データ期間（ｑ２期
間）の状態であり、このときメイン増幅器８００のフィ
ードバック経路には、フィードバック・コンデンサ８０
４が挿入されている。また、サンプリング・コンデンサ
８０２の両端子間の電圧が、入力電圧−第１基準電圧の
分だけ変化している。第１基準電圧８１０は、直流バイ
アス基準電圧である。この電圧は、サンプリング・コン
デンサ（Ｃ_s）８０２からフィードバック・コンデンサ
（Ｃ_fb）８０４へ、電荷ΔＱ＝Ｃ_s×（入力電圧−第１
基準電圧）が移動しており、その結果として、出力信号
である電圧が（Ｃ_s／Ｃ_fb）×（入力電圧−第１基準電
圧）になっている。

【００２８】サンプリング・コンデンサ（Ｃ_s）８０２
の容量値、及び／または、フィードバック・コンデンサ
（Ｃ_fb）８０４の容量値を、各々のピクセル信号ごとに
変化させることによって、ゲインの変更を、ピクセル・
レートにで実行することが可能になる。また、そのため
には、入力電圧をサンプリングするサンプリング・コン
デンサ８０２、及び／または、フィードバック・コンデ
ンサ８０４を、可変コンデンサにすればよい。ゲイン制
御入力信号８１２によってゲイン情報が提供されてお
り、このゲイン情報に基づいて瞬間的に行われる高速デ
ィジタル・スイッチングを実行することによって、それ
らコンデンサの容量値を変化させ、ゲインを制御するこ
とができる。

【００２９】図８〜図１０を参照して説明した回路に変
更を施すことによって、ＰｘＧＡとしての機能とＣＤＳ
としての機能との両方を実行する回路を構成することが
できる。そのように両機能を組合せた回路の一例を、図
１１に示した。この図１１の回路のアーキテクチャは、
ＣＤＳ機能とＰｘＧＡ機能とを同時に実行するものであ
るため、これをＣＤＳ／ＰｘＧＡ回路と呼ぶことにす
る。

【００３０】図１２に、ＣＤＳ／ＰｘＧＡ回路にオフセ
ット補償回路を装備した場合の構成例を示した。ここで
いうオフセット補償とは、小振幅の入力信号を大きなゲ
インで増幅する場合に、ＡＧＣが飽和するのを防止する
ために行うものである。オフセット補償回路１０００
は、ＣＤＳ／ＰｘＧＡ回路の出力信号をサンプリングし
て、加算ノードへ補償信号を供給している。この補償信
号の振幅及び正負符号は、入力信号がどのピクセル信号
であっても同じであり、入力信号が黒ピクセルに対応し
たものとなっている「ダミー・クランプ」期間中に、出
力信号が「０」になるように選択される。尚、この図１
２に示した、オフセット補償回路１０００を装備した好
適な構成例では、サンプリング・コンデンサ（Ｃ_s）１
００２として、固定容量コンデンサを使用している。

【００３１】図１３に、可変容量のフィードバック・コ
ンデンサの１つの構成例を示した。この構成例では、フ
ィードバック・コンデンサは、コンデンサ・アレイで構
成されており、このコンデンサ・アレイには、ｎ個のゲ
イン設定値（それらを「第ｉ番ゲイン設定値」という呼
び方で表す。また、０＜ｉ＜ｎである）に対応して、ｎ
個のコンデンサＣ_fb,iが含まれており、それらコンデン
サＣ_fb,iを累積的に接続して用いるようにしている。即
ち、第ｉ番ゲイン設定値は、ｉ個のコンデンサＣ_fb,0、
Ｃ_fb,1、…、Ｃ_fb,iをフィードバック経路に挿入するこ
とによって達成され、それらコンデンサの容量を合計し
たものが、フィードバック・コンデンサの容量Ｃ_fbにな
る。また、ビットＣｉによって、ゲイン設定値が指定さ
れるようにしている。尚、ｎ個のコンデンサのうち、コ
ンデンサＣ_fb,0だけは、ｑ２期間には常にフィードバッ
ク経路に挿入されており、従って、フィードバック・コ
ンデンサを構成しているこのコンデンサ・アレイに含ま
れている複数のコンデンサのうち、少なくとも１個のコ
ンデンサは、常にフィードバック経路に挿入されてい
る。

【００３２】以上に説明したＣＤＳ／ＰｘＧＡ回路の利
点としては、（ａ）ＰｘＧＡ動作がＣＤＳ動作と同時に
実行されるため、余分な回路が不要になること、（ｂ）
ピクセル信号を増幅してゲインを付与するか否かにかか
わらず、簡明な方式でオフセット補償を行えること、
（ｃ）ＰｘＧＡ動作の利得曲線を確実に単調曲線にする
ことができること、それに（ｄ）全てのピクセル信号を
同一の信号処理経路で処理するため、各々のピクセル信
号ごとにオフセットのばらつきが発生することがないこ
とがある。

【００３３】以上に本発明の具体的な実施例について説
明したが、当業者であれば、様々な変更実施例、改変実
施例、及び改良実施例にも容易に想到するのは当然のこ
とである。それら変更実施例、改変実施例、及び改良実
施例は、本発明の概念及び範囲に包含されるものであ
る。例えば、本発明は、ピクセルをサンプリングする画
像関連用途に適用されるものに限定されず、また、切換
コンデンサ回路を用いたものにも限定されない。従っ
て、以上の説明は、具体例を提示するためのものであっ
て、本発明をそれに限定するためのものではない。本発
明の範囲は、請求項に記載されたところによって規定さ
れるものである。

【図面の簡単な説明】

【図１】従来のパイプラインＣＤＳ回路のブロック図で
ある。

【図２】従来のサンプル・アンド・ホールド回路のブロ
ック図である。

【図３】従来のデュアルＣＤＳ回路のブロック図であ
る。

【図４】従来のＣＣＤ信号処理チャネルで処理されるピ
クセルの説明図である。

【図５】ピクセル信号ゲイン増幅回路で処理されるピク
セルの説明図である。

【図６】ピクセル信号ゲイン増幅回路を装備したＣＣＤ
信号処理チャネルで処理されるピクセルの説明図であ
る。

【図７】従来の多重化ゲイン増幅回路のブロック図であ
る。

【図８】ピクセル信号ゲイン増幅回路のブロック図であ
る。

【図９】ピクセル信号ゲイン増幅回路の、第１期間にお
ける状態を示した図である。

【図１０】ピクセル信号ゲイン増幅回路の、第２期間に
おける状態を示した図である。

【図１１】ＣＤＳ／ＰｘＧＡ回路のブロック図である。

【図１２】オフセット補償回路を装備したＣＤＳ／Ｐｘ
ＧＡ回路のブロック図である。

【図１３】フィードバック・コンデンサを構成している
コンデンサ・アレイを詳細に示したＣＤＳ／ＰｘＧＡ回
路のブロック図である。

【符号の説明】

８００メイン増幅器８０２入力コンデンサ（サンプリング・コンデンサ）８０４フィードバック・コンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者スティーブ・デッカーアメリカ合衆国ニューハンプシャー州 03038，デリー，デリー・ウェイ６，アパートメント 20

Claims

【特許請求の範囲】

【請求項１】入力部と出力部とを有する増幅器と、前記増幅器の前記入力部に接続された、第１期間と第２
期間とのうちの前記第１期間に入力ピクセル信号を電荷
の形でサンプリングする入力コンデンサと、前記増幅器の前記入力部と前記出力部との間に接続され
た、前記第２期間に前記入力コンデンサから電荷を受取
るフィードバック・コンデンサと、を備えたことを特徴とするピクセル信号ゲイン増幅回
路。
【請求項２】前記入力コンデンサが、可変容量コンデ
ンサから成ることを特徴とする請求項１記載のピクセル
信号ゲイン増幅回路。
【請求項３】前記入力コンデンサが、コンデンサ・ア
レイから成ることを特徴とする請求項２記載のピクセル
信号ゲイン増幅回路。
【請求項４】前記入力コンデンサの容量の変更が、前
記ピクセル信号ゲイン増幅回路へピクセル信号が入力す
るレートに対応したレートで行われることを特徴とする
請求項２または３記載のピクセル信号ゲイン増幅回路。
【請求項５】前記フィードバック・コンデンサが、可
変容量コンデンサから成ることを特徴とする請求項１記
載のピクセル信号ゲイン増幅回路。
【請求項６】前記フィードバック・コンデンサが、コ
ンデンサ・アレイから成ることを特徴とする請求項５記
載のピクセル信号ゲイン増幅回路。
【請求項７】前記フィードバック・コンデンサの容量
の変更が、前記ピクセル信号ゲイン増幅回路へピクセル
信号が入力するレートに対応したレートで行われること
を特徴とする請求項５または６記載のピクセル信号ゲイ
ン増幅回路。
【請求項８】オフセット補償回路を更に備えたことを
特徴とする請求項１記載のピクセル信号ゲイン増幅回
路。
【請求項９】入力ピクセル信号を増幅する方法におい
て、第１期間と第２期間とのうちの前記第１期間に入力ピク
セル信号をサンプリングするステップと、サンプリングした入力ピクセル信号を前記第２期間に増
幅するステップと、各々のピクセル信号ごとに増幅ゲインを制御するステッ
プと、を含んでいることを特徴とする方法。
【請求項１０】入力部と出力部とゲインとを有する増
幅器と、前記増幅器のゲインを高速レートで変更する増幅器ゲイ
ン変更手段と、を備えたことを特徴とするピクセル信号ゲイン増幅回
路。
【請求項１１】前記増幅器ゲイン変更手段が、コンデ
ンサ・アレイを含んでいることを特徴とする請求項１０
記載のピクセル信号ゲイン増幅回路。
【請求項１２】前記高速レートが、前記ピクセル信号
ゲイン増幅回路へピクセル信号が入力するレートに対応
していることを特徴とする請求項１０記載のピクセル信
号ゲイン増幅回路。