JP2002152600A - 電子カメラ装置及びマルチチャンネルクランプ回路 - Google Patents

Abstract

(57)【要約】 【課題】 ビートノイズによる撮像信号への影響を除去
する。 【解決手段】 映像光がレンズ系１を通じて撮像手段と
してのＣＣＤ部２に照射され、撮像された信号がＣＤＳ
回路３を通じて取り出される。このＣＤＳ回路３で取り
出された信号がＡＧＣ回路４を通じてＡＤＣ部５に供給
され、変換された信号が補正手段を構成する加算器６を
通じてカラーマトリクス回路７に供給される。さらに加
算器６の出力がマルチチャンネルクランプ回路８に供給
される。このマルチチャンネルクランプ回路８では、入
力信号と基準レベル信号とを切り換える切り換え手段８
１が設けられ、切り換えられた信号が画素クロックごと
に第１の選択手段８２を通じてビートノイズの１周期の
画素数と等しい数の積分回路８３に供給される。さらに
積分された信号が第２の選択手段８４、アンプ８５、遅
延要素８６を通じて加算器６に供給されて元の信号から
減算される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば撮像手段と
して電荷転送素子を用いる電子スチルカメラやビデオカ
メラに使用して好適な電子カメラ装置及びマルチチャン
ネルクランプ回路に関する。詳しくは、互いに同期して
周波数の異なる２種類のクロックを１つのシステム内で
使用する装置において、２種類のクロックにより形成さ
れるビートノイズを良好に除去できるようにしたもので
ある。

【０００２】

【従来の技術】例えば撮像手段として電荷転送素子を用
いる電子カメラ装置においては、電荷転送素子から信号
を取り出すためのクロックと、取り出された信号を処理
するためのクロックとで、それぞれ互いに同期して周波
数の異なる２種類のクロックが用いられている。このよ
うなクロックについて従来の装置では、例えば２：１や
３：２等のような比較的単純な整数比で表されるクロッ
クが用いられていた。

【０００３】ところが近年、電荷転送素子の画素数の増
加や信号処理の多様化に伴ってそれぞれクロックの関係
が複雑になり、例えば本願の適用される装置において
は、電荷転送素子から信号を取り出してデジタル処理す
るまでのカメラ部のクロックの周波数が３３．００ＭＨ
ｚ、このカメラ部のデジタル処理の後半から処理された
映像信号を記録するビデオ部のクロックの周波数が１
３．５０ＭＨｚであり、これらは最も簡単な整数比で２
２：９の関係になっている。

【０００４】すなわち図１４においては、例えばカメラ
部１００には、例えば撮像手段としての電荷転送素子
（Charge Coupled Device ：以下、ＣＣＤと略称する）
を含むＣＣＤ部１０１と、このＣＣＤ部１０１からの信
号を処理するアナログ回路１０２及びデジタル回路１０
３が設けられる。そしてこれらのＣＣＤ部１０１、アナ
ログ回路１０２、及びデジタル回路１０３の前半部分
は、例えば端子１０４からの周波数３３．００ＭＨｚの
クロック信号で駆動される。

【０００５】さらにこのカメラ部１００からの信号がビ
デオ部２００に供給され、例えばこのビデオ部２００に
設けられる記録回路２０１によって映像信号の記録等が
行われる。そしてこの場合に、このビデオ部２００の回
路は、例えば端子２０２からの周波数１３．５０ＭＨｚ
のクロック信号で駆動されており、これに合わせるため
に、例えばカメラ部１００のデジタル回路１０３の後半
部分も、例えば端子２０２からの周波数１３．５０ＭＨ
ｚのクロック信号で駆動されるものである。

【０００６】そこでこのように互いに同期して周波数の
異なる２種類のクロックが１つのシステム内で使用され
ている場合には、例えば後段のクロックが前段のアナロ
グ信号部にカプリングして、縞状のビートノイズとなっ
て表示画像に悪影響を与える恐れがある。これは特に被
写体が暗い場合などで撮像信号に高利得の増幅が掛けら
れている場合などには顕著な画像ノイズとなって現れる
ものである。

【０００７】すなわち上述の装置において、カメラ部１
００には３３．００ＭＨｚのクロックが供給され、ビデ
オ部２００には１３．５０ＭＨｚのクロックが供給され
ている。またこの１３．５０ＭＨｚのクロックは、カメ
ラ部１００内のデジタル回路１０３の後半部分にも供給
されている。このためこのデジタル回路１０３の後半部
分に供給される１３．５０ＭＨｚのクロックがＣＣＤ部
１０１やアナログ回路１０２にカプリングする恐れがあ
る。

【０００８】ここで３３．００ＭＨｚのクロックは例え
ば図１５のＡに示すようであり、これに対して１３．５
０ＭＨｚのクロックは図１５のＢに示すようになってい
る。この場合に、３３．００ＭＨｚのクロックで１３．
５０ＭＨｚのクロックがサンプリングされると図１５の
Ｃに示すようになり、この信号が撮像信号の輝度レベル
を変動させて明暗のビートノイズが発生することにな
る。

【０００９】これに対して本願発明者は、先に特願平１
１−２５８１０５号を提案した。すなわちこの先願の発
明によれば、１３．５０ＭＨｚのクロックのカプリング
が、ＣＣＤと、このＣＣＤから信号を取り出すための相
関２重サンプリング回路との間で生じ易いことに着目
し、この相関２重サンプリング回路とさらに後段のアナ
ログデジタル変換器とを別体の集積回路とし、さらにこ
の間をペア信号で送ることによって、カプリングした信
号をキャンセルするようにしたものである。

【００１０】しかしながらこの先願の発明の場合には、
相関２重サンプリング回路までの回路とアナログデジタ
ル変換器以後の回路とが２個の集積回路で構成されるこ
とになるために、集積回路数の増加によるコストの上昇
や基板面積の拡大などの問題がある。またこれらの集積
回路を配置する基板設計上の配慮が必要になり、特に小
型化を進めた製品では、集積回路を分けても充分にノイ
ズ量を減少できないなどの問題があった。

【００１１】

【発明が解決しようとする課題】この出願はこのような
点に鑑みて成されたものであって、解決しようとする問
題点は、従来の装置では、互いに同期して周波数の異な
る２種類のクロックが１つのシステム内で使用されてい
る場合にビートノイズが発生する恐れがあり、これに対
してフロントエンド回路を２個の集積回路で構成した場
合には、集積回路数の増加によるコストの上昇などの問
題があったというものである。

【００１２】

【課題を解決するための手段】このため本発明において
は、２種類のクロックにより形成されるビートノイズの
周期となる画素数に相当する複数チャンネルを有するマ
ルチチャンネルクランプ回路を用いて、各画素の信号を
ビートノイズの周期となる各画素ごとに補正するように
したものであって、これによれば、ビートノイズによる
撮像信号への影響を良好に除去することができる。

【００１３】

【発明の実施の形態】すなわち本発明は、互いに同期し
て周波数の異なる２種類のクロックを１つのシステム内
で使用する電子カメラ装置であって、２種類のクロック
により形成されるビートノイズの周期となる画素数に相
当する複数チャンネルを有して撮影信号中の黒基準画素
期間の各画素の信号を順次複数チャンネルごとに積分す
るマルチチャンネルクランプ回路と、複数チャンネルご
とに積分される積分値を用いて撮影信号中の有効画素期
間の各画素の信号をビートノイズの周期となる各画素ご
とに補正する補正手段とを設けてなるものである。

【００１４】また本発明のマルチチャンネルクランプ回
路においては、入力信号と基準レベル信号とを切り換え
る切り換え手段と、任意のビートノイズの周期となる画
素数と等しい数の複数の積分回路と、ビートノイズの周
期に同期して入力信号の画素クロックごとに順次複数の
積分回路の入力を選択する第１の選択手段と、第１の選
択手段に同期して順次複数の積分回路の出力を選択する
第２の選択手段とからなり、入力信号中の黒基準画素期
間の各画素の信号のみを切り換え手段の切り換えにより
取り出して第１の選択手段により複数の積分回路ごとに
順次供給し、入力信号中の有効画素期間の各画素ごとに
積分された積分値を第２の選択手段により複数の積分回
路から順次取り出してビートノイズの補正を行うもので
ある。

【００１５】さらに本発明のマルチチャンネルクランプ
回路においては、入力信号と基準レベル信号とを切り換
える切り換え手段と、任意のビートノイズの周期となる
画素数と等しい数の画素遅延回路が直列に接続された遅
延手段と、遅延手段からのビートノイズの周期分遅延さ
れた出力を遅延手段の入力に加算して積分を行う加算手
段とからなり、入力信号中の黒基準画素期間の各画素の
信号のみを切り換え手段の切り換えにより取り出して遅
延手段に供給し、入力信号中の有効画素期間の各画素ご
とに積分された信号を遅延手段から取り出してビートノ
イズの補正を行うものである。

【００１６】また、本発明のマルチチャンネルクランプ
回路においては、入力信号と基準レベル信号とを切り換
える切り換え手段と、任意のビートノイズの周期となる
画素数より多い数の積分回路と、ビートノイズの周期に
同期して入力信号の画素クロックごとに順次積分回路の
内のビートノイズの周期となる画素数に等しい数の複数
の積分回路の入力を選択する第１の選択手段と、第１の
選択手段に同期して順次複数の積分回路の出力を選択す
る第２の選択手段とからなり、入力信号中の黒基準画素
期間の各画素の信号のみを切り換え手段の切り換えによ
り取り出して第１の選択手段により複数の積分回路ごと
に順次供給し、入力信号中の有効画素期間の各画素ごと
に積分された積分値を第２の選択手段により複数の積分
回路から順次取り出してビートノイズの補正を行うもの
である。

【００１７】さらに本発明のマルチチャンネルクランプ
回路においては、入力信号と基準レベル信号とを切り換
える切り換え手段と、任意のビートノイズの周期となる
画素数より多い数の画素遅延回路が直列に接続された遅
延手段と、遅延手段からビートノイズの周期分遅延され
た出力を取り出す選択手段と、選択手段からの信号を遅
延手段の入力に加算して積分を行う加算手段とからな
り、入力信号中の黒基準画素期間の各画素の信号のみを
切り換え手段の切り換えにより取り出して遅延手段に供
給し、入力信号中の有効画素期間の各画素ごとに積分さ
れた信号を遅延手段から取り出してビートノイズの補正
を行うものである。

【００１８】以下、図面を参照して本発明を説明する
に、図１は本発明を適用した電子カメラ装置及びマルチ
チャンネルクランプ回路の一実施形態の構成を示すブロ
ック図である。

【００１９】図１において、例えば被写体（図示せず）
からの映像光がレンズ系１を通じて撮像手段としてのＣ
ＣＤ部２に照射される。そしてこのＣＣＤ部２で撮像さ
れた信号が相関２重サンプリング（Correlated Doubule
Sampling ：以下、ＣＤＳと略称する）回路３を通じて
取り出される。

【００２０】このＣＤＳ回路３で取り出された信号が自
動利得制御（Auto Gain Control ：以下、ＡＧＣと略称
する）回路４を通じてアナログデジタル変換器（Analog
Degital Converter：以下、ＡＤＣと略称する）部５に
供給される。そして変換された信号が、補正手段を構成
する加算器６を通じてカラーマトリクス回路７を含むデ
ジタル信号処理（Digital Signal Processor：以下、Ｄ
ＳＰと略称する）回路に供給される。

【００２１】さらに加算器６の出力が、マルチチャンネ
ルクランプ回路８の入力Ａに供給される。このマルチチ
ャンネルクランプ回路８では、入力信号と基準レベル信
号とを切り換える切り換え手段８１が設けられる。そし
てこの切り換え手段８１の一方の固定接点に入力Ａに供
給される信号が供給され、他方の固定接点に例えば値
“０”の基準レベルが供給される。

【００２２】この切り換え手段８１で切り換えられた信
号が、第１の選択手段８２を通じてビートノイズの１周
期の画素数と等しい数の、例えばＫ個の積分回路８３に
供給される。さらに積分回路８３で積分された信号が第
２の選択手段８４を通じてアンプ８５に供給され、所定
のレベルに制御された信号が遅延要素８６を通じて加算
器６に供給されて、元の信号から減算される。

【００２３】そしてこの回路において、切り換え手段８
１での切り換えが、例えば図２のＡに示すＣＣＤ部２の
黒基準画素部２１に相当する期間のみ図２のＢに示すよ
うに入力信号側になり、その他の期間は基準レベル
“０”側になるように行われる。これに対して第１及び
第２の選択手段８２、８４の選択は、例えば入力信号の
画素クロックごとに上述のＫ個の積分回路８３を巡回す
るように行われる。

【００２４】すなわち図１に示すように第１及び第２の
選択手段８２、８４の選択は、カウンタ８７の計数値に
よって行われる。そしてこのカウンタ８７には端子８８
からＣＣＤ部２から信号を取り出すクロックが供給され
ると共に、このカウンタ８７の計数値が例えば上述の値
Ｋの計数ごとにリセットされる。これにより選択手段８
２、８４の選択は、上述のＫ個の積分回路８３を巡回す
るように行われる。

【００２５】ここで例えばＣＣＤ部２から信号を取り出
すクロックの周波数が３３．００ＭＨｚで、取り出され
た信号を処理するクロックの周波数が１３．５０ＭＨｚ
の場合には、ビートノイズの１周期は前述の図１５に示
すように２２画素となり、上述の積分回路８３には２２
個が設けられる。また、ＣＣＤ部２の黒基準画素期間は
２０〜３０画素程度であり、この実施形態では３０画素
の場合を説明する。

【００２６】そして上述のように切り換え手段８１及び
選択手段８２、８４が制御された場合には、例えば図２
のＣに示すようにＣＣＤ部２の黒基準画素期間の信号が
供給され、この信号が画素クロックごとに順次２２個の
積分回路８３で積分される。そしてこの場合に、積分回
路８３の数はビートノイズの１周期の画素数と等しいも
のであり、１周期の中で同じタイミングの信号が積分さ
れることになる。

【００２７】なお上述のように黒基準画素期間の画素数
（３０画素）が積分回路８３の個数（２２個）より多い
場合には、一部の積分回路８３では再度積分が行われ
る。また１水平期間のクロックの数が値２２の整数倍で
ないときは、例えば図２のＤに示すように水平期間によ
り選択される積分回路８３の位置は動くことになるが、
その場合もビートノイズの１周期の中での位置は一致し
ているものである。

【００２８】こうして積分回路８３には、ビートノイズ
の１周期での各画素ごとの黒基準画素期間の信号の変
動、すなわちノイズ成分が積分される。そしてこの場合
に、ビートによるノイズ成分は周期ごとに同じものが繰
り返されているので、積分回路８３にはビートノイズの
１周期の各画素ごとの変動の大きさが積分により形成さ
れて記憶されているものである。

【００２９】そこでこの積分回路８３に記憶された信号
が、画素クロックごとに第２の選択手段８４を通じて取
り出され、アンプ８５及び遅延要素８６を通じて加算器
６に供給されて入力信号中のビートノイズによる変動が
補正される。なおアンプ８５は積分時定数を決定し、遅
延要素８６は積分回路８３の遅延時間を加味して全体の
遅延時間がビートノイズの周期の整数倍となるように調
整する。

【００３０】従ってこの実施形態において、２種類のク
ロックにより形成されるビートノイズの周期となる画素
数に相当する複数チャンネルを有するマルチチャンネル
クランプ回路を用いて、各画素の信号をビートノイズの
周期となる各画素ごとに補正することによって、ビート
ノイズによる撮像信号への影響を良好に除去することが
できる。

【００３１】これによって、従来の装置では、互いに同
期して周波数の異なる２種類のクロックが１つのシステ
ム内で使用されている場合にビートノイズが発生する恐
れがあり、これに対してフロントエンド回路を２個の集
積回路で構成した場合には、集積回路数の増加によるコ
ストの上昇などの問題があったものを、本発明によれば
これらの問題点を容易に解消することができるものであ
る。

【００３２】さらに上述の装置において、マルチチャン
ネルクランプ回路８は、例えば図３のようにも構成する
ことができる。なお図３の符号Ａ、Ｂは図１の符号Ａ、
Ｂと同じ位置を示している。また図３において、図１と
対応する部分には同一の符号を附して重複の説明を省略
する。

【００３３】この図３において、切り換え手段８１で切
り換えられた信号が、加算器９１を通じてビートノイズ
の１周期の画素数と等しい数の、例えばＫ個の画素遅延
回路が直列に接続された遅延手段９２に供給される。さ
らに遅延手段９２で遅延された信号が加算器９１に供給
されて元の信号に加算される。これにより加算器９１と
遅延手段９２とではＫ個の画素ごとの信号に対する積分
回路が形成される。

【００３４】すなわちこの回路において、遅延手段９２
の各画素遅延回路には、例えば図２のＣと同様にＣＣＤ
部２の黒基準画素期間の信号が供給され、この信号が画
素クロックごとに順次遅延され、この遅延信号が加算器
９１に供給されて積分が行われる。そしてこの場合に、
画素遅延回路の数はビートノイズの１周期の画素数と等
しいので、１周期の中で同じタイミングの信号が積分さ
れることになる。

【００３５】また上述のように黒基準画素期間の画素数
（３０画素）が遅延手段９２の画素遅延回路の個数（２
２個）より多い場合には、一部の画素では再度積分が行
われる。また１水平期間のクロックの数が値２２の整数
倍でないときは、例えば図２のＤと同様に水平期間によ
り画素の位置は動くことになるが、その場合もビートノ
イズの１周期の中での位置は一致しているものである。

【００３６】そしてこの遅延手段９２からの信号がアン
プ８５に供給され、所定のレベルに制御された信号が遅
延要素８６を通じて加算器６に供給されて、元の信号か
ら減算される。なおアンプ８５は積分時定数を決定し、
遅延要素８６は遅延手段９２の遅延時間を加味して全体
の遅延時間がビートノイズの周期の整数倍となるように
調整するものである。

【００３７】従ってこの実施形態においても、２種類の
クロックにより形成されるビートノイズの周期となる画
素数に相当する複数チャンネルを有するマルチチャンネ
ルクランプ回路を用いることによって、各画素の信号を
ビートノイズの周期となる各画素ごとに補正することが
でき、ビートノイズによる撮像信号への影響を良好に除
去することができる。

【００３８】これによって、従来の装置では、互いに同
期して周波数の異なる２種類のクロックが１つのシステ
ム内で使用されている場合にビートノイズが発生する恐
れがあり、これに対してフロントエンド回路を２個の集
積回路で構成した場合には、集積回路数の増加によるコ
ストの上昇などの問題があったものを、本発明によれば
これらの問題点を容易に解消することができるものであ
る。

【００３９】ところで上述の実施形態では、２種類のク
ロックにより形成されるビートノイズの周期が固定の場
合について説明したが、これらが変動される場合には図
４のような構成のマルチチャンネルクランプ回路８′で
対応することができる。なお図４の符号Ａ、Ｂは図１の
符号Ａ、Ｂと同じ位置を示している。また図４におい
て、図１と対応する部分には同一の符号を附して重複の
説明を省略する。

【００４０】この図４において、切り換え手段８１で切
り換えられた信号が、第１の選択手段２１を通じてビー
トノイズの最大周期の画素数に相当する、例えばＮ個の
積分回路８３′に供給される。さらに積分回路８３′で
積分された信号が第２の選択手段８４で選択され、選択
された信号が可変利得アンプ８５′を通じて、例えばＭ
個の画素遅延回路が直列に接続された遅延要素８６に供
給される。

【００４１】またこの遅延要素８６の各画素遅延回路ご
との出力が取り出され、これらの出力が第３の選択手段
８９で選択される。そしてこの選択された信号が加算器
６に供給されて、元の信号から減算される。ここで第３
の選択手段８９での選択が、積分回路８３′の遅延時間
を加味して遅延要素８６との全体の遅延時間がビートノ
イズの周期の整数倍となるように行われる。

【００４２】そしてこの回路において、選択手段８２、
８４の選択が、供給されているクロックにより形成され
るビートノイズの１周期の画素数分の個数の積分回路８
３′を巡回するように制御される。この制御は、例えば
選択手段８２、８４を制御するカウンタ８７の計数値を
モード選択回路９０で判別し、ビートノイズの１周期の
画素数ごとに計数値をリセットすることで行われる。

【００４３】このようにして、ビートノイズの周期が変
動される場合にも、積分回路８３′及び遅延要素８６の
画素遅延回路の個数を制御することで、供給されている
クロックによるビートノイズの周期に応じた補正が行わ
れる。なお、積分回路８３′の個数を決定するモード選
択回路９０の判別値、及び遅延要素８６の個数を決定す
る選択手段８９の選択は、例えば外部からのデータ入力
により行われる。

【００４４】さらに上述の回路において、積分回路８
３′の個数によって積分時定数が変化される場合には、
可変利得アンプ８５′の利得を制御して積分時定数を所
定の値にすることができる。またカウンタ８７のリセッ
トは、上述の計数値の判別以外にも、外部からのリセッ
ト信号等によって行うこともでき、その場合のモード選
択もモード選択回路９０で外部からのデータ入力により
行うことができる。

【００４５】従ってこの実施形態において、２種類のク
ロックにより形成されるビートノイズの周期が変動する
場合にも、その１周期の画素数に相当する複数チャンネ
ルを有するマルチチャンネルクランプ回路を用いて、各
画素の信号をビートノイズの周期となる各画素ごとに補
正することによって、ビートノイズによる撮像信号への
影響を良好に除去することができる。

【００４６】これによって、従来の装置では、互いに同
期して周波数の異なる２種類のクロックが１つのシステ
ム内で使用されている場合にビートノイズが発生する恐
れがあり、これに対してフロントエンド回路を２個の集
積回路で構成した場合には、集積回路数の増加によるコ
ストの上昇などの問題があったものを、本発明によれば
これらの問題点を容易に解消することができるものであ
る。

【００４７】さらに上述の装置において、マルチチャン
ネルクランプ回路８′は、例えば図５のようにも構成す
ることができる。なお図５の符号Ａ、Ｂは図１の符号
Ａ、Ｂと同じ位置を示している。また図５において、図
１と対応する部分には同一の符号を附して重複の説明を
省略する。

【００４８】この図５において、切り換え手段８１で切
り換えられた信号が、加算器９１を通じてビートノイズ
の最大周期の画素数に相当する、例えばＮ個の画素遅延
回路が直列に接続された遅延手段９２に供給される。さ
らにこの遅延手段９２の各画素遅延回路ごとの出力が取
り出され、これらの出力が第４の選択手段９３で選択さ
れる。

【００４９】この選択手段９３で選択された信号が加算
器９１に供給されて元の信号に加算される。これにより
加算器９１と遅延手段９２とでは、選択手段９３で選択
された各画素遅延回路の個数に相当する画素数ごとの信
号に対する積分回路が形成される。さらに選択手段９３
からの信号が可変利得アンプ８５′を通じて、例えばＭ
個の画素遅延回路が直列に接続された遅延要素８６に供
給される。

【００５０】さらにこの遅延要素８６の各画素遅延回路
ごとの出力が取り出され、これらの出力が第３の選択手
段８９で選択される。そしてこの選択された信号が加算
器６に供給されて、元の信号から減算される。ここで第
３の選択手段８９での選択が、積分回路８３′の遅延時
間を加味して遅延要素８６との全体の遅延時間がビート
ノイズの周期の整数倍となるように行われる。

【００５１】そしてこの回路において、選択手段９３の
選択が、供給されているクロックにより形成されるビー
トノイズの１周期の画素数分に相当する個数の遅延手段
９２の画素遅延回路からの出力を取り出すように制御さ
れることにより、供給されているクロックによるビート
ノイズの周期に応じた補正を行うことができるものであ
る。

【００５２】このようにして、ビートノイズの周期が変
動される場合にも、遅延手段９２及び遅延要素８６の画
素遅延回路の個数を制御することで、供給されているク
ロックによるビートノイズの周期に応じた補正が行われ
る。なお、遅延手段９２及び遅延要素８６の個数を決定
する選択手段９３、８９の選択は、例えば外部からのデ
ータ入力により行われる。

【００５３】さらに上述の回路において、遅延手段９２
の個数によって積分時定数が変化される場合には、可変
利得アンプ８５′の利得を制御して積分時定数を所定の
値にすることができる。ただし、このような積分時定数
の制御は厳密である必要はないので、可変利得アンプ８
５′は例えば簡単なビットシフト等によっても形成する
ことができる。

【００５４】また上述の回路において外部からのリセッ
ト機能を付加する場合には、例えば図中に示すようにリ
セット制御回路９４を設け、このリセット制御回路９４
を通じた端子８８からの画素クロックで遅延手段９２の
駆動を行うと共に、外部からのリセット信号をモード選
択回路９５で選択して、リセット制御回路９４の制御を
行う。

【００５５】これにより、例えば外部からのリセット信
号を検出すると適宜クロックが停止されて、入力部と出
力部でのビートノイズの位相関係を常に一定にするなど
の制御を行うことができる。またこのときのモード選択
回路９５でのモード選択も、例えば外部からのデータ入
力により行うことができる。さらにこのようなリセット
手段は、上述の図１、図３、図４の回路にも設けること
ができる。

【００５６】従ってこの実施形態において、２種類のク
ロックにより形成されるビートノイズの周期が変動する
場合にも、その１周期の画素数に相当する複数チャンネ
ルを有するマルチチャンネルクランプ回路を用いて、各
画素の信号をビートノイズの周期となる各画素ごとに補
正することによって、ビートノイズによる撮像信号への
影響を良好に除去することができる。

【００５７】これによって、従来の装置では、互いに同
期して周波数の異なる２種類のクロックが１つのシステ
ム内で使用されている場合にビートノイズが発生する恐
れがあり、これに対してフロントエンド回路を２個の集
積回路で構成した場合には、集積回路数の増加によるコ
ストの上昇などの問題があったものを、本発明によれば
これらの問題点を容易に解消することができるものであ
る。

【００５８】また上述の装置において、ＡＧＣ回路４、
ＡＤＣ部５及び補正手段を構成する加算器６とマルチチ
ャンネルクランプ回路８の配置は、例えば図６に示すよ
うに変形することができる。すなわち図６のＡは上述の
実施形態をブロック化して表したものである。なお図中
の符号Ａ、Ｂは図１の符号Ａ、Ｂと同じ位置を示してい
る。

【００５９】これに対して図６のＢは、ＡＤＣ部５の前
段に加算器６を設けて、アナログ信号で補正を行うもの
である。すなわちこの場合には、マルチチャンネルクラ
ンプ回路８の出力をデジタルアナログ変換器（Digital
to Analog Converter ：以下、ＤＡＣと略称する）部８
０に供給し、アナログ化した信号を加算器６で減算して
ビートノイズの補正を行う。

【００６０】また図６のＣは、ＡＧＣ回路、ＡＤＣ部と
の順番を逆にした場合で、この場合にはＡＧＣ回路には
デジタルＡＧＣ回路４１が用いられる。そしてこの場合
に、ＡＤＣ部５１の後段に加算器６とマルチチャンネル
クランプ回路８を配置することで、図６のＡと同様にデ
ジタル化された信号について、マルチチャンネルクラン
プ回路８の出力を加算器６で減算してビートノイズの補
正を行う。

【００６１】さらに図６のＤも、ＡＧＣ回路、ＡＤＣ部
との順番を逆にした場合で、この場合である。そしてこ
の場合には、ＡＤＣ部５の前段に加算器６を設けて、ア
ナログ信号で補正を行うもので、図６のＢと同様にマル
チチャンネルクランプ回路８の出力をＤＡＣ部８０に供
給し、アナログ化した信号を加算器６で減算してビート
ノイズの補正を行う。

【００６２】従ってこれらの実施形態においても、２種
類のクロックにより形成されるビートノイズの周期とな
る画素数に相当する複数チャンネルを有するマルチチャ
ンネルクランプ回路を用いて、各画素の信号をビートノ
イズの周期となる各画素ごとに補正することによって、
ビートノイズによる撮像信号への影響を良好に除去する
ことができる。

【００６３】これによって、従来の装置では、互いに同
期して周波数の異なる２種類のクロックが１つのシステ
ム内で使用されている場合にビートノイズが発生する恐
れがあり、これに対してフロントエンド回路を２個の集
積回路で構成した場合には、集積回路数の増加によるコ
ストの上昇などの問題があったものを、本発明によれば
これらの問題点を容易に解消することができるものであ
る。

【００６４】また上述の装置において、マルチチャンネ
ルクランプ回路８の積分回路８３は図７に示すようにロ
ーパスフィルタ（Low Pass Filter ：以下、ＬＰＦと略
称する）９７を用いても形成することができる。なおＬ
ＰＦ９７を用いる場合には、積分のための帰還回路が不
要になるので、構成が簡単になると共に、マルチチャン
ネルクランプ回路８を図示のようにフィードフォワード
形に構成することもできる。

【００６５】ところで上述の装置においては、積分回路
８３の遅延時間を加味して全体の遅延時間がビートノイ
ズの周期の整数倍となるように調整するための手段とし
て遅延要素８６を用いているが、この手段は、例えば図
１において、選択手段８２、８４の選択位置を違えるこ
とによって遅延要素８６を用いずに、例えば図８に示す
ようにして実現することが可能である。すなわち図８に
おいては、アンプ８５の出力が加算器６の負入力Ｂに直
接供給される。

【００６６】ここでこの実施形態において、上述の説明
と同様に例えば積分回路８３の総数（Ｋ）を２２個とし
て、例えば切り換え手段８１及び選択手段８２、８４の
遅延量をそれぞれ値１、アンプ８５の遅延量を値２、加
算器６での遅延量（正負入力から出力Ａまで）を値２と
すると、上述の加算器６の正入力に画素ｉが入力されて
いるときに、同じ負入力Ｂには画素ｉに相当する積分結
果が入力されていなければならない。

【００６７】そこで各回路の遅延量を積分回路方向に辿
ると、加算器６の出力Ａで値ｉ−２、切り換え手段８１
の出力で値ｉ−３、選択手段８２の出力で値ｉ−４とな
る。一方、加算器６の負入力Ｂから積分回路までを逆に
辿ると、遅延要素８６を除いて、アンプ８５の入力で値
ｉ＋２、選択手段８４の入力で値ｉ＋３となる。従って
積分回路８３の入出力では、画素の位相が（ｉ＋３）−
（ｉ−４）＝７画素ずれており、このずれは選択手段８
４を選択手段８２に対して常に値ｒ＝７つずらして設定
することにより解決できる。

【００６８】すなわち図９の表に示すように、選択手段
８２と選択手段８４が選択する積分器の位置をずらすこ
とにより、遅延要素８６を除いても全体の遅延時間がビ
ートノイズの周期の整数倍となるように調整することが
できる。但しこの場合には、選択手段８２と選択手段８
４とを駆動するカウンタ８７、８７′を別々に備える必
要があるが、遅延要素８６を多段に設ける場合に比較す
ると回路規模を小さくできる可能性がある。

【００６９】またこの実施形態において、例えば上述の
図４に示したようなリセットを行う場合には、それぞれ
カウンタ８７のリセット値を値“０”とする場合には、
カウンタ８７′のリセット値を値“ｒ”とする必要があ
る。さらに図４の実施形態で述べたように積分回路８３
の総数Ｋを可変とする場合には、遅延要素８６及び選択
手段８９は不要になり、例えば図８と同様の構成でカウ
ンタ８７′のリセット値“ｒ”を外部から設定できるよ
うにすればよい。

【００７０】同様にして図３の回路に対しても、例えば
図１０に示すようにして、遅延要素８６を省略すること
ができる。さらにこの構成で遅延量を可変とする場合に
は、例えば図１１に示すように図５の選択手段９３に対
して、選択位置を違えた選択手段９３′を設ける。そし
てこれらの選択位置の差を上述の値ｒに定めることによ
って、同様の作用効果を得ることができる。

【００７１】さらに上述の装置において、補正手段を構
成する加算器６及びマルチチャンネルクランプ回路８
は、例えば図１２に示すようにカラーマトリクス回路７
を含むデジタル信号処理（ＤＳＰと略称する）回路１１
と共に集積回路化することもできるし、あるいは図１３
に示すようにフロントエンド回路１０と共に集積回路化
することもできる。このようにすれば、集積回路数の増
加によるコストの上昇などの問題も解消できる。

【００７２】こうして上述の電子カメラ装置によれば、
互いに同期して周波数の異なる２種類のクロックを１つ
のシステム内で使用する装置であって、２種類のクロッ
クにより形成されるビートノイズの周期となる画素数に
相当する複数チャンネルを有して撮影信号中の黒基準画
素期間の各画素の信号を順次複数チャンネルごとに積分
するマルチチャンネルクランプ回路と、複数チャンネル
ごとに積分される積分値を用いて撮影信号中の有効画素
期間の各画素の信号をビートノイズの周期となる各画素
ごとに補正する補正手段とを設けることにより、ビート
ノイズによる撮像信号への影響を良好に除去することが
できるものである。

【００７３】また、上述のマルチチャンネルクランプ回
路によれば、入力信号と基準レベル信号とを切り換える
切り換え手段と、任意のビートノイズの周期となる画素
数と等しい数の複数の積分回路と、ビートノイズの周期
に同期して入力信号の画素クロックごとに順次複数の積
分回路の入力を選択する第１の選択手段と、第１の選択
手段に同期して順次複数の積分回路の出力を選択する第
２の選択手段とからなり、入力信号中の黒基準画素期間
の各画素の信号のみを切り換え手段の切り換えにより取
り出して第１の選択手段により複数の積分回路ごとに順
次供給し、入力信号中の有効画素期間の各画素ごとに積
分された積分値を第２の選択手段により複数の積分回路
から順次取り出してビートノイズの補正を行うことによ
り、各画素の信号をビートノイズの周期となる各画素ご
とに補正して、ビートノイズによる撮像信号への影響を
除去することができるものである。

【００７４】さらに上述のマルチチャンネルクランプ回
路によれば、入力信号と基準レベル信号とを切り換える
切り換え手段と、任意のビートノイズの周期となる画素
数と等しい数の画素遅延回路が直列に接続された遅延手
段と、遅延手段からのビートノイズの周期分遅延された
出力を遅延手段の入力に加算して積分を行う加算手段と
からなり、入力信号中の黒基準画素期間の各画素の信号
のみを切り換え手段の切り換えにより取り出して遅延手
段に供給し、入力信号中の有効画素期間の各画素ごとに
積分された信号を遅延手段から取り出してビートノイズ
の補正を行うことにより、簡単な構成で各画素の信号を
ビートノイズの周期となる各画素ごとに補正して、ビー
トノイズによる撮像信号への影響を除去することができ
るものである。

【００７５】また、上述のマルチチャンネルクランプ回
路によれば、入力信号と基準レベル信号とを切り換える
切り換え手段と、任意のビートノイズの周期となる画素
数より多い数の積分回路と、ビートノイズの周期に同期
して入力信号の画素クロックごとに順次積分回路の内の
ビートノイズの周期となる画素数に等しい数の複数の積
分回路の入力を選択する第１の選択手段と、第１の選択
手段に同期して順次複数の積分回路の出力を選択する第
２の選択手段とからなり、入力信号中の黒基準画素期間
の各画素の信号のみを切り換え手段の切り換えにより取
り出して第１の選択手段により複数の積分回路ごとに順
次供給し、入力信号中の有効画素期間の各画素ごとに積
分された積分値を第２の選択手段により複数の積分回路
から順次取り出してビートノイズの補正を行うことによ
り、ビートノイズの周期が変動する場合にも各画素の信
号を周期となる各画素ごとに補正して、ビートノイズに
よる撮像信号への影響を除去することができるものであ
る。

【００７６】さらに上述のマルチチャンネルクランプ回
路によれば、入力信号と基準レベル信号とを切り換える
切り換え手段と、任意のビートノイズの周期となる画素
数より多い数の画素遅延回路が直列に接続された遅延手
段と、遅延手段からビートノイズの周期分遅延された出
力を取り出す選択手段と、選択手段からの信号を遅延手
段の入力に加算して積分を行う加算手段とからなり、入
力信号中の黒基準画素期間の各画素の信号のみを切り換
え手段の切り換えにより取り出して遅延手段に供給し、
入力信号中の有効画素期間の各画素ごとに積分された信
号を遅延手段から取り出してビートノイズの補正を行う
ことにより、ビートノイズの周期が変動する場合にも各
画素の信号を周期となる各画素ごとに補正して、簡単な
構成でビートノイズによる撮像信号への影響を除去する
ことができるものである。

【００７７】なお本発明は、上述の説明した実施の形態
に限定されるものではなく、本発明の精神を逸脱するこ
となく種々の変形が可能とされるものである。

【００７８】

【発明の効果】従って請求項１の発明によれば、２種類
のクロックにより形成されるビートノイズの周期となる
画素数に相当する複数チャンネルを有するマルチチャン
ネルクランプ回路を用いて、各画素の信号をビートノイ
ズの周期となる各画素ごとに補正することによって、ビ
ートノイズによる撮像信号への影響を良好に除去するこ
とができるものである。

【００７９】また、請求項２の発明によれば、マルチチ
ャンネルクランプ回路は、入力信号と基準レベル信号と
を切り換える切り換え手段と、任意のビートノイズの周
期となる画素数と等しい数の複数の積分回路と、ビート
ノイズの周期に同期して入力信号の画素クロックごとに
順次複数の積分回路の入力を選択する第１の選択手段
と、第１の選択手段に同期して順次複数の積分回路の出
力を選択する第２の選択手段とからなり、入力信号中の
黒基準画素期間の各画素の信号のみを切り換え手段の切
り換えにより取り出して第１の選択手段により複数の積
分回路ごとに順次供給し、入力信号中の有効画素期間の
各画素ごとに積分された積分値を第２の選択手段により
複数の積分回路から順次取り出してビートノイズの補正
を行うことによって、各画素の信号をビートノイズの周
期となる各画素ごとに補正して、ビートノイズによる撮
像信号への影響を除去することができるものである。

【００８０】また、請求項３の発明によれば、マルチチ
ャンネルクランプ回路は、入力信号と基準レベル信号と
を切り換える切り換え手段と、任意のビートノイズの周
期となる画素数と等しい数の画素遅延回路が直列に接続
された遅延手段と、遅延手段からのビートノイズの周期
分遅延された出力を遅延手段の入力に加算して積分を行
う加算手段とからなり、入力信号中の黒基準画素期間の
各画素の信号のみを切り換え手段の切り換えにより取り
出して遅延手段に供給し、入力信号中の有効画素期間の
各画素ごとに積分された信号を遅延手段から取り出して
ビートノイズの補正を行うことによって、簡単な構成で
各画素の信号をビートノイズの周期となる各画素ごとに
補正することができ、ビートノイズによる撮像信号への
影響を除去することができるものである。

【００８１】また、請求項４の発明によれば、マルチチ
ャンネルクランプ回路は、入力信号と基準レベル信号と
を切り換える切り換え手段と、任意のビートノイズの周
期となる画素数より多い数の積分回路と、ビートノイズ
の周期に同期して入力信号の画素クロックごとに順次積
分回路の内のビートノイズの周期となる画素数に等しい
数の複数の積分回路の入力を選択する第１の選択手段
と、第１の選択手段に同期して順次複数の積分回路の出
力を選択する第２の選択手段とからなり、入力信号中の
黒基準画素期間の各画素の信号のみを切り換え手段の切
り換えにより取り出して第１の選択手段により複数の積
分回路ごとに順次供給し、入力信号中の有効画素期間の
各画素ごとに積分された積分値を第２の選択手段により
複数の積分回路から順次取り出してビートノイズの補正
を行うことによって、ビートノイズの周期が変動する場
合にも各画素の信号を周期となる各画素ごとに補正し
て、ビートノイズによる撮像信号への影響を除去するこ
とができるものである。

【００８２】また、請求項５の発明によれば、マルチチ
ャンネルクランプ回路は、入力信号と基準レベル信号と
を切り換える切り換え手段と、任意のビートノイズの周
期となる画素数より多い数の画素遅延回路が直列に接続
された遅延手段と、遅延手段からビートノイズの周期分
遅延された出力を取り出す選択手段と、選択手段からの
信号を遅延手段の入力に加算して積分を行う加算手段と
からなり、入力信号中の黒基準画素期間の各画素の信号
のみを切り換え手段の切り換えにより取り出して遅延手
段に供給し、入力信号中の有効画素期間の各画素ごとに
積分された信号を遅延手段から取り出してビートノイズ
の補正を行うことによって、ビートノイズの周期が変動
する場合にも各画素の信号を周期となる各画素ごとに補
正して、簡単な構成でビートノイズによる撮像信号への
影響を除去することができるものである。

【００８３】また、請求項６の発明によれば、マルチチ
ャンネルクランプ回路が電荷転送素子から信号を取り出
すためのフロントエンド回路と共に集積されていること
によって、集積回路数の増加によるコストの上昇などの
問題も解消できるものである。

【００８４】また、請求項７の発明によれば、マルチチ
ャンネルクランプ回路が電荷転送素子から取り出された
信号の供給されるデジタル信号処理回路と共に集積され
ていることによって、集積回路数の増加によるコストの
上昇などの問題も解消できるものである。

【００８５】さらに請求項８の発明によれば、２種類の
クロックにより形成されるビートノイズの周期となる画
素数に相当する複数チャンネルを有するマルチチャンネ
ルクランプ回路を用いることによって、各画素の信号を
ビートノイズの周期となる各画素ごとに補正することが
でき、ビートノイズによる撮像信号への影響を良好に除
去することができるものである。

【００８６】また、請求項９の発明によれば、第２の選
択手段により取り出された信号の供給される遅延要素を
設け、積分回路と遅延要素による合計の遅延時間をビー
トノイズの周期の整数倍とすることによって、補正信号
とビートノイズとの位相を容易に合わせることができる
ものである。

【００８７】また、請求項１０の発明によれば、積分回
路に代えてローパスフィルタを用いることによって、構
成が簡単になると共に、マルチチャンネルクランプ回路
をフィードフォワード形に構成することもできるもので
ある。

【００８８】さらに請求項１１の発明によれば、２種類
のクロックにより形成されるビートノイズの周期となる
画素数に相当する複数チャンネルを有するマルチチャン
ネルクランプ回路を用いることによって、各画素の信号
をビートノイズの周期となる各画素ごとに補正すること
ができ、簡単な構成でビートノイズによる撮像信号への
影響を良好に除去することができるものである。

【００８９】また、請求項１２の発明によれば、遅延手
段から取り出された信号の供給される遅延要素を設け、
遅延手段と遅延要素による合計の遅延時間をビートノイ
ズの周期の整数倍とすることによって、補正信号とビー
トノイズとの位相を容易に合わせることができるもので
ある。

【００９０】また、請求項１３の発明によれば、遅延手
段に代えてローパスフィルタを用いることによって、構
成が簡単になると共に、マルチチャンネルクランプ回路
をフィードフォワード形に構成することもできるもので
ある。

【００９１】さらに請求項１４の発明によれば、２種類
のクロックにより形成されるビートノイズの周期が変動
する場合にも、その１周期の画素数に相当する複数チャ
ンネルを有するマルチチャンネルクランプ回路を用い
て、各画素の信号をビートノイズの周期となる各画素ご
とに補正することによって、ビートノイズによる撮像信
号への影響を良好に除去することができるものである。

【００９２】また、請求項１５の発明によれば、第２の
選択手段により取り出された信号の供給される可変長遅
延要素を設け、積分回路と可変長遅延要素による合計の
遅延時間をビートノイズの周期の整数倍とすることによ
って、ビートノイズの周期が変動する場合にも、補正信
号とビートノイズとの位相を容易に合わせることができ
るものである。

【００９３】また、請求項１６の発明によれば、第２の
選択手段により取り出された信号の供給される利得制御
手段を設け、第２の選択手段により選択される積分回路
の数に応じて利得制御手段の利得を制御し、積分の積分
時定数を一定に制御することによって、ビートノイズの
周期が変動する場合にも、積分時定数を所定の値にする
ことができるものである。

【００９４】また、請求項１７の発明によれば、第１及
び第２の選択手段により行われる選択のタイミングを外
部からリセットするリセット手段を設けたことによっ
て、リセットを任意のタイミングで行うことができるも
のである。

【００９５】また、請求項１８の発明によれば、積分回
路に代えてローパスフィルタを用いることによって、構
成が簡単になると共に、マルチチャンネルクランプ回路
をフィードフォワード形に構成することもできるもので
ある。

【００９６】さらに請求項１９の発明によれば、２種類
のクロックにより形成されるビートノイズの周期が変動
する場合にも、その１周期の画素数に相当する複数チャ
ンネルを有するマルチチャンネルクランプ回路を用い
て、各画素の信号をビートノイズの周期となる各画素ご
とに補正することによって、簡単な構成でビートノイズ
による撮像信号への影響を良好に除去することができる
ものである。

【００９７】また、請求項２０の発明によれば、遅延手
段から取り出された信号の供給される可変長遅延要素を
設け、遅延手段と可変長遅延要素による合計の遅延時間
をビートノイズの周期の整数倍とすることによって、ビ
ートノイズの周期が変動する場合にも、補正信号とビー
トノイズとの位相を容易に合わせることができるもので
ある。

【００９８】また、請求項２１の発明によれば、遅延手
段から取り出された信号の供給される利得制御手段を設
け、選択手段により選択される遅延回路の数に応じて利
得制御手段の利得を制御し、積分の積分時定数を一定に
制御することによって、ビートノイズの周期が変動する
場合にも、積分時定数を所定の値にすることができるも
のである。

【００９９】また、請求項２２の発明によれば、選択手
段により行われる選択のタイミングを外部からリセット
するリセット手段を設けたことによって、リセットを任
意のタイミングで行うことができるものである。

【０１００】また、請求項２３の発明によれば、遅延手
段に代えてローパスフィルタを用いることによって、構
成が簡単になると共に、マルチチャンネルクランプ回路
をフィードフォワード形に構成することもできるもので
ある。

【０１０１】これによって、従来の装置では、互いに同
期して周波数の異なる２種類のクロックが１つのシステ
ム内で使用されている場合にビートノイズが発生する恐
れがあり、これに対してフロントエンド回路を２個の集
積回路で構成した場合には、集積回路数の増加によるコ
ストの上昇などの問題があったものを、本発明によれば
これらの問題点を容易に解消することができるものであ
る。

【図面の簡単な説明】

【図１】本発明の適用される電子カメラ装置及びマルチ
チャンネルクランプ回路の一実施形態の構成図である。

【図２】その動作の説明のための図である。

【図３】本発明の適用されるマルチチャンネルクランプ
回路の他の実施形態の構成図である。

【図４】本発明の適用されるマルチチャンネルクランプ
回路のさらに他の実施形態の構成図である。

【図５】本発明の適用されるマルチチャンネルクランプ
回路のさらに他の実施形態の構成図である。

【図６】本発明の適用される電子カメラ装置の他の実施
形態の構成図である。

【図７】本発明の適用されるマルチチャンネルクランプ
回路のさらに他の実施形態の構成図である。

【図８】本発明の適用されるマルチチャンネルクランプ
回路のさらに他の実施形態の構成図である。

【図９】その動作の説明のための図である。

【図１０】本発明の適用されるマルチチャンネルクラン
プ回路のさらに他の実施形態の構成図である。

【図１１】本発明の適用されるマルチチャンネルクラン
プ回路のさらに他の実施形態の構成図である。

【図１２】本発明の適用される電子カメラ装置のさらに
他の実施形態の構成図である。

【図１３】本発明の適用される電子カメラ装置のさらに
他の実施形態の構成図である。

【図１４】従来の電子カメラ装置の構成図である。

【図１５】ビートノイズの説明のための図である。

【符号の説明】

１…レンズ系、２…撮像手段としての電荷転送素子（Ｃ
ＣＤと略称する）部、３…相関２重サンプリング（ＣＤ
Ｓと略称する）回路、４…自動利得制御（ＡＧＣと略称
する）回路、５…アナログデジタル変換器（ＡＤＣと略
称する）部、６…補正手段を構成する加算器、７…カラ
ーマトリクス回路、８…マルチチャンネルクランプ回
路、８１…切り換え手段、８２…第１の選択手段、８３
…積分回路、８４…第２の選択手段、８５…アンプ、８
６…遅延要素、８７…カウンタ、８８…画素クロックの
供給される端子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C021 PA13 PA17 PA34 PA42 PA62 PA66 PA76 SA11 YA01 5C024 CX08 CY46 GY01 GZ36 HX03 HX05 HX09 HX18 HX28 HX31 HX50

Claims (23)

【特許請求の範囲】
1. 【請求項１】 互いに同期して周波数の異なる２種類の
   クロックを１つのシステム内で使用する電子カメラ装置
   であって、 前記２種類のクロックにより形成されるビートノイズの
   周期となる画素数に相当する複数チャンネルを有して撮
   影信号中の黒基準画素期間の各画素の信号を順次前記複
   数チャンネルごとに積分するマルチチャンネルクランプ
   回路と、 前記複数チャンネルごとに積分される積分値を用いて前
   記撮影信号中の有効画素期間の各画素の信号を前記ビー
   トノイズの周期となる各画素ごとに補正する補正手段と
   を設けたことを特徴とする電子カメラ装置。
2. 【請求項２】 前記マルチチャンネルクランプ回路は、 入力信号と基準レベル信号とを切り換える切り換え手段
   と、 任意のビートノイズの周期となる画素数と等しい数の複
   数の積分回路と、 前記ビートノイズの周期に同期して前記入力信号の画素
   クロックごとに順次前記複数の積分回路の入力を選択す
   る第１の選択手段と、 前記第１の選択手段に同期して順次前記複数の積分回路
   の出力を選択する第２の選択手段とからなり、 前記入力信号中の黒基準画素期間の各画素の信号のみを
   前記切り換え手段の切り換えにより取り出して前記第１
   の選択手段により前記複数の積分回路ごとに順次供給
   し、 前記入力信号中の有効画素期間の各画素ごとに前記積分
   された積分値を前記第２の選択手段により前記複数の積
   分回路から順次取り出して前記ビートノイズの補正を行
   うことを特徴とする請求項１記載の電子カメラ装置。
3. 【請求項３】 前記マルチチャンネルクランプ回路は、 入力信号と基準レベル信号とを切り換える切り換え手段
   と、 任意のビートノイズの周期となる画素数と等しい数の画
   素遅延回路が直列に接続された遅延手段と、 前記遅延手段からの前記ビートノイズの周期分遅延され
   た出力を前記遅延手段の入力に加算して積分を行う加算
   手段とからなり、 前記入力信号中の黒基準画素期間の各画素の信号のみを
   前記切り換え手段の切り換えにより取り出して前記遅延
   手段に供給し、 前記入力信号中の有効画素期間の各画素ごとに前記積分
   された信号を前記遅延手段から取り出して前記ビートノ
   イズの補正を行うことを特徴とする請求項１記載の電子
   カメラ装置。
4. 【請求項４】 前記マルチチャンネルクランプ回路は、 入力信号と基準レベル信号とを切り換える切り換え手段
   と、 任意のビートノイズの周期となる画素数より多い数の積
   分回路と、 前記ビートノイズの周期に同期して前記入力信号の画素
   クロックごとに順次前記積分回路の内の前記ビートノイ
   ズの周期となる画素数に等しい数の複数の積分回路の入
   力を選択する第１の選択手段と、 前記第１の選択手段に同期して順次前記複数の積分回路
   の出力を選択する第２の選択手段とからなり、 前記入力信号中の黒基準画素期間の各画素の信号のみを
   前記切り換え手段の切り換えにより取り出して前記第１
   の選択手段により前記複数の積分回路ごとに順次供給
   し、 前記入力信号中の有効画素期間の各画素ごとに前記積分
   された積分値を前記第２の選択手段により前記複数の積
   分回路から順次取り出して前記ビートノイズの補正を行
   うことを特徴とする請求項１記載の電子カメラ装置。
5. 【請求項５】 前記マルチチャンネルクランプ回路は、 入力信号と基準レベル信号とを切り換える切り換え手段
   と、 任意のビートノイズの周期となる画素数より多い数の画
   素遅延回路が直列に接続された遅延手段と、 前記遅延手段から前記ビートノイズの周期分遅延された
   出力を取り出す選択手段と、 前記選択手段からの信号を前記遅延手段の入力に加算し
   て積分を行う加算手段とからなり、 前記入力信号中の黒基準画素期間の各画素の信号のみを
   前記切り換え手段の切り換えにより取り出して前記遅延
   手段に供給し、 前記入力信号中の有効画素期間の各画素ごとに前記積分
   された信号を前記遅延手段から取り出して前記ビートノ
   イズの補正を行うことを特徴とする請求項１記載の電子
   カメラ装置。
6. 【請求項６】 前記マルチチャンネルクランプ回路が電
   荷転送素子から信号を取り出すためのフロントエンド回
   路と共に集積されていることを特徴とする請求項１記載
   の電子カメラ装置。
7. 【請求項７】 前記マルチチャンネルクランプ回路が電
   荷転送素子から取り出された信号の供給されるデジタル
   信号処理回路と共に集積されていることを特徴とする請
   求項１記載の電子カメラ装置。
8. 【請求項８】 入力信号と基準レベル信号とを切り換え
   る切り換え手段と、 任意のビートノイズの周期となる画素数と等しい数の複
   数の積分回路と、 前記ビートノイズの周期に同期して前記入力信号の画素
   クロックごとに順次前記複数の積分回路の入力を選択す
   る第１の選択手段と、 前記第１の選択手段に同期して順次前記複数の積分回路
   の出力を選択する第２の選択手段とからなり、 前記入力信号中の黒基準画素期間の各画素の信号のみを
   前記切り換え手段の切り換えにより取り出して前記第１
   の選択手段により前記複数の積分回路ごとに順次供給
   し、 前記入力信号中の有効画素期間の各画素ごとに前記積分
   された積分値を前記第２の選択手段により前記複数の積
   分回路から順次取り出して前記ビートノイズの補正を行
   うことを特徴とするマルチチャンネルクランプ回路。
9. 【請求項９】 前記第２の選択手段により取り出された
   信号の供給される遅延要素を設け、 前記積分回路と前記遅延要素による合計の遅延時間を前
   記ビートノイズの周期の整数倍とすることを特徴とする
   請求項８記載のマルチチャンネルクランプ回路。
10. 【請求項１０】 前記積分回路に代えてローパスフィル
    タを用いることを特徴とする請求項８記載のマルチチャ
    ンネルクランプ回路。
11. 【請求項１１】 入力信号と基準レベル信号とを切り換
    える切り換え手段と、 任意のビートノイズの周期となる画素数と等しい数の画
    素遅延回路が直列に接続された遅延手段と、 前記遅延手段からの前記ビートノイズの周期分遅延され
    た出力を前記遅延手段の入力に加算して積分を行う加算
    手段とからなり、 前記入力信号中の黒基準画素期間の各画素の信号のみを
    前記切り換え手段の切り換えにより取り出して前記遅延
    手段に供給し、 前記入力信号中の有効画素期間の各画素ごとに前記積分
    された信号を前記遅延手段から取り出して前記ビートノ
    イズの補正を行うことを特徴とするマルチチャンネルク
    ランプ回路。
12. 【請求項１２】 前記遅延手段から取り出された信号の
    供給される遅延要素を設け、 前記遅延手段と前記遅延要素による合計の遅延時間を前
    記ビートノイズの周期の整数倍とすることを特徴とする
    請求項１１記載のマルチチャンネルクランプ回路。
13. 【請求項１３】 前記遅延手段に代えてローパスフィル
    タを用いることを特徴とする請求項１１記載のマルチチ
    ャンネルクランプ回路。
14. 【請求項１４】 入力信号と基準レベル信号とを切り換
    える切り換え手段と、 任意のビートノイズの周期となる画素数より多い数の積
    分回路と、 前記ビートノイズの周期に同期して前記入力信号の画素
    クロックごとに順次前記積分回路の内の前記ビートノイ
    ズの周期となる画素数に等しい数の複数の積分回路の入
    力を選択する第１の選択手段と、 前記第１の選択手段に同期して順次前記複数の積分回路
    の出力を選択する第２の選択手段とからなり、 前記入力信号中の黒基準画素期間の各画素の信号のみを
    前記切り換え手段の切り換えにより取り出して前記第１
    の選択手段により前記複数の積分回路ごとに順次供給
    し、 前記入力信号中の有効画素期間の各画素ごとに前記積分
    された積分値を前記第２の選択手段により前記複数の積
    分回路から順次取り出して前記ビートノイズの補正を行
    うことを特徴とするマルチチャンネルクランプ回路。
15. 【請求項１５】 前記第２の選択手段により取り出され
    た信号の供給される可変長遅延要素を設け、 前記積分回路と前記可変長遅延要素による合計の遅延時
    間を前記ビートノイズの周期の整数倍とすることを特徴
    とする請求項１４記載のマルチチャンネルクランプ回
    路。
16. 【請求項１６】 前記第２の選択手段により取り出され
    た信号の供給される利得制御手段を設け、 前記第２の選択手段により選択される前記積分回路の数
    に応じて前記利得制御手段の利得を制御し、 前記積分の積分時定数を一定に制御することを特徴とす
    る請求項１４記載のマルチチャンネルクランプ回路。
17. 【請求項１７】 前記第１及び第２の選択手段により行
    われる選択のタイミングを外部からリセットするリセッ
    ト手段を設けたことを特徴とする請求項１４記載のマル
    チチャンネルクランプ回路。
18. 【請求項１８】 前記積分回路に代えてローパスフィル
    タを用いることを特徴とする請求項１４記載のマルチチ
    ャンネルクランプ回路。
19. 【請求項１９】 入力信号と基準レベル信号とを切り換
    える切り換え手段と、 任意のビートノイズの周期となる画素数より多い数の画
    素遅延回路が直列に接続された遅延手段と、 前記遅延手段から前記ビートノイズの周期分遅延された
    出力を取り出す選択手段と、 前記選択手段からの信号を前記遅延手段の入力に加算し
    て積分を行う加算手段とからなり、 前記入力信号中の黒基準画素期間の各画素の信号のみを
    前記切り換え手段の切り換えにより取り出して前記遅延
    手段に供給し、 前記入力信号中の有効画素期間の各画素ごとに前記積分
    された信号を前記遅延手段から取り出して前記ビートノ
    イズの補正を行うことを特徴とするマルチチャンネルク
    ランプ回路。
20. 【請求項２０】 前記遅延手段から取り出された信号の
    供給される可変長遅延要素を設け、 前記遅延手段と前記可変長遅延要素による合計の遅延時
    間を前記ビートノイズの周期の整数倍とすることを特徴
    とする請求項１９記載のマルチチャンネルクランプ回
    路。
21. 【請求項２１】 前記遅延手段から取り出された信号の
    供給される利得制御手段を設け、 前記選択手段により選択される前記遅延回路の数に応じ
    て前記利得制御手段の利得を制御し、 前記積分の積分時定数を一定に制御することを特徴とす
    る請求項１９記載のマルチチャンネルクランプ回路。
22. 【請求項２２】 前記選択手段により行われる選択のタ
    イミングを外部からリセットするリセット手段を設けた
    ことを特徴とする請求項１９記載のマルチチャンネルク
    ランプ回路。
23. 【請求項２３】 前記遅延手段に代えてローパスフィル
    タを用いることを特徴とする請求項１９記載のマルチチ
    ャンネルクランプ回路。