KR101194915B1 - 광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치 - Google Patents

광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치 Download PDF

Info

Publication number
KR101194915B1
KR101194915B1 KR1020050033439A KR20050033439A KR101194915B1 KR 101194915 B1 KR101194915 B1 KR 101194915B1 KR 1020050033439 A KR1020050033439 A KR 1020050033439A KR 20050033439 A KR20050033439 A KR 20050033439A KR 101194915 B1 KR101194915 B1 KR 101194915B1
Authority
KR
South Korea
Prior art keywords
black level
signal
optical black
output
circuit
Prior art date
Application number
KR1020050033439A
Other languages
English (en)
Other versions
KR20060047392A (ko
Inventor
마사또시 사세
고이찌 히가시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060047392A publication Critical patent/KR20060047392A/ko
Application granted granted Critical
Publication of KR101194915B1 publication Critical patent/KR101194915B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41C—CORSETS; BRASSIERES
    • A41C1/00—Corsets or girdles
    • A41C1/02—Elastic corsets
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41B—SHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B17/00—Selection of special materials for underwear
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41C—CORSETS; BRASSIERES
    • A41C1/00—Corsets or girdles
    • A41C1/003—Panty-girdles
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41C—CORSETS; BRASSIERES
    • A41C1/00—Corsets or girdles
    • A41C1/12—Component parts
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Textile Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은, 광학적 흑 레벨 조정 회로를 대략적 아날로그 조정 회로와 정밀 디지털 조정 회로로 구성하여, 외장 컨덴서를 없애는 것과 또한, 디지털적으로 처리함으로써 광학적 흑 레벨 조정을 수 라인으로 수속시킴과 함께 시상수를 용이하게 변경할 수 있도록 하는 것을 제공하는 것을 목적으로 한다. 이를 위해, 광학적 흑 레벨 조정 회로에서, 아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하는 CDS(11)와, CDS로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기(12)와, AD 변환기로부터 출력되는 디지털 신호와 OB 페데스털 코드의 감산을 행하는 감산기(13)와, 감산기(13)의 출력과 오차값 A의 감산을 행하는 감산기(31)와, 연산기(31)로부터 출력된 데이터와 소정의 계수와 오차값 A로부터 새로운 오차값 A를 산출하는 연산기(35)와, 오차값 A를 기억하는 레지스터(23)와, 오차값 A에 따른 아날로그 전압을 CDS(11)의 클램프 신호로서 공급하는 DA 변환기(15)를 구비하여, 외장 컨덴서를 이용하지 않고 광학적 흑 레벨의 조정을 고속화하였다.
Figure R1020050033439
CCD, 대략적 아날로그 광학적 흑 레벨 조정부, AD 변환기, 감산기, 디코더

Description

광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치{OPTICAL BLACK LEVEL CONTROL CIRCUIT AND METHOD THEREFOR, AND IMAGE PROCESSING APPARATUS}
도 1은 본 발명에 따른 광학적 흑 레벨 조정 회로를 포함하는 CCD 시스템 구성도.
도 2는 본 발명의 광학적 흑 레벨 조정 회로의 구성을 도시하는 회로도.
도 3은 본 발명의 광학적 흑 레벨 조정 회로의 동작 상태를 나타낸 도면.
도 4는 본 발명의 광학적 흑 레벨 조정 회로의 다른 구성을 도시하는 회로도.
도 5는 종래의 광학적 흑 레벨 보정 회로의 구성도.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 71 : CCD(수광 소자)
2 : Hdriv(수평 방향 드라이버)
3 : Vdriv(수직 방향 드라이버)
4 : TG(타이밍 제너레이터)
5 : AFE(아날로그 프론트 엔드)
6, 68 : LC(line counter)
10 : CCD 시스템도
20 : 대략적 아날로그 광학적 흑 레벨 조정부
11 : CDS(Correlated Double Sampler; 상관 이중 샘플 회로)
12, 82 : ADC(Analog-Digital Converter; 아날로그·디지털 변환기; AD 변환기)
13 : 제1 감산기
14 : 디코더(DEC)
15 : V-DAC(Voltage type Digital-Analog Converter; 전압 출력형 디지털·아날로그 변환기)
30 : 정밀 디지털 광학적 흑 레벨 조정부
31 : 제2 감산기
32 : 라운딩 회로
33 : 가산기
34 : 제1 레지스터
35 : 연산기
36 : 제2 레지스터
41 : 시상수 회로
42 : OB-페데스털 코드(광학적 페데스털 코드 발생 회로)
50 : S/I(시리얼 입력 회로)
61 : 제3 레지스터
62 : 제1 비교기
63 : 라인 카운터(line counter)
64 : 제2 비교기
65 : 제3 감산기
66 : SW(스위치)
67 : 제4 감산기
69 : 제4 레지스터
83 : 감산기
81 : S/H(샘플·홀드) 회로
84 : 디코더
85 : I-DAC(전류 출력형 디지털·아날로그 변환기)
86 : 증폭기
87, 88 : 외장 컨덴서(캐패시터)
본 발명은, 고체 촬상 소자의 광학적 흑 레벨의 조정 회로 및 그 장치에 관한 것이다.
CCD나 CMOS 센서 등의 이미지 센서의 광학적 흑 레벨 보정 회로(OB 보정 회로; Optical Black 보정 회로)의 예를 도 5에 나타낸다. OB 보정 회로는, 이미지 센서의 흑 레벨 신호 출력 영역의 흑 레벨 신호를 OB Code와 일치하도록 보정하는 회로이다. 도 5의 광학적 흑 레벨 보정 회로에는, 이미지 센서 등으로부터 신호가 출력된 후의 신호 처리 회로의 일부를 나타내며, 샘플·홀드 회로(S/H)(81), 아날로그·디지털 변환 회로(ADC)(82), 감산기(83), 디코더(84), I-DAC(전류 출력형 디지털·아날로그 변환기)(85), 외장 컨덴서(캐패시터)(87, 88)와 증폭기(86)로 구성되는 로우 패스 필터 LPF(2)로 구성되어 있다.
이미지 센서(도시 생략)로부터의 출력이 입력 단자 T1로부터 S/H 회로(81)에 입력되고, S/H 회로(81)의 출력은 다음단의 ADC(82)에 접속되어 있다.
ADC(82)의 출력은 OB 보정 회로의 출력 단자 T2와 감산기(83)의 한쪽 입력 단자에 접속되어 있다. 이 감산기(83)의 다른쪽 입력 단자는 OB Code(Optical Black Code : 광학적 흑 레벨 코드) 회로의 출력에 접속되며, 디지털화된 광학적 흑 레벨 보정 신호가 공급된다. 또한, 이 감산기(82)의 출력은 디코더(84)의 입력에 접속되며, 디코더(84)의 출력은 I-DAC(85)의 입력에 접속된다. I-DAC(85)는, 입력되는 디지털 신호를 아날로그 신호로 변환하며, 그 출력이 로우 패스 필터(LPF(2))를 구성하는 증폭기(86)의 입력과 외장 컨덴서(88)에 접속된다. 이 증폭기(86)의 출력은 외장 컨덴서(87)와 S/H(81)의 다른 입력에 접속되어 있다.
여기서, 이 로우 패스 필터(LPF(2))를 구성하는 컨덴서는 광학적 흑 레벨을 보정하기 위해서는 용량값을 크게 설정할 필요가 있으며, 용량값이 0.1㎌ 정도로 크기 때문에 IC화가 곤란하여서, 외장 컨덴서(87, 88)로서 IC 외부에 부착되고 있다.
이미지 센서 등으로부터 출력된 아날로그 비디오 신호는 S/H 회로(81)에 입 력되며, 여기서 소정의 주기로 샘플링되고, 홀드된 신호가 다음단의 ADC(82)에 공급된다. 공급된 아날로그 비디오 신호는 ADC(82)에 의해 디지털 신호로 변환되며, 예를 들면 12～16 비트의 디지털 신호가 되어서, 출력 단자로부터 후단의 디지털 신호 처리 회로에 공급된다. 또한, 이 디지털 신호는 감산기(83)에 공급되며, 여기서 입력 단자 T3으로부터 공급된 디지털 OB Code(광학적 흑 레벨 보정 코드)에 의해 감산 처리되고, 그 결과 얻어진 차(差)(디지털 신호) 신호가 디코더(84)로 출력된다.
디코더(DEC)(84)에 공급된 데이터에 기초하여 비트 수를 선택하기 위한 코드가 발생되고, 이 발생한 코드로 I-DAC(85)를 제어하여, 그 결과 I-DAC(85)로부터 전술한 디지털화된 차 신호가, 아날로그 전류(신호)로서 출력된다. 다음으로, 이 아날로그화된 전류(신호)를 LPF(2)에 공급하여 전압으로 변환한다. 이 때, I-DAC(85)의 정전류 회로의 전류 공급 능력에 따라 컨덴서의 충방전 시간이 결정된다. 컨덴서에 나타나는 전압 신호를 전술한 S/H 회로(81)의 다른 입력에 공급하고, S/H 회로(81)에서 입력 신호와 실질적으로 가산 또는 감산 처리하며, S/H 회로(81)의 출력 신호를 보정한다. 그러나, 컨덴서의 충방전 시간이 긴 경우, 컨덴서의 전압이 샘플링 클럭 기간에 목표값에 이르지 않아서, 오차 전압이 발생하게 된다. 이 때문에, I-DAC(85)의 전류 공급 능력과 컨덴서의 용량값의 설정은, 상기 오차 전압이 발생하지 않도록 할 필요가 있다. 입력 아날로그 비디오 신호는, 흑 레벨의 보정값인 OB 코드에 의해 보정된다.
그런데, 전술한 흑 레벨 보정 회로는, 로우 패스 필터(LPF(2))를 외장 컨덴서(87, 88)로 구성하고 있기 때문에, 습도 변화에 기인하는 정전 용량값의 변동, 습도에 의한 누설이나, 시간 경과에 의한 특성의 열화에 의한 누설에 의해 흑 레벨의 보정값이 어긋나게 되는 문제가 있었다.
본 발명의 목적은, 대략 조정 회로와 정밀 조정 회로의 2개의 조정 회로를 이용하여 광학적 흑 레벨 조정의 정밀도를 향상시키는 것이다. 또한, 광학적 흑 레벨 조정(보정)의 오차 신호를 디지털 처리함으로써, 컨덴서를 이용하지 않고, 임의의 조정 시간을 설정할 수 있도록 하는 것이다. 또한, 이미지 센서 등에 입력되는 수신 상태에 대하여, 시상수를 전환하여, 입력 비디오 신호의 상황이 변동하는 여러가지의 모드에 대응할 수 있도록 하는 것이다.
상기 목적을 달성하기 위해, 광학적 흑 레벨 조정 회로에서, 광학적 흑 레벨과 기준 광학적 흑 레벨 신호 간의 출력 오차가 소정 범위 내일 때, 제공된 시상수를 이용하여 오차가 0으로 되도록 디지털 연산에 의해 흑 레벨 보정 신호를 생성하는 디지털 흑 레벨 조정 회로와, 출력 오차가 소정 범위를 초과하였을 때, 이 오차를 아날로그적으로 상쇄시키는 아날로그 흑 레벨 조정 회로를 갖는다.
또한, 본 발명에서는, 광학적 흑 레벨 조정 회로에서, 아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하는 상관 이중 샘플링 회로(Correlated Double Sampler)와, 이 상관 이중 샘플링 회로(Correlated Double Sampler)로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와, AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와, 제1 연산기로부터 출력된 데이터와 제2 연산기의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하는 제2 연산기와, 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로(Correlated Double Sampler)의 클램프 신호로서 공급하는 DA 변환기를 갖는다.
또한, 본 발명에서는, 광학적 흑 레벨 조정 회로에서, 광학적 흑 레벨의 아날로그 신호를 이용하여 대략 조정하는 아날로그 조정 회로와, 이 아날로그 신호가 대략 조정된 후, 조정 신호가 디지털 신호로 변환되며, 이 디지털 신호를 이용하여 디지털 연산하고, 광학적 흑 레벨을 조정하는 정밀한 디지털 조정 회로와, 디지털 조정 회로에, 광학적 흑 레벨을 수평 라인 수에 따라 연산 조건을 설정하고 연산 처리하는 연산기를 갖는다.
또한, 본 발명의 광학적 흑 레벨 조정 회로는, 제1 수광 소자와, 수광 소자에서 발생하는 광학적 흑 레벨을 아날로그 신호를 이용하여 대략 조정하는 아날로그 조정 회로와, 아날로그 신호가 광학적 흑 레벨이 대략 조정된 후, 상기 조정 후의 신호가 디지털 신호로 변환되며, 상기 디지털 신호를 이용하여 디지털 연산하고, 광학적 흑 레벨을 조정하는 정밀한 디지털 조정 회로를 갖는다.
〈실시예〉
도 1은 본 발명에 따른 광학적 흑 레벨 조정 회로의 CCD 시스템(10)의 구성도이다.
도시한 바와 같이, 본 실시예의 광학적 흑 레벨 조정 회로의 CCD 시스템(10) 은, CCD(또는 CMOS) 센서 등으로 이루어지는 이미지 센서(1), 화소가 매트릭스 형태로 배열된 이미지 센서(1)를 수평 방향으로 구동하는 수평 방향 드라이버(2), 이미지 센서(1)를 수직 방향으로 드라이브하는 수직 방향 드라이버(3), 타이밍 클럭을 발생하는 타이밍 제너레이터(4), 또한 라인 카운터(6), 광학적 흑 레벨 조정 회로(5) 등을 포함하여 아날로그 입력 신호를 디지털 신호로 변환하고, 또한 레벨 보정하는 아날로그 프론트 엔드(AFE)(7) 등에 의해 구성되어 있다.
또한, 본 실시예의 광학적 흑 레벨 조정 회로에 의해, 흑 레벨이 변동되는 화상 처리 장치, 예를 들면, 이미지 센서를 이용한 화상 수상 장치를 구성할 수 있다. 구체적으로는, CCD(또는 CMOS) 카메라, 카메라가 부착된 휴대 전화, 8㎜ 비디오, 기억 재생 장치 등의 일부를 구성할 수 있다.
이미지 센서(1)는, 예를 들면 CCD의 경우, 복수의 CCD 소자가 매트릭스 형태로 m(행)×n(열)로 배열된다. 열 방향, 즉 수평 방향으로 n개의 CCD가 배치되고, 또한 액티브 영역과 비동작 영역으로 나누어져 있으며, 액티브 영역에서는 외부로부터의 광을 받아서, 광 전류의 신호 전하를 발생한다. 이 광 전류(전하량)는 수광량과 시간에 의해 결정된다. 한편, 비동작 영역은, CCD를 예를 들면 알루미늄층에 의해 피광(避光)하여 외부로부터 광이 들어가지 않도록 하고 있다. 따라서, 이 비동작 영역에서 CCD로부터 신호 레벨에 상당하는 광 전류는 발생하지 않고, 암 전류만을 발생한다. 이 암 전류는 항상 출력 신호 전류에 중첩되어 있기 때문에, 전류로서는 불필요하여서, 신호 전류로부터 제거할 필요가 있다.
CCD(1)는 열 방향(X 방향)으로 n개, 행 방향(Y 방향)으로 m개 배치되어 있으 며, 토탈 m×n개의 소자로 구성되어 있다. 또한, 열 방향으로는 CCD에 인접하여 수직 레지스터가 배치되어 있으며, CCD로부터 발생한 신호 전하를 도입하여 수직 방향으로 전송하는 기능을 해내고 있다. 또한, 각 수직 레지스터의 출력으로부터 신호 전하를 취출하여 수평 방향으로 전송하기 위한 수평 레지스터도 구비하고 있다.
이들 수직 레지스터와 수평 레지스터는, 수평 방향 드라이버(2)와 수직 방향 드라이버(3)에 의해 구동되며, 타이밍 제너레이터(TG)(4)로부터 공급되는 타이밍 신호에 동기하여 동작하여, 각각 신호 전하를 전송한다.
타이밍 제너레이터 TG(4)는 수평 방향 드라이버(2)와 수직 방향 드라이버(3)에 공급하기 위한 타이밍 신호를 만들어서, 위상을 변이한 복수의 클럭을 발생시킨다.
그리고, CCD로부터 취출한 신호를 처리하는 아날로그 프론트 엔드(AFE)(7)는, CCD로부터 출력된 아날로그 신호를 샘플링하고, 또한 홀드하는 S/H 회로, 또한 이 샘플·홀드된 신호를 ADC을 이용하여 디지털 신호로 변환하는 ADC, ADC로부터의 디지털 신호로부터 광학적 흑 레벨의 조정(보정) 신호를 감산하는 감산 회로, 이 감산 회로를 포함하는 연산 처리부의 연산 결과를 이용하여 DAC를 제어하는 디코더(DEC), 또한 DEC로부터의 제어 신호에 의해 디지털 신호를 아날로그 신호로 변환하고 이 아날로그 신호를 보정 신호로서 S/H 회로에 공급하는 DAC, TG로부터 공급된 타이밍 신호에 동기하여 CCD의 수평 방향의 라인을 계수하는 라인 카운터 등을 갖는 광학적 흑 레벨 조정 회로를 포함한다. 이 광학적 흑 레벨 조정 회로(OB 보정 회로)(5)의 상세한 구성과 그 동작에 대해서는 이후 상세하게 설명한다.
도 2에 OB 보정 회로(5)의 동작의 형태도를 나타낸다. OB 보정 회로(5)는, 입력 단자 T1로부터 입력되는 CCD(1)에서 광학적으로 차폐된 부분의 신호인 흑 레벨 신호 SIN을, 기준의 흑 레벨 신호, 즉 광학적 흑 레벨 페데스털값(pedestal value) OB-PD로 보정하기 위한 회로이다. 정밀 디지털 광학적 흑 레벨 조정 회로(30)는, 입력 흑 레벨 신호 SIN과 광학적 흑 레벨 페데스털값 OB-PD의 오차가 소정 범위 이내인 동안, 디지털적으로 보정을 행하고, 출력 단자 T2로부터 보정흑 레벨 신호 Sout을 출력한다. 그 보정용 오차값은 제1 레지스터(34)에 보유된다.
대략적 아날로그 광학적 흑 레벨 조정부(20) 내의 디코더(14)는, 제1 레지스터(34)에 보유되어 있는 보정용 오차값이, 임계값을 초과할 때에 동작하며, V-DAC(15)의 출력의 보정을 행하고, V-DAC(15)로부터 CDS(11)로 출력되는 기준 신호의 값을 크게 변화시킨다. 이 때, 디코더(14)는, 제1 레지스터(34)에 보유되어 있는 값을 V-DAC(15)의 변화와 동일한 값만큼 변화시킨다.
이와 같이, 정밀 광학적 레벨 조정부(30)는, 오차가 임계값 내에 있는 기간에 동작하며, 대략적 아날로그 광학적 흑 레벨 조정부(20)는, 오차가 임계값을 초과하였을 때에 CDS(11)에 입력되는 기준 신호를 크게 변화시키는 동작을 행한다.
대략적 아날로그 광학적 흑 레벨 조정부(20)는, 상관 이중 샘플링 회로라 불리는 CDS(Correlated Double Sampler)(11), ADC(12), 제1 감산기(13), 디코더(14), V-DAC(15)로 구성되어 있다. 정밀 디지털 광학적 흑 레벨 조정부(30)는, 제2 감산기(31), 라운딩 회로(32), 가산기(33), 연산기(35), 레지스터(34), 시상수 K2와 OB-페데스털 코드(42)를 보유하는 레지스터(40)로 구성되어 있다.
이하, 전술한 각 구성 부분에 대하여 설명한다.
대략적 아날로그 광학적 흑 레벨 조정부(20)에 대하여 설명한다. CDS(11)는 상관 이중 샘플링 회로라 부르며, 고속의 클램프 회로와 샘플 회로로 구성되며, 여기서는, 클램프에 상당하는 흑 레벨의 보정 전압(기준 신호)을 후술하는 V-DAC(15)로부터 공급받아 CDS(11)에 입력하며, 입력 단자 T1로부터 입력되는 흑 레벨을 나타내는 아날로그 신호와 상기 기준 신호의 차분을 나타내는 신호(아날로그 신호)를 취출하고 있다. ADC(12)는 아날로그 신호를 디지털 신호로 변환하는 회로이며, 여기서는, 상기 CDS(11)로부터 출력된 홀드 신호가 입력에 공급되고, TG(4)로부터 공급된 타이밍 신호(CLK)에 동기하여 디지털 신호로 변환한다. 출력되는 디지털 신호의 정밀도는 12 비트 이상이 바람직하며, 12～16 비트이다. 제1 감산기(13)는 ADC(12)에 의해 디지털화된 데이터로부터 CCD가 광학적으로 차폐된 상태에서의 광학적 흑 레벨 페데스털 코드(값)(OB Pedestal code)를 감산 처리하는 디지털 연산 회로이다. 페데스털값은 디지털화되어 있다.
디코더(14)는 제1 레지스터(34)로부터 입력되는 보정용 오차 신호를 입력하고, 소정의 연산을 행하여 V-DAC(15)의 출력 아날로그 신호를 제어한다. 예를 들면, 보정용 오차 신호의 비트 수를 14 비트, V-DAC(15)의 입력 신호의 비트 수를 6 비트로 하고, 보정용 오차 신호가 ±256의 범위 외에 있을 때, 보정용 오차 신호를 128로 나누고, 그 몫을 반올림한 값을 구하며, 그 값의 분만큼 V-DAC(15)의 입력값을 변화시킨다. 즉, 보정용 오차 신호가 소정의 범위 내에 있지 않을 때, V- DAC(15)로부터 출력되는 기준 신호를 크게 변화시킨다. 이 때, 디코더(14)는, V-DAC(15)의 변화량, 즉, 상기 값에 128을 곱한 분만큼 레지스터(34)의 값을 변화시킨다. 이 예에서는 보정용 오차 신호와 V-DAC(15)의 입력 신호의 해상도를 상이한 것으로 하고 있지만, 양자를 동일한 해상도로 하는 경우에는, 128에 의한 연산은 불필요하게 된다. V-DAC(15)는 전압 출력의 고속 DAC이며, 전압 출력하기 위해, 종래의 전류 출력형 DAC를 이용할 필요는 없다.
다음으로 정밀 디지털 광학적 흑 레벨 조정부(30)의 구성에 대하여 설명한다. 제2 감산기(31)의 동작은 기본적으로, 전술한 전단에 설치된 제1 감산기(13)와 동일하다. 이 제2 감산기(31)에는, 전단의 제1 감산기(13)로부터 출력된 디지털 보정 데이터 D와 제1 레지스터(34)로부터의 데이터(보정용 오차 신호) A가 공급되며, 연산 처리하여 그 차 D1을 출력한다. 라운딩 회로(32)는 감산기(31)로부터 공급된 데이터 D1의 라운딩을 행하여, 예를 들면 28 비트 바이너리 데이터를 예를 들면 15 비트 바이너리 데이터로 처리한다. 이것은, 후단에서 데이터 처리에 실질적으로 필요한 비트 수로 하기 위해, 입력된 데이터의 MSB로부터 필요한 비트를 남기고, 그 하위의 불필요한 비트를 버려서, 비트 수를 줄이는 것이다.
연산기(35)는, 시상수 회로(41)로부터 설정되는 시상수 K2와 감산기(31)로부터 출력되는 금회의 오차 D1과 제1 레지스터(34)에 보유되어 있는 전회의 보정용 오차 신호 A를 이용하여, 하기의 필터링 연산을 행한다.
A+D1×K2
시상수 K2는, CCD(1)의 라인마다 상이하게 할 수 있다. 따라서, 본 실시예 에서는, 시상수 회로(41)는 CCD(1)의 라인 수에 따른 시상수 K2를 보유 가능하게 되어 있으며, 라인 카운터(44)로부터 출력되는 라인 수에 따라, 시상수 K2가 연산기(35)로 출력되어 오차 연산이 행해진다. 또한, 시상수 K2를 라인마다 상이하게 한 것은, 라인마다 오차 수속 시간을 상이하게 할 수 있도록 하기 위해서이다. 그 구체예는 후술한다.
제1 레지스터(34)에는 연산기(35)로부터 공급된 과거의 데이터(보정용 오차 신호) A가 기억되어 있으며, 연산기(35)로부터의 출력 데이터에 따라 순차 갱신되어, 일시적으로 기억된다. 이 제1 레지스터(34)로부터의 출력 데이터는 연산기(35)에 피드백될뿐만 아니라, 제2 감산 회로(31)와 또한 대략적 광학적 아날로그 흑 레벨 조정부(20)의 디코더(14)에도 공급된다. 시상수 회로(K2)(41)는 전술한 바와 같이, 연산기(35)에서 광학적 흑 레벨 보정을 행하는 연산 처리에서, 제2 감산기(31)로부터의 출력 데이터 D1에 임의의 값을 승산하기 위해, 승산 계수(디지털 데이터)를 발생한다. 이 승산 계수 즉 시상수는, 수평 라인 수에 대하여 가변으로 설정할 수 있도록 이루어져 있으며, 라인 카운터(LC)(44)로부터 공급되는 제어 신호에 따라 설정된다. 라인 카운터(44)는 프레임 신호를 스타트 기준으로 하여 CCD에서의 라인을 검지하기 위한 회로이며, 프레임 신호와 수평 동기 신호 등의 계수 결과에 기초하여 제어 신호가 발생된다.
OB 페데스털 코드는 광학적 흑의 상태의 페데스털값을 디지털적으로 나타내는 신호이며, 외부 또는 내부의 시스템(도시 생략)으로부터 시리얼 데이터로서 시리얼 인터페이스 회로(S/I)(50)에 입력되고, 이 S/I 회로(50)로부터 전송된다. 이 전송된 데이터, 즉 광학적으로 흑의 상태의 수신 시의 페데스털에 대응하는 데이터가 전술한 가산기(33)에 공급된다.
S/I 회로(50)는, 전술한 시상수 회로(41)와 OB-페데스털 코드 레지스터(42)에 각각 광학적 흑 레벨을 보정하기 위한 계수값(시상수 K2)과 흑 레벨 보정된 디지털 비디오 신호(휘도) 신호를 형성하기 위한 페데스털값(OB-PD)을 각각 공급한다.
다음으로 AFE(50)의 동작에 대하여 설명한다.
CCD로부터 추출된 신호에 대하여, 대략적 아날로그 광학적 흑 레벨 조정부(20)에서 광학적 흑 레벨의 대략적 조정이 행해진다. 아날로그 신호 전압이 CDS(11)의 한쪽 입력 단자에 입력되며, V-DAC(15)로부터의 광학적 흑 레벨 조정 전압이 CDS(11)의 다른쪽 입력 단자에 인가되어서 상관 이중 샘플링의 동작이 행해진다. 한편, 후단의 정밀 디지털 광학적 흑 레벨 조정부(30)의 제1 레지스터(34)에 기억되어 있는 광학적 흑 레벨 조정 신호(보정용 오차 신호)가 디코더(DEC)(14)에 입력되며, 여기서 전압 출력형 V-DAC(15)에 공급되는 제어 신호가 생성된다. 다음으로, CDS(11)에 의해 광학적 흑 레벨 조정된 아날로그 신호는 다음단의 ADC(12)에 공급되며 여기서 아날로그 신호로부터 12～16 비트 정밀도의 디지털 신호로 변환된다. ADC(12)에 의해 디지털 변환된 신호는 다음단의 제1 감산기(13)의 한쪽 입력 단자에 공급되며, 감산기(13)의 다른쪽 입력 단자에 정밀 디지털 흑 레벨 조정부(30)로부터 OB 페데스털 코드(광학적 흑 수신 상태의 페데스털 신호: 디지털 신호로 예를 들면 10 비트 정밀도)가 공급되어서, 차 신호 D가 도출된다.
다음으로, 이 제1 감산기(13)로부터 추출된 신호 D는 제2 감산기(31)의 한쪽 입력 단자에 공급되며, 제1 레지스터(34)에 기억되어 있던 광학적 흑 레벨 조정의 데이터 A가 감산기(31)의 다른쪽 입력 단자에 공급되어, 감산 처리가 이루어져서 차 신호 D1이 도출된다. 이 결과, 이 제2 감산기(31)로부터는 광학적 흑 레벨이 조정(보정)된 신호가 얻어진다.
예를 들면, ADC(12)의 출력 레벨을 520, 흑 레벨의 목표값(OB 페데스털 코드)을 512로 한다. 만일, 제1 레지스터(34)에 기억된 값을 0으로 하면, 제2 감산기(31)의 출력 신호 D1(=D-A)은 520-512-0=8로 되며, 이 값이 다음단의 연산기(35)에 공급된다. 이 연산기(35)에는 제1 레지스터(34)에 기억되어 있는(이 예에서는 A=0임) 데이터의 0과 시상수 회로(41)로부터의 계수 K2도 공급되며, 이들 데이터를 이용하여 연산 처리가 이루어진다. 구체적으로는 상술한 바와 같이, A+D1×K2의 가산, 승산의 연산 처리에 의해, 0+8×K2이다. 여기서, K2=1/K이며, K의 값은 2의 n제곱이며, n=1, 즉 K=2로 하면, K2=1/2로 되므로, 연산 처리 결과는 4로 된다. 여기서 D1×K2의 연산 처리를 필터링으로 부르기로 한다. 따라서, 연산기(35)에 의해 필터링된 결과의 값 4와 제1 레지스터(34)의 값 0이 가산된 값인 4가 제1 레지스터(34)에 기억된다.
다음으로, 마찬가지로 2회째의 광학적 흑 레벨 보정의 처리를 행한다. ADC(12)의 출력값이 전과 동일한 520으로 하면, 감산기(13)의 출력 데이터 D는 8이며, 레지스터(34)에 기억되어 있는 값 A가 4이므로 감산기(31)의 출력 데이터 D1은 4로 된다. 현재, K의 값을 고정한 경우에 대하여 고려하면, K=2이므로 K2=1/2이 고, 연산기(35)에 의해 필터링된 결과는 4/2=2로 된다. 이 결과와 제1 레지스터(34)에 기억되어 있는 값 4가 가산되어서 6으로 된다. 따라서, 연산기(35)로부터 얻어진 연산 처리 결과의 값 6이 제1 레지스터(34)에 기억된다.
이후 마찬가지로 처리를 행한다. 3회째의 처리에서 필터링된 결과는 1, 연산기(35)의 출력 결과인 제1 레지스터(34)에 기억되는 값은 7로 되며, 제4회째의 처리는, 각각의 값이 0.5와 7.5로 된다.
이 결과, 필터링되는 값은 4, 2, 1, 0.5,…로 2의 거듭제곱에 따라 감소한다. 또한 제1 레지스터(34)에 기억되는 값은, 0, 4, 6, 7, 7.5,…로 증가해 간다.
이들 처리 결과를 이하의 표 1에 나타낸다.
여기서, 목표값은 512, ADC 출력은 520으로 하였다.
Figure 112005021013691-pat00001
디코더(14)는, 상한과 가감의 리미트값을 제어 신호에 의해 설정하고, 이 리미트, 즉 상한과 하한의 범위 이내에 입력 신호가 있으면 디코더(14)로부터 V-DAC(15)로 출력되는 데이터는 갱신되지 않는다. 한편, 제1 레지스터(34)로부터 디코더(14)에 공급되는 값 A가 증가하고, 그 값 A가 디코더(14)의 상한 또는 하한값을 초과하면, V-DAC(15)에 공급되는 데이터가 갱신되며, 그 갱신된 디지털 데이터가 아날로그 전압으로 변환되고, 이 아날로그 전압이 광학적 흑 레벨 조정값로서 CDS(11)에 공급된다. 이 CDS(11)에 의해 입력 아날로그 신호의 광학적 흑 레벨 조정이 행해진다. 후자의 경우 또한, 디코더(14)는, 레지스터(34)에 기억되어 있는 값 A를 V-DAC(15)의 갱신 데이터와 동일한 만큼 갱신한다.
이상의 동작으로부터, 디코더(14)에 공급되는 값 A가 디코더(14)에서 설정된 상한 또는 하한의 범위 내에 있을 때에는, 정밀 디지털 광학적 흑 레벨 조정부(30)에서 전술한 동작이 반복되어 광학적 흑 레벨이 미세한 조정이 행해지며, 또한 상기 값 A가 설정된 상한, 하한의 범위 외일 때에는 대략적 아날로그 광학적 흑 레벨 조정부(20)에서 대략적 광학적 흑 레벨의 조정이 행해진다.
이들의 일련의 동작을 도 3에 나타낸다. OB 페데스털을 중심으로 하여, 레지스터(34)의 출력인 보정용 오차 신호 A가 디코더(14)의 리미트(기준값) 범위 내에 있으면, 정밀 디지털 광학적 흑 레벨 보정부(30)에 의해 보정이 이루어지며, 보정용 오차 신호 A가 상기 리미트를 초과하면, 디코더(14)로부터 보정된 데이터가 V-DAC(15)로 전송된다.
V-DAC(15)의 출력 전압을 CDS(11)에 공급하여, 보정 처리가 반복된다. 보정용 오차 신호 A를 14 비트, V-DAC(15)의 입력 신호를 6 비트로 한 경우, 상기 리미트의 일례로서, ±256을 이용할 수 있다. 예를 들면, 보정용 오차 신호 A가 300인 경우, 상기 리미트의 범위 외이므로, 상기 300을 V-DAC(15)의 갱신 단위로 되는 128로 나누고, 그 몫을 반올림하면 2가 얻어진다. 디코더(14)는, V-DAC(15)의 현재의 입력 신호(32)로부터 2를 감산한 값 30을 새로운 입력 신호로서 V-DAC(15)에 공급한다. 그리고, 2×128의 256을 300으로부터 감산한 44를 레지스터(34)의 새로운 보정용 오차 신호로서 설정한다. 이와 같이, V-DAC(15)의 입력 신호의 해상도를 레지스터(34)에 기억되는 보정용 오차 신호보다도 대략적으로 되게 함으로써, V-DAC(15)로서 정밀도가 좋은 것을 사용할 필요가 없어져서, IC 칩의 코스트를 삭감할 수 있다. 물론, 보정용 오차 신호와 V-DAC(15)의 비트 수를 동일하게 하고, 양자의 해상도를 동일한 것으로 하여도 된다. 디코더(14)에 보유되는 V-DAC(15)의 입력 신호의 값은, S/I 회로(50)를 통해 공급될 수 있다.
다음으로, 제2 실시예에 대하여 도 2를 이용하여 설명한다.
먼저 라인 수에 따른 시상수 전환 모드에 대하여 설명한다.
도 2의 제1 실시예의 설명에서는, 시상수 K2에 대하여 일정하다고 한 조건에서 설명하였다. 또한, 수평 라인 수에 따라 시상수를 전환(변경)할 수도 있다. 수평 라인 수를 라인 카운터(44)에 의해 계수하고, 그 계수값에 대응하여, K, 즉 K2=1/K을 여러가지의 값으로 설정한다. 구체적으로는, K의 값은 내부 또는 외부의 시스템(여기서는 도시 생략)을 이용하여 S/I 회로(50)를 통해 시상수 회로(41)의 시상수 데이터를 변경한다.
프레임 신호를 이용하여 라인 카운터(44)를 리세트하고, 1～A1 라인까지의 사이에 시상수를 K2=1/2로 설정하며, 다음으로 A1+1～A2 라인까지의 사이에 상이한 시상수 K2=1/4로 하며, A2 이후에, 예를 들면 K2=1/128로 설정할 수 있다. 이 경우, 1 라인～A1 라인까지의 경우의 동작은 제1 실시예에서 설명한 동작 설명과 동일하다.
A1+1～A2 라인까지는, K2=1/4이므로, 만일 ADC(12)의 출력값이 전과 동일한 520으로 하면, 제1 레지스터(34)의 최초의 값이 0인 경우, 제2 감산기(31)의 출력 데이터는 8이고, 이 데이터가 연산기(35)에 공급됨과 함께, 제1 레지스터(34)에 기억되어 있던 값 0도 공급된다. K의 값은 K=4인 채이기 때문에, K2=1/4이며, 이 연산기(35)에 의한 필터링 결과는 8/4=2이고, 이 결과와 제1 레지스터(34)에 기억되어 있는 값 0이 가산되어 2로 된다. 연산기(35)에서의 연산 처리 결과의 값 2가 제1 레지스터(34)에 기억된다.
이후 마찬가지로 처리를 행한다. 2회째의 처리에서 필터링된 결과는 D-A=8-2=6이며 필터링 결과는 6/4으로 된다. 이 필터링 결과인 6/4과 2가 가산되어 6/4+2의 값이 연산기(35)의 출력 결과이며, 그 값이 제1 레지스터(34)에 기억된다.
3회째의 처리는, 각각의 값이 D-A=8-(6/4+2)=4+1/2, 필터링값은 9/8, 이 값이 제1 레지스터(34)에 기억되어 있는 값인 6/4+2와 가산되어서, 4+5/8가 출력되고 제1 레지스터(34)에 기억된다. 또한, 라인이 증가함에 따라, 마찬가지의 처리가 반복된다. 이 결과, 필터링 계수값은 K2=1/2인 경우에 비해 급속히 감소하게 되어서, 흑 레벨 보정은 빨라지지만, 노이즈에 대하여 영향받기 쉬워진다. 일반적으로, 시상수 K2를 크게 하면, 즉 K의 값을 작게 하면 필터링 결과는 급격히 감소되어, 흑 레벨 보정 속도가 빨라지지만, 반대로 노이즈에 영향받기 쉬워지는 문제가 발생하는 등 상반되는 결과로 된다.
반대로 K의 값을 크게 하면(시상수 K2를 작게 하면), 이전에 설명한 K2=1/2인 경우에 비해, 필터링의 값의 감소 속도가 완만하게 되어서, 흑 레벨 보정의 속도는 늦어진다. 즉, 필터링의 속도가 늦어져서 흑 레벨 보정이 늦어지지만, 노이즈에 대하여 영향받기 어려워지는 장점이 있다.
따라서, 본 발명의 구성으로 하며, 또한 라인 수에 따라 시상수를 가변하고, 광학적 흑 레벨 조정의 속도와 노이즈의 영향을 고려하여 동작시키면, 종래 기려한 화면을 형성하는 데 수 프레임 걸렸지만, 금회의 구성에 의한 기능을 이용하면, 종래보다, 적은 프레임 수로 실현할 수 있게 된다.
다음으로, 본 발명의 제3 실시예인, 라인 수에 의한 결함 화소의 검출 모드에 대하여 도 4를 이용하여 설명한다.
도 4에 도시한 광학적 흑 레벨 조정부(5A)는 도 2의 구성에 라인 카운터 기능과 오차 지정 기능을 더 추가한 것이며, 기본 동작은 전술한 제1 및 제2 실시예와 동일하다. 도 2와 동일한 기능부는 동일한 번호를 이용하기로 한다.
도 4는, 도 2의 제2 실시예와 같이, 대략적 아날로그 광학적 흑 레벨 조정부(20)와 정밀 디지털 광학적 흑 레벨 조정부(60)로 구성되어 있으며, 전자의 대략적 아날로그 광학적 흑 레벨 조정부(20)는, 도 2와 동일하다(여기서는 반복하여 설명하는 것을 생략함). 후자의 정밀 디지털 광학적 흑 레벨 조정부(60)는, 여러가지 의 모드에 대응할 수 있도록, 라인 수에 따른 시상수 전환, 라인 수에 따른 결함 화소의 검출 모드 전환, 또한 라인 수에 따른 오차 래치 모드 전환 기능이 제공되어 있다.
정밀 디지털 광학적 흑 레벨 조정부(60)는, 도 2의 구성 외에, 제1 감산기(13)의 출력에 병렬로 접속된 2개의 제3, 4 감산기(65, 67), 제3 레지스터(61), 제1 비교기(62), 라인 카운터(63), 제2 비교기(64), SW(66), LC(라인 카운터)(68)를 갖는다. 라인 수에 의한 시상수 전환을 가능하게 하기 위해 라인 카운터(68)가 설치되며, 이것을 이용하여 오차 래치 모드 전환을 행하기 위해 제4 감산기(67), 제3 레지스터(61), 제1 비교기(62)가 설치되고, 또한 라인 수에 따른 결함 화소의 검출 모드 전환을 행하기 위해 제3 감산기(65), 제2 레지스터(36), 연산기(35), 제2 비교기(64), SW(스위치)(66)가 각각 설치되어 있다.
다음으로 라인 수에 의한 결함 화소의 검출 모드의 동작에 대하여 설명한다.
도 4에서, 프레임 신호(도시 생략)에 의해 LC(68)를 리세트하고, 라인 수의 계수를 개시한다. 라인이 지정 라인에 도달할 때까지는, 제3 감산기(65)로부터의 출력 데이터가 지정 오차 이상으로 되더라도 그 오차(출력 데이터)를 이용하여 보정을 행한다. 다음으로, 라인 수가 소정 레벨에 도달하면, 제2 비교기(64)에 의한 제3 감산기(65)의 출력 데이터와 지정 오차의 비교가 유효화된다. 제3 감산기(65)로부터의 출력 데이터가 지정 오차 이하일 때에는, 제2 비교기(64)로부터 출력되는 제어 신호에 의해 제어되어 SW(66)이 제3 감산기(65)의 출력 데이터를 연산기(35)에 공급한다. 제3 감산기(65)로부터의 출력 데이터가 지정 오차 이상으로 되면, 제2 비교기(64)로부터 출력되는 제어 신호에 의해 제어되어 SW(66)이 0 레벨 신호를 연산기(35)에 공급한다. 이 결과, 소정 레벨 이상의 화소 데이터가 입력된 경우, 그 화소를 무시하는 동작을 행할 수 있다.
본 발명의 제4 실시예인, 라인 수에 의한 오차 래치 모드 전환에 대하여 도 4를 이용하여 설명한다.
먼저, 도 4에서, 라인 카운터(63)의 카운터값이 커져서, 지정 라인에 도달하였을 때에 대하여 설명한다. 이 때, 제3 레지스터(61)에 래치 제어 신호가 공급된다. 즉, 제1 비교기(62)로부터 제3 레지스터(61)에 제어 신호(래치 신호)를 공급한다. 이 제어 신호에 의해, 연산기(35)로부터의 오차 데이터, 즉 흑 레벨 보정값(A+D1×K2)이 제3 레지스터(61)에 공급되어 래치된다. 그 결과, 제4 감산기(67)에서, 제1 감산기(13)의 출력 데이터와 이 래치된 데이터가 감산 처리되어, 라운딩 회로(32)로 출력되며, 가산기(33)에서 OB-페데스털값과 가산되어 출력된다.
다음으로, 상기 오차 래치 모드에서 프레임 개시로부터 라인 카운터값이 설정값에 도달할 때까지의 기간의 동작에 대하여 설명을 한다. 이 기간의 동작은 3개의 모드로 구별되며, 통상 모드, 고속 수속 모드, 파워 온 모드가 있다. 이후, 각 모드에 대하여 설명한다.
먼저, 통상 모드에 대하여 도 4를 이용하여 설명한다. 이 통상 모드일 때, 프레임의 최초의 보정용 오차값 A가, 상한 기준값보다 큰지 또는 작은지를 판정하여, 이 판정 결과에 따라 연산기(35)의 필터링 처리를 실행한다. 그 밖에는, 이상에서 설명한 것과 동일하기 때문에, 여기서는 생략하는 것으로 한다. 동작을 이해하기 쉽게 하기 위해 시상수를 K1>K2>K3(예를 들면, K1=1, K2=1/4, K3=1/210)으로 하여 고찰한다.
프레임이 공급되었을 때, 최초의 오차값 A가 전술한 상한 기준값을 초과하고 있을 경우, 디코더(14)가 V-DAC(15)의 값을 갱신한다. 그리고, 동시에, 제4 레지스터(69)의 오차값 A로부터 V-DAC(15)의 갱신분만큼 감산하고 그 값을 갱신한다. 라인 0～A1까지 동안, 시상수를 K1(=1/K, K=1)로 하여 동작시킨다. 이 경우, 고속으로 동작하지만 노이즈의 영향을 받지 않는다. 다음으로, A1+1 라인～A2 라인까지 동안, 시상수를 K2로 설정하여 동작시킨다. 여기서 K2(=1/K, K=4)로 하여, 노이즈를 줄일 수 있다. 또한, A2 라인 이후에는, 시상수 K3(=1/K; K=210)으로 하여 노이즈를 완전히 떨어뜨릴 수 있다.
다음으로, 프레임이 공급되었을 때의 오차값 A가 상기 기준값 이내일 때, V-DAC(15) 및 오차값을 보유하는 제4 레지스터(69)의 값을 그대로 유지한다. 라인 1～A2 라인까지 동안, 시상수를 예를 들면 K2로 하여 연산 처리한다. 라인 A2 이후에는, 시상수는 전술한 K3으로 하여 동작시킨다(여기서는 K1은 사용하지 않음).
다음으로, 고속 수속 모드일 때에 대하여 설명한다.
이 모드일 때, 프레임 신호의 처음에, 현재의 V-DAC(15)의 값에 소정의 값을 가산하고, 제4 레지스터(69)가 보유하고 있는 오차값 A로부터 상기 소정값에 상당하는 값을 감산하여 그 값을 갱신한다. 이 때, 라인 1～A1까지는 시상수 K1로 동작시키며, 라인 A1+1～A2까지는 시상수 K2로 동작시키고, 또한 라인 A2 이후에는 시상수 K3으로 동작시킨다.
구체적으로는, 1 라인을 K1, 2 라인을 K2로 하여 동작시키면 만족할 수 있는 결과가 얻어지며, 환언하자면 2 라인에서 정상 동작으로 들어갈 수 있어서, 소위 고속 동작이 가능하다.
라인에 따라 이와 같이 시상수를 설정하여 고속으로 동작할 수 있도록 하면, 카메라 등에 의해 갑자기 밝은 장소로부터 어두운 장소를 촬영하는 경우 등에서, 게인이 변하는 것에 의한 색 편향(color deviation)을 방지할 수 있다.
또한, 파워 온 모드에 대하여 설명한다. 전원을 ON으로 한 과도 상태에서 시스템 전체의 동작이 아직 불안정한 기간에서의 동작이다. 이 모드일 때, 프레임의 신호의 처음에, 현재의 V-DAC(15)의 값을 소정의 값(예를 들면, 6 비트 데이터로 32에 31을 가산한 63)으로 세트하고, 오차값 A에 소정의 값(예를 들면, 14 비트 데이터로서, 128×31)을 가산하며, 제4 레지스터(69)에 보유되어 있는 오차값을 상기 소정의 값에 상당하는 값(128×31)이 가산된 값으로 세트한다. 라인 1～A1 동안, 시상수를 K1로 하여 동작시키고, 라인 A1+1～A2까지 동안 시상수 K2로 동작시킨다. 그리고, 라인 A2 이후에는 시상수 K3으로 동작시킨다. 이와 같이, 전원 투입 시, 시상수를 바꿔서 흑 레벨 보정의 필터링을 전환함으로써, 전원 투입 시라도 고속으로 광학적 흑 레벨의 조정을 할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 라인 수에 대응하여, 시상수를 전환함으로써, 아날로그 방식에 의해서는 불가능하였던, 수 라인에서 흑 레벨 보정 동작의 수속이 가능하게 되었다. 또한, 모니터를 보면서 하는 촬영 등에서, 밝기의 변화에 따라 게인을 전환한 경우라도, 고속으로 동작이 수속되기 때문에, 프레임에 부자연스러운 착색이 발생하는 것을 방지할 수 있다.
또한, 아날로그 방식의 경우, 습도가 높은 환경 하에서는, LPF 등에 이용하 는 용량의 누설 전류에 의해, 흑 레벨의 보정 레벨이 변하기 때문에, 화면의 상부와 하부에서 흑 레벨이 변화되는 등의 폐해가 일어났지만, 본 발명의 구성에서는, 이러한 폐해는 발생하지 않는다. 또한 그 밖에, 본 발명에서는, 에러 리미트 기능에 의해, 화소 결함에 의한 흑 레벨의 변동을 방지할 수 있으며, 또한 에러 래치 기능을 구비함으로써, 프레임 내에서 흑 레벨을 일정하게 할 수 있기 때문에, 라인 노이즈의 발생을 방지할 수도 있다. 또한, 게인을 가변하는 경우 등과 같이, 조건을 변경하는 경우, 고속 수속 모드로 일시 이행함으로써, 수 라인에서의 수속이 가능하게 되어서, 프레임의 처음부터 정상적인 화상을 출력할 수 있다.

Claims (18)

  1. 광학적 흑 레벨 조정 회로로서,
    광학적 흑 레벨과 기준 광학적 흑 레벨 신호 간의 출력 오차가 소정 범위 내일 때, 제공된 시상수를 이용하여 오차가 소정값 이내로 되도록 디지털 연산에 의해 흑 레벨 보정 신호를 생성하는 디지털 흑 레벨 조정 회로와,
    상기 오차가 소정 범위를 초과하였을 때, 상기 오차를 아날로그적으로 상쇄시키는 아날로그 흑 레벨 조정 회로와,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 회로(Correlated Double Sampler)와,
    상기 상관 이중 샘플링 회로로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와,
    상기 AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와,
    상기 제1 연산기로부터 출력된 데이터와 제2 연산기의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하고 필터링하는 제2 연산기와,
    상기 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로의 클램프 신호로서 공급하는 DA 변환기를 구비하며,
    상기 제2 연산기의 출력에 디코더를 설치하며, 상기 디코더의 출력 신호에 의해 상기 DA 변환기를 제어하는 광학적 흑 레벨 조정 회로.
  2. 제1항에 있어서,
    상기 디지털 흑 레벨 조정 회로에 오차 처리용 연산 회로와,
    상기 연산 회로의 보정 연산하기 위한 보정 계수를 설정하는 시상수 회로
    를 구비한 광학적 흑 레벨 조정 회로.
  3. 광학적 흑 레벨 조정 회로로서,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 회로와,
    상기 상관 이중 샘플링 회로로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와,
    상기 AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와,
    상기 제1 연산기로부터 출력된 데이터와 제2 연산기의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하고 필터링하는 제2 연산기와,
    상기 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로의 클램프 신호로서 공급하는 DA 변환기를 구비하고,
    상기 제2 연산기의 출력에 디코더를 설치하며, 상기 디코더의 출력 신호에 의해 상기 DA 변환기를 제어하는 광학적 흑 레벨 조정 회로.
  4. 삭제
  5. 제3항에 있어서,
    상기 디코더에 리미트 기능을 갖추며, 상기 리미트 기능의 판단 결과에 따라 상기 DA 변환기와 상기 제2 연산기를 제어하는 광학적 흑 레벨 조정 회로.
  6. 광학적 흑 레벨 조정 회로로서,
    광학적 흑 레벨과 기준 광학적 흑 레벨 신호 간의 출력 오차가 소정 범위 내일 때, 제공된 시상수를 이용하여 오차가 소정값 이내로 되도록 디지털 연산에 의해 흑 레벨 보정 신호를 생성하는 디지털 흑 레벨 조정 회로와,
    상기 오차가 소정 범위를 초과하였을 때, 상기 오차를 아날로그적으로 상쇄시키는 아날로그 흑 레벨 조정 회로와,
    상기 디지털 흑 레벨 조정 회로 내의, 상기 광학적 흑 레벨 신호를 수평 라인 수에 따라 연산 조건을 설정하고 연산 처리하는 연산기와,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 회로와,
    상기 상관 이중 샘플링 회로로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와,
    상기 AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와,
    상기 제1 연산기로부터 출력된 데이터와 제2 연산기의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하고 필터링하는 제2 연산기와,
    상기 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로의 클램프 신호로서 공급하는 DA 변환기를 구비하며,
    상기 제2 연산기의 출력에 디코더를 설치하며, 상기 디코더의 출력 신호에 의해 상기 DA 변환기를 제어하는 광학적 흑 레벨 조정 회로.
  7. 제6항에 있어서,
    상기 디지털 조정 회로에 오차 처리용 연산 회로와,
    상기 연산 회로의 보정용 데이터의 보정 계수를 설정하는 시상수 회로
    를 구비한 광학적 흑 레벨 조정 회로.
  8. 광학적 흑 레벨 조정 회로로서,
    광학적 흑 레벨과 기준 광학적 흑 레벨 신호 간의 출력 오차가 소정 범위 내일 때, 제공된 시상수를 이용하여 오차가 소정값 이내로 되도록 디지털 연산에 의해 흑 레벨 보정 신호를 생성하는 디지털 흑 레벨 조정 회로와,
    상기 오차가 소정 범위를 초과하였을 때, 상기 오차를 아날로그적으로 상쇄시키는 아날로그 흑 레벨 조정 회로와,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 회로와,
    상기 상관 이중 샘플링 회로로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와,
    상기 AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와,
    상기 제1 연산기로부터 출력된 데이터와 제2 연산기의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하고 필터링하는 제2 연산기와,
    상기 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로의 클램프 신호로서 공급하는 DA 변환기를 구비하고,
    상기 제2 연산기의 출력에 디코더를 설치하며, 상기 디코더의 출력 신호에 의해 상기 DA 변환기를 제어하며,
    상기 디지털 흑 레벨 조정 회로는
    수평 라인을 계수하는 카운터와,
    광학적 흑 레벨의 보정값을 연산하는 연산기와,
    상기 카운터의 계수값에 따라 상기 연산기의 출력 데이터를 래치하는 기억 회로와,
    상기 카운터의 계수값에 따라, 상기 기억 회로로부터 상기 기억 회로의 데이터를 도출하는 제어 회로를 구비한 광학적 흑 레벨 조정 회로.
  9. 제8항에 있어서,
    상기 카운터의 계수값이 소정값 이상일 때 상기 기억 회로의 데이터를 출력하는 제어 신호를 발생하는 제어 신호 발생 회로를 구비한 광학적 흑 레벨 조정 회로.
  10. 광학적 흑 레벨 조정 회로로서,
    광학적 흑 레벨과 기준 광학적 흑 레벨 신호 간의 출력 오차가 소정 범위 내일 때, 제공된 시상수를 이용하여 오차가 소정값 이내로 되도록 디지털 연산에 의해 흑 레벨 보정 신호를 생성하는 디지털 흑 레벨 조정 회로와,
    상기 오차가 소정 범위를 초과하였을 때, 상기 오차를 아날로그적으로 상쇄시키는 아날로그 흑 레벨 조정 회로를 구비하고,
    상기 디지털 흑 레벨 조정 회로는
    수평 라인을 계수하는 카운터와,
    광학적 흑 레벨의 조정값을 구하는 연산기와,
    상기 연산기의 연산 조정 계수를 설정하는 계수 설정 회로와,
    상기 카운터의 계수값이 소정값 이하일 때, 시스템 동작에 대응한 흑 레벨 조정 회로를 전환하는 모드 발생기를 구비하고,
    상기 모드 발생기는 프레임 신호 개시의 광학적 흑 레벨 오차값의 대소를 판단하는 판단 수단을 구비한 광학적 흑 레벨 조정 회로.
  11. 삭제
  12. 광학적 흑 레벨 조정 회로로서,
    제1 수광 소자와,
    상기 제1 수광 소자에서 발생하는 광학적 흑 레벨을 아날로그 신호를 이용하여 예비 조정하는 아날로그 조정 회로와,
    상기 아날로그 신호의 광학적 흑 레벨이 예비 조정된 후, 상기 조정 후의 신호가 디지털 신호로 변환되며, 상기 디지털 신호를 이용하여 디지털 연산하고, 광학적 흑 레벨을 조정하는 정밀한 디지털 조정 회로와,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 회로와,
    상기 상관 이중 샘플링 회로로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와,
    상기 AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와,
    상기 제1 연산기로부터 출력된 데이터와 제2 연산기의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하고 필터링하는 제2 연산기와,
    상기 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로의 클램프 신호로서 공급하는 DA 변환기를 구비하며,
    상기 제1 수광 소자는 수광 소자 영역의 외주부에 광학적 흑 레벨 조정용 제2 수광 소자를 구비하고,
    상기 제2 연산기의 출력에 디코더를 설치하며, 상기 디코더의 출력 신호에 의해 상기 DA 변환기를 제어하는 광학적 흑 레벨 조정 회로.
  13. 광학적 흑 레벨 조정 방법으로서,
    광학적 흑 레벨과 기준 광학적 흑 레벨 신호 간의 출력 오차가 소정 범위 내일 때, 제공된 시상수를 이용하여 오차가 소정값 이내로 되도록 디지털 연산에 의해 흑 레벨 보정 신호를 생성하는 디지털 흑 레벨 조정 단계와,
    상기 오차가 소정 범위를 초과하였을 때, 상기 오차를 아날로그적으로 상쇄시키는 아날로그 흑 레벨 조정 단계와,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 단계와,
    상기 상관 이중 샘플링 단계에서 얻어진 아날로그 신호를 디지털 신호로 변환하는 AD 변환 단계와,
    상기 AD 변환 단계에서 얻어진 디지털 신호를 연산하는 제1 연산 단계와,
    상기 제1 연산 단계에서 얻어진 데이터와 제2 연산 단계의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산 단계에 공급하고 필터링하는 제2 연산 단계와,
    상기 제2 연산 단계로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 단계의 클램프 신호로서 공급하는 DA 변환 단계와,
    상기 제2 연산 단계에서의 출력을 디코딩하고, 상기 디코딩의 출력 신호에 의해 상기 DA 변환 단계에서의 제어를 행하는 단계를 포함하는 광학적 흑 레벨 조정 방법.
  14. 광학적 흑 레벨 조정 방법으로서,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 단계와,
    상기 상관 이중 샘플링 단계에서 얻어진 아날로그 신호를 디지털 신호로 변환하는 AD 변환 단계와,
    상기 AD 변환 단계에서 얻어진 디지털 신호를 연산하는 제1 연산 단계와,
    상기 제1 연산 단계에서 얻어진 데이터와 제2 연산 단계의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산 단계에 공급하고 필터링하는 제2 연산 단계와,
    상기 제2 연산 단계로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 단계의 클램프 신호로서 공급하는 DA 변환 단계와,
    상기 제2 연산 단계에서의 출력을 디코딩하고, 상기 디코딩의 출력 신호에 의해 상기 DA 변환 단계에서의 제어를 행하는 단계를 포함하는 광학적 흑 레벨 조정 방법.
  15. 광학적 흑 레벨 조정 방법으로서,
    제1 수광 소자에서 발생하는 광학적 흑 레벨을 아날로그 신호를 이용하여 예비 조정하는 아날로그 조정 단계와,
    상기 아날로그 신호의 광학적 흑 레벨이 예비 조정된 후, 상기 조정 후의 신호가 디지털 신호로 변환되며, 상기 디지털 신호를 이용하여 디지털 연산하고, 광학적 흑 레벨을 조정하는 정밀한 디지털 조정 단계와,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 단계와,
    상기 상관 이중 샘플링 단계에서 얻어진 아날로그 신호를 디지털 신호로 변환하는 AD 변환 단계와,
    상기 AD 변환 단계에서 얻어진 디지털 신호를 연산하는 제1 연산 단계와,
    상기 제1 연산 단계에서 얻어진 데이터와 제2 연산 단계의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산 단계에 공급하고 필터링하는 제2 연산 단계와,
    상기 제2 연산 단계로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 단계의 클램프 신호로서 공급하는 DA 변환 단계와,
    상기 제2 연산 단계에서의 출력을 디코딩하고, 상기 디코딩의 출력 신호에 의해 상기 DA 변환 단계에서의 제어를 행하는 단계를 포함하며,
    상기 제1 수광 소자는 수광 소자 영역의 외주부에 광학적 흑 레벨 조정용 제2 수광 소자를 구비하는 광학적 흑 레벨 조정 방법.
  16. 화상 처리 장치로서,
    촬상된 화상 신호의 광학적 흑 레벨을 조정하는 광학적 흑 레벨 조정 회로를 구비하며,
    상기 광학적 흑 레벨 조정 회로는,
    광학적 흑 레벨과 기준 광학적 흑 레벨 신호 간의 출력 오차가 소정 범위 내일 때, 제공된 시상수를 이용하여 오차가 소정값 이내로 되도록 디지털 연산에 의해 흑 레벨 보정 신호를 생성하는 디지털 흑 레벨 조정 회로와,
    상기 오차가 소정 범위를 초과하였을 때, 상기 오차를 아날로그적으로 상쇄시키는 아날로그 흑 레벨 조정 회로와,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 회로와,
    상기 상관 이중 샘플링 회로로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와,
    상기 AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와,
    상기 제1 연산기로부터 출력된 데이터와 제2 연산기의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하고 필터링하는 제2 연산기와,
    상기 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로의 클램프 신호로서 공급하는 DA 변환기를 구비하며,
    상기 제2 연산기의 출력에 디코더를 설치하며, 상기 디코더의 출력 신호에 의해 상기 DA 변환기를 제어하는 것을 특징으로 하는 화상 처리 장치.
  17. 화상 처리 장치로서,
    촬상된 화상 신호의 광학적 흑 레벨을 조정하는 광학적 흑 레벨 조정 회로를 구비하며,
    상기 광학적 흑 레벨 조정 회로는
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 회로와,
    상기 상관 이중 샘플링 회로로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와,
    상기 AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와,
    상기 제1 연산기로부터 출력된 데이터와 제2 연산기의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하고 필터링하는 제2 연산기와,
    상기 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로의 클램프 신호로서 공급하는 DA 변환기를 구비하며,
    상기 제2 연산기의 출력에 디코더를 설치하며, 상기 디코더의 출력 신호에 의해 상기 DA 변환기를 제어하는 것을 특징으로 하는 화상 처리 장치.
  18. 화상 처리 장치로서,
    촬상된 화상 신호의 광학적 흑 레벨을 조정하는 광학적 흑 레벨 조정 회로를 구비하며,
    상기 광학적 흑 레벨 조정 회로는
    제1 수광 소자와,
    상기 제1 수광 소자에서 발생하는 광학적 흑 레벨을 아날로그 신호를 이용하여 예비 조정하는 아날로그 조정 회로와,
    상기 아날로그 신호의 광학적 흑 레벨이 예비 조정된 후, 상기 조정 후의 신호가 디지털 신호로 변환되며, 상기 디지털 신호를 이용하여 디지털 연산하고, 광학적 흑 레벨을 조정하는 정밀한 디지털 조정 회로와,
    아날로그 신호를 광학적 흑 레벨로 클램프하고 샘플·홀드하며 아날로그적으로 흑 레벨을 보정하는 상관 이중 샘플링 회로와,
    상기 상관 이중 샘플링 회로로부터의 아날로그 신호를 디지털 신호로 변환하는 AD 변환기와,
    상기 AD 변환기로부터 출력한 디지털 신호를 연산하는 제1 연산기와,
    상기 제1 연산기로부터 출력된 데이터와 제2 연산기의 전회의 연산 결과를 기억한 데이터를 이용하여 연산 처리함과 함께 상기 제1 연산기에 공급하고 필터링하는 제2 연산기와,
    상기 제2 연산기로부터의 출력 데이터를 이용하여 아날로그 전압으로 변환하고, 변환된 출력 전압을 상기 상관 이중 샘플링 회로의 클램프 신호로서 공급하는 DA 변환기를 구비하며,
    상기 제2 연산기의 출력에 디코더를 설치하며, 상기 디코더의 출력 신호에 의해 상기 DA 변환기를 제어하고,
    상기 제1 수광 소자는 수광 소자 영역의 외주부에 광학적 흑 레벨 조정용 제2 수광 소자를 구비하는 것을 특징으로 하는 화상 처리 장치.
KR1020050033439A 2004-04-23 2005-04-22 광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치 KR101194915B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00129071 2004-04-23
JP2004129071A JP4345004B2 (ja) 2004-04-23 2004-04-23 光学的黒レベル調整回路

Publications (2)

Publication Number Publication Date
KR20060047392A KR20060047392A (ko) 2006-05-18
KR101194915B1 true KR101194915B1 (ko) 2012-10-25

Family

ID=34940896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033439A KR101194915B1 (ko) 2004-04-23 2005-04-22 광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치

Country Status (6)

Country Link
US (1) US7714913B2 (ko)
EP (1) EP1589747B1 (ko)
JP (1) JP4345004B2 (ko)
KR (1) KR101194915B1 (ko)
CN (1) CN100377569C (ko)
DE (1) DE602005004196T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084911B1 (en) * 2002-11-08 2006-08-01 Eastman Kodak Company Black level calibration method for imager with hysteresis comparison and adaptive step size
JP4791122B2 (ja) * 2004-11-12 2011-10-12 オリンパス株式会社 クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム
US7427735B2 (en) * 2005-12-14 2008-09-23 Micron Technology, Inc. Method and apparatus for setting black level in an imager using both optically black and tied pixels
JP2007194899A (ja) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd 映像信号クランプ回路
JP4931546B2 (ja) * 2006-10-24 2012-05-16 ソニー株式会社 固体撮像装置及び撮像装置
GB2446844B (en) * 2006-12-05 2011-05-25 Wolfson Microelectronics Plc Callibration circuit and asociated method
US20080203953A1 (en) * 2007-02-28 2008-08-28 Hong Zhang Control bandwidth for cost effective ac motor drives in aerospace applications using two dsp devices with dissimilar redundant inter-processor communication link
JP5104036B2 (ja) 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
JP5106017B2 (ja) * 2007-09-20 2012-12-26 三洋電機株式会社 カメラ
JP4656115B2 (ja) * 2007-09-27 2011-03-23 ソニー株式会社 撮像装置、画像信号処理回路、および画像信号処理方法、並びにコンピュータ・プログラム
JP5487667B2 (ja) * 2009-03-23 2014-05-07 株式会社リコー 画像読取装置および画像形成装置
JP5251777B2 (ja) * 2009-07-30 2013-07-31 ソニー株式会社 固体撮像素子およびカメラシステム
US8179455B2 (en) * 2010-03-11 2012-05-15 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Optical black-level cancellation for optical sensors using open-loop sample calibration amplifier
CN102256046B (zh) * 2010-05-21 2013-04-17 北京创毅视讯科技有限公司 一种快速跳变移动模拟电视视频信号的整形方法和装置
JP2012065115A (ja) 2010-09-15 2012-03-29 Ricoh Co Ltd 画像処理装置及び方法
CN103067675B (zh) * 2012-12-14 2018-02-27 上海集成电路研发中心有限公司 Cmos像素阵列校正系统
US9224782B2 (en) 2013-04-19 2015-12-29 Semiconductor Components Industries, Llc Imaging systems with reference pixels for image flare mitigation
JP6090696B2 (ja) * 2013-05-30 2017-03-08 パナソニックＩｐマネジメント株式会社 クランプ処理方法
JP2015050671A (ja) * 2013-09-02 2015-03-16 株式会社東芝 固体撮像装置
JP6604907B2 (ja) * 2016-06-09 2019-11-13 キヤノン株式会社 画像読取装置、画像読取方法、及びプログラム
CN108322679B (zh) * 2017-12-29 2020-06-30 成都微光集电科技有限公司 一种消除暗电流的电路及系统
CN110365922B (zh) * 2019-07-03 2021-09-14 成都微光集电科技有限公司 一种图像传感器的黑电平校正方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410365A (en) * 1992-04-02 1995-04-25 Sony Corporation Video camera with coarse analog and fine digital black level adjustment
JP3263789B2 (ja) * 1992-04-08 2002-03-11 ソニー株式会社 撮像装置
US5659355A (en) * 1994-10-31 1997-08-19 Eastman Kodak Company CCD dark mean level correction circuit employing digital processing and analog subtraction requiring no advance knowledge of dark mean level
US6750910B1 (en) * 1998-07-15 2004-06-15 Texas Instruments Incorporated Optical black and offset correction in CCD signal processing
JP4454750B2 (ja) * 1999-12-28 2010-04-21 日本バーブラウン株式会社 イメージセンサ用のフロントエンド信号処理の方法および装置
US6806901B1 (en) * 2000-10-31 2004-10-19 Texas Instruments Incorporated Controlling the range and resolution of offset correction applied to the output of a charge coupled device
JP4655383B2 (ja) * 2001-02-23 2011-03-23 ソニー株式会社 イメージセンサの画像信号処理装置
US7259787B2 (en) * 2003-03-27 2007-08-21 Eastman Kodak Company Digital black clamp circuit in electronic imaging systems
US20050007461A1 (en) * 2003-07-11 2005-01-13 Novatek Microelectronic Co. Correction system and method of analog front end

Also Published As

Publication number Publication date
US20050237402A1 (en) 2005-10-27
KR20060047392A (ko) 2006-05-18
DE602005004196D1 (de) 2008-02-21
JP2005311919A (ja) 2005-11-04
EP1589747B1 (en) 2008-01-09
JP4345004B2 (ja) 2009-10-14
CN1691747A (zh) 2005-11-02
US7714913B2 (en) 2010-05-11
EP1589747A1 (en) 2005-10-26
CN100377569C (zh) 2008-03-26
DE602005004196T2 (de) 2008-12-24

Similar Documents

Publication Publication Date Title
KR101194915B1 (ko) 광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치
US6829007B1 (en) Digital scheme for noise filtering of optical black and offset correction in CCD signal processing
EP1252760B1 (en) Method and apparatus for processing a front end signal for an image sensor
US8310568B2 (en) Clamp control method, clamp correction device, image sensor, and electronic apparatus
US8115835B2 (en) Programmable digital black level calibration with feedback control
JP2008219293A (ja) 撮像装置及び撮像システム
US8218038B2 (en) Multi-phase black level calibration method and system
JP2008172493A (ja) フロントエンド信号処理方法およびフロントエンド信号処理装置
KR20080085753A (ko) 스트리킹 보정 신호 생성 회로, 스트리킹 보정 신호 생성방법, 프로그램, 스트리킹 보정 회로 및 촬상 장치
US7432965B2 (en) Black level correcting device and electronic camera
US7417669B2 (en) Digital clamping circuit and digital clamping method
US7652690B2 (en) Front-end signal processing circuit and imaging device
JP4791122B2 (ja) クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム
US9019581B2 (en) Image processing apparatus and method
US20070165122A1 (en) Video signal clamping circuit
JP2005323041A (ja) クランプレベル調整装置および電子カメラ
US7948532B2 (en) Solid-state image-pickup device signal processing apparatus with signal compensation circuit
JP2002152600A (ja) 電子カメラ装置及びマルチチャンネルクランプ回路
JP2007282204A (ja) フロントエンド信号処理回路及び撮像装置
JP2002094797A (ja) Ｃｃｄ信号処理における光学的黒及びオフセット補正のノイズ・フィルタリングのデジタル方式
JPH1175112A (ja) 自動利得制御回路
JP2006217469A (ja) クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム
JPH0761133B2 (ja) 赤外線撮像装置用オフセット補正回路及び固定パターンノイズデータ補正回路
JP2005318007A (ja) 固体撮像デバイス信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee