JP2007282204A - フロントエンド信号処理回路及び撮像装置 - Google Patents
フロントエンド信号処理回路及び撮像装置 Download PDFInfo
- Publication number
- JP2007282204A JP2007282204A JP2007066014A JP2007066014A JP2007282204A JP 2007282204 A JP2007282204 A JP 2007282204A JP 2007066014 A JP2007066014 A JP 2007066014A JP 2007066014 A JP2007066014 A JP 2007066014A JP 2007282204 A JP2007282204 A JP 2007282204A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- level
- offset
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】フィードバックループを構成する回路素子のDCオフセット成分に影響されずに、イメージセンサの出力信号の黒レベルを所定の設定レベルに安定させるフロントエンド信号処理回路、及びそのようなフロントエンド信号処理回路を備えた撮像装置を提供する。
【解決手段】フロントエンド信号処理回路(100)は、輝度検出/デジタル化部(2)と黒レベルクランプ部(3)により構成されるフィードバックループを有し、イメージセンサ(1)の出力信号の黒レベルを所定の設定レベルにクランプする。フロントエンド信号処理回路(100)はオフセット補正部(4)をさらに備える。オフセット補正部(4)は、イメージセンサのOB部の信号レベルと設定レベルとの差分であるオフセット値を保持し、イメージセンサの有効画素部に対応するデジタル輝度信号からオフセット値を減算して出力する。
【選択図】図3
【解決手段】フロントエンド信号処理回路(100)は、輝度検出/デジタル化部(2)と黒レベルクランプ部(3)により構成されるフィードバックループを有し、イメージセンサ(1)の出力信号の黒レベルを所定の設定レベルにクランプする。フロントエンド信号処理回路(100)はオフセット補正部(4)をさらに備える。オフセット補正部(4)は、イメージセンサのOB部の信号レベルと設定レベルとの差分であるオフセット値を保持し、イメージセンサの有効画素部に対応するデジタル輝度信号からオフセット値を減算して出力する。
【選択図】図3
Description
本発明は、イメージセンサから出力されるアナログ信号を処理するフロントエンド信号処理回路、及びそのようなフロントエンド信号処理回路を備えた撮像装置に関する。
CCD(Charge Coupled Device)などのイメージセンサから出力されるアナログ信号は、まずフロントエンド信号処理回路で処理されてから、後段のDSP(Digital Signal Processor)などに出力される。特許文献1に、イメージセンサやフロントエンド信号処理回路を有する撮像装置が開示されている。イメージセンサは、被写体からの光を受光して光電変換する有効画素部と光電変換を行わない光学的黒領域であるオプティカルブラック部(以下、「OB部」と言う。)とを有しており、有効画素部とOB部に対応する出力信号を出力する。フロントエンド信号処理回路は、イメージセンサの出力信号をサンプリングしてデジタル輝度信号に変換する輝度検出/デジタル化部と、輝度検出/デジタル化部と共にフィードバックループを構成する黒レベルクランプ部とを備えている。黒レベルクランプ部は、OB部に対応するデジタル輝度信号が所定の設定レベルに一致するようにフィードバック電圧をCDSに供給し、有効画素部に対応するデジタル輝度信号の黒レベルが所定の設定レベルにクランプされるようにCDSを制御する。クランプされた有効画素部に対応するデジタル輝度信号は、増幅されて後段のDSPに出力される。輝度検出/デジタル化部は、相関二重標本化器(以下、「CDS」と言う。)やA/Dコンバータ(以下、「ADC」と言う。)などの回路素子を備えており、黒レベルクランプ部はD/Aコンバータ(以下、「DAC」と言う。)などの回路素子を備えている。
特開2001−189892号公報
輝度検出/デジタル化部や黒レベルクランプ部に含まれるCDS、ADCやDACなどの各回路素子にDCオフセット成分が含まれていなければ、OB部に対応するデジタル輝度信号に基づいて、クランプされた有効画素部に対応するデジタル輝度信号の黒レベルは設定レベルに一致する。しかし、通常、これらの回路素子にはDCオフセット成分が含まれているため、DCオフセット成分の影響により誤差が生じ、有効画素部に対応する出力信号の黒レベルは設定レベルに一致しない。そのため、有効画素部の本来の信号レベルに応じた出力が得られないという問題があった。例えば、DCオフセット成分により、有効画素部の信号レベルと黒レベルとの差分が小さくなると、本来の映像よりも暗くなるという問題が生じる。特に、有効画素部に対応する出力信号が増幅されて後段のDSPなどに出力される場合は、増幅率に応じてDCオフセット成分の誤差が大きくなるため、DSPにおいて得られる出力が有効画素部の本来の信号レベルとかけ離れた信号になるという問題があった。
本発明は、上記問題を解決するものであり、フィードバックループを構成する回路素子のDCオフセット成分に影響されずに、イメージセンサの出力信号の黒レベルを所定の設定レベルに安定させるフロントエンド信号処理回路、及びそのようなフロントエンド信号処理回路を備えた撮像装置を提供することを目的とする。
本発明のフロントエンド信号処理回路は、OB部と有効画素部とを有するイメージセンサの出力信号に含まれる輝度情報を検出し、フィードバック電圧に基づいて輝度情報の黒レベルを所定の設定レベルにクランプして、輝度情報をデジタル輝度信号に変換する輝度検出/デジタル化部と、OB部に対応するデジタル輝度信号に基づいて、フィードバック電圧を生成し、輝度検出/デジタル化部に供給する黒レベルクランプ部と、クランプ後の有効画素部に対応するデジタル輝度信号の黒レベルと所定の設定レベルとの差分をOB部に対応するデジタル輝度信号に基づいて補正するオフセット補正部と、を有する。
「所定の設定レベル」とは、図3の減算器6に入力される前の状態で「基準レベル信号発生回路16が出力する基準レベル信号の信号レベル」に相当し、減算器6の出力、すなわちDPGA25の入力において「ゼロ」に相当する。
上記オフセット補正部は、OB部に対応するデジタル輝度信号の信号レベルと設定レベルとの差分をオフセット値として保持するオフセット保持部と、輝度検出/デジタル化部から出力されるクランプ後の有効画素部に対応するデジタル輝度信号から、オフセット保持部に保持されたオフセット値を減算する減算器と、を有しても良い。
上記オフセット保持部は、イメージセンサの複数の水平ラインについてのOB部に対応するデジタル輝度信号の平均値を算出し、その平均値と設定レベルとの差分をオフセット値として保持しても良い。
上記オフセット保持部は、低域通過デジタルフィルタ(以下、「LPF」と言う。)であっても良い。
上記フロントエンド信号処理回路は、ゲイン制御信号に基づいて、オフセット補正部から出力される有効画素部に対応するデジタル輝度信号を増幅するデジタルプログラマブルゲイン増幅器(以下、「DPGA」と言う。)をさらに有しても良い。
上記フロントエンド信号処理回路は、オフセット補正部から出力される有効画素部に対応するデジタル輝度信号に、黒レベルの基準となる所定値を加算する加算部をさらに有しても良い。
本発明の撮像装置は、OB部と有効画素部とを有するイメージセンサと、イメージセンサの出力信号を処理する、上記フロントエンド信号処理回路と、を有する。
本発明のフロントエンド信号処理回路及びフロントエンド信号処理回路を備えた撮像装置によれば、クランプ後の有効画素部に対応するデジタル輝度信号の黒レベルと所定の設定レベルとの差分をOB部に対応するデジタル輝度信号に基づいて補正するので、フィードバックループを構成する回路素子のDCオフセット成分に影響されずに、イメージセンサの出力信号の黒レベルを所定の設定レベルに安定させることができる。
以下、本発明の好ましい実施形態について、図面を参照して説明する。
[1.1]撮像装置の構成
図1に、本発明の実施形態の撮像装置の構成を示す。本実施形態の撮像装置は、イメージセンサ1と、イメージセンサ1の出力信号を処理するフロントエンド信号処理回路100とを有する。フロントエンド信号処理回路100は、半導体集積回路(IC)により構成される。
図1に、本発明の実施形態の撮像装置の構成を示す。本実施形態の撮像装置は、イメージセンサ1と、イメージセンサ1の出力信号を処理するフロントエンド信号処理回路100とを有する。フロントエンド信号処理回路100は、半導体集積回路(IC)により構成される。
フロントエンド信号処理回路100は、イメージセンサ1の出力信号に含まれる輝度情報を検出し、クランプレベルとなるフィードバック電圧に基づいて輝度情報の黒レベルを所定の設定レベルにクランプすると共に輝度情報をデジタル輝度信号に変換する輝度検出/デジタル化部2と、輝度検出/デジタル化部2と共にフィードバックループを構成して、デジタル輝度信号の黒レベルが所定の設定レベルにクランプされるように輝度検出/デジタル化部2にフィードバック電圧を供給する黒レベルクランプ部3とを有する。
輝度検出/デジタル化部2と黒レベルクランプ部3とにより構成されるフィードバックループは、デジタル輝度信号の黒レベルを所定の設定レベルにクランプするように動作するが、フィードバックループに含まれる回路素子のDCオフセット成分の影響により誤差が生じ、クランプ後のデジタル輝度信号の黒レベルは所定の設定レベルに一致しない。そこで、本実施形態のフロントエンド信号処理回路100は、デジタル輝度信号の黒レベルと所定の設定レベルとの誤差であるオフセット値を補正するオフセット補正部4をさらに有する。
オフセット補正部4は、輝度検出/デジタル化部2から出力されるデジタル輝度信号に含まれるオフセット値を保持するオフセット保持部5と、輝度検出/デジタル化部2の出力信号からオフセット保持部5の出力信号をデジタル的に減算する減算器6とを有する。
[1.1.1]イメージセンサの構成
図2に、イメージセンサ1の構成を示す。本実施形態において、イメージセンサ1は、CCDイメージセンサである。イメージセンサ1は、被写体からの光を受光して光電変換する有効画素部1aと、有効画素部1aの周辺に設けられた光電変換を行わない光学的黒領域であるOB部1bとを有する。イメージセンサ1は、有効画素部1aとOB部1bとに対応する信号を水平ライン11毎に読み出して出力する。イメージセンサ1の出力には、光が入射しない状態でも結晶欠陥により生じる暗電流が含まれている。OB部1bの信号は、有効画素部1aの信号からこの暗電流の直流分を除去するために用いられる。
図2に、イメージセンサ1の構成を示す。本実施形態において、イメージセンサ1は、CCDイメージセンサである。イメージセンサ1は、被写体からの光を受光して光電変換する有効画素部1aと、有効画素部1aの周辺に設けられた光電変換を行わない光学的黒領域であるOB部1bとを有する。イメージセンサ1は、有効画素部1aとOB部1bとに対応する信号を水平ライン11毎に読み出して出力する。イメージセンサ1の出力には、光が入射しない状態でも結晶欠陥により生じる暗電流が含まれている。OB部1bの信号は、有効画素部1aの信号からこの暗電流の直流分を除去するために用いられる。
[1.1.2]フロントエンド信号処理回路の構成
図3に、フロントエンド信号処理回路100の内部構成を示す。輝度検出/デジタル化部2は、イメージセンサ1の出力信号から輝度情報をサンプリングして、アナログ輝度信号を出力するCDS12と、CDS12から出力されるアナログ輝度信号をデジタル輝度信号に変換するADC13とを有する。CDS12は、黒レベルクランプ部3から供給されるフィードバック電圧に基づいて、OB部1bに対応するアナログ輝度信号と有効画素部1aに対応するアナログ輝度信号の黒レベルとが所定の設定レベルに一致するように、OB部1bに対応するアナログ輝度信号と有効画素部1aに対応するアナログ輝度信号とをクランプする。
図3に、フロントエンド信号処理回路100の内部構成を示す。輝度検出/デジタル化部2は、イメージセンサ1の出力信号から輝度情報をサンプリングして、アナログ輝度信号を出力するCDS12と、CDS12から出力されるアナログ輝度信号をデジタル輝度信号に変換するADC13とを有する。CDS12は、黒レベルクランプ部3から供給されるフィードバック電圧に基づいて、OB部1bに対応するアナログ輝度信号と有効画素部1aに対応するアナログ輝度信号の黒レベルとが所定の設定レベルに一致するように、OB部1bに対応するアナログ輝度信号と有効画素部1aに対応するアナログ輝度信号とをクランプする。
黒レベルクランプ部3は、ADC13の出力に接続されたスイッチ14を有する。スイッチ14は、ADC13からOB部1bに対応するデジタル輝度信号が出力されているときのみオンし、有効画素部1aに対応するデジタル輝度信号が出力されているときにオフする。スイッチ14がオンのとき、OB部1bに対応するデジタル輝度信号は、LPF15を介して、減算器17に入力される。LPF15は低い周波数のデジタル輝度信号を出力する。基準レベル信号発生回路16は、黒レベルの基準となる基準レベル信号を出力する。減算器17は、LPF15の出力から基準レベル信号を減算して出力する。
減算器17の出力信号はDAC18に入力されて、デジタルからアナログに変換される。DAC18の出力側は、スイッチ20の一端に接続されている。容量19はグラウンド電位とバッファ21入力との間に接続されており、スイッチ20の他端は、容量19とバッファ21入力との間に接続される。スイッチ20は、所定期間にオンする。スイッチ20がオンすることにより、DAC18の出力値に基づいたフィードバック電圧がクランプレベルとして容量19に保持される。バッファ21から出力されるフィードバック電圧は、輝度検出/デジタル化部2のCDS12に供給される。このように、黒レベルクランプ部3は、フィードバック電圧をCDS12に供給することにより、アナログ輝度信号の黒レベルが所定の設定レベルにクランプされるようにCDS12を制御する。ここでの「所定の設定レベル」とは、基準レベル信号発生回路16から出力される基準レベル信号の信号レベルに相当する。
オフセット補正部4のオフセット保持部5は、LPF22により構成される。本実施形態において、LPF22は、黒レベルクランプ部3のLPF15より低域のフィルタである。LPF22は、OB部1bに対応するデジタル輝度信号が出力されている期間のみオンするスイッチ14に接続されており、OB部1bに対応するデジタル輝度信号をADC13から入力される。LPF22は、デジタル輝度信号の信号レベルを保持する機能を有する。ADC13から出力されるデジタル輝度信号には、フィードバックループに含まれるCDS12、ADC13、及びDAC18の回路素子のDCオフセット成分により生じる、デジタル輝度信号の黒レベルと所定の設定レベルとの誤差であるオフセットが含まれている。LPF22はADC13から出力されるデジタル輝度信号を保持することにより、そのオフセット値を保持する。本実施形態において、LPF22は、入力されたOB部1bに対応するデジタル輝度信号の信号レベルの平均値を算出して、その平均値を保持する。LPF22の出力は減算器6に接続される。減算器6は、ADC13から出力されるデジタル輝度信号からLPF22に保持されているデジタル輝度信号の信号レベルの平均値を減算して出力する。
フロントエンド信号処理回路100は、所定のゲイン制御信号を出力するゲイン制御信号発生回路24と、ゲイン制御信号に基づいて、減算器6の出力を増幅して出力するDPGA25をさらに有する。
また、フロントエンド信号処理回路100は、黒レベルの基準となるOBレベル信号を出力するOBレベル信号発生回路26と、DPGA25の出力にOBレベル信号を加算して出力する加算器27とをさらに有する。加算器27の出力がフロントエンド信号処理回路100の出力となり、後段のDSPなどに出力される。
[1.2]撮像装置の動作
図4(a)〜(c)は複数の水平ライン分の出力信号に対応する各波形図であって、図4(a)にイメージセンサ1の出力信号、図4(b)にADC13の出力信号、図4(c)にDPGA25の入力信号をそれぞれ示している。
図4(a)〜(c)は複数の水平ライン分の出力信号に対応する各波形図であって、図4(a)にイメージセンサ1の出力信号、図4(b)にADC13の出力信号、図4(c)にDPGA25の入力信号をそれぞれ示している。
図4(a)に示すように、イメージセンサ1の出力信号は、OB部1bに対応する信号OBとブランキング期間に対応する信号BLKと有効画素部1aに対応する信号(line1など)とを含んでいる。図4(b)に示すように、ADC13から出力される信号には、フィードバックループを構成する輝度検出/デジタル化部2と黒レベルクランプ部3に含まれる回路素子のDCオフセット成分に起因するオフセットが含まれている。しかし、本実施形態のフロントエンド信号処理回路100は、ADC13とDPGA25との間に、オフセットを補正するオフセット補正部4を有するため、図4(c)に示すDPGA25の入力信号にはこのオフセットが含まれない。
以下、図5を用いて、本実施形態のフロントエンド信号処理回路100の動作について具体的に説明する。図5(a)〜(d)は、図4(a)のline1の有効信号を含む1水平ライン分の出力信号に応じた各波形図であって、図5(a)にイメージセンサ1の出力信号、図5(b)にADC13の出力信号、図5(c)にオフセット補正部4のLPF22の出力信号、及び図5(d)にDPGA25の入力信号をそれぞれ示している。
[1.2.1]OB期間の動作
OB期間とは、イメージセンサ1のOB部1bに対応する信号を入力する期間であって、フロントエンド信号処理回路100は、この期間にクランプレベルとなるフィードバック電圧を容量19に充電すると共に、クランプ後のOB部1bの信号に含まれるオフセットをLPF22に保持する。
OB期間とは、イメージセンサ1のOB部1bに対応する信号を入力する期間であって、フロントエンド信号処理回路100は、この期間にクランプレベルとなるフィードバック電圧を容量19に充電すると共に、クランプ後のOB部1bの信号に含まれるオフセットをLPF22に保持する。
イメージセンサ1からOB部1bに対応する信号が出力されている間、黒レベルクランプ部3のスイッチ14はオンする。イメージセンサ1から出力されたOB部1bの信号は、輝度検出/デジタル化部2と黒レベルクランプ部3とにより構成されるフィードバックループに入る。黒レベルクランプ部3は、所定期間にスイッチ20をオンにすることにより、OB部1bの信号レベルと基準レベル信号発生回路16から出力される基準レベル信号の信号レベルとの差分に基づいたフィードバック電圧をクランプレベルとして容量19に充電する。容量19に充電されたフィードバック電圧は、CDS12に供給される。これにより、OB部1bの信号は基準レベル信号の信号レベルにクランプされる。しかし、フィードバックループに含まれる回路素子のDCオフセット成分の影響により、クランプ後のOB部1bの信号はオフセットを含み、基準レベル信号の信号レベルに一致していない。
一方、ADC13から出力されるOB部1bのデジタル輝度信号は、オン状態のスイッチ14を介して、オフセット補正部4のLPF22に入力されて保持される。LPF22に保持されるOB部1bの信号にもオフセットが含まれる。
[1.2.2]ブランキング期間の動作
ブランキング期間とは、OB期間と有効画素期間との間に設けられる期間であって、本実施形態においてはこの期間にLPF22の出力をOB期間に保持した信号に切り替える。
ブランキング期間とは、OB期間と有効画素期間との間に設けられる期間であって、本実施形態においてはこの期間にLPF22の出力をOB期間に保持した信号に切り替える。
イメージセンサ1からブランキング期間に対応する信号が出力されると、黒レベルクランプ部3のスイッチ14はオフする。LPF22は、OB期間に入力したOB部1bの信号の平均値を算出して保持し、ブランキング期間内の所定のタイミングでその平均値を出力する。LPF22の出力信号は、基準レベル信号にオフセット値が加算されたレベルとなる(図5(c))。
[1.2.3]有効画素期間の動作
有効画素期間とは、イメージセンサ1の有効画素部1aに対応する信号を入力する期間であって、フロントエンド信号処理回路100は、OB期間に保持したフィードバック電圧に基づいて有効画素部1aの信号をクランプすると共に、LFP22の出力に基づいて有効画素部1aの信号に含まれるオフセットを補正する。
有効画素期間とは、イメージセンサ1の有効画素部1aに対応する信号を入力する期間であって、フロントエンド信号処理回路100は、OB期間に保持したフィードバック電圧に基づいて有効画素部1aの信号をクランプすると共に、LFP22の出力に基づいて有効画素部1aの信号に含まれるオフセットを補正する。
イメージセンサ1から有効画素部1aに対応する信号が出力されている間、黒レベルクランプ部3のスイッチ14はオフする。CDS12は、イメージセンサ1から出力された有効画素部1aの信号をサンプリングして出力する。このとき、黒レベルクランプ部3によりOB期間に容量19に充電されたフィードバック電圧がCDS12に供給されて、有効画素部1aの信号の黒レベルは基準レベル信号の信号レベルにクランプされる。しかし、実際には、フィードバックループに含まれる回路素子のDCオフセット成分の影響により、クランプ後の有効画素部1aの信号の黒レベルはオフセットを含み、基準レベル信号の信号レベルに一致しない。そのため、ADC13から出力されるデジタル輝度信号は、オフセットを含んだ状態となる。ADC13の出力は、減算器6に出力される。
スイッチ14がオフしているため、有効画素部1aのデジタル輝度信号は黒レベルクランプ部3及びLPF22には出力されない。LPF22は、ブランキング期間内の所定のタイミングで出力を切り替えて以降、オフセットを含んだ信号を出力している。
減算器6は、ADC13から出力される有効画素部1aに対応するデジタル輝度信号から、LPF22の出力信号を減算して、DPGA25に入力する。減算器6に入力される有効画素部1aの信号とLPF22に保持されている信号の両方にオフセットが含まれているため、減算器6の出力は、有効画素部1aの信号からオフセットが取り除かれた値となり、オフセット補正前と比較すると、オフセット成分が取り除かれた分だけ小さくなる(図5(d))。LPF22が保持する信号には基準レベル信号が含まれているため、DPGA25に入力される信号は、基準レベル信号とオフセット分とが差し引かれた値となり、DPGA25に入力される信号の黒レベルはゼロに一致する。オフセットが取り除かれた信号は、ゲイン制御信号に基づいてDPGA25により増幅され、さらに加算器27により、OBレベル信号が加算されて、フロントエンド処理回路100の出力信号として出力される。このようにしてフロントエンド処理回路100から出力される信号の黒レベルは、OBレベル信号の信号レベルに一致する。
このように、本実施形態のフロントエンド信号処理回路100によれば、LPF22を備えており、フィードバックループに含まれる回路素子のDCオフセット成分に起因する、OB部1bの信号と所定の設定レベルとの誤差であるオフセットを含んだ状態の信号をLPF22により保持している。そのため、有効画素部1aの信号がフロントエンド信号処理回路100に入力されたときに、有効画素部1aの信号からLPF22により保持された信号を減算することにより、有効画素部1aの信号に含まれるオフセットを除去することができる。よって、DPGA25に入力されるときの有効画素部1aの信号の黒レベルをゼロに一致させることができ、安定した黒レベルを得ることができる。
アナログ信号を処理する回路の精度を上げてオフセット成分を含まないようにしようとすれば、回路規模が増大して、フロントエンド信号処理回路のコストが増大する。しかし、本実施形態であれば、オフセット保持部5としてLPF22を備えるだけで良いため、回路規模を増大させることなく、DPGAの入力時の黒レベルをゼロに安定させることができる。よって、フロントエンド信号処理回路100のコストを低減できる。また、DCオフセット成分による影響を抑制できることから、製造歩留まりが向上する。
[1.3]変形例
なお、本実施形態においては、LPF22はイメージセンサ1の1水平ライン分のOB部1bのデジタル輝度信号の平均値を算出してその平均値を保持したが、複数の水平ライン分のOB部1bのデジタル輝度信号の平均値を算出して、その平均値を保持しても良い。これにより、簡単な回路で、黒レベルをゼロに安定させることができる。
なお、本実施形態においては、LPF22はイメージセンサ1の1水平ライン分のOB部1bのデジタル輝度信号の平均値を算出してその平均値を保持したが、複数の水平ライン分のOB部1bのデジタル輝度信号の平均値を算出して、その平均値を保持しても良い。これにより、簡単な回路で、黒レベルをゼロに安定させることができる。
なお、本実施形態において、イメージセンサ1はCCDイメージセンサであったが、イメージセンサ1は他のイメージセンサであっても良い。例えば、CMOSイメージセンサであっても良い。
なお、輝度検出/デジタル化部2のCDS12とADC13との間に、プログラマブルゲイン増幅器(PGA)を備えても良い。
なお、本実施形態においては、LPF15とLPF22とを別々に設けたが、1つのLPFが黒レベルクランプ部3内での動作とオフセット保持部5としての動作とを実行するように構成しても良い。
なお、黒レベルクランプ部3の内部構成は本実施形態に限定されない。フィードバックループにより、OB部1bの信号を用いて、デジタル輝度信号の黒レベルを一定の基準レベルにクランプできる構成であれば良い。
本発明のフロントエンド信号処理回路は、フィードバックループを構成する回路素子のDCオフセット成分に影響されずに、イメージセンサの出力信号の黒レベルを所定の設定レベルに安定させることができるという効果を有し、デジタルカメラやビデオカメラなどの撮像装置に有用である。
1 イメージセンサ
2 輝度検出/デジタル化部
3 黒レベルクランプ部
4 オフセット補正部
5 オフセット保持部
6、17 減算器
12 CDS
13 ADC
14、20 スイッチ
15、22 LPF
16 基準レベル信号発生回路
18 DAC
19 容量
21 バッファ
24 ゲイン制御信号発生回路
25 DPGA
26 OBレベル信号発生回路
27 加算器
2 輝度検出/デジタル化部
3 黒レベルクランプ部
4 オフセット補正部
5 オフセット保持部
6、17 減算器
12 CDS
13 ADC
14、20 スイッチ
15、22 LPF
16 基準レベル信号発生回路
18 DAC
19 容量
21 バッファ
24 ゲイン制御信号発生回路
25 DPGA
26 OBレベル信号発生回路
27 加算器
Claims (7)
- オプティカルブラック部と有効画素部とを有するイメージセンサの出力信号に含まれる輝度情報を検出し、フィードバック電圧に基づいて前記輝度情報の黒レベルを所定の設定レベルにクランプして、前記輝度情報をデジタル輝度信号に変換する輝度検出/デジタル化部と、
前記オプティカルブラック部に対応するデジタル輝度信号に基づいて、前記フィードバック電圧を生成し、前記輝度検出/デジタル化部に供給する黒レベルクランプ部と、
クランプ後の前記有効画素部に対応するデジタル輝度信号の黒レベルと前記所定の設定レベルとの差分を前記オプティカルブラック部に対応するデジタル輝度信号に基づいて補正するオフセット補正部と、
を有するフロントエンド信号処理回路。 - 前記オフセット補正部は、
前記オプティカルブラック部に対応するデジタル輝度信号の信号レベルと前記設定レベルとの差分をオフセット値として保持するオフセット保持部と、
前記輝度検出/デジタル化部から出力されるクランプ後の前記有効画素部に対応するデジタル輝度信号から、前記オフセット保持部に保持された前記オフセット値を減算する減算器と、
を有する請求項1に記載のフロントエンド信号処理回路。 - 前記オフセット保持部は、前記イメージセンサの複数の水平ラインについての前記オプティカルブラック部に対応するデジタル輝度信号の平均値を算出し、その平均値と前記設定レベルとの差分を前記オフセット値として保持する、請求項2に記載のフロントエンド信号処理回路。
- 前記オフセット保持部は、低域通過デジタルフィルタである、請求項2に記載のフロントエンド信号処理回路。
- 前記オフセット補正部から出力される前記有効画素部に対応するデジタル輝度信号をゲイン制御信号に基づいて増幅するデジタルプログラマブルゲイン増幅器をさらに有する請求項1に記載のフロントエンド信号処理回路。
- 前記オフセット補正部から出力される前記有効画素部に対応するデジタル輝度信号に、黒レベルの基準となる所定値を加算する加算部をさらに有する請求項1に記載のフロントエンド信号処理回路。
- オプティカルブラック部と有効画素部とを有するイメージセンサと、
前記イメージセンサの出力信号を処理する、請求項1に記載のフロントエンド信号処理回路と、
を有する撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066014A JP2007282204A (ja) | 2006-03-16 | 2007-03-15 | フロントエンド信号処理回路及び撮像装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072348 | 2006-03-16 | ||
JP2007066014A JP2007282204A (ja) | 2006-03-16 | 2007-03-15 | フロントエンド信号処理回路及び撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007282204A true JP2007282204A (ja) | 2007-10-25 |
Family
ID=38683142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007066014A Pending JP2007282204A (ja) | 2006-03-16 | 2007-03-15 | フロントエンド信号処理回路及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007282204A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8537254B2 (en) | 2010-12-09 | 2013-09-17 | Kabushiki Kaisha Toshiba | Image signal processing device and solid-state imaging device |
US8665354B2 (en) | 2011-09-02 | 2014-03-04 | Renesas Electronics Corporation | Solid-state image pickup device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07184110A (ja) * | 1993-12-22 | 1995-07-21 | Hitachi Ltd | Agc出力オフセット調節回路 |
JP2002094797A (ja) * | 2000-09-04 | 2002-03-29 | Texas Instr Inc <Ti> | Ccd信号処理における光学的黒及びオフセット補正のノイズ・フィルタリングのデジタル方式 |
JP2003298953A (ja) * | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 画像処理装置および画像処理方法 |
-
2007
- 2007-03-15 JP JP2007066014A patent/JP2007282204A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07184110A (ja) * | 1993-12-22 | 1995-07-21 | Hitachi Ltd | Agc出力オフセット調節回路 |
JP2002094797A (ja) * | 2000-09-04 | 2002-03-29 | Texas Instr Inc <Ti> | Ccd信号処理における光学的黒及びオフセット補正のノイズ・フィルタリングのデジタル方式 |
JP2003298953A (ja) * | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 画像処理装置および画像処理方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8537254B2 (en) | 2010-12-09 | 2013-09-17 | Kabushiki Kaisha Toshiba | Image signal processing device and solid-state imaging device |
US8665354B2 (en) | 2011-09-02 | 2014-03-04 | Renesas Electronics Corporation | Solid-state image pickup device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008172493A (ja) | フロントエンド信号処理方法およびフロントエンド信号処理装置 | |
KR101194915B1 (ko) | 광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치 | |
US7869086B2 (en) | Offset adjusting device, correcting device, and method of adjusting analog image signal | |
US20060061668A1 (en) | Image pickup apparatus for clamping optical black level to a predetermined level | |
JP2008219293A (ja) | 撮像装置及び撮像システム | |
US7652690B2 (en) | Front-end signal processing circuit and imaging device | |
WO2007122665A1 (ja) | 固体撮像素子及び撮像方法 | |
US20200336681A1 (en) | Imaging device, control method thereof, and imaging apparatus | |
US7417669B2 (en) | Digital clamping circuit and digital clamping method | |
JP4791122B2 (ja) | クランプ回路、及びこのクランプ回路を有するデジタルカメラシステム | |
KR20150057992A (ko) | 노이즈 제거 장치 및 촬상 장치 | |
US9019581B2 (en) | Image processing apparatus and method | |
JP2007282204A (ja) | フロントエンド信号処理回路及び撮像装置 | |
JP2009218682A (ja) | フロントエンド信号処理方法およびフロントエンド信号処理回路と撮像装置 | |
JP2007194899A (ja) | 映像信号クランプ回路 | |
US7825959B2 (en) | System and method for flicker DC offset detection and correction | |
JP2003209713A (ja) | 黒レベル補正装置および黒レベル補正方法 | |
EP2137959B1 (en) | Long exposure digital image sensor system | |
JP2000184294A (ja) | 撮像装置 | |
US8253827B2 (en) | Signal chain of an imaging system | |
JP2008060779A (ja) | 映像信号処理装置及び映像信号処理方法 | |
JP2000236475A (ja) | 撮像装置 | |
TWI502989B (zh) | 影像感測器及其調整方法 | |
JP2005347956A (ja) | 撮像装置及び撮像方法 | |
JP4687864B2 (ja) | 固体撮像デバイス信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111213 |