JP2005347956A - 撮像装置及び撮像方法 - Google Patents

Abstract

【課題】 光学的黒レベルの水平方向のシェーディングに対して撮像信号に黒沈みを生じず、かつ補正可能な撮像装置を提供することを課題とする。
【解決手段】 入射光を電気信号に変換する撮像素子（１０１）と、撮像素子からの電気信号に対して、直流電圧オフセットを加算するオフセット加算手段（１０４）と、オフセット加算手段によるオフセット加算後のアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段（１０６）と、Ａ／Ｄ変換手段により得られたデジタル信号に含まれる光学的黒レベルを抽出する光学的黒レベル抽出手段（１０８）と、複数の基準値と光学的黒レベル抽出手段により抽出された光学的黒レベルとの差分に基づいて、直流電圧オフセットを発生する負帰還信号発生手段（１０８，１１４〜１１６）とを有する撮像装置が提供される。
【選択図】 図１

Description

本発明は、撮像装置及び撮像方法に関するものであり、特に光学的黒レベルを抽出する撮像装置及び撮像方法に関する。

通常、CCDやCMOSセンサ等の固体撮像素子（イメージセンサ）で撮像した静止画像や動画像を表示したり、記録したりする際に、撮像信号の明るさの基準として、撮像素子の光学的黒（オプティカルブラック、以降OBと記す）レベルが利用される。OBとは、撮像素子の受光画素分の中で遮光されて入射光に依存しない画素出力を指す。

デジタルカメラやデジタルビデオカメラ等では、このOBレベルを撮像信号の黒基準とする直流分再生（クランプ）回路が良く利用され、例えば、直射日光などの強い光による誤ったOB出力に対しても適正なレベルの撮像信号を得る撮像装置が、特許文献１，２等に開示されている。

図９に、一般的なフィードバッククランプ方式を用いた撮像装置の要部の構成を示す。
図９において、９０１は被写体の入射光の光学像を電気信号に変換するＣＣＤやCMOSセンサ等のイメージセンサであり、このイメージセンサ９０１から出力される撮像信号が、ＣＤＳ（相関２重サンプリング）回路と呼ばれる回路９０２に入力されてリセットノイズが除去された後に、オフセット加算回路９０４に入力されて所定のオフセット直流電圧が加算されて、そのオフセット加算出力が可変増幅器９０５に入力される。

また、ＣＤＳ回路９０２は、端子９０３より入力された所定の基準電圧ＶＲＥＦを撮像信号のフィードスルー部の基準とするＣＤＳ回路を成しており、同様に、可変増幅器９０５は、基準電圧ＶＲＥＦを撮像信号の直流増幅の基準とする直流増幅器を成している。

可変増幅器９０５は、イメージセンサ９０１の出力感度ばらつきの補正や、撮像装置の感度設定を切り換えるために所定ゲインあるいは可変ゲインで増幅するゲイン可変手段である。

可変増幅器９０５からの増幅出力アナログ信号は、Ａ／Ｄ変換器９０６に入力されてデジタル信号に変換される。デジタル信号に変換された撮像信号９０７は、一方で、不図示の画像処理・記録・表示回路に入力されるとともに、他方で、デジタル演算回路９０８に入力されてデジタル信号の中に含まれるＯＢレベルが抽出されて電流ＤＡＣ９１１（Ｄ／Ａ変換器）を介してアナログ電流値に変換されて出力される。

デジタル演算回路９０８の端子９１０には、Ａ／Ｄ変換器９０６のダイナミックレンジを有効に利用するためにＡ／Ｄのボトムレベルよりやや高い電位にクランプする基準となる所定の基準値が入力されるとともに、端子９０９よりＯＢ画素の読み出しタイミングに同期するＯＢクランプパルスが入力されており、これによりＯＢレベルを抽出し前記所定の基準値との比較結果から電流ＤＡＣ９１１の駆動量の制御が行われる。

電流ＤＡＣ９１１の出力は一端が接地されたコンデンサ９１２に接続されており、出力電流をコンデンサ９１２に充放電することによって、前記抽出されたＯＢレベルが電流値とコンデンサ９１２によって構成される所定の時定数にて積分されるとともに、その出力がバッファ回路９１３を介して減算値としてオフセット加算回路９０４に入力されて減算されるフィードバック制御の構成になっている。

以上、図９に示したフィードバッククランプ方式の撮像装置は以下に示す動作を行う。
イメージセンサ９０１のＯＢ画素出力は、ＣＤＳ（相関２重サンプリング）回路９０２の働きにより、基準電圧ＶＲＥＦに比較的近い直流電圧を保っているが、実際には、イメージセンサ９０１のフィードスルー成分と信号成分との差成分（オフセット）および、撮像素子の温度に依存する暗電流成分が重畳されてオフセット誤差を有している（通常、数ミリ〜数十ミリボルト）。

このオフセット誤差は、撮像素子ごとにばらつき、また、温度により変動する。そして、このオフセット誤差が可変増幅器９０５によって増幅されて最終的に、撮像信号の黒レベル変動ＶＥＲＲとして出力される。

黒レベル変動ＶＥＲＲは、デジタル演算回路９０８により基準値との差として検出され、この差分量に応じて電流ＤＡＣ９１１を駆動し、電流ＤＡＣ９１１によって積分されて、バッファ回路９１３を介して積分出力信号としてＣＤＳ回路９０２の出力信号より減算される。

図１０にデジタル演算回路９０８の動作シーケンスを表すフローチャートを示す。
図において、ステップ１００１にてOBパルスを監視し、OBパルスが検出されるとステップ１００２にてＡ／Ｄ変換後のOB出力と基準値との差を求め、差分量に応じて前記電流DAC９１１の駆動時間をコントロールし、前記コンデンサ９１２を充放電し、再びステップ１００１にてOBパルスを検出するまで待機するという動作を繰り返している。

ＯＢクランプパルスの入力毎に、この動作が繰り返されることにより、黒レベル変動ＶＥＲＲはゼロに近づき、ＣＤＳ回路９０２のＯＢ出力が基準電圧ＶＲＥＦに近づくとともに、これに対応してＡ／Ｄ変換後のＯＢレベルも所定の目標値へと収束する。

ところで、このようなフィードバック方式のＯＢクランプ回路では、黒レベル変動ＶＥＲＲを積分して負帰還する場合の積分の時定数が非常に重要である。

時定数が短いと水平ライン毎の出力ＯＢレベルのＶＲＥＦ電圧への追従応答性が速くなる反面、クランプ動作毎の変動量（変動頻度）もその分多くなり、横スジ状のノイズを発生し易くなり画質に影響を与えてしまうことになる。

そのため、時定数は、この横スジ状のノイズが画質上問題にならない程度に長くしておく必要がある。

図１１は、水平方向M画素、垂直方向N画素からなる２次元イメージセンサの画素（領域）部を示した図であり、受光画素部と、遮光された２つの画素領域（垂直OB画素部と水平ＯＢ画素部）を示している。また、図１２は、前記図9のフィードバッククランプ方式による、Ａ／Ｄ変換器の出力の変化を模式的に表した図である。図において、OBパルスは、前記デジタル演算回路９０８に入力され、イメージセンサ出力の読み出しタイミングに同期して、垂直OB画素部の各行のタイミングには４つのパルス、水平OB画素部のタイミングでは１つのパルスが入力されることを示している。

図１２においてＡ／Ｄ出力は、前記Ａ／Ｄ変換器９０６の出力レベルの変化を示し、初期時間においては撮像素子単位や、温度条件によりばらついた、前記オフセット誤差により目標値である基準値と異なっており、前記OBパルスが入力される毎に前記クランプ動作が行われ基準値へと収束する。この時、１回のクランプ動作で基準値へと近づけることの出来る引き込み量１２０１は、前記時定数により決定し、図においては、垂直OB画素部（N行目）の最初のOBパルスの時点までに基準値に収束し以降のＡ／Ｄ出力は基準値と一致していることを示している。

特開２００２−３００４７８号公報 特開２００３−２４４５６１号公報

しかしながら、イメージセンサの出力は、水平方向、垂直方向にシェーディング状の出力レベルの不均一性を持っており、イメージセンサの動作条件（動作電圧、周囲温度、蓄積露光時間等）によってシェーディング量は異なる。

図１３は、シェーディング状の不均一性を持ったイメージセンサ出力の垂直OB画素部中の１行における波形の例を示した図であり、図１３においては画面上の左側から右側に向かい出力がシェーディング状に徐々に上昇していることを示しており、基準値に対して、垂直OBパルスの位置によりOB出力が異なることを示している。このような水平シェーディングを持ったイメージセンサ出力における前記フィードバック方式のOBクランプ回路でのＡ／Ｄ変換器の出力の変化を模式的に表した図を図１４に示す。

図１４においてＡ／Ｄ出力は、図１２と同様に、垂直OB画素部（N行目）の最初のOBパルスの時点までに基準値に収束し以降のＡ／Ｄ出力は基準値と一致していることを示している。しかしながら、一致していたＡ／Ｄ出力は水平シェーディング（図１３のB）により垂直OB画素部（N行目）の２回目のOBパルス位置のレベル１４０１まで上昇する。このOB出力をサンプリングした結果と、基準値との差分はクランプ回路動作によりOB出力を基準値に引き込む方向に働く。しかし、再び、Ａ／Ｄ出力は水平シェーディング（図１３のC）により垂直OB画素部（N行目）の３回目のOBパルス位置のレベル１４０２まで上昇し、このOB出力をサンプリングした結果と、基準値との差分はクランプ回路を動作させることとなる。４回目のOBパルスにおいても同様となり結果的にイメージセンサの右側においてはOB出力差１４０３を基準値に引き込むこととなる。だがこの様に水平シェーディングに追従したクランプ動作を行った結果、水平OB画素部の１行目、つまりイメージセンサの左側に置いては基準値に対して大きく逸脱してしまい、結果としてこの行の撮像信号に黒沈みを発生させる問題がある。さらに、水平シェーディング量が大きく図１３の基準値とDのレベル差が１回のクランプ動作で引き込める量を超えていた場合、正常な基準値レベルへの復帰に数行を要してしまい、その間、図１１の領域Aの部分において黒沈みの状態が続くという問題があった。さらに、水平シェーディング成分はそのまま撮像信号として残り、画質の低下を招いていた。

本発明は、この様な状況のもとでなされたもので、水平方向にシェーディング状の不均一性の出力を持ったイメージセンサにおいても、撮像信号に黒沈みを生じることなく、かつ、水平方向のシェーディングを補正することを可能とする撮像装置及び撮像方法を提供することを目的とするものである。

本発明の撮像装置は、入射光を電気信号に変換する撮像素子と、前記撮像素子からの電気信号に対して、直流電圧オフセットを加算するオフセット加算手段と、前記オフセット加算手段によるオフセット加算後のアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段により得られたデジタル信号に含まれる光学的黒レベルを抽出する光学的黒レベル抽出手段と、複数の基準値と前記光学的黒レベル抽出手段により抽出された光学的黒レベルとの差分に基づいて、前記直流電圧オフセットを発生する負帰還信号発生手段とを有することを特徴とする。

また、本発明の撮像方法は、上記の撮像装置の撮像方法であって、光学的黒レベルパルスを検出する検出ステップと、前記光学的黒レベルパルスを検出すると、前記光学的黒レベルパルス数に応じて異なる基準値と前記Ａ／Ｄ変換手段の出力デジタル信号との差分に応じて前記直流電圧オフセットを発生する負帰還信号発生ステップとを有することを特徴とする。

水平方向にシェーディング状の不均一性の出力を持った撮像素子においても、撮像信号に黒沈みを生じることなく、かつ、水平方向のシェーディングを補正することが可能になる。

以下、本発明の実施の形態による撮像装置の例を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態を説明するためのシステム図である。図１に示した、フィードバッククランプ方式を用いた撮像装置における要部の構成のうち、デジタル演算部１０８の処理以外は従来例である図９にて示したものと同様の機能を有するため詳細な説明は省略する。符号１０１〜１０７、１１４〜１１６は、それぞれ図９の符号９０１〜９０７、９１１〜９１３に対応する。本実施形態におけるデジタル演算部１０８は、４つの基準値入力端子１１０、１１１、１１２，１１３を持ち、それぞれ基準値A、基準値B、基準値C、基準値Dを入力する構成となっている。

図２にて水平シェーディングを持ったセンサ出力と前記４つの基準値の関係を示す。図２では、前記４つの基準値は４つのOBパルス位置でのセンサ出力の基準値であり水平シェーディングのカーブに即していることを表しており、イメージセンサの動作条件（動作電圧、周囲温度、蓄積露光時間等）によって適宜設定される。

図３にて、前記デジタル演算処理部１０８の動作シーケンスを表すフローチャートを示す。まずステップ３０１にて入力されたOBパルスを数えるOBパルスカウント（パルス数）OB_COUNTを０にクリアする。次にステップ３０２にてOBパルスを監視する。OBパルスが検出されるとステップ３０３にて、OB_COUNTの値が、垂直OB画素部に入力されるOBパルスの総数を超えているか確認される。超えていない場合は、垂直OB画素部へのOBパルスであると認識し、ステップ３０４にてOB_COUNTの下位２ビットを参照することにより垂直OB画素部の右側から数えて何回目のOBパルスであるか判断する。下位２ビットが“００”である場合は、ステップ３０５にてOB出力と基準値Aとの差分量に応じて電流DACを駆動する。下位２ビットが“０１”である場合は、ステップ３０６にてOB出力と基準値Bとの差分量に応じて電流DACを駆動する。下位２ビットが“１０”である場合は、ステップ３０７にてOB出力と基準値Cとの差分量に応じて電流DACを駆動する。下位２ビットが“１１”である場合は、ステップ３０８にてOB出力と基準値Dとの差分量に応じて電流DACを駆動する。以上４通りの電流DAC駆動のうち１つが終了した後、ステップ３０９にてOB_COUNTの値が１加算された後、再びステップ３０２にてOBパルスの入力待ちとなる。また、前記ステップ３０３にてOB_COUNTの値が、垂直OB画素部に入力されるOBパルスの総数を超えていた場合は、水平OB画素部のOBパルスであると認識し、ステップ３０１にて、OB出力と基準値Aとの差分量に応じて電流DACを駆動した後、ステップ３０２にてOBパルスの入力待ちとなる。

図４に水平シェーディングを持ったイメージセンサ出力における本実施形態におけるＡ／Ｄ変換器１０６の出力の変化を模式的に表した図を示す。図４においてＡ／Ｄ出力は、図１４と同様に、垂直OB画素部（N行目）の最初のOBパルスの時点までに基準値に収束し以降のＡ／Ｄ出力は基準値と一致していることを示している。次に一致していたＡ／Ｄ出力は水平シェーディング（図１３のB）により垂直OB画素部（N行目）の２回目のOBパルス位置のレベル４０１まで上昇する。しかしながら、このOB出力をサンプリングした結果は、図２の基準値Bと比較されるが水平シェーディングによる上昇したOB出力とほぼ一致しているため、クランプ回路動作によりOB出力を基準値Bに引き込む方向に若干働く。再び、Ａ／Ｄ出力は水平シェーディング（図１３のC）により垂直OB画素部（N行目）の３回目のOBパルス位置のレベル４０２まで上昇し、このOB出力をサンプリングした結果は、図２の基準値Cと比較され、クランプ回路を若干動作させることとなる。４回目のOBパルスにおいても同様となり結果的にイメージセンサの右側においてはOB出力差４０３を図３の基準値Dに引き込むこととなる。しかしながらこのときのOB出力は、イメージセンサの水平シェーディング量（図１３のD）とほぼ一致しているため、水平OB画素部の１行目、つまりイメージセンサの左側に置いては基準値Aに対して大きく逸脱することなく（図４の４０４）、結果としてこの行の撮像信号に黒沈みは発生しない。

（第２の実施形態）
図５は、本発明の第２の実施形態を説明するためのシステム図である。本実施形態においては、図１で示した、フィードバッククランプ方式を用いた撮像装置の要部の構成のものと同様の機能を有するため詳細な説明は省く。

図５にて、デジタル演算処理部１０８における本実施形態の動作シーケンスを表すフローチャートを示す。図５において、まずステップ５０１にて入力されたOBパルスを数えるOBパルスカウントOB_COUNTを０にクリアし、かつイメージセンサの垂直ＯＢ画素部の第１行目であることを示すフラグLINE1_SWに１をセットする。次にステップ５０２にてOBパルスを監視する。OBパルスが検出されるとステップ５０３にて、OB_COUNTの値が、垂直OB画素部に入力されるOBパルスの総数を超えているか確認される。超えていない場合は、垂直OB画素部へのOBパルスであると認識し、次にステップ５０４にて、フラグLINE1_SWを確認し、１である場合は垂直ＯＢ画素部の第１行目であると認識し、ステップ５０５にてOB_COUNTの下位２ビットを参照することにより垂直OB画素部の右側から数えて何回目のOBパルスであるか判断する。下位２ビットが“００”である場合は、ステップ５０６にてOB出力をOB出力Aとしてサンプリングし、端子９１０からの基準値を基準値Aとした後、再びステップ５０２にてOBパルスの入力待ちとなる。下位２ビットが“０１”である場合は、ステップ５０７にて前記OB出力Aと現在のOB出力の差分量をOFFSET_Bとし、前記基準値Aに加算し基準値Bとした後、再びステップ５０２にてOBパルスの入力待ちとなる。下位２ビットが“１０”である場合は、ステップ５０８にて前記OB出力Aと現在のOB出力の差分量をOFFSET_Cとし、前記基準値Aに加算し基準値Cとした後、再びステップ５０２にてOBパルスの入力待ちとなる。下位２ビットが“１１”である場合は、ステップ５０９にて前記OB出力Aと現在のOB出力の差分量をOFFSET_Dとし、前記基準値Aに加算し基準値Dとした後、ステップ５１０にてフラグLINE1_SWを０にクリアし、再びステップ５０２にてOBパルスの入力待ちとなる。

次に前記ステップ５０４にてフラグLINE1_SWが０であった場合は、垂直ＯＢ画素部の第２行目以降であると認識し、ステップ５１１にてOB_COUNTの下位２ビットを参照することにより垂直OB画素部の右側から数えて何回目のOBパルスであるか判断する。下位２ビットが“００”である場合は、ステップ５１２にてOB出力と基準値Aとの差分量に応じて電流DACを駆動する。下位２ビットが“０１”である場合は、ステップ５１３にてOB出力と基準値Bとの差分量に応じて電流DACを駆動する。下位２ビットが“１０”である場合は、ステップ５１４にてOB出力と基準値Cとの差分量に応じて電流DACを駆動する。下位２ビットが“１１”である場合は、ステップ５１５にてOB出力と基準値Dとの差分量に応じて電流DACを駆動する。以上４通りの電流DAC駆動のうち１つが終了した後、ステップ５１６にてOB_COUNTの値が１加算された後、再びステップ５０２にてOBパルスの入力待ちとなる。また、前記ステップ５０３にてOB_COUNTの値が、垂直OB画素部に入力されるOBパルスの総数を超えていた場合は、水平OB画素部のOBパルスであると認識し、ステップ５１７にて、OB出力と基準値Aとの差分量に応じて電流DACを駆動した後、ステップ５０２にてOBパルスの入力待ちとなる。

本実施形態における水平シェーディングを持ったイメージセンサ出力に対するＡ／Ｄ変換器９０６の出力の変化は前記図４と同等となる。
なお、本実施形態においては、OB出力の差分量OFFSET_B, OFFSET_C, OFFSET_Dの抽出は、垂直ＯＢ画素部の第１行目としたが必ずしもこの行に限定されるものではない。

（第３の実施形態）
図６は、本発明の第３の実施形態を説明するためのシステム図である。
図６に示した、フィードバッククランプ方式を用いた撮像装置における要部の構成のうち、デジタル演算部６０９と、補正部６０７の処理以外は従来例である図９のものと同様の機能を有するため詳細な説明は省略する。符号６０１〜６０６、６１６〜６１８は、それぞれ図９の符号９０１〜９０６、９１１〜９１３に対応する。本実施形態におけるデジタル演算部６０９は、水平画素カウント値H_COUNT６１０と、３つのオフセット値（OFFSET_B６１１、OFFSET_C６１２、OFFSET_D６１３）を出力し、補正部６０７がこれを入力として受け取り、Ａ／Ｄ変換器６０６の出力を補正した後に出力６０８を出力する構成となっている。

図７にて、デジタル演算処理部６０９の動作シーケンスを表すフローチャートを示す。図７に示したフローチャートは第２の実施形態で示した図５とほぼ同じ動作を行うがこれに加え、ステップ７０１にて水平画素カウント値H_COUNTを０にクリアし、ステップ７０２にてＯＢパルスの入力如何に関わらず常に変数H_COUNTの値を１増加させて画素をカウントしている。そしてステップ７１９にて、水平画素部ＯＢパルスの処理の終わりでカウント値H_COUNTを０クリアすることにより、各行毎に０からカウントアップされ水平画素カウント値として機能する。さらに本動作シーケンスの結果得られた、水平画素カウント値H_COUNTと、基準値Ａとの差分量であるOFFSET_B、OFFSET_C、OFFSET_Dは出力され補正部６０７の入力となる。なお、ステップ７０１、７０３〜７１８は、それぞれ図５のステップ５０１、５０２〜５１７に対応する。

図８にて、補正部６０７の動作シーケンスを表すフローチャートを示す。図８において、まずステップ８０１にて水平画素カウント値H_COUNTと、イメージセンサの水平画素数の４分の１の値とが比較され、４分の１以下である場合はステップ８０２により入力されたＡ／Ｄ変換器６０６の出力をそのまま出力６０８とする。４分の１を超えていた場合は、ステップ８０３にて水平画素カウント値H_COUNTと、イメージセンサの水平画素数の２分の１の値とが比較され、２分の１以下である場合はステップ８０４により入力されたＡ／Ｄ変換器６０６の出力から入力されたOFFSET_Bを減算（除去）した値を出力６０８とする。２分の１を超えていた場合は、ステップ８０５にて水平画素カウント値H_COUNTと、イメージセンサの水平画素数の４分の３の値とが比較され、４分の３以下である場合はステップ８０６により入力されたＡ／Ｄ変換器６０６の出力から入力されたOFFSET_Cを減算した値を出力６０８とする。４分の３を超えていた場合は、ステップ８０７により入力されたＡ／Ｄ変換器６０６の出力から入力されたOFFSET_Dを減算した値を出力６０８とする。以上の動作シーケンスにより、出力６０８は擬似的な水平シェーディング成分が除かれたものとなる。

本実施形態における水平シェーディングを持ったイメージセンサ出力に対する補正器６０７の出力６０８の変化は図４と同等となるが、イメージセンサの水平シェーディング成分は補正され、更に好ましい。すなわち、図４の４０５が減少する。

以上のように、第１〜第３の実施形態によれば、水平方向にシェーディング状の不均一性の出力を持ったイメージセンサ（撮像素子）においても、撮像信号に黒沈みを生じることなく、かつ、水平方向のシェーディングを補正することが可能になる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

第１の実施形態の要部構成を示すブロック図である。 センサ出力と第１の実施形態における４つの基準値の関係を示す図である。 第１の実施形態におけるデジタル演算処理部の動作シーケンスを示すフローチャートである。 第１の実施形態におけるＡ／Ｄ変換器の出力の変化を模式的に表した図である。 第２の実施形態におけるデジタル演算処理部の動作シーケンスを示すフローチャートである。 第３の実施形態の要部構成を示すブロック図である。 第３の実施形態におけるデジタル演算処理部の動作シーケンスを示すフローチャートである。 第３の実施形態における補正部の動作シーケンスを示すフローチャートである。 撮像装置の要部構成を示すブロック図である。 従来例におけるデジタル演算処理部の動作シーケンスを示すフローチャートである。 ２次元イメージセンサの画素（領域）部を示した図である。 従来例におけるＡ／Ｄ変換器の出力の変化を模式的に表した図である。 シェーディング状の不均一性を持ったイメージセンサ出力の波形例を示す図である。 従来例におけるＡ／Ｄ変換器の出力の変化を模式的に表した図である。

符号の説明

１０１ イメージセンサ
１０２ ＣＤＳ回路
１０３ 基準電圧ＶＲＥＦ
１０４ オフセット加算回路
１０５ 可変増幅器
１０６ Ａ／Ｄ変換器
１０７ 出力端子
１０８ デジタル演算処理部
１０９ ＯＢパルス入力端子
１１０、１１１、１１２、１１３ 基準値
１１４ 電流ＤＡＣ
１１５ コンデンサ
１１６ バッファ回路

Claims (7)

1. 入射光を電気信号に変換する撮像素子と、
   前記撮像素子からの電気信号に対して、直流電圧オフセットを加算するオフセット加算手段と、
   前記オフセット加算手段によるオフセット加算後のアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段と、
   前記Ａ／Ｄ変換手段により得られたデジタル信号に含まれる光学的黒レベルを抽出する光学的黒レベル抽出手段と、
   複数の基準値と前記光学的黒レベル抽出手段により抽出された光学的黒レベルとの差分に基づいて、前記直流電圧オフセットを発生する負帰還信号発生手段と
   を有することを特徴とする撮像装置。
2. 前記オフセット加算後の信号を、所定ゲインあるいは可変ゲインで増幅する増幅手段をさらに有することを特徴とする請求項１記載の撮像装置。
3. 前記撮像素子の水平方向における複数の前記光学的黒レベルの差分から前記所定の複数の基準値を決定することを特徴とする請求項１又は２記載の撮像装置。
4. 前記複数の基準値を水平のシェーディング補正データとして、前記Ａ／Ｄ変換後の信号から除去して補正する補正手段をさらに有することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
5. 請求項１記載の撮像装置の撮像方法であって、
   光学的黒レベルパルスを検出する検出ステップと、
   前記光学的黒レベルパルスを検出すると、前記光学的黒レベルパルス数に応じて異なる基準値と前記Ａ／Ｄ変換手段の出力デジタル信号との差分に応じて前記直流電圧オフセットを発生する負帰還信号発生ステップと
   を有することを特徴とする撮像方法。
6. 前記光学的黒レベルパルスを検出すると、前記撮像素子の最初のラインにおいて、前記撮像素子の水平方向における複数の前記光学的黒レベルの差分から前記所定の複数の基準値を決定する基準値決定ステップをさらに有することを特徴とする請求項５記載の撮像方法。
7. 前記撮像素子の水平方向位置に応じて前記複数の基準値を水平のシェーディング補正データとして、前記Ａ／Ｄ変換後の信号から除去して補正する補正ステップをさらに有することを特徴とする請求項５又は６記載の撮像方法。

Images