JP2007194899A - 映像信号クランプ回路 - Google Patents

映像信号クランプ回路 Download PDF

Info

Publication number
JP2007194899A
JP2007194899A JP2006010923A JP2006010923A JP2007194899A JP 2007194899 A JP2007194899 A JP 2007194899A JP 2006010923 A JP2006010923 A JP 2006010923A JP 2006010923 A JP2006010923 A JP 2006010923A JP 2007194899 A JP2007194899 A JP 2007194899A
Authority
JP
Japan
Prior art keywords
video signal
analog
clamp
digital
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006010923A
Other languages
English (en)
Inventor
Keiichi Tsumura
敬一 津村
Shinji Yamamoto
真嗣 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006010923A priority Critical patent/JP2007194899A/ja
Priority to US11/654,500 priority patent/US20070165122A1/en
Publication of JP2007194899A publication Critical patent/JP2007194899A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】OBレベルが大きく変動したときでも、高速に収束し、かつ高精度なクランプ回路を実現する。
【解決手段】デジタルクランプにおけるOB部フィルタを行ったOBデータと目標OBレベルとの減算を行い、得られた差分をDACによってアナログ信号に再変換してからアナログ部にフィードバックさせてアナログクランプを行う。その結果、アナログクランプによって高速にOBレベルを粗調整されると共に、デジタルクランプにより高精度に微調整が行われ、高速収束と高精度を両立できる。
【選択図】図1

Description

本発明は、映像信号クランプ回路と、この映像信号クランプ回路を用いたデジタルカメラス、テレビ等の映像信号処理装置に関する。
従来、デジタルカメラ(デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話等)やテレビといった映像信号処理装置で用いられる映像信号クランプ回路にはアナログクランプのみで構成されるもの、あるいはさらに高精度なものとして、アナログクランプとデジタルクランプで構成されるものがある(特許文献1参照)。
特許文献1に示される従来例について図2に基づいて説明する。まず、アナログ映像信号入力S201がCDS/AGC201に入力される。CDSは相関二重サンプリング回路であり、リセットレベルと画素レベルの差のサンプリングを行うことで、リセットノイズの影響を抑える。AGCはアナログゲイン制御である。アナログOBクランプ信号S208はアナログOBクランプをかけたいOB部とそれ以外を区別する信号である。アナログクランプ202では、CDS/AGC出力S202に対して、アナログOBクランプ信号S208で判別したOB部のみアナログOBレベルを決める容量への充放電をONすることにより、アナログOBレベルを合わせる。その後、ADC203でデジタル値S204に変換される。S204はデジタルクランプに入力される。デジタルクランプは、OB部フィルタ205と減算器206と減算器207で構成される。デジタルOBクランプ信号S209はデジタルOBクランプをかけたいOB部とそれ以外を区別する信号である。OB部フィルタ205は、デジタルOBクランプ信号S209により判別したOB部のみ、ADC203出力のS204をサンプリングしフィルタ演算を行う。フィルタ演算は、ノイズの影響を抑えるために行う。その後、OBレベル目標値S210の減算を行い、現在のOBレベルとOBレベル目標値の差分S206を求める。差分S206をADC203後の値S204から減算してデジタル映像信号出力S207を得る。
以上のように、従来、別個に構成され独立に収束するアナログクランプとデジタルクランプとで映像信号クランプ回路を構成するものがあった。
特開2000−106654号公報
特許文献1の映像信号クランプ回路では、OBレベルが変動した場合に、デジタルクランプの応答は早い。しかしながら、アナログクランプではアナログ的に全ての処理を行っているために応答が遅く、結果として安定画像が得られるまでに時間がかかるという課題がある。本発明は、高精度と高速収束を両立させた映像信号クランプ回路を提案しようとするものである。
本発明による映像信号クランプ回路は、デジタルクランプにおいてOB部フィルタを行ったOBデータをDACによってアナログ信号に変換し、これをアナログクランプにフィードバックさせて減算を行い、高速にOBレベルを粗調整する。さらに、アナログクランプによって粗調整されたデータをデジタルクランプにより微調整することで、高精度の映像信号クランプ回路を実現している。
高精度と高速収束を両立させた映像信号クランプ回路を実現できる。
以下、本発明の実施形態について図面に基づいて説明する。図1は本発明の映像信号クランプ回路の全体構成を示した図である。
CCDに代表される撮像素子から出力され、あるいはテレビ信号として受信したアナログ映像信号入力S101がCDS/AGC101に入力される。CDSとは相関二重サンプリング回路を示し、リセットレベルと画素レベルの差分についてサンプリングを行うことでリセットノイズの影響を軽減する。AGCはアナログゲイン制御を示し、入力されたアナログ映像信号の値が所定の範囲に収まるようにゲイン制御を行う。CDS/AGC101によって処理されたアナログ映像信号S102はアナログクランプ202へと入力され、OBレベルの粗調整がアナログ的に行われる。OBレベルの粗調整が行われたアナログ映像信号S203はADC203によってデジタル映像信号S204へと変換され、デジタルクランプ204へと入力される。
デジタルクランプ204は、OB部フィルタ105と減算器106と減算器107とを備えている。OB部フィルタ105は、OB部とそれ以外とを区別する信号であるOBクランプ信号S109に基づいてOB部を判別し(通常CCDであれば有効画素の周囲数画素がOB領域として設定されており、光が当たらないようになっている)、判別されたOB部についてのみデジタル映像信号S204をサンプリングしフィルタ演算を行う。ここでのフィルタ演算は、ノイズの影響を抑えるために行われる処理であり、例えばIIRフィルタで実現される。フィルタ演算を行われたデジタル映像信号S105は減算器106で予め定められたOBレベル目標値S110を減算される。OBレベル目標値S110は映像信号処理において目標とされるOBレベルであり、通常は0より大きな所定値に設定される。減算された後の差分S106はDAC108によってアナログ信号S108へと再変換され、アナログクランプ102はアナログ的にアナログ映像信号S102からこのアナログ信号S108を減算することによって、OBレベルがOBレベル目標値S110近傍となるように粗調整が行われる。OBレベル目標値の差分S106は減算器107へも出力され、デジタル映像信号S104からデジタル的に減算されることによってOBレベルがOBレベル目標値となるように微調整が行われる。つまり、クランプ処理とはOBレベルが目標値となるようにオフセット調整を行う処理であるといえる。
OB部フィルタ105の処理、あるいは減算器106、107はデジタル処理なので従来のアナログクランプの処理と比較すると高速であり、またDAC108によるアナログ信号への変換もアナログクランプの処理と比較すると高速である。従って、上記の構成によれば、従来よりも高速にアナログクランプへと差分をフィードバックすることが可能とあり、OBレベルの高速な収束が期待できる。
ここで、アナログクランプ部で粗調整、デジタルクランプで微調整を行う理由を説明する。デジタルクランプでは、ノイズの影響を無視すれば、理想的には1LSBレベルで調整可能なので微調整できる。但し、デジタル信号のビット幅は決まっているので、アナログ映像信号入力のOBレベルが大きく変動した場合、ADCでの有効ダイナミックレンジが減少してしまう。アナログ映像信号入力のOBレベルが大きく変動した場合でも、ADCでの有効ダイナミックレンジを最大限に有効活用するためには、アナログクランプで粗調整を行う必要がある。なお、アナログクランプは粗調整を行うのみであるので、DAC108の分解能は、ADC103の分解能よりも低くて良い。
なお、図示しないが、OB部フィルタ105直前にキズやノイズを省くまたは周囲データで補間する手段を備えることで、OBレベルを求める精度を高めることが可能である。
また、映像信号入力がカラーの場合、デジタルクランプ104を色の種類数だけ用意し、色毎にフィルタリング処理、デジタルクランプを行うことで、各色の間でOBレベル差があった際もOBクランプを高精度に行うことが可能である。
また、DAC108の出力レンジを可変にした場合はアナログクランプ102の制御可能な電位範囲を選択することが可能である。クランプ制御の精度を優先する場合は、出力レンジを狭くしてDACの分解能を高めれば良い。クランプ制御範囲を広くすることを優先する場合は、出力レンジを広くすれば良い。
また、S106信号から減算器107への反映を所定数の水平期間または所定数のフレーム期間に1回更新するようにしても良い。具体的にはOB部フィルタ105はフィルタリング処理を行って順次更新を行いつつOBレベルを保持しており、所定数の水平期間または所定数のフレーム期間に1回のみ、減算器106を介して、保持するOBレベルを減算器107へと出力するようにする。その場合は、デジタルクランプ変動の影響がこの所定数の水平期間または所定数のフレーム期間ないため出力画像がその期間安定する。OBレベルは減算器106で保持しておいても良い
また、S106信号からDAC108への反映を所定数の水平期間または所定数のフレーム期間に1回更新するようにしても良い。具体的にはOB部フィルタ105はフィルタリング処理を行って順次更新を行いつつOBレベルを保持しており、所定数の水平期間または所定数のフレーム期間に1回のみ、減算器106を介して、保持するOBレベルをDAC108へと出力するようにする。その場合は、アナログクランプ変動の影響がこの所定数の水平期間または所定数のフレーム期間ないため出力画像がその期間安定する。OBレベルは減算器106で保持しておいても良い。
また、OB部フィルタ105の係数を可変にすれば、収束の早さを制御することが可能である。その際、フィルタリングの係数を変えた場合でも、回路を工夫することにより係数変更の直前直後でOB部フィルタ出力S105の値が変動しないようにすることが望ましい。
また、OB部フィルタ105を、画素単位でのフィルタリング処理と水平期間単位のフィルタリング処理を組み合わせても良い。この組み合わせの係数を工夫することにより、OB変動時に収束するまでのOB部フィルタ出力の振動を抑えることが可能である。DACへの入力値S106の絶対値が大きい場合に振動が発生しやすくなるので、その場合に、OB部フィルタ出力の変動が小さくなるように、S106からOB部フィルタ105へフィードバックをかける回路構成とすれば良い。図3に、OB部フィルタ105として単純なIIRフィルタを用いた場合の、時刻0でアナログ映像信号入力OBが変動した時のデジタル映像信号出力のタイミングチャートを示す。図4に、OB部フィルタ出力の変動が小さくなるように、S106からOB部フィルタ105へフィードバックをかける回路構成を用いた場合の、タイミングチャートを示す。図3と比較して、図4では振動を抑えて高速に収束している。
以上示したように、本発明によれば、デジタルクランプによるデジタル的な減算で得られた差分をアナログクランプへとフィードバックして減算量としている。したがって、アナログクランプにおける減算量自体をアナログ的に算出する従来技術と比較すると、高速収束が可能である。さらに、アナログクランプによって粗調整を行った後にデジタルクランプによって微調整を行うので、高精度な映像信号クランプ回路が実現できる。
本発明は、映像信号クランプ回路をデジタルカメラ(デジタルスチルカメラ、デジタルビデオカメラ、カメラ付き携帯電話、等)やテレビといった映像信号処理装置に有用である。
本発明の実施例を示す図 従来例を示す図 OB部フィルタ105としてIIRフィルタを用いたタイミングチャート OB部フィルタ105として画素単位のフィルタリング処理と水平期間単位のフィルタリング処理を組み合わせて用いたタイミングチャート
符号の説明
101 CDS/AGC
102 アナログクランプ
103 ADC
104 デジタルクランプ
105 OB部フィルタ
106 減算器
107 減算器
108 DAC
S101 アナログ映像信号入力
S102 CDS/AGC出力
S103 アナログクランプ出力
S104 ADC出力
S105 OB部フィルタ出力
S106 減算器106出力
S107 デジタル映像信号出力
S108 DAC出力
S109 OBクランプ信号
S110 OBレベル目標値
201 CDS/AGC
202 アナログクランプ
203 ADC
204 デジタルクランプ
205 OB部フィルタ
206 減算器
207 減算器
S201 アナログ映像信号入力
S202 CDS/AGC出力
S203 アナログクランプ出力
S204 ADC出力
S205 OB部フィルタ出力
S206 減算器206出力
S207 デジタル映像信号出力
S208 アナログOBクランプ信号
S209 デジタルOBクランプ信号
S210 OBレベル目標値

Claims (13)

  1. 外部より入力されたアナログ映像信号についてアナログ的な減算を行うアナログクランプ手段と、
    前記アナログクランプ手段から出力されるアナログ映像信号をデジタル映像信号へと変換するAD変換手段と、
    前記AD変換手段から出力されたデジタル映像信号のうちOB期間のみサンプリングしてフィルタリング処理するフィルタ手段と、
    前記フィルタ手段の出力値からOBデータ目標値を減算する第1の減算手段と、
    前記AD変換手段から出力されるデジタル映像信号から前記第1の減算手段の減算結果に基づく減算量を減算する第2の減算手段と、
    前記第1の減算手段の減算結果をアナログ信号へと変換し、前記アナログクランプ手段へと出力するDA変換手段とを備え、
    前記アナログ的な減算は、前記DA変換手段の出力値に基づいて行われることを特徴とする映像信号クランプ回路。
  2. 前記AD変換手段から出力されたデジタル映像信号について、予めキズおよびノイズを周辺データで補間した後に、前記フィルタ手段でフィルタリング処理を行うことを特徴とする請求項1記載の映像信号クランプ回路。
  3. 前記アナログ映像信号はカラーに対応しており、前記フィルタ手段におけるフィルタリング処理は色毎に行われ、かつ前記第1の減算手段および前記第2の減算手段における減算も色毎に行われることを特徴とする請求項1記載の映像信号クランプ回路。
  4. 前記DA変換手段の出力レンジが可変であることを特徴とする請求項1記載の映像信号クランプ回路。
  5. 前記第2の減算手段における減算量を、所定数の水平期間または所定数のフレームに1回の割合でのみ、前記フィルタ手段の出力値に基づいて、更新することを特徴とする特徴とする請求項1記載の映像信号クランプ回路。
  6. 前記DA変換手段の出力値を、所定数の水平期間または所定数のフレームに1回の割合でのみ、前記フィルタ手段の出力値に基づいて、更新することを特徴とする特徴とする請求項1記載の映像信号クランプ回路。
  7. 前記フィルタ手段のフィルタ係数を可変にしたことを特徴とする請求項1記載の映像信号クランプ回路。
  8. フィルタ手段のフィルタ係数を変えた場合にも、その直前直後でその出力値が同じであることを特徴とする請求項1記載の映像信号クランプ回路。
  9. 前記フィルタ手段が、画素単位のフィルタリング処理と水平期間単位のフィルタリング処理の組み合わせによってフィルタリング処理を行うことを特徴とする請求項7記載の映像信号クランプ回路。
  10. アナログ的なクランプ処理を行うアナログクランプ手段と、
    デジタル的なクランプ処理を行うデジタルクランプ手段と、を備える映像信号クランプ回路であって、
    前記デジタルクランプ手段における途中結果を前記アナログクランプ手段へとフィードバック出力し、
    前記アナログクランプ手段は前記デジタルクランプ手段からフィードバックされた値に基づいてクランプ処理を行うことを特徴とする映像信号クランプ回路。
  11. 前記デジタルクランプ手段は、
    デジタル映像信号のうちOB領域のデジタル信号をサンプリングして、所定のフィルタリング処理を行うフィルタと、
    前記フィルタリング処理が行われた信号から目標とするOBレベルを減算する第1の減算器とを備えており、
    前記第1の減算器の出力をアナログ信号へと変換し、前記アナログクランプ手段へのフィードバック信号とすることを特徴とする請求項10記載の映像信号クランプ回路。
  12. 前記デジタルクランプ手段は、さらに第2の減算器を備えており、
    前記第2の減算器は、前記デジタル映像信号から、前記第1の減算器の減算結果に基づく減算量を減算することを特徴とする請求項11記載の映像信号クランプ回路。
  13. 請求項1または10記載の映像信号クランプ回路を有することを特徴とする映像信号処理装置。
JP2006010923A 2006-01-19 2006-01-19 映像信号クランプ回路 Pending JP2007194899A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006010923A JP2007194899A (ja) 2006-01-19 2006-01-19 映像信号クランプ回路
US11/654,500 US20070165122A1 (en) 2006-01-19 2007-01-18 Video signal clamping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006010923A JP2007194899A (ja) 2006-01-19 2006-01-19 映像信号クランプ回路

Publications (1)

Publication Number Publication Date
JP2007194899A true JP2007194899A (ja) 2007-08-02

Family

ID=38262798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006010923A Pending JP2007194899A (ja) 2006-01-19 2006-01-19 映像信号クランプ回路

Country Status (2)

Country Link
US (1) US20070165122A1 (ja)
JP (1) JP2007194899A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011520385A (ja) * 2008-05-08 2011-07-14 アルタセンズ インコーポレイテッド カラム固定パターンノイズ補正方法
WO2012036105A1 (en) * 2010-09-15 2012-03-22 Ricoh Company, Ltd. Image processing apparatus and method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI366168B (en) * 2007-05-02 2012-06-11 Novatek Microelectronics Corp Controlling device of liquid crystal display
KR101352842B1 (ko) * 2013-02-26 2014-01-17 주식회사 삼알글로벌 영상신호 처리 장치 및 방법
CN106878585B (zh) * 2017-01-19 2024-02-06 杭州瑞盟科技股份有限公司 高清hd/全高清fhd可选择视频滤波驱动器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193755A (ja) * 1993-12-27 1995-07-28 Toshiba Corp デジタルクランプ回路
JPH09247496A (ja) * 1996-03-05 1997-09-19 Sony Corp クランプ回路
JPH10276976A (ja) * 1997-04-09 1998-10-20 Olympus Optical Co Ltd 電子内視鏡装置
JP2002077738A (ja) * 2000-08-28 2002-03-15 Nikon Corp クランプ装置
JP2003209713A (ja) * 2002-01-15 2003-07-25 Seiko Epson Corp 黒レベル補正装置および黒レベル補正方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264698B2 (ja) * 1992-06-30 2002-03-11 キヤノン株式会社 撮像装置
US5614948A (en) * 1996-04-26 1997-03-25 Intel Corporation Camera having an adaptive gain control
JP4454750B2 (ja) * 1999-12-28 2010-04-21 日本バーブラウン株式会社 イメージセンサ用のフロントエンド信号処理の方法および装置
JP4345004B2 (ja) * 2004-04-23 2009-10-14 ソニー株式会社 光学的黒レベル調整回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193755A (ja) * 1993-12-27 1995-07-28 Toshiba Corp デジタルクランプ回路
JPH09247496A (ja) * 1996-03-05 1997-09-19 Sony Corp クランプ回路
JPH10276976A (ja) * 1997-04-09 1998-10-20 Olympus Optical Co Ltd 電子内視鏡装置
JP2002077738A (ja) * 2000-08-28 2002-03-15 Nikon Corp クランプ装置
JP2003209713A (ja) * 2002-01-15 2003-07-25 Seiko Epson Corp 黒レベル補正装置および黒レベル補正方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011520385A (ja) * 2008-05-08 2011-07-14 アルタセンズ インコーポレイテッド カラム固定パターンノイズ補正方法
US8665350B2 (en) 2008-05-08 2014-03-04 Altasens, Inc. Method for fixed pattern noise (FPN) correction
WO2012036105A1 (en) * 2010-09-15 2012-03-22 Ricoh Company, Ltd. Image processing apparatus and method
US9019581B2 (en) 2010-09-15 2015-04-28 Ricoh Company, Ltd. Image processing apparatus and method

Also Published As

Publication number Publication date
US20070165122A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
KR101194915B1 (ko) 광학적 흑 레벨 조정 회로 및 그 방법과, 화상 처리 장치
JP3730419B2 (ja) 映像信号処理装置
EP1538827A1 (en) Column readout circuit with increased signal range for CMOS image sensor
US7701494B2 (en) Image pickup device and noise reduction method thereof
KR20080085753A (ko) 스트리킹 보정 신호 생성 회로, 스트리킹 보정 신호 생성방법, 프로그램, 스트리킹 보정 회로 및 촬상 장치
JP2008172493A (ja) フロントエンド信号処理方法およびフロントエンド信号処理装置
JP5112238B2 (ja) 撮像装置、設定値変更方法およびプログラム
JP2007194899A (ja) 映像信号クランプ回路
US7417669B2 (en) Digital clamping circuit and digital clamping method
JP4379764B2 (ja) 固体撮像装置の固定パターンノイズ抑制方法及び固体撮像装置
US8411173B2 (en) Black level correction circuit and solid-state imaging device
JP2010259109A (ja) 半導体装置の制御方法
JP2009218682A (ja) フロントエンド信号処理方法およびフロントエンド信号処理回路と撮像装置
JP5115601B2 (ja) 半導体装置およびその制御方法
JP2008060779A (ja) 映像信号処理装置及び映像信号処理方法
JP2007282204A (ja) フロントエンド信号処理回路及び撮像装置
US7948532B2 (en) Solid-state image-pickup device signal processing apparatus with signal compensation circuit
JP4642036B2 (ja) 撮像装置およびその雑音低減方法
JP4687864B2 (ja) 固体撮像デバイス信号処理装置
JP3845860B2 (ja) 撮像装置、撮像結果の処理方法及び撮像結果の処理プログラム
JP2010220026A (ja) テレビジョンカメラ
JP2006135726A (ja) 画像信号処理装置、および画像信号処理方法
JP2022144243A (ja) 光電変換装置および電子機器
JP2007142916A (ja) クランプ回路
JP2007158445A (ja) 巡回型ノイズリダクション回路および方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705