JPH07193755A - デジタルクランプ回路 - Google Patents

デジタルクランプ回路

Info

Publication number
JPH07193755A
JPH07193755A JP5347179A JP34717993A JPH07193755A JP H07193755 A JPH07193755 A JP H07193755A JP 5347179 A JP5347179 A JP 5347179A JP 34717993 A JP34717993 A JP 34717993A JP H07193755 A JPH07193755 A JP H07193755A
Authority
JP
Japan
Prior art keywords
signal
video signal
circuit
digital
correction value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5347179A
Other languages
English (en)
Inventor
Junichi Hosokawa
純一 細川
Tatsuro Abe
達朗 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP5347179A priority Critical patent/JPH07193755A/ja
Publication of JPH07193755A publication Critical patent/JPH07193755A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【目的】回路規模が小さく、適切な黒レベル補正を得
る。 【構成】加算器403で黒レベルを一定化する直流値が
加算された映像信号はアナログデジタル変換器404で
デジタル化される。デジタル映像信号のオプティカルブ
ラック期間信号と基準黒レベル信号とのレベル差が減算
器406で求められ、符号ビットは積分回路413に期
間されてアナログ映像信号の補正用に用いられる。デジ
タル信号系では、レベル差信号が積分され、フリップフ
ロップ回路413、414で2水平走査期間分保持さ
れ、またフリップフロップ回路415〜418では符号
ビットが保持される。補正値作成回路420はデジタル
映像信号の直流レベルの補正値を積分値から作成する
が、その演算内容は、前記符号ビットの状態を判定する
演算選択回路419により決定され、適切な補正値が作
成されるようになっている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、デジタルカメラに利
用されるデジタルクランプ回路に関するものである。
【0002】
【従来の技術】ビデオカメラにおいては、取り出した映
像信号の基準レベルを安定化させるためにクランプ回路
が設けられている。図4は、従来のクランプ回路であ
る。入力端子101には、固体撮像素子から読み出され
たアナログ映像信号が供給され、バッファ増幅器102
に導かれ増幅される。バッファ増幅器102の出力は、
直流カット用のコンデンサ103を介してアナログデジ
タル変換器104に入力されデジタル化される。デジタ
ル化された映像信号は、nビットのデジタル映像信号と
して出力端子105に導出されるとともに、比較器10
6の入力端Aに供給される。比較器106の他方の入力
端Bには基準黒レベルの信号が与えられている。比較器
106は、A<Bのときは比較結果としてハイレベル
“H”を出力し、A>Bのときはローレベル“L”を出
力する。比較器106の出力は、3ステートバッファ1
07に入力される。3ステートバッファ107はその出
力を“H”“L”“HZ”=ハイインピーダンスの3状
態とすることが可能な論理素子である。3ステートバッ
ファ107の制御入力端子108には、オプティカルブ
ラック(OB)期間を示すクランプパルスCPが供給さ
れる。オプティカルブラク期間は、映像信号の1水平期
間の後端に存在する期間でこの期間は無撮像信号となっ
ている。3ステートバッファ107の出力は、抵抗10
9及びコンデンサ110からなる積分回路を介してトラ
ンジスタ111のベースに供給される。トランジスタ1
11のコレクタは抵抗113を介して接地され、エミッ
タは電源に接続されている。そしてエミッタ出力は、抵
抗114を介してアナログデジタル変換器104の入力
端子に接続されている。
【0003】今、入力端子101に供給されるアナログ
電圧が低い場合には、デジタル映像信号のレベルも低い
値となる。これにより比較器106の比較結果は、
“H”となる。入力電圧が低いときは、この状態が連続
する。OB期間を示すクランプパルスCPが入力するこ
とにより、3ステートバッファ107の出力は、OB期
間では“H”となり、他の期間は“HZ”となる。これ
により、OB期間毎に積分回路の積分値が上昇してい
く。よってトランジスタ111を流れる電流も増加し、
エミッタ電圧も上昇する。これによりアナログデジタル
変換器104の入力電圧も上昇し、結果、デジタル映像
信号の基準レベルも高くなる。比較器106において、
A>Bの関係が成立すると、比較結果は“L”となり、
アナログ電圧を下降させる動作に転じる。このような動
作が行われることにより、OB期間の電圧は、常に基準
黒レベルと同じになるように制御される。
【0004】上記の回路において、3ステートバッファ
107、積分回路、トランジスタ111等が必要な理由
を以下述べる。これらの回路素子が必要な理由は、クラ
ンプ処理をOB期間に限って動作させるためである。映
像期間では、絵柄内容によっては比較結果が“L”にな
ることもあり、この情報はクランプ処理には不要である
からである。
【0005】図5には、映像信号に含まれているOB期
間の位置を示している。OB期間は、1水平期間の前後
に存在するが、通常は後端のOB期間が利用される。こ
れは後端のOB期間が、前端のOB期間よりも長く回路
動作速度に安全性が得られるからである。
【0006】しかしながら、上述した回路は、1水平期
間の後端のOB期間の信号レベルを基準黒レベルと比較
し、比較結果を積分してフィードバックを行っている。
このために実際にアナログデジタル変換器104の入力
端にフィードバック電圧が現れるまでには、時間がかか
り、リアルタイム、つまり1水平期間単位での黒レベル
補正が不可能である。この回路は、次の1水平期間の映
像信号を補正していることになり、高精度とは言えな
い。さらにまた、ノイズ・安定度の点からアナログ積分
回路は、数水平期間以上の時定数が必要となり追従性が
悪い。このために、かりに映像信号にライン変調成分が
混入した場合には、映像信号の平均的な黒レベルは一定
になるが、実際にはライン毎に黒レベルが変動し、以降
の信号処理回路において色分離、ガンマ補正を行った場
合に画像の特定色に横筋が見えて画質低下の要因とな
る。
【0007】上述したような問題を改善した以下のよう
なデジタルクランプ回路がある。
【0008】図6のクランプ回路について説明する。入
力端子301には固体撮像素子から得られたアナログ映
像信号が供給され、バッファ増幅器302で増幅され、
この出力は直流カットコンデンサ303を介してアナロ
グデジタル変換器304に入力される。ここでアナログ
デジタル変換器304の入力端には、トランジスタ30
5のコレクタが接続されており、その直流電位を制御で
きるようになっている。トランジスタ306のコレクタ
は、コンデンサ306を介して接地され、ベースは、抵
抗206を介してクランプパルスCPの入力端子307
に接続されている。さらにトランジスタ305のエミッ
タに接続されたコンデンサ306にはクランプ電圧発生
部308の電圧が、バッファ増幅器309を介して供給
されている。
【0009】トランジスタ305がクランプパルスCP
によってオンされると、コンデンサ306の電位がデジ
タルアナログ変換器304の入力端子に伝達され、クラ
ンプ電圧が設定される。コンデンサ306の電位は、バ
ッファ増幅器309からの電圧により、トランジスタ3
05がオフの期間に一定電位に充電されている。
【0010】アナログデジタル変換器304でデジタル
化されたデジタル映像信号は、1水平期間の遅延量を持
つ1H遅延器311と、減算器312に入力される。減
算器312は、入力映像信号から基準黒レベルを減算
し、その差分を積分回路313に供給する。積分回路3
13は、クランプパルスCPの期間に積分動作を行いそ
の出力を加算器314に与える。加算器314では、積
分回路313の出力と1H遅延器311の出力とを加算
し、出力端子315に導出する。この回路によると、ま
ずデジタル変換まえにOB期間のレベルを一定レベルに
し、次に、基準黒レベルに合わせ込む処理を行ってい
る。そして1H遅延器311による遅延をおこなってお
り、遅延期間に基準黒レベルに対する補正値を作成し、
加算器314で実際の補正をおこなっている。この回路
であると1水平期間毎に積分結果を取り出し、遅延信号
に補正を施しているために、リアルタイムでの基準黒レ
ベルの補正が可能である。
【0011】しかしながら、上記の回路によると、1H
遅延器311を用いているために回路規模が大きくなり
IC化に不向きである。また、常時1水平期間の積分と
補正しか行っていないために、OB期間に混入したラン
ダムノイズに弱く、S/N対策上では劣っている。
【0012】
【発明が解決しようとする課題】上記したように、図4
に示したクランプ回路によると、リアルタイムでの黒レ
ベル補正ができないと言う問題があり、さらに積分回路
の時定数を数ライン以上設定しないと安定しないので追
従性が悪く、画面上で横筋が発生することがある。また
図6に示したクランプ回路によると、1H遅延器を用い
るために回路規模が大きくまたS/Nが悪いという問題
がある。
【0013】そこでこの発明は、回路規模が小さく、追
従性も良く、画質劣化の要因を低減したデジタルクラン
プ回路を提供することを目的とする。またこの発明は、
アナログデジタル変換器の分解能力以上の精度で、黒レ
ベルの誤差検出が可能であり高精度の補正を得ることが
できるデジタルクランプ回路を提供することを目的とす
る。
【0014】
【課題を解決するための手段】この発明は、固体撮像素
子から出力された映像信号をデジタル化してデジタル映
像信号を得るアナログデジタル変換手段と、前記デジタ
ル映像信号のオプティカルブラック期間の信号と、基準
黒レベル信号とのレベル差信号を得る演算手段と、前記
レベル差信号を積分し、少なくとも連続した2水平走査
期間分の積分値A、Bを保持する積分及び保持手段と、
前記積分値A、Bを用いて演算処理を施す補正値作成手
段と、前記レベル差信号の積分値の少なくとも符号ビッ
トを連続したn(n>2)水平走査期間分保持する符号
ビット保持手段と、前記保持された符号ビットの内容か
ら、前記補正値作成手段の前記演算処理内容を決定する
演算選択手段と、前記補正値作成手段から得られた補正
値を前記デジタル映像信号に加算する加算手段とを備え
る。
【0015】またこの発明は、固体撮像素子から出力さ
れ、クランプ処理を受けた映像信号をデジタル化してデ
ジタル映像信号を得るアナログデジタル変換手段と、前
記デジタル映像信号に第1の直流補正値を加算する第1
の加算手段と、この第1の加算手段から出力されたデジ
タル映像信号のオプティカルブラック期間の信号と、基
準黒レベル信号とのレベル差信号を得る第1の演算手段
と、前記レベル差信号を積分し、少なくとも連続した2
水平走査期間分の積分値A、Bを得て、かつ前記積分値
A、Bの差分を得る第1の検出手段と、前記検出手段か
ら得れた前記積分値A、Bの差分値から前記第1の直流
補正値を出力して前記第1の加算手段に入力するする第
1の制御手段とを備える。
【0016】
【作用】上記の手段により、回路規模が小さく、画質劣
化の要因を低減し、またアナログデジタル変換器の分解
能力以上の精度で、黒レベルの誤差検出が可能であり高
精度の補正を得る。
【0017】
【実施例】以下、この発明の実施例を図面を参照して説
明する。
【0018】図1はこの発明の一実施例である。入力端
子401には固体撮像素子から導出されたアナログ映像
信号が供給され、バッファ増幅器402で増幅される。
バッファ増幅器402の出力は、加算器403に入力さ
れて、任意の直流成分が加算される。加算器403の出
力は、アナログデジタル変換器404に入力されてnビ
ットの映像信号にデジタル化される。このデジタル映像
信号は、加算器405に入力されるとともに、減算器4
06に入力される。減算器406は、入力した映像信号
Aから基準黒レベルBから入力した映像信号Aを減算
し、その差分(A−B)を得る。この差分信号は、積分
器407に入力され、さらに差分信号の符号ビットは、
反転器408を介して3ステートバッファ409に入力
される。減算器406から得られる符号ビットは、A>
Bのときに“H”となる。したがって、3ステートバッ
ファ409の入力は、A>Bのとき“L”となる。3ス
テートバッファ409はその出力を“H”“L”“H
Z”=ハイインピーダンスの3状態とすることが可能な
論理素子である。3ステートバッファ409の制御入力
端子410には、オプティカルブラック(OB)期間を
示すクランプパルスCPが供給される。3ステートバッ
ファ409の出力は、抵抗411、コンデンサ412か
らなる積分回路413に供給され、この積分回路413
の積分出力が、先の加算器403に直流成分として供給
されている。よって、基準黒レベルBよりも入力映像信
号のOB期間のレベルが大きい場合は、加算器403に
与えられる直流成分が低くなるように動作し、基準黒レ
ベルBよりも入力映像信号のOB期間のレベルが低い場
合には、加算器403に与えられる直流成分が高くなる
ように動作する。
【0019】一方、減算器406から出力された差分信
号(A−B)は、積分器407で積分される。積分器4
07は、クランプパルスCPのタイミングでリセットさ
れる。積分器407から得られる積分値は、mビットは
フリップフロップ回路413に供給される。またこのフ
リップフロップ回路413の出力はフリップフロップ回
路414に供給されている。そしてフリップフロップ回
路413と414の出力C、Dは補正値作成回路420
に入力されいる。さらに、前記積分器407の積分値の
符号ビットは、フリップフロップ回路415に入力され
る。このフリップフロップ回路415の出力は、フリッ
プフロップ回路416へ、この回路の出力はフリップフ
ロップ回路417へ、この回路の出力はフリップフロッ
プ回路418へ入力される。フリップフロップ回路41
5〜418の各出力は、演算選択回路419に入力され
ている。
【0020】演算選択回路419は、フリップフロップ
回路415〜418の内容に応じて補正値作成回路42
0の演算内容を決定する回路である。また補正値作成回
路420は、演算内容が決定すると、フリップフロップ
回路413、414から与えられている信号C、Dを用
いて決定された演算処理を行い、黒レベル補正値Eを作
成し、加算器405に与えている。加算器405では黒
レベル補正値Eをデジタル映像信号に直流成分として加
算し、出力端421に導出している。
【0021】図2には、演算選択回路419の論理判定
内容と補正値作成回路420の演算内容の関係を示して
いる。
【0022】図2のブロック(1)は、1水平期間毎に
積分値の符号が0=“L”1=H”0=“L”1=
“H”あるいは“H”“L”“H”“L”と変化した場
合を示しており、この場合は、映像信号がライン変調
(ライン毎にレベル変化)しているとみることができ
る。このような場合は、黒レベル補正値としては、2ラ
イン前の積分結果である補正値Dを作成した方が適性で
ある。図2のブロック(2)は積分値の符号ビットが
“L”“L”“H”“H”あるいは“H”“H”“L”
“L”と変化した場合を示している。このような場合
は、ライン変調がライン周波数の1/2で行われている
ものと判定し、2つのラインの積分値の平均から黒レベ
ル補正値−{(C+D)/2}を作成している。図2の
ブロック(2)´は、積分値の符号ビットが“L”
“H”“H”“L”あるいは“H”“L”“L”“H”
と変化した場合を示している。このような場合は、
(2)の場合と同様に想定できるが、逆演算では補正で
きないので、直前の補正値Cを用いた補正が行われる。
図2のブロック(3)は積分値の符号ビットが“L”
“L”“L”“L”あるいは“H”“H”“H”“H”
と変化した場合を示している。このような場合は、明ら
かに黒レベルがずれていることであるから、過補正によ
る補正値+2(C+D)を作成する。上記以外の場合
は、黒レベルがほぼ合っているものとして判定し、通常
補正値+{(C+D)/2}を作成する。なお、補正値
の符号は、減算器406の減算方向に応じて任意に設定
される。
【0023】上記した実施例によると、まず、デジタル
映像信号と基準黒レベルの差分信号の符号ビットを用い
て、アナログクランプ電圧を作成している。この処理に
より高速動作が可能である。次に、デジタル映像信号と
基準黒レベルの差分信号を1H毎に積分した積分値を得
て、その積分値を少なくとも2ライン分保持してる。一
方、先の積分値の符号ビットを数ライン分保持してい
る。そして、数ライン分の符号ビットの情報を用いて映
像信号の状態を判定し、この判定結果から上記の2ライ
ン分保持している積分値を用いた演算内容を決定し、補
正値を作成している。このために高精度の黒レベル補正
が可能となる。そして、符号ビットの情報からライン変
調等の周期的ノイズ混入を判定して、補正値作成のため
の演算内容を切り替えるので、従来問題となっていたよ
うな横筋の発生を抑圧できる。またS/Nがわるい場合
でも、符号ビットの情報で判定できるので、誤動作が低
減される。また、この回路は、遅延器を使用していない
ので小規模でありIC化に適する。
【0024】上記の説明では符号ビットのみを用いるよ
うに説明したが、これに限らず、符号ビットを含む上位
mビットを監視して、さらに適切な補正演算を選択する
ようにしてもよい。
【0025】図3はこの発明の他の実施例である。
【0026】この実施例は、ライン変調があった場合に
有効であり、またさらに高精度な黒レベルを補正するこ
とが可能なように工夫されたものである。アナログ映像
信号を量子化してクランプ誤差を補正する場合、温度特
性等の要因でクランプ誤差が現れるが、この誤差は1L
SB相当の精度で補正することができる。しかし量子化
のビット数にもよるが、1ビットの違いがあってもそれ
によるライン間のレベル差が横筋となって画面上の現れ
ることがある。そこで、この実施例はさらに(1/2)
LSB相当の精度でクランプ誤差を補正できるようにし
ている。
【0027】入力端子501には、アナログ映像信号が
供給される。このアナログデジタル映像信号は、すでに
基準黒レベルに一致するようにクランプ処理を受けたも
のである。このアナログ映像信号は、アナログデジタル
変換器502でアナログ映像信号に変換される。まず信
号処理系統から説明し、次に補正系統について説明す
る。デジタル映像信号は、2水平期間の遅延量をもつ2
H遅延回路503に入力される。この2H遅延回路50
3からは、0H、1H、2Hの3つのデジタル映像信号
を取り出すことができる。3つのデジタル映像信号は、
輪郭補正信号作成回路504に入力される。ここではラ
イン間の差、画素間の差分を利用して、垂直及び水平輪
郭補正信号を作成している。1Hの信号は、輝度信号処
理回路505に入力され、輝度信号として分離抽出され
る。さらに3つの信号は、同時化回路506に入力さ
れ、変調成分(色成分)と輝度成分に分離され、色分離
回路507に入力される。色分離回路507は、変調成
分及び輝度成分を演算して、R、G、Bの色信号を得
る。このR、G、Bの色信号は、ホワイトバランス回路
508にてホワイトバランス調整を受けて、ガンマ・ニ
ー補正回路509に入力される。同様に輝度信号処理回
路505からの輝度信号もガンマ・ニー補正回路509
に入力されている。ガンマ・ニー補正回路509で補正
された輝度信号及び色信号、さらに先の輪郭補正信号
は、エンコーダ510に入力されて、NTSC方式の輝
度(Y)信号、クロマ(C)信号にエンコードされる。
【0028】次に黒レベル補正系統について説明する。
【0029】全体のデジタル映像信号については、アナ
ログデジタル変換器502の出力端と2H遅延回路50
3との間に加算器601が設けられ、ここで補正信号が
加算される。また、輝度信号系統については、輝度信号
処理回路505とガンマ・ニー補正回路509との間に
加算器602が設けられ、ここで補正信号が加算され
る。また、色信号系統については、同時化回路506か
らの輝度成分出力端と色分離回路507との間に加算器
603が設けられ、ここで補正信号が加算されるように
なっている。
【0030】次に、補正信号作成系統について説明す
る。全体のデジタル映像信号については、加算器601
の出力が検出器701に導かれる。この検出器701
は、OB期間のクランプパルスに応答して、OB期間の
レベルを抽出し、基準黒レベルと比較し、その差分を積
分した値を得る。この積分値は、マイクロコンピュータ
800に入力される。マイクロコンピュータ800は、
積分値のライン間の誤差を検出して、その誤差分を打ち
消すべくたとえばm1ビットの補正信号を作成する。こ
の補正信号は、アンド回路801に入力される。輝度信
号系統については、同様に、加算器602の出力が検出
器702に導かれる。この検出器702もクランプパル
スに応答して、OB期間のレベルを抽出し、基準黒レベ
ルと比較し、その差分を積分した値を得る。この積分値
は、マイクロコンピュータ800に入力される。マイク
ロコンピュータ800は、積分値のライン間の誤差を検
出して、その誤差分を打ち消すべくたとえばm2ビット
の補正信号を作成する。この補正信号は、アンド回路8
02に入力される。また色信号系統については、同様
に、加算器603の出力が検出器703に導かれる。こ
の検出器703もクランプパルスに応答して、OB期間
のレベルを抽出し、基準黒レベルと比較し、その差分を
積分した値を得る。この積分値は、マイクロコンピュー
タ800に入力される。マイクロコンピュータ800
は、積分値のライン間の誤差を検出して、その誤差分を
打ち消すべくたとえばm3ビットの補正信号を作成す
る。この補正信号は、アンド回路803に入力される。
【0031】アンド回路801、802、803は、選
択器811から出力されるライン識別信号のタイミング
に基づいて、補正値を出力し、それぞれ対応する加算器
601、602、603に供給する。選択器811は、
入力端子810に与えられるライン識別信号の極性をマ
イクロコンピュータ800の制御に基づき切り換えて出
力し、片方のラインのレベル補正を行わせる。全体の映
像信号の系統では、nビット精度のライン間のクランプ
誤差を除去することができる。また輝度信号系統、色信
号系統のビット数がn+1ビットであるとすれば、それ
ぞれn+1ビット精度のクランプ誤差を除去することが
できる。
【0032】上記の実施例によると、ライン間のクラン
プ誤差を有効に補正することができ、アナログデジタル
変換器の分解能力以上の精度で誤差検出が可能であり、
高精度の補正が可能となる、また後段のビット数を増加
させてさらに高精度の補正を得ることも可能である。さ
らに、2H遅延回路が存在するが、これは輪郭補正信号
を得るためにもともと必要なものであり、黒レベル補正
機能を設けるために新たに設けるものではなく、有効活
用されている。
【0033】
【発明の効果】以上説明したようにこの発明は、回路規
模が小さく、追従性も良く、アナログデジタル変換器の
分解能力以上の精度で、黒レベルの誤差検出が可能であ
り高精度の補正を得、画質劣化の要因を低減することが
できる。
【図面の簡単な説明】
【図1】この発明の一実施例を示す回路図。
【図2】図1の実施例の動作を説明するために示した説
明図。
【図3】この発明の他の実施例を示す回路図。
【図4】従来のクランプ回路を示す図。
【図5】カメラから得られたアナログ映像信号の説明
図。
【図6】さらに別の従来のクランプ回路を示す図。
【符号の説明】
402…バッファ増幅器、403、405…加算器、4
04…アナログデジタル変換器、406…減算器、40
7…積分器、408…反転器、409…3ステートバッ
ファ、411…積分回路、413〜418…フリップフ
ロップ回路、419…演算選択回路、420…補正値作
成回路、502…アナログデジタル変換器、502…2
H遅延回路、504…輪郭補正回路、505…輝度信号
処理回路、506…同時化回路、507…色分離回路、
508…ホワイトバランス回路、509…ガンマ・ニー
補正回路、510…エンコーダ、601〜603…加算
器、701〜703…検出器、800…マイクロコンピ
ュータ、801〜803…アンド回路。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】固体撮像素子から出力された映像信号をデ
    ジタル化してデジタル映像信号を得るアナログデジタル
    変換手段と、 前記デジタル映像信号のオプティカルブラック期間の信
    号と、基準黒レベル信号とのレベル差信号を得る演算手
    段と、 前記レベル差信号を積分し、少なくとも連続した2水平
    走査期間分の積分値A、Bを保持する積分及び保持手段
    と、 前記積分値A、Bを用いて演算処理を施す補正値作成手
    段と、 前記レベル差信号の積分値の少なくとも符号ビットを連
    続したn(n>2)水平走査期間分保持する符号ビット
    保持手段と、 前記保持された符号ビットの内容から、前記補正値作成
    手段の前記演算処理内容を決定する演算選択手段と、 前記補正値作成手段から得られた補正値を前記デジタル
    映像信号に加算する加算手段とを具備したことを特徴と
    するデジタルクランプ回路。
  2. 【請求項2】前記符号ビット保持手段は、前記符号ビッ
    トを含む上位mビットを保持しており、前記演算選択手
    段はこの保持情報の内容から前記補正値作成手段の演算
    処理内容を決定することを特徴とする請求項1記載のデ
    ジタルクランプ回路。
  3. 【請求項3】固体撮像素子から出力され、クランプ処理
    を受けた映像信号をデジタル化してデジタル映像信号を
    得るアナログデジタル変換手段と、 前記デジタル映像信号に第1の直流補正値を加算する第
    1の加算手段と、 この第1の加算手段から出力されたデジタル映像信号の
    オプティカルブラック期間の信号と、基準黒レベル信号
    とのレベル差信号を得る第1の演算手段と、 前記レベル差信号を積分し、少なくとも連続した2水平
    走査期間分の積分値A、Bを得て、かつ前記積分値A、
    Bの差分を得る第1の検出手段と、 前記検出手段から得れた前記積分値A、Bの差分値から
    前記第1の直流補正値を出力して前記第1の加算手段に
    入力するする第1の制御手段とを具備したことを特徴と
    するデジタルクランプ回路。
  4. 【請求項4】前記デジタル映像信号を用いて、輝度信号
    処理を行う輝度信号処理手段と、前記輝度信号処理手段
    の出力に第2の直流補正値を加算する第2の加算手段
    と、 前記第2の加算手段から出力されたデジタル映像信号の
    オプティカルブラック期間の信号と、基準黒レベル信号
    とのレベル差信号を得る第2の演算手段と、 前記レベル差信号を積分し、少なくとも連続した2水平
    走査期間分の積分値C、Dを得て、かつ前記積分値C、
    Dの差分を得る第2の検出手段と、 前記第2の検出手段から得れた前記積分値C、Dの差分
    値から前記第2の直流補正値を出力して前記第2の加算
    手段に入力するする第2の制御手段とをさらに具備した
    ことを特徴とする請求項3記載のデジタルクランプ回
    路。
JP5347179A 1993-12-27 1993-12-27 デジタルクランプ回路 Pending JPH07193755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5347179A JPH07193755A (ja) 1993-12-27 1993-12-27 デジタルクランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5347179A JPH07193755A (ja) 1993-12-27 1993-12-27 デジタルクランプ回路

Publications (1)

Publication Number Publication Date
JPH07193755A true JPH07193755A (ja) 1995-07-28

Family

ID=18388461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5347179A Pending JPH07193755A (ja) 1993-12-27 1993-12-27 デジタルクランプ回路

Country Status (1)

Country Link
JP (1) JPH07193755A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000031967A1 (fr) * 1998-11-19 2000-06-02 Sony Corporation Dispositif et procede de verrouillage
JP2003037782A (ja) * 2001-07-25 2003-02-07 Casio Comput Co Ltd 撮像装置及び撮像信号の雑音除去方法
WO2007055053A1 (ja) * 2005-11-14 2007-05-18 Matsushita Electric Industrial Co., Ltd. オフセット調整回路
JP2007166527A (ja) * 2005-12-16 2007-06-28 Fujitsu Ltd 画像データ処理回路および画像データ処理方法
JP2007184989A (ja) * 2007-04-02 2007-07-19 Sony Corp Ad変換装置、ad変換方法
JP2007194899A (ja) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd 映像信号クランプ回路
JP2010161811A (ja) * 2010-04-05 2010-07-22 Casio Computer Co Ltd 撮像装置及び撮像信号の雑音除去方法
WO2012036105A1 (en) * 2010-09-15 2012-03-22 Ricoh Company, Ltd. Image processing apparatus and method
WO2017169887A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 信号伝送装置および信号伝送方法、並びにプログラム

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700609B1 (en) 1998-11-19 2004-03-02 Sony Corporation Clamping device and clamping method
WO2000031967A1 (fr) * 1998-11-19 2000-06-02 Sony Corporation Dispositif et procede de verrouillage
JP4517548B2 (ja) * 2001-07-25 2010-08-04 カシオ計算機株式会社 撮像装置及び撮像信号の雑音除去方法
JP2003037782A (ja) * 2001-07-25 2003-02-07 Casio Comput Co Ltd 撮像装置及び撮像信号の雑音除去方法
WO2007055053A1 (ja) * 2005-11-14 2007-05-18 Matsushita Electric Industrial Co., Ltd. オフセット調整回路
JP4554504B2 (ja) * 2005-12-16 2010-09-29 富士通セミコンダクター株式会社 画像データ処理回路および画像データ処理方法
JP2007166527A (ja) * 2005-12-16 2007-06-28 Fujitsu Ltd 画像データ処理回路および画像データ処理方法
JP2007194899A (ja) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd 映像信号クランプ回路
JP2007184989A (ja) * 2007-04-02 2007-07-19 Sony Corp Ad変換装置、ad変換方法
JP2010161811A (ja) * 2010-04-05 2010-07-22 Casio Computer Co Ltd 撮像装置及び撮像信号の雑音除去方法
WO2012036105A1 (en) * 2010-09-15 2012-03-22 Ricoh Company, Ltd. Image processing apparatus and method
US9019581B2 (en) 2010-09-15 2015-04-28 Ricoh Company, Ltd. Image processing apparatus and method
WO2017169887A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 信号伝送装置および信号伝送方法、並びにプログラム
US10771756B2 (en) 2016-03-31 2020-09-08 Sony Corporation Signal transmission device and signal transmission method

Similar Documents

Publication Publication Date Title
US5341218A (en) Video signals clamping circuit for maintaining DC level of video signals
CA1214281A (en) Digital circuit for the level alignment of an analog signal
JPH02748B2 (ja)
JPH07193755A (ja) デジタルクランプ回路
US7728888B2 (en) Clamping circuit and digital camera system having the clamping circuit
JPS60107932A (ja) アナログ・デイジタル変換装置
US5345279A (en) Image signal processing apparatus with analog to digital image conversion
JP3091084B2 (ja) 信号処理回路
JP2650969B2 (ja) デジタルテレビジョンカメラ装置
JP2001339303A (ja) A/d変換回路
JPH05259909A (ja) 自動オフセット電圧補正方法
JPH0670162A (ja) 画像補正装置
JP3387165B2 (ja) クランプ電位補正回路
JP3259199B2 (ja) 映像信号のa/d変換回路およびカメラ
US20050281151A1 (en) Servo error signal generation circuit and servo error signal generation method
JPH1098383A (ja) 信号変換器
JP2965350B2 (ja) イメージセンサの誤差成分補正装置
JP3113476B2 (ja) ピーク値検出保持回路
JPH06177757A (ja) Ad変換装置
JPH01214725A (ja) 色判別装置
JP3509357B2 (ja) ディジタルコンバーゼンス装置
JP3219655B2 (ja) 信号処理装置
JPH0335667A (ja) 映像信号クランプ回路
JPH02141065A (ja) 原稿読み取り装置
JPH01214724A (ja) 色判別装置