JPH1098383A - 信号変換器 - Google Patents
信号変換器Info
- Publication number
- JPH1098383A JPH1098383A JP8271438A JP27143896A JPH1098383A JP H1098383 A JPH1098383 A JP H1098383A JP 8271438 A JP8271438 A JP 8271438A JP 27143896 A JP27143896 A JP 27143896A JP H1098383 A JPH1098383 A JP H1098383A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- converter
- video signal
- clamp
- clamp circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ＡＤ変換器３のドリフト特性を補正すること
ができず、クランプする電位が不安定になっていた。 【解決手段】ビデオ信号のＤＣレベルを所定のクランプ
電位に保持するクランプ回路２と、クランプ回路２から
出力されたビデオ信号をデジタル値に変換するＡＤ変換
器３とを備えた信号変換器において、ＡＤ変換器３から
出力されたビデオ信号のデジタル値の一部を取り込むレ
ジスタ６と、レジスタ６に取り込んだデジタル値をアナ
ログ電位に戻すＤＡ変換器５と、このアナログ電位を基
準電位と比較して差分値を出力する比較増幅器４とを設
け、差分値をクランプ回路２に供給してクランプ電位を
決定する。
ができず、クランプする電位が不安定になっていた。 【解決手段】ビデオ信号のＤＣレベルを所定のクランプ
電位に保持するクランプ回路２と、クランプ回路２から
出力されたビデオ信号をデジタル値に変換するＡＤ変換
器３とを備えた信号変換器において、ＡＤ変換器３から
出力されたビデオ信号のデジタル値の一部を取り込むレ
ジスタ６と、レジスタ６に取り込んだデジタル値をアナ
ログ電位に戻すＤＡ変換器５と、このアナログ電位を基
準電位と比較して差分値を出力する比較増幅器４とを設
け、差分値をクランプ回路２に供給してクランプ電位を
決定する。
Description
【０００１】
【発明の属する技術分野】本発明は、動画像シミュレー
タ等の画像処理装置においてベースバンドのテレビ信号
をアナログ値からデジタル値に変換するために用いられ
る信号変換器の構成に関するものである。
タ等の画像処理装置においてベースバンドのテレビ信号
をアナログ値からデジタル値に変換するために用いられ
る信号変換器の構成に関するものである。
【０００２】
【従来の技術】図３は信号変換器に入力されるビデオ信
号Ｓの波形である。交流的に結合した回路ではビデオ信
号Ｓのペディスタル部Ｐ（黒レベル）の電位が変動す
る。このため、ビデオ信号をそのままＡＤ変換すると、
どの値が基準の黒レベルなのかが分からなくなり、その
後のデータ処理に支障が出る。そこで、ビデオ信号の黒
レベルを一定にするためにクランプ回路が用いられる。
クランプ回路の方式には、水平同期信号Ｈの底のＤＣレ
ベルでクランプするものもあるが、一般にはペディスタ
ル部ＰのＤＣレベルを固定するペディスタルクランプが
用いられる。ペディスタル部ＰのＤＣレベルは、水平同
期信号Ｈに同期したクランプパルスが加えられた時点で
１ライン毎に固定される。
号Ｓの波形である。交流的に結合した回路ではビデオ信
号Ｓのペディスタル部Ｐ（黒レベル）の電位が変動す
る。このため、ビデオ信号をそのままＡＤ変換すると、
どの値が基準の黒レベルなのかが分からなくなり、その
後のデータ処理に支障が出る。そこで、ビデオ信号の黒
レベルを一定にするためにクランプ回路が用いられる。
クランプ回路の方式には、水平同期信号Ｈの底のＤＣレ
ベルでクランプするものもあるが、一般にはペディスタ
ル部ＰのＤＣレベルを固定するペディスタルクランプが
用いられる。ペディスタル部ＰのＤＣレベルは、水平同
期信号Ｈに同期したクランプパルスが加えられた時点で
１ライン毎に固定される。
【０００３】図４は、このようなクランプ回路２を備え
た従来の信号変換器の構成例を示すものである。アナロ
グのビデオ信号が入力される緩衝増幅器１は外部入力の
影響を防ぐための回路で、ゲインは通常２倍程度であ
る。緩衝増幅器１の入力側はＤＣバイアスを除去するた
めＡＣ結合となっている。アナログの加減算回路で構成
されるクランプ回路２は直流を再生するためのもので、
再生される直流電位は比較増幅器４から与えられる直流
電位によって決定される。
た従来の信号変換器の構成例を示すものである。アナロ
グのビデオ信号が入力される緩衝増幅器１は外部入力の
影響を防ぐための回路で、ゲインは通常２倍程度であ
る。緩衝増幅器１の入力側はＤＣバイアスを除去するた
めＡＣ結合となっている。アナログの加減算回路で構成
されるクランプ回路２は直流を再生するためのもので、
再生される直流電位は比較増幅器４から与えられる直流
電位によって決定される。
【０００４】10は手動で調整される基準電圧設定用の可
変抵抗器である。比較増幅器４には水平同期信号Ｈ（図
３）に同期したクランプパルスが加えられる。比較増幅
器４ではクランプパルスが与えられた時点でペディスタ
ル部Ｐの直流電位を１ライン毎に固定する。そして、比
較増幅器４はペディスタル部Ｐの電位と可変抵抗器10で
分圧された基準電位の差分をクランプ回路２に供給す
る。クランプ回路２では、この差分値に応じてクランプ
する電位を決定する。その結果、ＡＤ変換器３に加えら
れるビデオ信号Ｓのペディスタル部Ｐの電位は一定とな
る。ビデオ信号ＳはＡＤ変換器３においてクロックパル
スに同期してデジタルに変換される。ビデオ信号Ｓに含
まれている水平同期信号Ｈは、ビデオ信号をデジタルに
変換してデータとして扱う場合には不要なので、ペディ
スタルレベル以下のビデオ信号Ｓは切り捨てられる。
変抵抗器である。比較増幅器４には水平同期信号Ｈ（図
３）に同期したクランプパルスが加えられる。比較増幅
器４ではクランプパルスが与えられた時点でペディスタ
ル部Ｐの直流電位を１ライン毎に固定する。そして、比
較増幅器４はペディスタル部Ｐの電位と可変抵抗器10で
分圧された基準電位の差分をクランプ回路２に供給す
る。クランプ回路２では、この差分値に応じてクランプ
する電位を決定する。その結果、ＡＤ変換器３に加えら
れるビデオ信号Ｓのペディスタル部Ｐの電位は一定とな
る。ビデオ信号ＳはＡＤ変換器３においてクロックパル
スに同期してデジタルに変換される。ビデオ信号Ｓに含
まれている水平同期信号Ｈは、ビデオ信号をデジタルに
変換してデータとして扱う場合には不要なので、ペディ
スタルレベル以下のビデオ信号Ｓは切り捨てられる。
【０００５】
【発明が解決しようとする課題】ＡＤ変換器３には、そ
の出力が温度や入力電圧等の変化に応じて変動する、い
わゆるドリフト特性がある。ところが従来は、クランプ
レベルを決めるために比較増幅器４に帰還される信号
に、クランプ回路２から出力されたアナログのビデオ信
号を使用していた。このため、従来の構成ではＡＤ変換
器３のドリフト特性を補正することができず、クランプ
する電位が不安定になる問題があった。
の出力が温度や入力電圧等の変化に応じて変動する、い
わゆるドリフト特性がある。ところが従来は、クランプ
レベルを決めるために比較増幅器４に帰還される信号
に、クランプ回路２から出力されたアナログのビデオ信
号を使用していた。このため、従来の構成ではＡＤ変換
器３のドリフト特性を補正することができず、クランプ
する電位が不安定になる問題があった。
【０００６】
【課題を解決するための手段】本発明は、アナログのビ
デオ信号が入力される緩衝増幅器と、ビデオ信号のＤＣ
レベルを所定のクランプ電位に保持するクランプ回路
と、クランプ回路から出力されたビデオ信号をデジタル
値に変換するＡＤ変換器とを備えた信号変換器におい
て、ＡＤ変換器から出力されたビデオ信号のデジタル値
の一部を取り込むレジスタと、レジスタが取り込んだデ
ジタル値をアナログ電位に戻すＤＡ変換器と、このアナ
ログ電位を基準電位と比較して差分値を出力する比較増
幅器とを設け、差分値をクランプ回路に供給してクラン
プ回路のクランプ電位を決定する構成を特徴とする。ま
た本発明は、アナログのビデオ信号が入力される緩衝増
幅器と、ビデオ信号のＤＣレベルを所定のクランプ電位
に保持するクランプ回路と、クランプ回路から出力され
たビデオ信号をデジタル値に変換するＡＤ変換器とを備
えた信号変換器において、ＡＤ変換器から出力されたビ
デオ信号のデジタル値の一部を取り込むレジスタと、レ
ジスタに取り込んだこのデジタル値とデジタルの基準電
位との差分値を出力するデジタル差分器を設け、この差
分値をアナログ電位に変換してクランプ回路に供給し、
クランプ回路のクランプ電位を決定する構成を特徴とす
る。
デオ信号が入力される緩衝増幅器と、ビデオ信号のＤＣ
レベルを所定のクランプ電位に保持するクランプ回路
と、クランプ回路から出力されたビデオ信号をデジタル
値に変換するＡＤ変換器とを備えた信号変換器におい
て、ＡＤ変換器から出力されたビデオ信号のデジタル値
の一部を取り込むレジスタと、レジスタが取り込んだデ
ジタル値をアナログ電位に戻すＤＡ変換器と、このアナ
ログ電位を基準電位と比較して差分値を出力する比較増
幅器とを設け、差分値をクランプ回路に供給してクラン
プ回路のクランプ電位を決定する構成を特徴とする。ま
た本発明は、アナログのビデオ信号が入力される緩衝増
幅器と、ビデオ信号のＤＣレベルを所定のクランプ電位
に保持するクランプ回路と、クランプ回路から出力され
たビデオ信号をデジタル値に変換するＡＤ変換器とを備
えた信号変換器において、ＡＤ変換器から出力されたビ
デオ信号のデジタル値の一部を取り込むレジスタと、レ
ジスタに取り込んだこのデジタル値とデジタルの基準電
位との差分値を出力するデジタル差分器を設け、この差
分値をアナログ電位に変換してクランプ回路に供給し、
クランプ回路のクランプ電位を決定する構成を特徴とす
る。
【０００７】
【実施例】図１は本発明の信号変換器の一実施例を示も
のである。従来と共通の部分にはこの図においても同一
の符号を付して説明する。ＡＤ変換器３によってデジタ
ル値に変換されたビデオ信号データはレジスタ６に加え
られる。11は、水平同期信号Ｈ（図３）に同期したクラ
ンプパルスとクロックパルスが入力されるゲート回路で
ある。レジスタ６は、ゲート回路11からパルスが加えら
れた時点で、ビデオ信号データの中のペディスタルデー
タを１ライン毎に保持する。
のである。従来と共通の部分にはこの図においても同一
の符号を付して説明する。ＡＤ変換器３によってデジタ
ル値に変換されたビデオ信号データはレジスタ６に加え
られる。11は、水平同期信号Ｈ（図３）に同期したクラ
ンプパルスとクロックパルスが入力されるゲート回路で
ある。レジスタ６は、ゲート回路11からパルスが加えら
れた時点で、ビデオ信号データの中のペディスタルデー
タを１ライン毎に保持する。
【０００８】このペディスタルデータは、ＤＡ変換器５
でアナログのペディスタル電位値に戻されてから比較増
幅器４に加えられる。比較増幅器４は、可変抵抗器10で
設定された基準電位とペディスタル電位間の差分値をと
ってクランプ回路２に供給する。この差分値に応じて、
従来と同様にクランプ回路２においてクランプする電位
が決められる。この結果、緩衝増幅器１からクランプ回
路２に供給されるビデオ信号のペディスタル電位は、こ
のクランプ電位に固定されることになる。
でアナログのペディスタル電位値に戻されてから比較増
幅器４に加えられる。比較増幅器４は、可変抵抗器10で
設定された基準電位とペディスタル電位間の差分値をと
ってクランプ回路２に供給する。この差分値に応じて、
従来と同様にクランプ回路２においてクランプする電位
が決められる。この結果、緩衝増幅器１からクランプ回
路２に供給されるビデオ信号のペディスタル電位は、こ
のクランプ電位に固定されることになる。
【０００９】図２は本発明の信号変換器の他の実施例を
示もので、基準電位をデジタル値で設定し、デジタル値
の段階で差分値をとるようにしたものである。前述の実
施例と共通の部分にはこの図においても同一の符号を付
してある。
示もので、基準電位をデジタル値で設定し、デジタル値
の段階で差分値をとるようにしたものである。前述の実
施例と共通の部分にはこの図においても同一の符号を付
してある。
【００１０】基準電位を設定するためのスイッチ９は、
ＡＤ変換器３の量子化ビット数に対応した数だけ設けら
れる。たとえば量子化数を８ビットとすれば、スイッチ
９は８ビット分が必要であり、これにより２５６段階の
設定が行える。11及び12は、水平同期信号Ｈに同期した
クランプパルスとクロックパルスが入力されるゲート回
路である。レジスタ６は、ゲート回路11からパルスが加
えられた時点で、ビデオ信号データの中のペディスタル
データを１ライン毎に保持する。また、レジスタ８はス
イッチ９で設定された基準デジタルデータをクランプパ
ルスに同期して保持する。なお、スイッチ９の代わり
に、ＣＰＵバスに接続されたレジスタを用い、ソフトウ
エア制御で基準デジタルデータを設定する構成としても
よい。
ＡＤ変換器３の量子化ビット数に対応した数だけ設けら
れる。たとえば量子化数を８ビットとすれば、スイッチ
９は８ビット分が必要であり、これにより２５６段階の
設定が行える。11及び12は、水平同期信号Ｈに同期した
クランプパルスとクロックパルスが入力されるゲート回
路である。レジスタ６は、ゲート回路11からパルスが加
えられた時点で、ビデオ信号データの中のペディスタル
データを１ライン毎に保持する。また、レジスタ８はス
イッチ９で設定された基準デジタルデータをクランプパ
ルスに同期して保持する。なお、スイッチ９の代わり
に、ＣＰＵバスに接続されたレジスタを用い、ソフトウ
エア制御で基準デジタルデータを設定する構成としても
よい。
【００１１】レジスタ６で保持したペディスタルデータ
とレジスタ８で保持した基準デジタルデータはデジタル
差分器７に加えられる。デジタル差分器７は、これら二
つのデータの差分値を算出してＤＡ変換器５に供給す
る。この差分値はＤＡ変換器５でアナログ値に変換され
た後、クランプ回路２に加えられる。クランプ回路２に
おいてクランプする電位がこの差分値によって制御され
る。そして、緩衝増幅器１からクランプ回路２に供給さ
れるビデオ信号は、ペディスタル部の電位がクランプ電
位に固定されることになる。
とレジスタ８で保持した基準デジタルデータはデジタル
差分器７に加えられる。デジタル差分器７は、これら二
つのデータの差分値を算出してＤＡ変換器５に供給す
る。この差分値はＤＡ変換器５でアナログ値に変換され
た後、クランプ回路２に加えられる。クランプ回路２に
おいてクランプする電位がこの差分値によって制御され
る。そして、緩衝増幅器１からクランプ回路２に供給さ
れるビデオ信号は、ペディスタル部の電位がクランプ電
位に固定されることになる。
【００１２】
【発明の効果】本発明によれば、デジタルに変換した後
のビデオ信号を用いてクランプレベルを決定するクロー
ズドループが形成されるので、ＡＤ変換器のドリフト特
性が補償され、ビデオ信号のクランプ電位を常に最適レ
ベルに保持してビデオ信号のデジタル値を安定して出力
する信号変換器が得られる。
のビデオ信号を用いてクランプレベルを決定するクロー
ズドループが形成されるので、ＡＤ変換器のドリフト特
性が補償され、ビデオ信号のクランプ電位を常に最適レ
ベルに保持してビデオ信号のデジタル値を安定して出力
する信号変換器が得られる。
【図１】 本発明の信号変換器の構成例を示すブロック
図
図
【図２】 本発明の信号変換器の他の構成例を示すブロ
ック図
ック図
【図３】 ビデオ信号の波形図
【図４】 従来の信号変換器の構成例を示すブロック図
１‥‥緩衝増幅器 ２‥‥クランプ回路 ３‥‥ＡＤ変換器 ４‥‥比較増幅器 ５‥‥ＤＡ変換器 ６‥‥レジスタ
Claims (2)
- 【請求項１】 アナログのビデオ信号が入力される緩衝
増幅器と、ビデオ信号のＤＣレベルを所定のクランプ電
位に保持するクランプ回路と、クランプ回路から出力さ
れたビデオ信号をデジタル値に変換するＡＤ変換器とを
備えた信号変換器において、ＡＤ変換器から出力された
ビデオ信号のデジタル値の一部を取り込むレジスタと、
レジスタに取り込んだ該デジタル値をアナログ電位に戻
すＤＡ変換器と、該アナログ電位を基準電位と比較して
差分値を出力する比較増幅器とを設け、差分値をクラン
プ回路に供給してクランプ回路のクランプ電位を決定す
ることを特徴とする信号変換器。 - 【請求項２】 アナログのビデオ信号が入力される緩衝
増幅器と、ビデオ信号のＤＣレベルを所定のクランプ電
位に保持するクランプ回路と、クランプ回路から出力さ
れたビデオ信号をデジタル値に変換するＡＤ変換器とを
備えた信号変換器において、ＡＤ変換器から出力された
ビデオ信号のデジタル値の一部を取り込むレジスタと、
レジスタに取り込んだ該デジタル値とデジタルの基準電
位との差分値を出力するデジタル差分器を設け、該差分
値をアナログ電位に変換してクランプ回路に供給し、ク
ランプ回路のクランプ電位を決定することを特徴とする
信号変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271438A JPH1098383A (ja) | 1996-09-20 | 1996-09-20 | 信号変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271438A JPH1098383A (ja) | 1996-09-20 | 1996-09-20 | 信号変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098383A true JPH1098383A (ja) | 1998-04-14 |
Family
ID=17500033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8271438A Pending JPH1098383A (ja) | 1996-09-20 | 1996-09-20 | 信号変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098383A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184969B1 (en) | 1994-10-25 | 2001-02-06 | James L. Fergason | Optical display system and method, active and passive dithering using birefringence, color image superpositioning and display enhancement |
| JP2003527591A (ja) * | 2000-03-17 | 2003-09-16 | フェスト アクツィエンゲゼルシャフト ウント コー | 位置検出装置 |
-
1996
- 1996-09-20 JP JP8271438A patent/JPH1098383A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184969B1 (en) | 1994-10-25 | 2001-02-06 | James L. Fergason | Optical display system and method, active and passive dithering using birefringence, color image superpositioning and display enhancement |
| JP2003527591A (ja) * | 2000-03-17 | 2003-09-16 | フェスト アクツィエンゲゼルシャフト ウント コー | 位置検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047927B2 (ja) | 映像信号クランプ回路 | |
| US4987491A (en) | Jitter compensation circuit for processing jitter components of reproduced video signal | |
| US4562471A (en) | Digital circuit for the level alignment of an analog signal | |
| US4410876A (en) | D.C. Stabilized analog-to-digital converter | |
| JPH1098383A (ja) | 信号変換器 | |
| JPH07193755A (ja) | デジタルクランプ回路 | |
| EP0651565B1 (en) | Circuit for compensating the drift of the level of the direct current of a video signal | |
| JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
| JP3305668B2 (ja) | 直流成分再生装置 | |
| JPH01218177A (ja) | 撮像信号処理回路 | |
| JP2522395B2 (ja) | 映像信号クランプ回路 | |
| JP3610882B2 (ja) | 映像信号処理装置 | |
| JPH10285432A (ja) | 映像信号のクランプ装置 | |
| JP3030946B2 (ja) | ビデオカメラ | |
| US5343245A (en) | Digital clamp circuit for clamping based on the level of an optical black period of a picture signal | |
| JPH05153428A (ja) | クランプ回路 | |
| JP2597650B2 (ja) | クランプ回路 | |
| JPH0449781A (ja) | テレビジョン画像表示装置 | |
| JP2002152600A (ja) | 電子カメラ装置及びマルチチャンネルクランプ回路 | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPH05153429A (ja) | クランプ回路 | |
| JPH06133186A (ja) | 撮像装置 | |
| JP2554176B2 (ja) | 非線形素子を含む映像信号回路の自動利得調整回路 | |
| JPH0946552A (ja) | 映像信号クランプ方式 | |
| JPH08107353A (ja) | Ａ／ｄ変換器及び信号処理装置 |