JPH0946552A - 映像信号クランプ方式 - Google Patents
映像信号クランプ方式Info
- Publication number
- JPH0946552A JPH0946552A JP7191633A JP19163395A JPH0946552A JP H0946552 A JPH0946552 A JP H0946552A JP 7191633 A JP7191633 A JP 7191633A JP 19163395 A JP19163395 A JP 19163395A JP H0946552 A JPH0946552 A JP H0946552A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- voltage
- video signal
- converter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】FAX,OCR等の同期信号を含むアナログ映
像信号をA/D変換してディジタル処理する際、簡単な
構成で正確なクランプ動作が行えるようにする。 【解決手段】イメージセンサ1からのアナログ映像信号
に同期信号を合成し出力するアナログ映像信号処理回路
2と、アナログ信号をディジタル変換するA/Dコンバ
ータ4と、両者の間に挿入されたダイオード,抵抗,コ
ンデンサから成る簡単な尖頭値クランプ型のクランプ回
路3とで構成されている。クランプ回路3のクランプ電
圧を決定する分圧抵抗8に与えられる直流電圧は、A/
Dコンバータ4の量子化基準電圧を発生させるA/Dコ
ンバータ駆動電源6から供給する。従って、クランプ電
圧と量子化基準電圧とが連動して変化するため、A/D
コンバータ駆動電源6が変動しても、同期信号の尖頭値
は常に一定のディジタル値に変換されてA/Dコンバー
タ4から出力され正確なクランプ動作が行われる。
像信号をA/D変換してディジタル処理する際、簡単な
構成で正確なクランプ動作が行えるようにする。 【解決手段】イメージセンサ1からのアナログ映像信号
に同期信号を合成し出力するアナログ映像信号処理回路
2と、アナログ信号をディジタル変換するA/Dコンバ
ータ4と、両者の間に挿入されたダイオード,抵抗,コ
ンデンサから成る簡単な尖頭値クランプ型のクランプ回
路3とで構成されている。クランプ回路3のクランプ電
圧を決定する分圧抵抗8に与えられる直流電圧は、A/
Dコンバータ4の量子化基準電圧を発生させるA/Dコ
ンバータ駆動電源6から供給する。従って、クランプ電
圧と量子化基準電圧とが連動して変化するため、A/D
コンバータ駆動電源6が変動しても、同期信号の尖頭値
は常に一定のディジタル値に変換されてA/Dコンバー
タ4から出力され正確なクランプ動作が行われる。
Description
【0001】
【発明の属する技術分野】本発明は映像信号クランプ方
式に関し、特に同期信号を含むアナログ映像信号をA/
D変換してディジタル処理を行う際の映像信号クランプ
方式に関する。
式に関し、特に同期信号を含むアナログ映像信号をA/
D変換してディジタル処理を行う際の映像信号クランプ
方式に関する。
【0002】
【従来の技術】近年、TV,FAX,OCRなどにおい
て、同期信号を含むアナログ映像信号をA/D変換して
ディジタル処理するケースが多くなっている。この際、
電源変動や温度変化により変動しやすいアナログ映像信
号処理回路の直流分ドリフトを補償し、正確なディジタ
ル信号処理を行うためにクランプ回路が用いられる。ク
ランプ回路としては、アナログ映像信号処理回路とA/
Dコンバータとの間に接続されアナログ動作を行う従来
の通常のアナログクランプ回路のほかに、A/D変換し
た後にディジタル信号処理によりクランプ動作を行うデ
ィジタルクランプ回路がある。前者は、A/Dコンバー
タの入力側でアナログ映像信号中の基準レベル(同期信
号の尖頭値やペデスタルレベル)をクランプ電圧と一致
させるものであるが、A/Dコンバータの量子化基準電
圧とクランプ電圧との間に相対的な変動があると、A/
D変換された基準レベルのディジタルデータが変動して
正確なクランプ動作が行われなくなる。このような状況
は、TVや中間調表示を必要とするFAX,OCRのよ
うに、A/D変換時の量子化レベル数が多い場合に発生
しやすい。後者は、A/Dコンバータの入力側では処理
を行わず、A/D変換した基準レベルのディジタルデー
タがクランプ電圧に対応する所定の設定値となるように
補正演算を行うものであり、基準レベルは正確に設定値
と等しいディジタルデータに変換されるが、アナログ映
像信号処理回路の直流分ドリフトが大きい場合には、実
際のアナログ映像信号の入力レベル範囲とA/Dコンバ
ータの入力ダイナミックレンジとが対応しなくなり、A
/D変換後のディジタル信号処理が正確に行えなくなる
という問題点がある。
て、同期信号を含むアナログ映像信号をA/D変換して
ディジタル処理するケースが多くなっている。この際、
電源変動や温度変化により変動しやすいアナログ映像信
号処理回路の直流分ドリフトを補償し、正確なディジタ
ル信号処理を行うためにクランプ回路が用いられる。ク
ランプ回路としては、アナログ映像信号処理回路とA/
Dコンバータとの間に接続されアナログ動作を行う従来
の通常のアナログクランプ回路のほかに、A/D変換し
た後にディジタル信号処理によりクランプ動作を行うデ
ィジタルクランプ回路がある。前者は、A/Dコンバー
タの入力側でアナログ映像信号中の基準レベル(同期信
号の尖頭値やペデスタルレベル)をクランプ電圧と一致
させるものであるが、A/Dコンバータの量子化基準電
圧とクランプ電圧との間に相対的な変動があると、A/
D変換された基準レベルのディジタルデータが変動して
正確なクランプ動作が行われなくなる。このような状況
は、TVや中間調表示を必要とするFAX,OCRのよ
うに、A/D変換時の量子化レベル数が多い場合に発生
しやすい。後者は、A/Dコンバータの入力側では処理
を行わず、A/D変換した基準レベルのディジタルデー
タがクランプ電圧に対応する所定の設定値となるように
補正演算を行うものであり、基準レベルは正確に設定値
と等しいディジタルデータに変換されるが、アナログ映
像信号処理回路の直流分ドリフトが大きい場合には、実
際のアナログ映像信号の入力レベル範囲とA/Dコンバ
ータの入力ダイナミックレンジとが対応しなくなり、A
/D変換後のディジタル信号処理が正確に行えなくなる
という問題点がある。
【0003】上述したアナログクランプ回路およびディ
ジタルクランプ回路の問題点の解決を目的とした映像信
号クランプ方式が、特開平4―192677号公報およ
び特開昭64―68071号公報に記載されている。こ
れらの公報に記載されている方式は、A/Dコンバータ
の入力側にアナログクランプ回路を設けてアナログ信号
処理回路の直流分ドリフトを補償すると共に、A/Dコ
ンバータの出力側にはディジタルクランプ回路を設けて
量子化基準電圧との相対変動を補償し、両者を併用して
正確なクランプ動作を行わせるものである。すなわち、
アナログクランプ回路によりA/Dコンバータのダイナ
ミックレンジの有効利用を図り、ディジタルクランプ回
路により正確なクランプ動作を行う構成となっている。
ジタルクランプ回路の問題点の解決を目的とした映像信
号クランプ方式が、特開平4―192677号公報およ
び特開昭64―68071号公報に記載されている。こ
れらの公報に記載されている方式は、A/Dコンバータ
の入力側にアナログクランプ回路を設けてアナログ信号
処理回路の直流分ドリフトを補償すると共に、A/Dコ
ンバータの出力側にはディジタルクランプ回路を設けて
量子化基準電圧との相対変動を補償し、両者を併用して
正確なクランプ動作を行わせるものである。すなわち、
アナログクランプ回路によりA/Dコンバータのダイナ
ミックレンジの有効利用を図り、ディジタルクランプ回
路により正確なクランプ動作を行う構成となっている。
【0004】
【発明が解決しようとする課題】上述した公報記載の映
像信号クランプ方式は、アナログ映像信号処理回路の直
流分ドリフトを補償し正確なクランプ動作を行わせるた
めに、A/Dコンバータの入力側のアナログクランプ回
路に加え出力側にもディジタルクランプ回路を設けてお
り、構成が複雑となり価格も高くなるという欠点があ
る。
像信号クランプ方式は、アナログ映像信号処理回路の直
流分ドリフトを補償し正確なクランプ動作を行わせるた
めに、A/Dコンバータの入力側のアナログクランプ回
路に加え出力側にもディジタルクランプ回路を設けてお
り、構成が複雑となり価格も高くなるという欠点があ
る。
【0005】なお、正確なクランプ動作をアナログクラ
ンプ回路のみで行わせるためには、アナログ信号処理回
路の電源電圧を安定化するのみならず、A/Dコンバー
タを含むディジタル信号処理回路の電源電圧も同程度に
安定化し、クランプ電圧と量子化基準電圧との相対変動
の発生を防止すれば不可能ではないが、電源電圧の安定
化を図るための電源ユニットやノイズフィルタ等のため
装置が大型化し価格が高くなるという欠点がある。
ンプ回路のみで行わせるためには、アナログ信号処理回
路の電源電圧を安定化するのみならず、A/Dコンバー
タを含むディジタル信号処理回路の電源電圧も同程度に
安定化し、クランプ電圧と量子化基準電圧との相対変動
の発生を防止すれば不可能ではないが、電源電圧の安定
化を図るための電源ユニットやノイズフィルタ等のため
装置が大型化し価格が高くなるという欠点がある。
【0006】本発明の目的は、上述した欠点を解決し、
簡単な構成で正確なクランプ動作を行わせることができ
る映像信号クランプ方式を提供することにある。
簡単な構成で正確なクランプ動作を行わせることができ
る映像信号クランプ方式を提供することにある。
【0007】
【課題を解決するための手段】請求項1の映像信号クラ
ンプ方式は、同期信号を含むアナログ映像信号を出力す
るアナログ映像信号処理回路と、アナログ信号をディジ
タル信号に変換するためのA/Dコンバータと、前記ア
ナログ映像信号処理回路と前記A/Dコンバータとの間
に接続され前記A/Dコンバータの量子化基準電圧を発
生させる駆動電源によりクランプ電圧が決定されるアナ
ログクランプ回路とで構成される。
ンプ方式は、同期信号を含むアナログ映像信号を出力す
るアナログ映像信号処理回路と、アナログ信号をディジ
タル信号に変換するためのA/Dコンバータと、前記ア
ナログ映像信号処理回路と前記A/Dコンバータとの間
に接続され前記A/Dコンバータの量子化基準電圧を発
生させる駆動電源によりクランプ電圧が決定されるアナ
ログクランプ回路とで構成される。
【0008】請求項2の映像信号クランプ方式は、請求
項1記載の映像信号クランプ方式において、前記アナロ
グクランプ回路が、同期信号の尖頭値を所定のクランプ
電圧にクランプするピーククランプ回路であることを特
徴としている。
項1記載の映像信号クランプ方式において、前記アナロ
グクランプ回路が、同期信号の尖頭値を所定のクランプ
電圧にクランプするピーククランプ回路であることを特
徴としている。
【0009】請求項3の映像信号クランプ方式は、請求
項2記載の映像信号クランプ方式において、前記ピーク
クランプ回路が、クランプ電圧を設定する分圧抵抗と、
前記分圧抵抗の分圧点に接続されたダイオードと、前記
ダイオードの他端に接続された直流電圧補正用コンデン
サとで構成されていることを特徴としている。
項2記載の映像信号クランプ方式において、前記ピーク
クランプ回路が、クランプ電圧を設定する分圧抵抗と、
前記分圧抵抗の分圧点に接続されたダイオードと、前記
ダイオードの他端に接続された直流電圧補正用コンデン
サとで構成されていることを特徴としている。
【0010】請求項4の映像信号クランプ方式は、請求
項1記載の映像信号クランプ方式において、前記アナロ
グクランプ回路が、入力信号に含まれるペデスタル信号
の値を所定のクランプ電圧にクランプするペデスタルク
ランプ回路であることを特徴としている。
項1記載の映像信号クランプ方式において、前記アナロ
グクランプ回路が、入力信号に含まれるペデスタル信号
の値を所定のクランプ電圧にクランプするペデスタルク
ランプ回路であることを特徴としている。
【0011】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0012】図1は本発明の一実施形態の構成を示すブ
ロック図である。
ロック図である。
【0013】本実施形態の映像信号クランプ方式は、図
1に示すように、イメージセンサ1からのアナログ映像
信号に同期信号を合成して出力するアナログ映像信号処
理回路2と、アナログ信号をディジタル信号に変換して
ディジタルデータ5を出力するA/Dコンバータ4と、
両者の間に接続されたダイオード,抵抗,コンデンサか
ら成る簡単な尖頭値クランプ型のクランプ回路3とで構
成されている。クランプ回路3のクランプ電圧を決定す
る分圧抵抗8に加えられる直流電圧は、A/Dコンバー
タ4の量子化基準電圧を発生させるA/Dコンバータ駆
動電源6から供給されている。
1に示すように、イメージセンサ1からのアナログ映像
信号に同期信号を合成して出力するアナログ映像信号処
理回路2と、アナログ信号をディジタル信号に変換して
ディジタルデータ5を出力するA/Dコンバータ4と、
両者の間に接続されたダイオード,抵抗,コンデンサか
ら成る簡単な尖頭値クランプ型のクランプ回路3とで構
成されている。クランプ回路3のクランプ電圧を決定す
る分圧抵抗8に加えられる直流電圧は、A/Dコンバー
タ4の量子化基準電圧を発生させるA/Dコンバータ駆
動電源6から供給されている。
【0014】クランプ回路3の動作は、クランプ電圧が
A/Dコンバータ駆動電源6により設定されている以外
は公知のものであり、アナログ映像信号処理回路2とA
/Dコンバータ4との間に挿入されている直流電圧補正
用コンデンサ7をダイオードを介して充放電することに
より、A/Dコンバータ4に入力されるアナログ映像信
号の同期信号の尖頭値が分圧抵抗8により決定されるク
ランプ電圧と一致するように制御される。分圧抵抗8に
加えられる直流電圧は、A/Dコンバータ4の量子化基
準電圧(リファレンス電圧)を発生させるA/Dコンバ
ータ駆動電源6から供給されている。従って、クランプ
回路3のクランプ電圧とA/Dコンバータ4の量子化基
準電圧とが連動して変化するため、A/Dコンバータ駆
動電源6が変動しても、同期信号の尖頭値は常に一定の
ディジタル値に変換されてA/Dコンバータ4から出力
され、正確なクランプ動作が行われる。
A/Dコンバータ駆動電源6により設定されている以外
は公知のものであり、アナログ映像信号処理回路2とA
/Dコンバータ4との間に挿入されている直流電圧補正
用コンデンサ7をダイオードを介して充放電することに
より、A/Dコンバータ4に入力されるアナログ映像信
号の同期信号の尖頭値が分圧抵抗8により決定されるク
ランプ電圧と一致するように制御される。分圧抵抗8に
加えられる直流電圧は、A/Dコンバータ4の量子化基
準電圧(リファレンス電圧)を発生させるA/Dコンバ
ータ駆動電源6から供給されている。従って、クランプ
回路3のクランプ電圧とA/Dコンバータ4の量子化基
準電圧とが連動して変化するため、A/Dコンバータ駆
動電源6が変動しても、同期信号の尖頭値は常に一定の
ディジタル値に変換されてA/Dコンバータ4から出力
され、正確なクランプ動作が行われる。
【0015】上述の実施形態においては、クランプ回路
3はダイオード,抵抗,コンデンサのみから成る簡単な
構成のピーククランプ回路としたが、ダイオードの充放
電特性の影響を改善するために演算増幅器を使用した
り、同期信号を選択的に抽出するゲート回路を使用した
同期型とするなど、能動素子を含む回路構成とすること
もできる。この場合、回路構成はやや複雑となるがクラ
ンプ精度を高性能化することができ、A/D変換時の量
子化レベル数が多い場合に適している。又、同期信号の
尖頭値をクランプするピーククランプ回路について説明
したが、同期信号の基底値であるペデスタルレベルをク
ランプ電圧と一致させるよう制御するペデスタルクラン
プ回路としてもよい。
3はダイオード,抵抗,コンデンサのみから成る簡単な
構成のピーククランプ回路としたが、ダイオードの充放
電特性の影響を改善するために演算増幅器を使用した
り、同期信号を選択的に抽出するゲート回路を使用した
同期型とするなど、能動素子を含む回路構成とすること
もできる。この場合、回路構成はやや複雑となるがクラ
ンプ精度を高性能化することができ、A/D変換時の量
子化レベル数が多い場合に適している。又、同期信号の
尖頭値をクランプするピーククランプ回路について説明
したが、同期信号の基底値であるペデスタルレベルをク
ランプ電圧と一致させるよう制御するペデスタルクラン
プ回路としてもよい。
【0016】
【発明の効果】以上説明したように、本発明の映像信号
クランプ方式は、クランプ電圧を設定する分圧抵抗に加
える直流電圧をA/Dコンバータ駆動電源から供給する
ため、A/Dコンバータ駆動電源が変動してもクランプ
電圧とA/Dコンバータの量子化基準電圧とが連動して
変化し、同期信号の尖頭値などのアナログ映像信号中の
基準レベルが常に一定のディジタル値に変換され、正確
なクランプ動作が行われる。すなわち、A/Dコンバー
タを含むディジタル信号処理回路の電源電圧をアナログ
信号処理回路の電源電圧と同程度に安定化しなくても、
ディジタルクランプ回路を併用せずに簡単なアナログク
ランプ回路のみで正確なクランプ動作が可能となり、確
実なディジタル信号処理を行うことができ表示イメージ
の品質を保持できる効果がある。
クランプ方式は、クランプ電圧を設定する分圧抵抗に加
える直流電圧をA/Dコンバータ駆動電源から供給する
ため、A/Dコンバータ駆動電源が変動してもクランプ
電圧とA/Dコンバータの量子化基準電圧とが連動して
変化し、同期信号の尖頭値などのアナログ映像信号中の
基準レベルが常に一定のディジタル値に変換され、正確
なクランプ動作が行われる。すなわち、A/Dコンバー
タを含むディジタル信号処理回路の電源電圧をアナログ
信号処理回路の電源電圧と同程度に安定化しなくても、
ディジタルクランプ回路を併用せずに簡単なアナログク
ランプ回路のみで正確なクランプ動作が可能となり、確
実なディジタル信号処理を行うことができ表示イメージ
の品質を保持できる効果がある。
【図1】本発明の一実施形態の構成を示すブロック図で
ある。
ある。
1 イメージセンサ 2 アナログ映像信号処理回路 3 クランプ回路 4 A/Dコンバータ 5 ディジタルデータ 6 A/Dコンバータ駆動電源 7 直流電圧補正用コンデンサ 8 分圧抵抗
Claims (4)
- 【請求項1】 同期信号を含むアナログ映像信号を出力
するアナログ映像信号処理回路と、アナログ信号をディ
ジタル信号に変換するためのA/Dコンバータと、前記
アナログ映像信号処理回路と前記A/Dコンバータとの
間に接続され前記A/Dコンバータの量子化基準電圧を
発生させる駆動電源によりクランプ電圧が決定されるア
ナログクランプ回路とで構成されていることを特徴とす
る映像信号クランプ方式。 - 【請求項2】 前記アナログクランプ回路が、同期信号
の尖頭値を所定のクランプ電圧にクランプするピークク
ランプ回路であることを特徴とする請求項1記載の映像
信号クランプ方式。 - 【請求項3】 前記ピーククランプ回路が、クランプ電
圧を設定する分圧抵抗と、前記分圧抵抗の分圧点に接続
されたダイオードと、前記ダイオードの他端に接続され
た直流電圧補正用コンデンサとで構成されていることを
特徴とする請求項2記載の映像信号クランプ方式。 - 【請求項4】 前記アナログクランプ回路が、入力信号
に含まれるペデスタル信号の値を所定のクランプ電圧に
クランプするペデスタルクランプ回路であることを特徴
とする請求項1記載の映像信号クランプ方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7191633A JPH0946552A (ja) | 1995-07-27 | 1995-07-27 | 映像信号クランプ方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7191633A JPH0946552A (ja) | 1995-07-27 | 1995-07-27 | 映像信号クランプ方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0946552A true JPH0946552A (ja) | 1997-02-14 |
Family
ID=16277906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7191633A Pending JPH0946552A (ja) | 1995-07-27 | 1995-07-27 | 映像信号クランプ方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0946552A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019001783A1 (de) | 2018-03-20 | 2019-09-26 | Fanuc Corporation | Steuerung, maschinelle lernvorrichtung und system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03173275A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | クランプ装置 |
JPH05284387A (ja) * | 1992-04-02 | 1993-10-29 | Sharp Corp | 振幅制限回路 |
-
1995
- 1995-07-27 JP JP7191633A patent/JPH0946552A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03173275A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | クランプ装置 |
JPH05284387A (ja) * | 1992-04-02 | 1993-10-29 | Sharp Corp | 振幅制限回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019001783A1 (de) | 2018-03-20 | 2019-09-26 | Fanuc Corporation | Steuerung, maschinelle lernvorrichtung und system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6005615A (en) | Correcting an optical black level by feeding forward a calculated correction amount | |
EP0178044A2 (en) | Analogue-to-digital converting apparatus for video signals | |
US4731652A (en) | Shading correction signal generating device for a television camera apparatus | |
US5455622A (en) | Signal processing apparatus and method for offset compensation of CCD signals | |
EP0467223B1 (en) | Image signal average picture level detecting apparatus | |
JPH0946552A (ja) | 映像信号クランプ方式 | |
JPS6316077B2 (ja) | ||
US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
JPH10285432A (ja) | 映像信号のクランプ装置 | |
JP2522395B2 (ja) | 映像信号クランプ回路 | |
JP3487074B2 (ja) | 映像信号クランプ装置及び方法 | |
US5387932A (en) | Video camera capable of adding, transmitting, and extracting a reference signal indicative of the position of a reference pixel | |
JP2661038B2 (ja) | シェーディング補正装置 | |
JPH11146231A (ja) | 信号処理装置 | |
JPS63258160A (ja) | 画像読取装置 | |
JP3105936B2 (ja) | 画像読取装置 | |
JPS61102871A (ja) | 画像a/d変換回路 | |
JP3124309B2 (ja) | スキャナ装置及びこれを用いた読み取り方法 | |
JPH1098383A (ja) | 信号変換器 | |
JP3300175B2 (ja) | 撮像装置 | |
JP3298377B2 (ja) | クランプ装置 | |
KR910008292Y1 (ko) | 케이블 길이에 따른 위상지연 보상회로 | |
JPH06178152A (ja) | 映像信号振幅自動調整回路 | |
JPS61152183A (ja) | 時間軸変動量補正装置 | |
JP2754935B2 (ja) | クランプ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980331 |