JP2754935B2 - クランプ装置 - Google Patents
クランプ装置Info
- Publication number
- JP2754935B2 JP2754935B2 JP3064184A JP6418491A JP2754935B2 JP 2754935 B2 JP2754935 B2 JP 2754935B2 JP 3064184 A JP3064184 A JP 3064184A JP 6418491 A JP6418491 A JP 6418491A JP 2754935 B2 JP2754935 B2 JP 2754935B2
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- video signal
- signal
- error signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、量子化されたビデオ信
号のペデスタルレベルを一定に保つためのクランプ装置
に関する。ここでペデスタルレベルとは、テレビジョン
撮像管からの出力画像信号に帰線消去信号を付け加える
直流電圧レベルを言う。このレベルの一方に同期信号が
乗り、他方に映像信号がある。
号のペデスタルレベルを一定に保つためのクランプ装置
に関する。ここでペデスタルレベルとは、テレビジョン
撮像管からの出力画像信号に帰線消去信号を付け加える
直流電圧レベルを言う。このレベルの一方に同期信号が
乗り、他方に映像信号がある。
【０００２】
【従来の技術】図２は従来のクランプ装置の一例を示す
ブロック図である。図２において、同期分離回路４とパ
ルス発生回路９は入力ビデオ信号からペデスタルの位相
に対応したクランプパルスを発生するパルス発生手段で
あり、ＡＤ５は入力ビデオ信号を量子化してＰＣＭビデ
オ信号を得るＡ／Ｄ変換手段であり、輝度分離回路７と
ラッチ回路８はクランプパルスを用いてＰＣＭビデオ信
号よりペデスタルデータ１０７を抽出する手段であり、
減算回路Ａ１０はペデスタルデータ１０７より予め設定
された基準ペデスタル値１０８を差し引いてＰＣＭ誤差
信号１０９を求める手段であり、ＤＡ１１はＰＣＭ誤差
信号をＡＤ５の前段に設けた差動アンプ３にフィードバ
ックして入力ビデオ信号の直流電位を制御する手段であ
り、減算回路Ｂ６はＰＣＭビデオ信号１０３よりＰＣＭ
誤差信号１０９を差し引く手段である。
ブロック図である。図２において、同期分離回路４とパ
ルス発生回路９は入力ビデオ信号からペデスタルの位相
に対応したクランプパルスを発生するパルス発生手段で
あり、ＡＤ５は入力ビデオ信号を量子化してＰＣＭビデ
オ信号を得るＡ／Ｄ変換手段であり、輝度分離回路７と
ラッチ回路８はクランプパルスを用いてＰＣＭビデオ信
号よりペデスタルデータ１０７を抽出する手段であり、
減算回路Ａ１０はペデスタルデータ１０７より予め設定
された基準ペデスタル値１０８を差し引いてＰＣＭ誤差
信号１０９を求める手段であり、ＤＡ１１はＰＣＭ誤差
信号をＡＤ５の前段に設けた差動アンプ３にフィードバ
ックして入力ビデオ信号の直流電位を制御する手段であ
り、減算回路Ｂ６はＰＣＭビデオ信号１０３よりＰＣＭ
誤差信号１０９を差し引く手段である。
【０００３】このクランプ装置は量子化後のＰＣＭ信号
からペデスタルデータの誤差値であるＰＣＭ誤差信号を
検出して、Ａ／Ｄ変換手段にフィードバックしているた
め、アナログ回路やＡ／Ｄ変換回路のドリフトに影響さ
れず、長期的に誤差を完全に無くすことができ、入力ビ
デオ信号の直流電位が急峻に変化した場合は、減算回路
Ｂ６によるフィードフォワード効果により瞬時に誤差を
無くすものである。
からペデスタルデータの誤差値であるＰＣＭ誤差信号を
検出して、Ａ／Ｄ変換手段にフィードバックしているた
め、アナログ回路やＡ／Ｄ変換回路のドリフトに影響さ
れず、長期的に誤差を完全に無くすことができ、入力ビ
デオ信号の直流電位が急峻に変化した場合は、減算回路
Ｂ６によるフィードフォワード効果により瞬時に誤差を
無くすものである。
【０００４】
【発明が解決しようとする課題】この従来の装置は、ノ
イズの少ない入力ビデオ信号には問題無く対処できる
が、ペデスタルに相当する部分にブランキングゲートや
ディジタル回路で生じる同期性ノイズがあるときには、
ペデスタルレベルが同期性ノイズの影響で正確に検出で
きずにオフセットを生じる。また、同期性ノイズが出没
するときは、ペデスタルレベルが変動するため、ライン
フリッカを生じて画質を著しく損なう欠点があった。本
発明は、この従来技術の欠点を解消せんとするものであ
る。
イズの少ない入力ビデオ信号には問題無く対処できる
が、ペデスタルに相当する部分にブランキングゲートや
ディジタル回路で生じる同期性ノイズがあるときには、
ペデスタルレベルが同期性ノイズの影響で正確に検出で
きずにオフセットを生じる。また、同期性ノイズが出没
するときは、ペデスタルレベルが変動するため、ライン
フリッカを生じて画質を著しく損なう欠点があった。本
発明は、この従来技術の欠点を解消せんとするものであ
る。
【０００５】
【課題を解決するための手段】本発明のクランプ装置
は、入力ビデオ信号からペデスタルの位相に対応したク
ランプパルスを発生するパルス発生手段と、前記入力ビ
デオ信号を量子化してＰＣＭビデオ信号を得るＡ／Ｄ変
換手段と、前記ＰＣＭビデオ信号から予め設定したペデ
スタル電位を差し引いて第１のＰＣＭ誤差信号を得る第
１の減算手段と、前記クランプパルスがある期間のみ前
記第１のＰＣＭ誤差信号の絶対値の平均レベルを得る検
波手段と、前記絶対値の平均レベルの所定倍数値に対し
て第１のＰＣＭ誤差信号が大きいことを示すマーキング
パルスを得るコンパレータと、前記クランプパルスがあ
る期間において前記第１のＰＣＭ誤差信号を前記マーキ
ングパルスを除く期間積分して第２のＰＣＭ誤差信号と
する演算手段と、前記ＰＣＭビデオ信号から前記第２の
ＰＣＭ誤差信号を差し引く第２の減算手段と、前記第２
のＰＣＭ誤差信号をアナログ信号に変換して前記Ａ／Ｄ
変換手段にフィードバックするＤ／Ａ変換手段とを備え
ている。
は、入力ビデオ信号からペデスタルの位相に対応したク
ランプパルスを発生するパルス発生手段と、前記入力ビ
デオ信号を量子化してＰＣＭビデオ信号を得るＡ／Ｄ変
換手段と、前記ＰＣＭビデオ信号から予め設定したペデ
スタル電位を差し引いて第１のＰＣＭ誤差信号を得る第
１の減算手段と、前記クランプパルスがある期間のみ前
記第１のＰＣＭ誤差信号の絶対値の平均レベルを得る検
波手段と、前記絶対値の平均レベルの所定倍数値に対し
て第１のＰＣＭ誤差信号が大きいことを示すマーキング
パルスを得るコンパレータと、前記クランプパルスがあ
る期間において前記第１のＰＣＭ誤差信号を前記マーキ
ングパルスを除く期間積分して第２のＰＣＭ誤差信号と
する演算手段と、前記ＰＣＭビデオ信号から前記第２の
ＰＣＭ誤差信号を差し引く第２の減算手段と、前記第２
のＰＣＭ誤差信号をアナログ信号に変換して前記Ａ／Ｄ
変換手段にフィードバックするＤ／Ａ変換手段とを備え
ている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のクランプ装置の一実施例を示すブロ
ック図である。図１において従来例と同じ構成要素には
図２と同じ符号を付してある。即ち本実施例において、
同期分離回路４とパルス発生回路９は入力ビデオ信号か
らペデスタルの位相に対応したクランプパルスを発生す
る手段であり、ＡＤ５は入力ビデオ信号を量子化してＰ
ＣＭビデオ信号を得るＡ／Ｄ変換手段であり、減算回路
Ａ１０はＰＣＭビデオ信号１０３から予め設定したペデ
スタル電位１０８を差し引いて第１のＰＣＭ誤差信号１
１１を得る第１の減算手段であり、ハイパスフィルタ１
４と演算回路Ａ１５はクランプパルス１０６がある期間
のみ第１のＰＣＭ誤差信号１１１の絶対値の平均レベル
を得る検波手段であり、コンパレータ１６は絶対値の平
均レベルの所定倍数値に対して第１のＰＣＭ誤差信号１
１１が大きいことを示すマーキングパルスを得るもので
あり、演算回路Ｂ１７はクランプパルスがある期間にお
いて第１のＰＣＭ誤差信号１１１をマーキングパルスを
除く期間積分して第２のＰＣＭ誤差信号１１２とする演
算手段であり、減算回路Ｂ６はＰＣＭビデオ信号１０３
から第２のＰＣＭ誤差信号１１２を差し引く第２の演算
手段であり、ＤＡ１１は第２のＰＣＭ誤差信号をアナロ
グ信号に変換してＡ／Ｄ変換手段にフィードバックする
Ｄ／Ａ変換手段であり、差動アンプ３は入力ビデオ信号
１０１からＤ／Ａ変換手段の出力を差し引くものであ
る。入力ビデオ信号１０１は入力端子１からバッファア
ンプ２に通されて低インピーダンスのビデオ信号１０２
となる。この信号は差動アンプ３と同期分離回路４に通
され、前者の出力はＡＤ５に通されてＰＣＭビデオ信号
１０３となり、後者は同期分離回路４とパルス発生回路
９に通されてクランプパルス１０６を得る。減算回路Ａ
１０はＰＣＭビデオ信号１０３から予め設定されたペデ
スタル電位１０８を差し引いて第１のＰＣＭ誤差信号１
１１とし、これを遅延回路１３とハイパスフィルタ１４
に供給する。ハイパスフィルタ１４では低域成分を落と
し、次段の演算回路Ａ１５はクランプパルスの幅に相当
する区間のみ絶対値の累積平均を算出しノイズレベルと
する。コンパレータ１６は第１の誤差信号１１１を遅延
させた信号とノイズレベルを比較して、第１のＰＣＭ誤
差信号１１１の方が大きいときには演算回路Ｂ１７の累
積演算から除外する。この結果、演算回路Ｂ１７の出力
である第２のＰＣＭ誤差信号１１２は振幅の大きなノイ
ズ（特に同期性ノイズ）が除かれており、これをエラー
信号とするフィードバックループからは同期性ノイズの
影響が取り除かれ、且つフィードフォワード動作も同期
性ノイズの影響を受けない。
る。図１は本発明のクランプ装置の一実施例を示すブロ
ック図である。図１において従来例と同じ構成要素には
図２と同じ符号を付してある。即ち本実施例において、
同期分離回路４とパルス発生回路９は入力ビデオ信号か
らペデスタルの位相に対応したクランプパルスを発生す
る手段であり、ＡＤ５は入力ビデオ信号を量子化してＰ
ＣＭビデオ信号を得るＡ／Ｄ変換手段であり、減算回路
Ａ１０はＰＣＭビデオ信号１０３から予め設定したペデ
スタル電位１０８を差し引いて第１のＰＣＭ誤差信号１
１１を得る第１の減算手段であり、ハイパスフィルタ１
４と演算回路Ａ１５はクランプパルス１０６がある期間
のみ第１のＰＣＭ誤差信号１１１の絶対値の平均レベル
を得る検波手段であり、コンパレータ１６は絶対値の平
均レベルの所定倍数値に対して第１のＰＣＭ誤差信号１
１１が大きいことを示すマーキングパルスを得るもので
あり、演算回路Ｂ１７はクランプパルスがある期間にお
いて第１のＰＣＭ誤差信号１１１をマーキングパルスを
除く期間積分して第２のＰＣＭ誤差信号１１２とする演
算手段であり、減算回路Ｂ６はＰＣＭビデオ信号１０３
から第２のＰＣＭ誤差信号１１２を差し引く第２の演算
手段であり、ＤＡ１１は第２のＰＣＭ誤差信号をアナロ
グ信号に変換してＡ／Ｄ変換手段にフィードバックする
Ｄ／Ａ変換手段であり、差動アンプ３は入力ビデオ信号
１０１からＤ／Ａ変換手段の出力を差し引くものであ
る。入力ビデオ信号１０１は入力端子１からバッファア
ンプ２に通されて低インピーダンスのビデオ信号１０２
となる。この信号は差動アンプ３と同期分離回路４に通
され、前者の出力はＡＤ５に通されてＰＣＭビデオ信号
１０３となり、後者は同期分離回路４とパルス発生回路
９に通されてクランプパルス１０６を得る。減算回路Ａ
１０はＰＣＭビデオ信号１０３から予め設定されたペデ
スタル電位１０８を差し引いて第１のＰＣＭ誤差信号１
１１とし、これを遅延回路１３とハイパスフィルタ１４
に供給する。ハイパスフィルタ１４では低域成分を落と
し、次段の演算回路Ａ１５はクランプパルスの幅に相当
する区間のみ絶対値の累積平均を算出しノイズレベルと
する。コンパレータ１６は第１の誤差信号１１１を遅延
させた信号とノイズレベルを比較して、第１のＰＣＭ誤
差信号１１１の方が大きいときには演算回路Ｂ１７の累
積演算から除外する。この結果、演算回路Ｂ１７の出力
である第２のＰＣＭ誤差信号１１２は振幅の大きなノイ
ズ（特に同期性ノイズ）が除かれており、これをエラー
信号とするフィードバックループからは同期性ノイズの
影響が取り除かれ、且つフィードフォワード動作も同期
性ノイズの影響を受けない。
【０００７】
【発明の効果】以上説明したように本発明は、同期性ノ
イズの影響を受けずに正確なクランプ動作を行い得ると
いう効果を有する。
イズの影響を受けずに正確なクランプ動作を行い得ると
いう効果を有する。
【図１】本発明のクランプ装置の一実施例を示すブロッ
ク図である。
ク図である。
【図２】従来のクランプ装置の一例を示すブロック図で
ある。
ある。
１ 入力端子 ２ バッファアンプ ３ 差動アンプ ４ 同期分離回路 ５ ＡＤ ６ 減算回路Ｂ ７ 輝度分離 ８ ラッチ回路 ９ パルス発生回路 １０ 減算回路Ａ １１ ＤＡ １２ 出力端子 １３ 遅延回路 １４ ハイパスフィルタ １５ 演算回路Ａ １６ コンパレータ １７ 演算回路Ｂ １０１ 入力ビデオ信号 １０２ 低インピーダンスのビデオ信号 １０３ ＰＣＭビデオ信号 １０４ 輝度信号 １０５ 同期信号 １０６ クランプパルス １０７ ＰＣＭペデスタルレベル信号 １０８ ペデスタル電位 １０９ ＰＣＭ誤差信号 １１０ 出力ＰＣＭビデオ信号 １１１ 第１のＰＣＭ誤差信号 １１２ 第２のＰＣＭ誤差信号
フロントページの続き (56)参考文献 特開 昭61−142870（ＪＰ，Ａ) 特開 昭63−79477（ＪＰ，Ａ) 特開 平１−274568（ＪＰ，Ａ) 特開 昭63−97074（ＪＰ，Ａ) 特開 昭63−70677（ＪＰ，Ａ) 特開 平１−268360（ＪＰ，Ａ) 特開 平３−26179（ＪＰ，Ａ) 特開 昭63−276978（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/14 - 5/217
Claims (1)
- 【請求項１】 入力ビデオ信号からペデスタルの位相に
対応したクランプパルスを発生するパルス発生手段と、
前記入力ビデオ信号を量子化してＰＣＭビデオ信号を得
るＡ／Ｄ変換手段と、前記ＰＣＭビデオ信号から予め設
定したペデスタル電位を差し引いて第１のＰＣＭ誤差信
号を得る第１の減算手段と、前記クランプパルスがある
期間のみ前記第１のＰＣＭ誤差信号の絶対値の平均レベ
ルを得る検波手段と、前記絶対値の平均レベルの所定倍
数値に対して第１のＰＣＭ誤差信号が大きいことを示す
マーキングパルスを得るコンパレータと、前記クランプ
パルスがある期間において前記第１のＰＣＭ誤差信号を
前記マーキングパルスを除く期間積分して第２のＰＣＭ
誤差信号とする演算手段と、前記ＰＣＭビデオ信号から
前記第２のＰＣＭ誤差信号を差し引く第２の減算手段
と、前記第２のＰＣＭ誤差信号をアナログ信号に変換し
て前記Ａ／Ｄ変換手段にフィードバックするＤ／Ａ変換
手段とを備えることを特徴とするクランプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064184A JP2754935B2 (ja) | 1991-03-28 | 1991-03-28 | クランプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3064184A JP2754935B2 (ja) | 1991-03-28 | 1991-03-28 | クランプ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04299670A JPH04299670A (ja) | 1992-10-22 |
| JP2754935B2 true JP2754935B2 (ja) | 1998-05-20 |
Family
ID=13250721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3064184A Expired - Lifetime JP2754935B2 (ja) | 1991-03-28 | 1991-03-28 | クランプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754935B2 (ja) |
-
1991
- 1991-03-28 JP JP3064184A patent/JP2754935B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04299670A (ja) | 1992-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047927B2 (ja) | 映像信号クランプ回路 | |
| US5767900A (en) | Digital apparatus for contour enhancement of video signal | |
| JPH08265605A (ja) | 撮像装置 | |
| JP3277984B2 (ja) | 映像信号処理装置 | |
| JP2967008B2 (ja) | 自動画質補償方法及び装置 | |
| US5121117A (en) | Balanced A/D converter | |
| JPS60113586A (ja) | クランプ装置 | |
| JP2754935B2 (ja) | クランプ装置 | |
| JP4500377B2 (ja) | ディジタル形式信号の標本化中のクロック再生方法 | |
| JP2751447B2 (ja) | ノイズ低減装置 | |
| JP2754934B2 (ja) | クランプ装置 | |
| US7209062B1 (en) | Apparatus and method for gain adjustment for analog YPbPr signals | |
| JP2830599B2 (ja) | ペデスタルクランプ装置 | |
| JP2519566B2 (ja) | ディジタルａｇｃ回路 | |
| JPH0683434B2 (ja) | 自動利得制御装置 | |
| KR950010999B1 (ko) | 영상신호의 휘도보정장치 | |
| KR0153975B1 (ko) | 영상의 샤프니스 자동조절 장치 및 방법 | |
| JPH07203485A (ja) | 映像信号用ａ／ｄ変換装置 | |
| KR910008292Y1 (ko) | 케이블 길이에 따른 위상지연 보상회로 | |
| JP2543354Y2 (ja) | ビデオ信号ａ／ｄ変換装置 | |
| KR950012249B1 (ko) | 삼각파를 이용한 수평 윤곽 인행싱(enhacing) 방법 및 장치 | |
| KR930009226B1 (ko) | 자동 더미 동기 제어회로 | |
| JP2661038B2 (ja) | シェーディング補正装置 | |
| JPH0793697B2 (ja) | レベル調節装置 | |
| JPH03243077A (ja) | Ａｇｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |