JPH0683434B2 - 自動利得制御装置 - Google Patents
自動利得制御装置Info
- Publication number
- JPH0683434B2 JPH0683434B2 JP61031457A JP3145786A JPH0683434B2 JP H0683434 B2 JPH0683434 B2 JP H0683434B2 JP 61031457 A JP61031457 A JP 61031457A JP 3145786 A JP3145786 A JP 3145786A JP H0683434 B2 JPH0683434 B2 JP H0683434B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- signal
- phase
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Receiver Circuits (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機の自動利得制御装置に関す
るものである。
るものである。
従来の技術 現行の標準テレビジョン方式に比べより高精細度な画像
が得られるハイビジョン（高品位テレビジョン）方式の
映像信号を、放送衛星の27MHz帯域値の１チャンネルを
用いて伝送するMUSE方式と呼ばれる帯域圧縮伝送方式が
提案されている。
が得られるハイビジョン（高品位テレビジョン）方式の
映像信号を、放送衛星の27MHz帯域値の１チャンネルを
用いて伝送するMUSE方式と呼ばれる帯域圧縮伝送方式が
提案されている。
（参考文献：二宮佑一他「高品位テレビの衛星１チャン
ネル伝送方式（MUSE）」、テレビジョン学会技術報告、
TEBS95−2,1984.3.22） 本方式によるテレビジョン信号の構成を第２図に示す。
同図は１水平走査期間（以下1Hと称する）を示したもの
で、１で示す1H期間は周波数16.2MHzの伝送クロックが4
80クロックで構成されており、２に示す数字はそのクロ
ック番号である。３は水平同期信号期間、４は線順次時
間圧縮された色差信号期間、５は輝度信号期間を示す。
前記テレビジョン信号は少しでもS/N的に有利となる様
に正極同期、即ち同期信号が映像信号の振幅内に含まれ
ている方式が採用されている。この同期信号のうち水平
同期信号即ち第２図３の期間を拡大して第３図に示す。
同図６は第ｎライン、７は第ｎ＋１ライン目の水平同期
信号を示す。この様に水平同期信号は１ラインごとに立
上り、立下りが反転している。同図８は前記伝送クロッ
クの番号を示したもので正規の水平同期位相位置は矢印
で示した様に第６クロック目である。９は各クロック番
号に対応する振幅方向の高さを示したもので、８ビット
のディジタルデータとして取扱う場合に256階調中の相
当する階調を表わしており、10は前記階調を、最大振幅
100％に対する割合として表わしたものである。同図よ
りあきらかな様に立上り及び立下がりエッジの中で振幅
方向の50％の位置に水平同期位相位置が設定されてお
り、フロントポーチ及びバックポーチは25％及び75％の
高さに設定されている。
ネル伝送方式（MUSE）」、テレビジョン学会技術報告、
TEBS95−2,1984.3.22） 本方式によるテレビジョン信号の構成を第２図に示す。
同図は１水平走査期間（以下1Hと称する）を示したもの
で、１で示す1H期間は周波数16.2MHzの伝送クロックが4
80クロックで構成されており、２に示す数字はそのクロ
ック番号である。３は水平同期信号期間、４は線順次時
間圧縮された色差信号期間、５は輝度信号期間を示す。
前記テレビジョン信号は少しでもS/N的に有利となる様
に正極同期、即ち同期信号が映像信号の振幅内に含まれ
ている方式が採用されている。この同期信号のうち水平
同期信号即ち第２図３の期間を拡大して第３図に示す。
同図６は第ｎライン、７は第ｎ＋１ライン目の水平同期
信号を示す。この様に水平同期信号は１ラインごとに立
上り、立下りが反転している。同図８は前記伝送クロッ
クの番号を示したもので正規の水平同期位相位置は矢印
で示した様に第６クロック目である。９は各クロック番
号に対応する振幅方向の高さを示したもので、８ビット
のディジタルデータとして取扱う場合に256階調中の相
当する階調を表わしており、10は前記階調を、最大振幅
100％に対する割合として表わしたものである。同図よ
りあきらかな様に立上り及び立下がりエッジの中で振幅
方向の50％の位置に水平同期位相位置が設定されてお
り、フロントポーチ及びバックポーチは25％及び75％の
高さに設定されている。
本方式による受像機では、帯域圧縮された入力テレビジ
ョン映像信号はすべてディジタル信号処理により復調す
る必要があるので最初にアナログ−ディジタル変換器
（以下A/Dと称する）によりディジタル信号に変換す
る。この時A/Dのサンプリングクロックとしては前記入
力テレビジョン信号中の水平同期信号位置と正確に位相
が合っている必要があるので第４図に示す位相ロックル
ープにより位相同期をとっている。以下第４図の説明を
行う。同図において20は本方式によるテレビジョン信号
入力端子、23は前記信号を８ビットのディジタル信号に
変換するA/D、24は次段の信号処理回路にA/Dされた信号
を供給するディジタル信号出力端子、25は排他的論理和
回路で前記８ビットの信号の極性を他の入力端26に加え
る制御信号によって１の時反転、０の時同極性で出力す
る。前記制御信号入力端子26には1Hごとに０及び１を交
番する矩形波が加えられており、これにより前記排他的
論理和回路25の出力には常に立上りに極性のそろえられ
た水平同期信号が得られる。27及び28は直列に接続され
た２個の２クロック遅延回路、30は前記遅延回路で合計
４クロック遅延した信号と遅延されない信号の加算回
路、31は前記２個の遅延回路の接続点から２クロック遅
延された信号を得、２倍する係数乗算回路、33は前記加
算回路出力から前記２倍された値を引く引算回路で、こ
の引算回路33の出力としては第３図の水平同期信号図に
おいて第４クロック目と第８クロック目のデータの和の
値から第６クロック目のデータの２倍の値を引いた値が
得られる。即ちもしA/Dのサンプリングクロックが正確
に入力信号の水平同期信号と位相が合っておれば第６ク
ロック目のデータの値は256階調中の128であり第４及び
８クロック目のデータの和は256であるから前記引算回
路33の出力は０である。しかるにもしサンプリングクロ
ック位相が進んでいる場合は第４及び８クロック目のデ
ータ値は変らず。第６クロック目のデータ値は128より
小さくなるので前記引算結果は負の値となり逆の場合は
正の値が得られる。即ち入力信号に対するクロックの位
相差の検出出力としての値が得られることになる。36は
前記得られた位相検出信号の水平同期信号部分即ち第６
クロック目のデータを抜き出し積分する積分回路、37は
前記積分回路36の出力データで発振周波数をコントロー
ルする電圧制御発振回路（以下VCOと称する）で、ここ
で発生したクロック及び分周により得られた各種パルス
は他の信号処理回路に供給されるとともに前記A/D23に
も16.2MHzのサンプリングクロックとして供給されてい
る。
ョン映像信号はすべてディジタル信号処理により復調す
る必要があるので最初にアナログ−ディジタル変換器
（以下A/Dと称する）によりディジタル信号に変換す
る。この時A/Dのサンプリングクロックとしては前記入
力テレビジョン信号中の水平同期信号位置と正確に位相
が合っている必要があるので第４図に示す位相ロックル
ープにより位相同期をとっている。以下第４図の説明を
行う。同図において20は本方式によるテレビジョン信号
入力端子、23は前記信号を８ビットのディジタル信号に
変換するA/D、24は次段の信号処理回路にA/Dされた信号
を供給するディジタル信号出力端子、25は排他的論理和
回路で前記８ビットの信号の極性を他の入力端26に加え
る制御信号によって１の時反転、０の時同極性で出力す
る。前記制御信号入力端子26には1Hごとに０及び１を交
番する矩形波が加えられており、これにより前記排他的
論理和回路25の出力には常に立上りに極性のそろえられ
た水平同期信号が得られる。27及び28は直列に接続され
た２個の２クロック遅延回路、30は前記遅延回路で合計
４クロック遅延した信号と遅延されない信号の加算回
路、31は前記２個の遅延回路の接続点から２クロック遅
延された信号を得、２倍する係数乗算回路、33は前記加
算回路出力から前記２倍された値を引く引算回路で、こ
の引算回路33の出力としては第３図の水平同期信号図に
おいて第４クロック目と第８クロック目のデータの和の
値から第６クロック目のデータの２倍の値を引いた値が
得られる。即ちもしA/Dのサンプリングクロックが正確
に入力信号の水平同期信号と位相が合っておれば第６ク
ロック目のデータの値は256階調中の128であり第４及び
８クロック目のデータの和は256であるから前記引算回
路33の出力は０である。しかるにもしサンプリングクロ
ック位相が進んでいる場合は第４及び８クロック目のデ
ータ値は変らず。第６クロック目のデータ値は128より
小さくなるので前記引算結果は負の値となり逆の場合は
正の値が得られる。即ち入力信号に対するクロックの位
相差の検出出力としての値が得られることになる。36は
前記得られた位相検出信号の水平同期信号部分即ち第６
クロック目のデータを抜き出し積分する積分回路、37は
前記積分回路36の出力データで発振周波数をコントロー
ルする電圧制御発振回路（以下VCOと称する）で、ここ
で発生したクロック及び分周により得られた各種パルス
は他の信号処理回路に供給されるとともに前記A/D23に
も16.2MHzのサンプリングクロックとして供給されてい
る。
発明が解決しようとする問題点 本方式によるテレビジョン映像信号は本来は衛星放送等
に用いられるので周波数変調信号として伝送され、従っ
て衛星放送受信選局装置の出力信号の振幅変動は基本的
には生じないと考えられる。しかしながら本方式が一般
に並及した暁には他のメディア即ちVTRやビデオディス
ク等種々の信号源が接続される可能性もありその場合に
は機器のバラツキにより入力信号振幅が一定でなくなる
恐れもあり、また終端抵抗が忘れられたりあるいは２重
になったりすることも考えられる。そういった場合でも
対応するためには自動利得制御回路（以下AGCと称す
る）が必要となり、それには振幅が一定の場所即ちフレ
ームパルス部分あるいは水平同期信号部分の振幅を検出
して常に一定値となる様に入力信号の振幅をコントロー
ルするキードAGC方式が必要である。回路の安定性を考
えると検出及び制御信号を作る部分はディジタル信号の
状態で行う方が望ましいが一方フレームパルス部分は10
0％の振幅なのでもし100％以上の振幅が入力された時は
A/D出力はオーバーフローしており検出不可能である。
に用いられるので周波数変調信号として伝送され、従っ
て衛星放送受信選局装置の出力信号の振幅変動は基本的
には生じないと考えられる。しかしながら本方式が一般
に並及した暁には他のメディア即ちVTRやビデオディス
ク等種々の信号源が接続される可能性もありその場合に
は機器のバラツキにより入力信号振幅が一定でなくなる
恐れもあり、また終端抵抗が忘れられたりあるいは２重
になったりすることも考えられる。そういった場合でも
対応するためには自動利得制御回路（以下AGCと称す
る）が必要となり、それには振幅が一定の場所即ちフレ
ームパルス部分あるいは水平同期信号部分の振幅を検出
して常に一定値となる様に入力信号の振幅をコントロー
ルするキードAGC方式が必要である。回路の安定性を考
えると検出及び制御信号を作る部分はディジタル信号の
状態で行う方が望ましいが一方フレームパルス部分は10
0％の振幅なのでもし100％以上の振幅が入力された時は
A/D出力はオーバーフローしており検出不可能である。
次に水平同期信号部分はフロントポーチとバックポーチ
間の振幅差は256階調で128即ち50％であるのでディジタ
ル信号の状態での検出には都合が良い。しかしながらAG
Cのためにこの振幅検出回路を別途設けるのは回路容量
が増加するので好ましくなく、また第４図に示す位相検
出回路を利用することは容易に考えられるが位相検出は
毎ラインごと行っているので他に流用することは困難で
ある。
間の振幅差は256階調で128即ち50％であるのでディジタ
ル信号の状態での検出には都合が良い。しかしながらAG
Cのためにこの振幅検出回路を別途設けるのは回路容量
が増加するので好ましくなく、また第４図に示す位相検
出回路を利用することは容易に考えられるが位相検出は
毎ラインごと行っているので他に流用することは困難で
ある。
本発明は以上に説明した問題点に鑑み、なるべく回路容
量を増加させない様に効率的に前記位相検出回路を利用
してAGC回路を構成することを目的とする。
量を増加させない様に効率的に前記位相検出回路を利用
してAGC回路を構成することを目的とする。
問題点を解決するための手段 本発明は増幅度可変の振幅制御増幅回路をA/Dの前段に
設置し、第４図で説明した位相同期回路中の位相検出回
路において垂直帰線期間中又はその近辺の数Ｈ期間中は
水平同期信号のフロントポーチとバックポーチの値即ち
第４クロック目と第８クロック目の値の加算をとる加算
回路を、一方のデータの極性を反転することにより実質
的に引算回路となる様に構成し、かつ前記エッジの中央
値、即ち第６クロック目の値を２倍した値を強制的に基
準値と置きかえることにより前記フロントポーチとバッ
クポーチの値の差の値、即ち水平同期信号の振幅値と基
準値との差の値を得、これを前記振幅制御回路の制御電
圧として負帰還制御することにより前記A/D出力のディ
ジタル信号の状態のテレビジョン信号の振幅値を常に一
定の値とする様に構成したことを特徴とするテレビジョ
ン受像機のAGC装置である。
設置し、第４図で説明した位相同期回路中の位相検出回
路において垂直帰線期間中又はその近辺の数Ｈ期間中は
水平同期信号のフロントポーチとバックポーチの値即ち
第４クロック目と第８クロック目の値の加算をとる加算
回路を、一方のデータの極性を反転することにより実質
的に引算回路となる様に構成し、かつ前記エッジの中央
値、即ち第６クロック目の値を２倍した値を強制的に基
準値と置きかえることにより前記フロントポーチとバッ
クポーチの値の差の値、即ち水平同期信号の振幅値と基
準値との差の値を得、これを前記振幅制御回路の制御電
圧として負帰還制御することにより前記A/D出力のディ
ジタル信号の状態のテレビジョン信号の振幅値を常に一
定の値とする様に構成したことを特徴とするテレビジョ
ン受像機のAGC装置である。
作 用 本発明は上記した構成により、画面の大部分の期間は水
平同期信号を位相同期のために用い、垂直帰線期間又は
その近辺の数Ｈ期間のみに前記水平同期信号をAGCのた
めの振幅検出に用いることにより回路の容量の増加を抑
え効率的なAGC動作を行うことにある。
平同期信号を位相同期のために用い、垂直帰線期間又は
その近辺の数Ｈ期間のみに前記水平同期信号をAGCのた
めの振幅検出に用いることにより回路の容量の増加を抑
え効率的なAGC動作を行うことにある。
なおAGC動作のために位相検出動作を止めることは位相
同期回路にとって全く問題とならない。しかも、本来垂
直帰線期間には音声情報が重畳せられて水平同期信号が
欠如している期間もあり、それが数Ｈ期間延長されたと
見なせばよい。またAGC動作にとっては振幅変動は非常
に長い時定数を持つものであるから１垂直走査期間に１
回の検出（検出信号のS/Nを向上させるため１回当り数
ラインの平均値をとるのが効果的である）で十分であ
る。
同期回路にとって全く問題とならない。しかも、本来垂
直帰線期間には音声情報が重畳せられて水平同期信号が
欠如している期間もあり、それが数Ｈ期間延長されたと
見なせばよい。またAGC動作にとっては振幅変動は非常
に長い時定数を持つものであるから１垂直走査期間に１
回の検出（検出信号のS/Nを向上させるため１回当り数
ラインの平均値をとるのが効果的である）で十分であ
る。
実施例 本発明の具体的な実施例を第１図において説明する。な
お第１図においては第４図と同じ回路ブロックには同じ
番号を付してある。同図において20は本方式によるテレ
ビジョン信号入力端子、21は外部より加えられる制御電
圧によって増幅度を変化できる振幅制御増幅器、22はク
ランプ回路、23は外部より加えられるサンプリングクロ
ックによってアナログテレビジョン信号を８ビットのデ
ィジタル信号に変換するA/D、24は次段の信号処理回路
にA/Dされた信号を供給するディジタル信号出力端子、2
5は排他的論理和回路で前記８ビットの信号の極性を他
の入力端26に加える制御信号によって１の時反転、０の
時同極性で出力する。前記制御信号入力端子26には1Hご
とに０及び１を交番する矩形波が加えられており、これ
により前記排他的論理和回路25の出力には常に立上りに
極性のそろえられた水平同期信号が得られる。27及び28
は直列に接続された２個の２クロック遅延回路、29は25
と同じ排他的論理和回路で後述する位相同期/AGC切換パ
ルスによって位相同期制御期間は入力データを同極性
で、AGC期間は入力データの極性を反転して出力する。3
0は前記遅延回路で合計４クロック遅延した信号と前記
排他的論理和回路29の出力信号との加算回路である。な
お前記排他的論理和回路29にてデータの極性が反転され
ている期間はこの加算回路は実質的には引算回路とな
る。31は前記２個の遅延回路の接続点から２クロック遅
延された信号を得、２倍する係数乗算回路、32は後述す
る位相同期/AGC切換パルスによって位相同期制御期間は
前記係数乗算回路31に出力側に、AGC期間は基準値発生
器側に接続される切換スイッチ、33は前記加算回路30出
力から前記切換スイッチ32出力を引く引算回路で、この
出力としては位相同期制御期間は前記A/D23のサンプリ
ングクロック位相と水平同期位相との位相差が得られ、
AGC期間は水平同期信号振幅値と基準値との差の値即ち
振幅誤差が得られる。すなわち、33は位相同期制御期間
は位相検出回路となり、AGC期間は振幅誤差検出回路と
なる。この水平同期信号振幅は従来の技術の項で説明し
た様に256階調に対して128の値が正規であるので基準値
を128の値に設定しておけばA/Dされたテレビジョン信号
の水平同期信号振幅が128即ち50％となる様に入力段の
増幅度が制御された時に前記引算回路33の出力は０とな
る。但し通常は100％の映像信号入力に対して256階調を
完全にあてはめるのではなく若干の余裕を持ってディジ
タル信号に変換するのが普通であるからその場合は128
より小さ目の値に前記基準値を設定しておけば良い。次
に34は検出した位相差信号及び振幅誤差信号をそれぞれ
位相同期制御期間とAGC期間に後段の回路に振り分ける
切換回路、35及び38はそれぞれ位相差信号と振幅誤差信
号の必要なデータ期間、即ち前者は第６クロック目の
値、後者はフロントポーチ及びバックポーチの期間の値
を抜き出し、また信号の来ない期間はその直前の値をホ
ールドする回路である。なお本実施例では直前の値をホ
ールドするとしたが他にデータの来ない期間を０とする
ことも考えられる。36は前記得られた位相検出信号を積
分する積分回路、37は前記積分回路36の出力データで発
振周波数をコントロールするVCOで第４図で説明したも
のと同じである。39は検出した振幅誤差信号を適当な時
定数で積分しディジタルデータからアナログの制御電圧
に変換するディジタル−アナログ変換回路（以下D/Aと
称する）でこの出力電圧を前記振幅制御増幅器21に加え
ることにより振幅誤差信号が常に０となる様にフィード
バック制御されることになる。なおこのAGC回路の時定
数は数フレームから数10フレーム程度の長いもので良
い。次に40は前述した位相同期/AGC切換パルス入力端子
で１例として位相同期期間は1,AGC期間は０なる制御信
号が入力される。41は前記切換パルス信号の極性を反転
するインバータでこの極性反転された制御信号と反転さ
れていない制御信号は前述の各回路に必要に応じて供給
されている。なお振幅誤差検出期間は作用の項で説明し
た様に１垂直走査期間に基本的には１回で良いがS/Nの
悪い信号の場合、検出信号が雑音のため誤差を含む可能
性もあるので数ライン分の平均をとった方が良い。なぜ
ならもし１垂直走査期間に１ラインのみの検出ではAGC
精度を信号のS/Nより相当良くするためにはそれだけ積
分の時定数を長くしなければならず、必要とするAGCの
時定数以上となってしまう可能性もある。従って１垂直
走査期間中の振幅検出するライン数は入力信号のS/Nと
求められるAGC時定数の長さによって最適なライン数を
選ぶ必要がある。
お第１図においては第４図と同じ回路ブロックには同じ
番号を付してある。同図において20は本方式によるテレ
ビジョン信号入力端子、21は外部より加えられる制御電
圧によって増幅度を変化できる振幅制御増幅器、22はク
ランプ回路、23は外部より加えられるサンプリングクロ
ックによってアナログテレビジョン信号を８ビットのデ
ィジタル信号に変換するA/D、24は次段の信号処理回路
にA/Dされた信号を供給するディジタル信号出力端子、2
5は排他的論理和回路で前記８ビットの信号の極性を他
の入力端26に加える制御信号によって１の時反転、０の
時同極性で出力する。前記制御信号入力端子26には1Hご
とに０及び１を交番する矩形波が加えられており、これ
により前記排他的論理和回路25の出力には常に立上りに
極性のそろえられた水平同期信号が得られる。27及び28
は直列に接続された２個の２クロック遅延回路、29は25
と同じ排他的論理和回路で後述する位相同期/AGC切換パ
ルスによって位相同期制御期間は入力データを同極性
で、AGC期間は入力データの極性を反転して出力する。3
0は前記遅延回路で合計４クロック遅延した信号と前記
排他的論理和回路29の出力信号との加算回路である。な
お前記排他的論理和回路29にてデータの極性が反転され
ている期間はこの加算回路は実質的には引算回路とな
る。31は前記２個の遅延回路の接続点から２クロック遅
延された信号を得、２倍する係数乗算回路、32は後述す
る位相同期/AGC切換パルスによって位相同期制御期間は
前記係数乗算回路31に出力側に、AGC期間は基準値発生
器側に接続される切換スイッチ、33は前記加算回路30出
力から前記切換スイッチ32出力を引く引算回路で、この
出力としては位相同期制御期間は前記A/D23のサンプリ
ングクロック位相と水平同期位相との位相差が得られ、
AGC期間は水平同期信号振幅値と基準値との差の値即ち
振幅誤差が得られる。すなわち、33は位相同期制御期間
は位相検出回路となり、AGC期間は振幅誤差検出回路と
なる。この水平同期信号振幅は従来の技術の項で説明し
た様に256階調に対して128の値が正規であるので基準値
を128の値に設定しておけばA/Dされたテレビジョン信号
の水平同期信号振幅が128即ち50％となる様に入力段の
増幅度が制御された時に前記引算回路33の出力は０とな
る。但し通常は100％の映像信号入力に対して256階調を
完全にあてはめるのではなく若干の余裕を持ってディジ
タル信号に変換するのが普通であるからその場合は128
より小さ目の値に前記基準値を設定しておけば良い。次
に34は検出した位相差信号及び振幅誤差信号をそれぞれ
位相同期制御期間とAGC期間に後段の回路に振り分ける
切換回路、35及び38はそれぞれ位相差信号と振幅誤差信
号の必要なデータ期間、即ち前者は第６クロック目の
値、後者はフロントポーチ及びバックポーチの期間の値
を抜き出し、また信号の来ない期間はその直前の値をホ
ールドする回路である。なお本実施例では直前の値をホ
ールドするとしたが他にデータの来ない期間を０とする
ことも考えられる。36は前記得られた位相検出信号を積
分する積分回路、37は前記積分回路36の出力データで発
振周波数をコントロールするVCOで第４図で説明したも
のと同じである。39は検出した振幅誤差信号を適当な時
定数で積分しディジタルデータからアナログの制御電圧
に変換するディジタル−アナログ変換回路（以下D/Aと
称する）でこの出力電圧を前記振幅制御増幅器21に加え
ることにより振幅誤差信号が常に０となる様にフィード
バック制御されることになる。なおこのAGC回路の時定
数は数フレームから数10フレーム程度の長いもので良
い。次に40は前述した位相同期/AGC切換パルス入力端子
で１例として位相同期期間は1,AGC期間は０なる制御信
号が入力される。41は前記切換パルス信号の極性を反転
するインバータでこの極性反転された制御信号と反転さ
れていない制御信号は前述の各回路に必要に応じて供給
されている。なお振幅誤差検出期間は作用の項で説明し
た様に１垂直走査期間に基本的には１回で良いがS/Nの
悪い信号の場合、検出信号が雑音のため誤差を含む可能
性もあるので数ライン分の平均をとった方が良い。なぜ
ならもし１垂直走査期間に１ラインのみの検出ではAGC
精度を信号のS/Nより相当良くするためにはそれだけ積
分の時定数を長くしなければならず、必要とするAGCの
時定数以上となってしまう可能性もある。従って１垂直
走査期間中の振幅検出するライン数は入力信号のS/Nと
求められるAGC時定数の長さによって最適なライン数を
選ぶ必要がある。
なお本発明による第１図の実施例の各ブロックはすべて
公知であるので詳細な説明は省略する。
公知であるので詳細な説明は省略する。
発明の効果 本発明によれば水平同期信号の振幅検出回路を本来必要
な位相検出回路と共用できるので回路の増加は僅少であ
りしかも本回路方式によれば検出はディジタル信号の状
態で行うので非常に安定な動作が期待できる上無調整化
が可能なので大量生産時にIC化がしやすく非常に有用な
ものである。
な位相検出回路と共用できるので回路の増加は僅少であ
りしかも本回路方式によれば検出はディジタル信号の状
態で行うので非常に安定な動作が期待できる上無調整化
が可能なので大量生産時にIC化がしやすく非常に有用な
ものである。
第１図は本発明の一実施例における自動利得制御装置の
ブロック図、第２図はMUSE方式によるテレビジョン信号
の1H期間の構成を示す図、第３図は第２図における水平
同期信号部分を拡大して示す波形図、第４図は従来例に
おける位相検出回路のブロック図である。 20……テレビジョン信号入力端子、21……振幅制御増幅
回路、23……A/D、25……排他的論理和回路、27,28……
クロック遅延回路、29……排他的論理和回路、30……加
算回路、31……係数乗算回路、32……切換回路、33……
引算回路、34……切換回路、35,38……ホールド回路、3
6……積分回路、37……電圧制御発振回路、39……D/A、
40……位相同期/AGC切換パルス入力端子、41……インバ
ータ回路、42……基準値発生回路。
ブロック図、第２図はMUSE方式によるテレビジョン信号
の1H期間の構成を示す図、第３図は第２図における水平
同期信号部分を拡大して示す波形図、第４図は従来例に
おける位相検出回路のブロック図である。 20……テレビジョン信号入力端子、21……振幅制御増幅
回路、23……A/D、25……排他的論理和回路、27,28……
クロック遅延回路、29……排他的論理和回路、30……加
算回路、31……係数乗算回路、32……切換回路、33……
引算回路、34……切換回路、35,38……ホールド回路、3
6……積分回路、37……電圧制御発振回路、39……D/A、
40……位相同期/AGC切換パルス入力端子、41……インバ
ータ回路、42……基準値発生回路。
Claims (1)
- 【請求項１】テレビジョン信号が入力され外部より加え
られる制御電圧によって増幅度を変化出来る振幅制御増
幅回路と、前記増幅回路の出力テレビジョン信号をディ
ジタル信号に変換するアナログ−ディジタル変換回路
と、前記ディジタル変換されたテレビジョン信号中の立
上がり叉は立下がりエッジの中央値をもって水平同期位
相位置を規定する水平同期信号のフロントポーチの値と
バックポーチの値を加算する加算回路と、前記エッジの
中央値の２倍の値を前記加算した値から引算する事によ
り前記アナログ−ディジタル変換回路でサンプリングす
るためのサンプリングクロックの位相と変換されるテレ
ビジョン信号の水平同期位相との位相差を検出する位相
検出回路と、前記位相検出信号によって前記クロックの
周波数及び位相を制御することにより前記アナログ−デ
ィジタル変換回路出力のテレビジョン信号の水平同期位
相とサンプリング点の位相の差が常に０となるように制
御せられる位相ロックループ回路とを有し、垂直帰線期
間中叉はその近辺の数水平走査期間である自動利得制御
期間中は前記フロントポーチ叉はバックポーチの一方の
値を反転して前記加算回路に入力し前記加算回路を実質
的に引算回路として前記水平同期信号のフロントポーチ
とバックポーチの値の差である振幅値を得る反転手段を
追加し、かつ前記自動利得制御期間中は前記エッジの中
央値の２倍の値のかわりに強制的に一定の基準電圧と入
れ換えて前記水平同期信号の振幅値と前記基準値との差
を検出出来るようにすることにより、前記位相検出回路
に振幅誤差検出機能を持たせ、前記振幅誤差検出出力を
前記振幅制御増幅回路の制御電圧として負帰還制御する
ことにより前記アナログ−ディジタル変換回路でディジ
タル信号となったテレビジョン信号の振幅値を常に一定
の値とする様に構成したことを特徴とする自動利得制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031457A JPH0683434B2 (ja) | 1986-02-14 | 1986-02-14 | 自動利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031457A JPH0683434B2 (ja) | 1986-02-14 | 1986-02-14 | 自動利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62189885A JPS62189885A (ja) | 1987-08-19 |
| JPH0683434B2 true JPH0683434B2 (ja) | 1994-10-19 |
Family
ID=12331784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61031457A Expired - Lifetime JPH0683434B2 (ja) | 1986-02-14 | 1986-02-14 | 自動利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683434B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6316766U (ja) * | 1986-07-18 | 1988-02-03 | ||
| JPH03226088A (ja) * | 1990-01-30 | 1991-10-07 | Sanyo Electric Co Ltd | 高画質化ｔｖ信号／ｔｖ信号コンバータ |
| JPH0813111B2 (ja) * | 1990-10-23 | 1996-02-07 | 株式会社富士通ゼネラル | 自動利得制御回路 |
| JP2869831B2 (ja) * | 1992-03-10 | 1999-03-10 | 株式会社富士通ゼネラル | ディジタルｐｌｌ回路 |
-
1986
- 1986-02-14 JP JP61031457A patent/JPH0683434B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62189885A (ja) | 1987-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1257381A (en) | Phase locked loop system | |
| JPH0620279B2 (ja) | 自動利得制御装置 | |
| JP3311345B2 (ja) | ビデオ信号受信装置 | |
| JPH0683434B2 (ja) | 自動利得制御装置 | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| US5223920A (en) | Video processor having automatic chrominance control compensation | |
| GB2157106A (en) | Gain control in a digital video signal processor | |
| US5187568A (en) | Video processor having improved clamping system for color television receivers | |
| US5327464A (en) | Dispersal signal removing apparatus | |
| JPS62230286A (ja) | デイジタルテレビジヨン受像機 | |
| US5194940A (en) | Frequency multiplexed digital video processor | |
| JPH0813135B2 (ja) | 信号レベル自動制御方法 | |
| JPS60217774A (ja) | 高品位テレビ受信機 | |
| JPS63257384A (ja) | 水平同期信号精製回路 | |
| JP2815858B2 (ja) | 方形波量子化回路 | |
| JP2778973B2 (ja) | Ｍｕｓｅ信号のａ／ｄ変換回路 | |
| EP0431875A2 (en) | Energy dispersal signal adding apparatus and energy dispersal signal removing apparatus | |
| JPH03108875A (ja) | クランプ装置 | |
| JPS6025392A (ja) | デイジタル方式テレビジヨン受像機 | |
| JP2589126B2 (ja) | デジタルテレビジョン受像機の色信号処理回路 | |
| JPS58171190A (ja) | カラ−テレビジヨン受像機 | |
| JPH07264443A (ja) | ゴースト除去装置 | |
| JPH05161033A (ja) | エネルギー拡散信号除去回路 | |
| JPH05145789A (ja) | デイスパーサル除去装置 | |
| JPH0312836B2 (ja) |