JPS62189885A - 自動利得制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機の自動利得制御装置に関す
るものである。

従来の技術 現行の積率テレビジョン方式に比べより高精細度な画像
が得られるハイビジョン（高品位テレビジョン）方式の
映像信号を、放送衛星の２７Ｍ１ｌｚ帯域幅の１チヤン
ネルを用いて伝送するＭＵＳＥ方式と呼ばれる帯域圧縮
伝送方式が提案されている。

（参考文献：二宮佑−他「高品位テレビの衛星１チャン
ネル伝送方式（ＭＵＳＥ　）Ｊ　、テレビジョン学会技
術報告、ＴＥＢＳ９５−２．１９８４　。

３．２２） 本方式によるテレビジョン信号の構成を第２図に示す。

同図は１水平走査期間Ｃ以下１Ｈと称する）を示したも
ので、１で示す１Ｈ期間は周波数１６．２ＭＩＩＺの伝
送りロックが４８０クロツクで構成されておシ、２に示
す数字はそのクロック番号である。３は水平同期信号期
間、４は線順次時間圧縮された色差信号期間、６は輝度
信号期間を示す。前記テレビジョン信号は少しでもＳ／
Ｎ的に有利となる様に正極同期、即ち同期信号が映像信
号の振幅内に含まれている方式が採用されている。

この同期信号のうち水平同期信号ｆｆ１Ｊち第２図３の
期間を拡大して第３図に示す。同図６は第ｎライン、７
は第ｎ＋１ライン目の水平同期信号を示す。

この様に水平同期信号は１ラインごとに立上り、立下り
が反転している。同図８は前記伝送りロックの番号を示
したもので正規の水平同期位相位置は矢印で示した様に
第６クロツク目である。９は各クロック番号に対応する
振幅方向の高さを示したもので、８ビツトのディジタル
データとして取扱う場合に２５６１ｙｆＩ調中の相当す
る階調を表わしており、１０は前記階調を、事大振幅１
ｏｏ％に対する割合として表わしたものである。同図よ
りあきらかな様に立上シ及び立下がりエツジの中で振幅
方向の６０％の位置に水平同期位相位置が設定されてお
り、フロントポーチ及びバックポーチは２６％及び７６
％の高さに設定されている。

本方式による受像機では、帯域圧縮された入方テレヒシ
冒ン映像信号はすべてディジタル信号処理により復調す
る必要があるので最初にアナログ−ディジタル変換器（
以下ム／Ｄと称する）によりディジタル信号に変換する
。この時Ａ／Ｄのサンプリンタクロックとしては前記入
力テレビジョン信号中の水平同期信号位置と正確に位相
が合っている必要があるので第４図に示す位相ロックル
ープにより位相同期をとっている。以下第４図の説明を
行う。同図において２０は本方式によるテレビジョン信
号入力端手、２３は前記信号を８ビツトのディジタル信
号に変換するム／Ｄ、２４は次段の信号処理回路にＡ／
Ｄされた信号を供給するディジタル信号出力端子、２６
は排他的論理和回路で前記８ビツトの信号の極性を他の
入力端２６に加える制御信号によって１の時反転、０の
時同極性で出力する。前記制御信号入力端子２６には１
Ｈごとに０及び１を交番する矩形波が加えらｔておシ、
これにより前記排他的論理和回路２６の出力には常に立
上りに極性のそろえられた水平同期信号が得られる。２
７及び２８は直列に接続された２個の２クロツク遅延回
路、３ｏは前記遅延回路で合計４クロツク遅延した信号
と遅延されない信号の加算回路、３１は前記２個の遅延
回路の接続点から２クロツク遅延された信号を得、２倍
する係数乗算回路、３３は前記加算回路出力から前記２
倍された値を引く引算回路で、この引算回路３３の出力
としては第３図の水平同期信号図において第４クロツク
目と第８クロツク目のデータの和の値から第６クロツク
目のデータの２倍の値を引いた値が得られる。即ちもし
Ａ／Ｄのサンプリングクロックが正確に入力信号の水平
同期信号と位相が合っておれば第６クロツク目のデータ
の値は２６６階調中の１２８であり第４及び８クロツク
目のデータの和は２６６であるから前記引算回路３３の
出力はＯである。しかるにもしサンプリングクロック位
相が進んでいる場合は第４及び８クロツク目のデータ値
は変らず。第６クロツク目のデータ値は１２８より小さ
くなるので前記引算結果は負の値となシ逆の場合は正の
値が得られる。即ち入力信号に対するクロックの位相差
の検出出力としての値が得られることになる。３６は前
記得られた位相検出信号の水平同期信号部分即ち第６ク
ロツク目のデータを抜き出し積分する積分回路、３７は
前記積分回路３６の出力データで発振周波数とコントロ
ールする電圧制御発振回路（以下ｖＣＯと称する）で、
ここで発生したクロック及び分周により得られた各種パ
ルスは他の信号処理回路に供給されるとともに前記ム／
Ｄ２３にモ１ｅ、　２　Ｍｌｌｚのサンプリングクロッ
クとして供給されている。

発明が解決しようとする問題点 本方式によるテレビジョン映像信号は本来は衛星放送等
に用いられるので周波数変調信号として伝送され、従っ
て衛星放送受信選局装置の出力信号の振幅変動は基本的
には生じないと考えられる。

しかしながら本方式が一般に並及した暁には他のメディ
ア即ちＶＴＲやビデオディスク等積々の信号源が接続さ
れる可能性もありその場合には機器のバラツキにより入
力信号振幅が一定でなくなる恐れもあシ、また終端抵抗
が忘れられたりあるいは２重になったシすることも考え
られる。そういった場合でも対応するためには自動利得
制御回路（以下ムＧｃと称する）が必要となり、それに
は振幅が一定の場所即ちフレームパルス部分あるいは水
平同期信号部分の振幅を検出して常に一定値となる様に
入力信号の振幅をコントロールするキーＦＡＧＯ方式が
必要である。回路の安定性を考えると検出及び制御信号
を作る部分はディジタル信号の状態で行う方が望ましい
が一方フレームパルス部分は１００％の振幅なのでもし
１００％以上の振幅が入力された時はＡ／Ｄ出力はオー
バーフローしており検出不可能である。

次に水平同期信号部分はフロントポーチとバックポーチ
間の振幅差は２５６階調で１２８即ち６゜チであるので
ディジタル信号の状態での検出には都合が良い。しかし
ながらム（ｒＣのためにこの振幅検出回路を別途設ける
のは回路容量が増加するので好ましくなく、また第４図
に示す位相検出回路を利用することは容易に考えられる
が位相検出は毎ラインごと行っているので他に流用する
ことは困難である。

本発明は以上に説明した問題点に鑑み、なるべく回路容
量を増加させない様に効率的に前記位相検出回路を利用
して五ＧＣ回路を構成することを目的とする。

問題点を解決するための手段 本発明は増幅度可変の振幅制御増幅回路をム／Ｄの前段
に設置し、第４図で説明した位相同期回路中の位相検出
回路において垂直帰線期間中又はその近辺の数Ｈ期間中
は水平同期信号のフロントポーチとバックポーチの値即
ち第４クロツク目と第８クロツク目の値の加算をとる加
算回路を、一方のデータの極性を反転することにより実
質的に引算回路となる様に構成し、かつ前記エツジの中
央値、即ち第６クロツク目の値を２倍した値を強制的に
基準値と置きかえることにより前記フロントポーチとバ
ックポーチの値の差の値、即ち水平同期信号の振幅値と
基準値との差の値を得、これを前記振幅制御回路の制御
電圧として負帰還制御することにより前記ム／Ｄ出力の
ディジ、タル信号の状態のテレビジョン信号の振幅値を
常に一定の値とする様に構成したことを特徴とするテレ
ビジョン受像機のムＧＣ装置である。

作用 本発明は上記した構成により、画面の大部分の期間は水
平同期信号を位相同期のために用い、垂直帰線期間又は
その近辺の数Ｈ期間のみに前記水平同期信号をムＧＯの
ための振幅検出に用いることにより回路の容量の増加を
抑え効率的なムＧＣ動作を行うことにある。

なおムａＣ動作のために位相検出動作を止めることは位
相同期回路にとって全く問題とならない。

しかも、本来垂直帰線期間には音声情報が重畳せられて
水平同期信号が欠如している期間もあり、それが数Ｈ期
間延長されたと見なせばよい。またムＧＣ動作にとって
は振幅変動は非常に長い時定数を持つものであるから１
垂直走査期間に１回の検出（検出信号の８７Ｎを向上さ
せるため１回当多数ラインの平均値をとるのが効果的で
ある）で十分である。

実施例 本発明の具体的な実施例を第１図において説明する。な
お第１図においては第４図と同じ回路ブロックには同じ
番号を付しである。同図において２ｏは本方式によるテ
レビジョン信号入力端子、２１は外部より加えられる制
御電圧によって増幅度を変化できる振幅制御増幅器、２
２はクランプ回路、２３は外部より加えられるサンプリ
ングクロックによってアナログテレビジョン信号を８ピ
ツトのディジタル信号に変換するム／Ｄ、２４は次段の
信号処理回路にム／Ｄされた信号を供給するディジタル
信号出力端子、２６は排他的論理和回路で前記８ビツト
の信号の極性を他の入力端２６に加える制御信号によっ
て１の時反転、０の時同極性で出力する。前記制御信号
入力端子２６には。

１Ｈごとに０及び１を交番する矩形波が加えられており
、これにより前記排他的論理和回路２５の出力には常に
立上シに極性のそろえられた水平同期信号が得られる。

２７及び２８は直列に接続された２個の２クロツク遅延
回路、２９は２６と同じ排他的論理和回路で後述する位
相同期／ムＧＣ切換パルスによって位相同期制御期間は
入力データを同極性で、ムＧＣ期間は入力データの極性
を反転して出力する。３０は前記遅延回路で合計４クロ
ツク遅延した信号と前記排他的論理和回路２９の出力信
号との加算回路である。なお前記排他的論理和回路２９
にてデータの極性が反転されている期間はこの加算回路
は実質的には引算回路となる。３１は前記２個の遅延回
路の接続点から２クロツク遅延された信号を得、２倍す
る係数乗算回路、３２は後述する位相同期／ムａＣ切換
パルスによって位相同期制御期間は前記係数乗算回路３
１出力側に、ムＧＣ期間は基準値発生器側に接続される
切換スイッチ、３３は前記加算回路３゜出力から前記切
換スイッチ３２出力を引く引算回路で、この出力として
は位相同期制御期間は前記ム／Ｄ２３のサンプリングク
ロック位相と水平同期位相との位相差が得られ、ムＧＣ
期間は水平同期信号振幅値と基準値との差の値即ち振幅
誤差が得られる、この水平同期信号振幅は従来の技術の
項で説明した様に２５６１ｅＢＪに対して１２８の値が
正規であるので基準値を１２８の値に設定しておけばム
／Ｄされたテレビジョン信号の水平同期信号振幅が１２
８即ち６０％となる様に入力段の増幅度が制御された時
に前記引算回路３３の出力は０となる。但し通常は１０
０チの映像信号入力に対して２６６階調を完全にあては
めるのではなく若干の余裕を持ってディジタル信号に変
換するのが普通であるからその場合は１２６より小さ目
の値に前記基準値を設定しておけば良い。次に３４は検
出した位相差信号及び振幅誤差信号をそれぞれ位相同期
制御期間とムａＣ期間に後段の回路に振り分ける切換回
路、３６及び３Ｂはそれぞれ位相差信号と振幅誤差信号
の必要なデータ期間、即ち前者は第６クロツク目の値、
後者はフロントポーチ及びバックポーチの期間の値を抜
き出し、また信号の来ない期間はその直前の値をホール
ドする回路である。なお本実施例では直前の値をホール
ドするとしたが他にデータの来ない期間を０とすること
も考えられる。３６は前記得られた位相検出信号を積分
する積分回路、３７は前記積分回路３６の出力データで
発振周波数をコントロールするＶＣＯで第４図で説明し
たものと同じである。３９は検出した振幅誤差信号を適
当な時定数で積分しディジタルデータからアナログの制
御電圧に変換するディジタル−アナログ変換回路ｃ以下
り／ムと称する）でこの出力電圧を前記振幅制御増幅器
２１に加えることにより振幅誤差信号が常に０となる様
にフィードバック制御されることになる。なおこの人Ｇ
Ｃ回路の時定数は数フレームから数１０フレーム程度の
長いもので艮い。次に４０は前述した位相同期／ムＧＣ
切換パルス入力端子で１例として位相同期期間は１．五
〇Ｃ期間は０なる制御信号が入力される。４１は前記切
換パルス信号の極性を反転するインバータでこの極性反
転された制御信号と反転されていない制御信号は前述の
各回路に必要に応じて供給されている。なお振幅誤差検
出期間は作用の項で説明した様に１垂直走査期間に基本
的には１回で良いがＳ／Ｈの悪い信号の場合、検出信号
が雑音のため誤差を含む可能性もあるので数ライン分の
平均をとった方が良い。なぜならもし１垂直走査期間に
１ラインのみの検出ではムＱＣ精度を信号のｉ！３／Ｎ
’より相当良くするためにはそれだけ積分の時定数を長
くしなければならず、必要とするムＧＣの時定数以上と
なってしまう可能性もある。従って１垂直走査期間中の
振幅検出するライン数は入力信号のＳ／Ｎと求められる
ＡＧＣ時定数の長さによって最適なライイ数を選ぶ必要
がある。

なお本発明による第１図の実施例の各ブロックはすべて
公知であるので詳細な説明は省略する。

発明の効果 本発明によれば水平同期信号の振幅検出回路を本来必要
な位相検出回路と共用できるので回路の増加は僅少であ
りしかも本回路方式によれば検出はディジタル信号の状
態で行うので非常に安定な動作が期待できる上熱調整化
が可能なので大量生産時にＩＣ化がしやすく非常に有用
なものである。

【図面の簡単な説明】

第１図は本発明の一実施例における自動利得制御装置の
ブロック図、第２図はＭＵＳＫ方式によるテレビジョン
信号の１Ｈ期間の構成を示す図、゛第３図は第２図にお
ける水平同期信号部分を拡大して示す波形図、第４図は
従来例における位相検出回路のブロック図である。 ２ｏ・・・・・・テレビジョン信号入力端子、２１・・
・・・・振幅制御増幅回路、２３・・・・・・Ａ／Ｄ、
２５・・・・・排他的論理和回路、２７．２８・・・・
・・クロック遅延回路、２９・・・・・・排他的論理和
回路、３０・・・・・・加算回路、３１・・・・・・孫
数乗算回路、３２・・・・・・切換回路、３３・・・・
・・引算回路、３４・・・・・・切換回路、３６．３８
・・・・・・ホールド回路、３６・・・・・・積分回路
、３７・・・・・・電圧制御発振回路、３９・・・・・
・Ｄ／ム、４ｏ・・・・・・位相同期／ムＧＣ切換パル
ス入力端子、４１・・・・・・インバータ回路、４２・
・・・・・基準値発生回路。

Claims (1)

【特許請求の範囲】
1. 外部より加えられる制御電圧によって増幅度を変化出来
   る振幅制御増幅回路と、前記増幅回路の出力テレビジョ
   ン信号をディジタル信号に変換するアナログ−ディジタ
   ル変換回路と、前記ディジタル変換されたテレビジョン
   信号中の立上り又は立下りエッジの中央値をもって水平
   同期位相位置を規定する水平同期信号のフロントポーチ
   の値とバックポーチの値を加算し、前記エッジの中央値
   の２倍の値を前記加算した値から引算することにより前
   記アナログ−ディジタル変換回路でサンプリングするた
   めのサンプリングクロックの位相と変換されるテレビジ
   ョン信号の水平同期位相との位相差を検出する位相検出
   回路と、前記位相検出信号によって前記クロックの周波
   数及び位相を制御することにより前記アナログ−ディジ
   タル変換回路出力のテレビジョン信号の水平同期位相と
   サンプリング点の位相の差が常に０となる様に制御せら
   れる位相ロックループ回路と、垂直帰線期間中又はその
   近辺の数水平走査期間中は前記位相検出回路中の前記フ
   ロントポーチの値と前記バックポーチの値を加算する回
   路を実質的に引算回路となる様に構成し、更に前記エッ
   ジの中央値を強制的に基準値とすることにより前記フロ
   ントポーチの値とバックポーチの値の差の値、即ち水平
   同期信号の振幅値と前記基準値との差の値を得、これを
   前記振幅制御増幅回路の制御電圧として負帰還制御する
   ことにより前記アナログ−ディジタル変換回路より出力
   されたディジタル信号のテレビジョン信号の振幅値を常
   に一定の値とする様に構成したことを特徴とする自動利
   得制御装置。