JP2589126B2 - デジタルテレビジョン受像機の色信号処理回路 - Google Patents
デジタルテレビジョン受像機の色信号処理回路Info
- Publication number
- JP2589126B2 JP2589126B2 JP3798188A JP3798188A JP2589126B2 JP 2589126 B2 JP2589126 B2 JP 2589126B2 JP 3798188 A JP3798188 A JP 3798188A JP 3798188 A JP3798188 A JP 3798188A JP 2589126 B2 JP2589126 B2 JP 2589126B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- color
- digital
- television receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明はカラー複合映像信号の輝度／色分離やカラー
復調等の信号処理をデジタル的に行なうようにしたデジ
タルテレビジョン受像機に関する。
復調等の信号処理をデジタル的に行なうようにしたデジ
タルテレビジョン受像機に関する。
（ロ） 従来の技術 近年、高画質化や多機能化を目的とした序述の如きデ
ジタルテレビジョン受像機が商品化されるようになっ
た。
ジタルテレビジョン受像機が商品化されるようになっ
た。
このようなデジタルテレビジョン受像機の色信号処理
回路は、従来、第３図のように構成されていた。即ち、
第３図に於いて、（１）はアナログ型式のカラー複合映
像信号が導入される入力端子であり、その複合映像信号
がビデオ増幅回路（２）で増幅されたのちA/D変換回路
（３）に入力される。このA/D変換回路（３）は上記複
合映像信号をサンプリングしてデジタル信号に変換した
のち輝度／色（Y/C）分離回路（４）に送る。その際、
上記A/D変換回路（３）に与えられるサンプリングクロ
ック（CK）は、該A/D変換回路の出力信号中からバース
トゲート回路（５）によって抽出されたカラーバースト
信号（BT）に同期するように制御されるPLL（フェーズ
・ロックド・ループ）回路（６）で作成される。そし
て、上記Y/C分離回路（４）から分離導出されたカラー
複合映像信号中のデジタル輝度信号（Ｙ）が輝度コント
ラスト各調整回路等を含む図示しない輝度信号処理回路
に与えられ、他方、デジタル搬送色信号（Ｃ）はデジタ
ルACC（自動カラー利得）制御回路（７）で利得制御を
受けて出力される。
回路は、従来、第３図のように構成されていた。即ち、
第３図に於いて、（１）はアナログ型式のカラー複合映
像信号が導入される入力端子であり、その複合映像信号
がビデオ増幅回路（２）で増幅されたのちA/D変換回路
（３）に入力される。このA/D変換回路（３）は上記複
合映像信号をサンプリングしてデジタル信号に変換した
のち輝度／色（Y/C）分離回路（４）に送る。その際、
上記A/D変換回路（３）に与えられるサンプリングクロ
ック（CK）は、該A/D変換回路の出力信号中からバース
トゲート回路（５）によって抽出されたカラーバースト
信号（BT）に同期するように制御されるPLL（フェーズ
・ロックド・ループ）回路（６）で作成される。そし
て、上記Y/C分離回路（４）から分離導出されたカラー
複合映像信号中のデジタル輝度信号（Ｙ）が輝度コント
ラスト各調整回路等を含む図示しない輝度信号処理回路
に与えられ、他方、デジタル搬送色信号（Ｃ）はデジタ
ルACC（自動カラー利得）制御回路（７）で利得制御を
受けて出力される。
前記デジタルACC回路（７）は、例えば特開昭60−157
389号公報〔H04N9/68〕等に記載されているように、基
本的には前記デジタル搬送色信号（Ｃ）中のカラーバー
スト信号のピーク値を検出し、このピーク値に応じて上
記搬送色信号（Ｃ）のデジタル可変利得増幅回路を構成
する係数乗算器に与える係数（乗数）を可変するように
なっている。
389号公報〔H04N9/68〕等に記載されているように、基
本的には前記デジタル搬送色信号（Ｃ）中のカラーバー
スト信号のピーク値を検出し、このピーク値に応じて上
記搬送色信号（Ｃ）のデジタル可変利得増幅回路を構成
する係数乗算器に与える係数（乗数）を可変するように
なっている。
（ハ） 発明が解決しようとする課題 ところで、第３図の従来例では、ACC制御回路（７）
内で搬送色信号（Ｃ）から分離されるデジタルのカラー
バースト信号は、A/D変換回路（３）で搬送色信号と共
にデジタル化されたものである。このため、上記A/D変
換回路（３）に入力されるアナログ搬送色信号の最大時
の振幅を1Vp−ｐとすると、カラーバースト信号は５〜4
50mVp−ｐ程度の変動が考えられるから、上記搬送色信
号を８ビット（256階調）のデジタル信号に変換するも
のとすると、５〜7mVp−ｐ程度のカラーバースト信号の
A/D変換出力は、下位桁１ビットでしか表わされないこ
とになり極端に小さくなる。このため、そのバースト信
号をPLL回路（６）内で正確に検出することができず、
従って、該PLL回路からサンプリングクロックを安定し
て供給できないことになる。また、ACC制御回路（７）
での制御も精度の粗いものになってしまうと云う欠点が
あった。
内で搬送色信号（Ｃ）から分離されるデジタルのカラー
バースト信号は、A/D変換回路（３）で搬送色信号と共
にデジタル化されたものである。このため、上記A/D変
換回路（３）に入力されるアナログ搬送色信号の最大時
の振幅を1Vp−ｐとすると、カラーバースト信号は５〜4
50mVp−ｐ程度の変動が考えられるから、上記搬送色信
号を８ビット（256階調）のデジタル信号に変換するも
のとすると、５〜7mVp−ｐ程度のカラーバースト信号の
A/D変換出力は、下位桁１ビットでしか表わされないこ
とになり極端に小さくなる。このため、そのバースト信
号をPLL回路（６）内で正確に検出することができず、
従って、該PLL回路からサンプリングクロックを安定し
て供給できないことになる。また、ACC制御回路（７）
での制御も精度の粗いものになってしまうと云う欠点が
あった。
そこで、本発明は小振幅のカラーバースト信号に対し
ても、安定したサンプリングクロックを供給できると共
に、精度の高いACC制御を実現できるデジタルビジョン
受像機の色信号処理回路を提供することを目的とする。
ても、安定したサンプリングクロックを供給できると共
に、精度の高いACC制御を実現できるデジタルビジョン
受像機の色信号処理回路を提供することを目的とする。
（ニ） 課題を解決するための手段 本発明の色信号処理回路では、アナログ型式のカラー
複合映像信号中のカラーバースト信号の大きさに応じた
アナログ制御信号を発生するACC検波回路と、前記カラ
ー複合映像信号をそのカラーバースト期間のみ前記アナ
ログ制御信号に応じて可変利得増幅するビデオ増幅回路
と、該ビデオ信号増幅回路の出力信号をA/D変換して輝
度／色分離回路に与える第１のA/D変換回路と、前記ア
ナログ制御信号をA/D変換し、その変換後のデジタル制
御信号を出力する第２のA/D変換回路と、前記輝度／色
分離回路から出力される色信号を前記デジタル制御信号
に応じて可変利得制御するデジタルACC制御回路とを備
える構成である。
複合映像信号中のカラーバースト信号の大きさに応じた
アナログ制御信号を発生するACC検波回路と、前記カラ
ー複合映像信号をそのカラーバースト期間のみ前記アナ
ログ制御信号に応じて可変利得増幅するビデオ増幅回路
と、該ビデオ信号増幅回路の出力信号をA/D変換して輝
度／色分離回路に与える第１のA/D変換回路と、前記ア
ナログ制御信号をA/D変換し、その変換後のデジタル制
御信号を出力する第２のA/D変換回路と、前記輝度／色
分離回路から出力される色信号を前記デジタル制御信号
に応じて可変利得制御するデジタルACC制御回路とを備
える構成である。
更に本発明の色信号処理回路では、前記第1A/D変換回
路の出力信号中のカラーバースト信号に同期したサンプ
リングクロックを発生するPLL回路を備え、そのサンプ
リングクロックが前記第１第2A/D変換回路に供給される
構成とした。
路の出力信号中のカラーバースト信号に同期したサンプ
リングクロックを発生するPLL回路を備え、そのサンプ
リングクロックが前記第１第2A/D変換回路に供給される
構成とした。
（ホ） 作用 上記の如き本発明に依れば、アナログ制御信号によっ
て予めACC制御されて所定の大きさにされたカラーバー
スト信号が第1A/D変換回路で映像信号部と共にデジタル
信号に変換されるので、該A/D変換回路の出力信号中の
カラーバースト信号を正確に検出でき、また、上記アナ
ログ制御信号が第2A/D変換回路に精度よくデジタル信号
に変換される。従って、上記PLL回路でサンプリングク
ロックを安定して作成できると共に、前記デジタルACC
制御回路で精度よく搬送色信号を可変利得制御できる。
て予めACC制御されて所定の大きさにされたカラーバー
スト信号が第1A/D変換回路で映像信号部と共にデジタル
信号に変換されるので、該A/D変換回路の出力信号中の
カラーバースト信号を正確に検出でき、また、上記アナ
ログ制御信号が第2A/D変換回路に精度よくデジタル信号
に変換される。従って、上記PLL回路でサンプリングク
ロックを安定して作成できると共に、前記デジタルACC
制御回路で精度よく搬送色信号を可変利得制御できる。
（ヘ） 実施例 第１図は本発明による色信号処理回路の一実施例を示
している。同図に於いて、（11）は第３図の場合と同様
のアナログカラー複合映像信号の入力端子であり、その
複合映像信号は、一方ではビデオ増幅回路（12）に入力
され、他方ではバンドパスフィルタ（13）に入力され
る。このバンドパスフィルタ（13）は、上記アナログカ
ラー複合映像信号中からカラーバースト信号を含む搬送
色信号を分離抽出する。そして、その搬送色信号が第１
バーストゲート回路（14）を通ることによって、カラー
バースト信号が抽出されてACC検波回路（15）に入力さ
れる。
している。同図に於いて、（11）は第３図の場合と同様
のアナログカラー複合映像信号の入力端子であり、その
複合映像信号は、一方ではビデオ増幅回路（12）に入力
され、他方ではバンドパスフィルタ（13）に入力され
る。このバンドパスフィルタ（13）は、上記アナログカ
ラー複合映像信号中からカラーバースト信号を含む搬送
色信号を分離抽出する。そして、その搬送色信号が第１
バーストゲート回路（14）を通ることによって、カラー
バースト信号が抽出されてACC検波回路（15）に入力さ
れる。
前記ACC検波回路（15）は、通常のテレビジョン受像
機内のものと同様にカラーバースト信号をAM検波して、
その検波出力の振幅に比例した大きさのアナログ制御信
号（電圧値）を作成し、これを前記ビデオ増幅回路（1
2）に与える。ビデオ増幅回路（12）は、これに入力さ
れるカラー複合映像信号を上記アナログ制御信号（AS）
に応じてカラーバースト信号期間のみ可変利得増幅する
ことにより、上記複合映像信号中のカラーバースト信号
の大きさを予め設定された比較的大きい一定値にして第
1A/D変換回路（16）に供給する。その際、上記ビデオ増
幅回路（12）はカラーバースト信号期間以外では一定利
得の固定増幅器として動作する。
機内のものと同様にカラーバースト信号をAM検波して、
その検波出力の振幅に比例した大きさのアナログ制御信
号（電圧値）を作成し、これを前記ビデオ増幅回路（1
2）に与える。ビデオ増幅回路（12）は、これに入力さ
れるカラー複合映像信号を上記アナログ制御信号（AS）
に応じてカラーバースト信号期間のみ可変利得増幅する
ことにより、上記複合映像信号中のカラーバースト信号
の大きさを予め設定された比較的大きい一定値にして第
1A/D変換回路（16）に供給する。その際、上記ビデオ増
幅回路（12）はカラーバースト信号期間以外では一定利
得の固定増幅器として動作する。
前記第1A/D変換回路（16）はその入力信号を後述する
サンプリングクロックでサンプリングして８ビットのデ
ジタル信号に変換したのちY/C分離回路（17）及び第２
バーストゲート回路（18）に与える。そして、このゲー
ト回路（18）はA/D変換後のカラー複合映像信号中のデ
ジタルカラーバースト信号を抽出してサンプリングクロ
ック作成用のPLL回路（19）に与える。このPLL回路（1
9）は、従来と同様のものであり、第２図に示す如くカ
ラーサブキャリアの４倍の周波数4fscのクロックを発生
する電圧制御発振器（191）と、このVCOをPLL制御する
ための1/4分周回路（192）、デジタル位相比較回路（19
3）、ループフィルタ（194）からなる周知の構成であ
る。そして、このPLL回路（19）からカラーバースト信
号に同期したサンプリングクロック（CK）を、前記第1A
/D変換回路（16）及び後述する第2A/D変換回路（20）に
与える。また、上記サンプリングパルス（CK）はタイミ
ングパルス作成回路（21）にも供給され、この回路（2
1）はそれによって前記第１第２バーストゲート回路（1
4）（18）及びビデオ増幅回路（12）に与えるバースト
ゲートパルス（GP）及び水平・垂直各内部同期パルス
（HP）（VP）等を作成する。
サンプリングクロックでサンプリングして８ビットのデ
ジタル信号に変換したのちY/C分離回路（17）及び第２
バーストゲート回路（18）に与える。そして、このゲー
ト回路（18）はA/D変換後のカラー複合映像信号中のデ
ジタルカラーバースト信号を抽出してサンプリングクロ
ック作成用のPLL回路（19）に与える。このPLL回路（1
9）は、従来と同様のものであり、第２図に示す如くカ
ラーサブキャリアの４倍の周波数4fscのクロックを発生
する電圧制御発振器（191）と、このVCOをPLL制御する
ための1/4分周回路（192）、デジタル位相比較回路（19
3）、ループフィルタ（194）からなる周知の構成であ
る。そして、このPLL回路（19）からカラーバースト信
号に同期したサンプリングクロック（CK）を、前記第1A
/D変換回路（16）及び後述する第2A/D変換回路（20）に
与える。また、上記サンプリングパルス（CK）はタイミ
ングパルス作成回路（21）にも供給され、この回路（2
1）はそれによって前記第１第２バーストゲート回路（1
4）（18）及びビデオ増幅回路（12）に与えるバースト
ゲートパルス（GP）及び水平・垂直各内部同期パルス
（HP）（VP）等を作成する。
また、前記ACC検波回路（15）からのアナログ制御信
号（AS）は一方では第2A/D変換回路（20）にも入力さ
れ、ここで前述のサンプリングクロック（CK）によって
サンプリングされ６ビットのデジタル制御信号（DS）に
変換される。ここで、この第2A/D変換回路（20）は、上
記アナログ制御信号（AS）に対して専用に設けたもので
あるから、その入力レベル範囲の上限を該アナログ制御
信号（AS）の最大レベルに設定しておけばよいから、６
ビットもあればそのアナログ制御信号を精度よくデジタ
ル信号に変換できる。そして、このデジタル制御信号
（DS）は第３図で説明したものと同様に構成されるデジ
タルACC制御回路（22）に入力され、前記Y/C分離回路
（17）からのデジタル搬送色信号が入力される上記制御
回路（22）内の乗算器の係数を決定することによって、
前述と同様のデジタルACC制御が行なわれるのである。
号（AS）は一方では第2A/D変換回路（20）にも入力さ
れ、ここで前述のサンプリングクロック（CK）によって
サンプリングされ６ビットのデジタル制御信号（DS）に
変換される。ここで、この第2A/D変換回路（20）は、上
記アナログ制御信号（AS）に対して専用に設けたもので
あるから、その入力レベル範囲の上限を該アナログ制御
信号（AS）の最大レベルに設定しておけばよいから、６
ビットもあればそのアナログ制御信号を精度よくデジタ
ル信号に変換できる。そして、このデジタル制御信号
（DS）は第３図で説明したものと同様に構成されるデジ
タルACC制御回路（22）に入力され、前記Y/C分離回路
（17）からのデジタル搬送色信号が入力される上記制御
回路（22）内の乗算器の係数を決定することによって、
前述と同様のデジタルACC制御が行なわれるのである。
（ト） 発明の効果 以上の如く本発明の色信号処理回路に依れば、デジタ
ルACC回路に於いて精度よくACC動作させることができる
と共に、A/D変換回路に安定してサンプリングクロック
を供給することができ、しかも、回路構成も簡単である
から安価に実現でき、デジタルテレビジョン受像機に実
施して好適である。
ルACC回路に於いて精度よくACC動作させることができる
と共に、A/D変換回路に安定してサンプリングクロック
を供給することができ、しかも、回路構成も簡単である
から安価に実現でき、デジタルテレビジョン受像機に実
施して好適である。
第１図は本発明による色信号処理回路の一実施例を示す
ブロック図、第２図はそのPLL回路の構成を示すブロッ
ク図、第３図は従来の色信号処理回路を示すブロック図
である。 （15）……アナログACC検波回路、（22）……デジタルA
CC制御回路、（19）……サンプリングクロック発生用PL
L回路、（12）……ビデオ増幅回路。
ブロック図、第２図はそのPLL回路の構成を示すブロッ
ク図、第３図は従来の色信号処理回路を示すブロック図
である。 （15）……アナログACC検波回路、（22）……デジタルA
CC制御回路、（19）……サンプリングクロック発生用PL
L回路、（12）……ビデオ増幅回路。
Claims (2)
- 【請求項１】アナログ型式のカラー複合映像信号を該信
号中のカラーバースト信号に同期したサンプリングクロ
ックによってサンプリングしてA/D変換し、その出力信
号をデジタル的に処理してカラー画像表示を行なうよう
にしたデジタルテレビジョン受像機に於いて、 前記カラー複合映像信号中のカラーバースト信号の大き
さに応じたアナログ制御信号を発生するACC検波回路
と、 前記カラー複合映像信号をそのカラーバースト期間のみ
前記アナログ制御信号に応じて可変利得増幅するビデオ
増幅回路と、 該ビデオ増幅回路の出力信号をA/D変換して輝度／色分
離回路に与える第１のA/D変換回路と、 前記アナログ制御信号をA/D変換し、その変換後のデジ
タル制御信号を出力する第２のA/D変換回路と、 前記輝度／色分離回路から出力される色信号を前記デジ
タル制御信号に応じて可変利得制御するデジタルACC制
御回路 とを備えてなるデジタルテレビジョン受像機の色信号処
理回路。 - 【請求項２】前記第1A/D変換回路の出力信号中のカラー
バースト信号に同期したサンプリングクロックを発生す
るPLL回路を備え、上記サンプリングクロックが前記第
１第2A/D変換回路に供給されるようにした請求項（１）
記載のデジタルテレビジョン受像機の色信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3798188A JP2589126B2 (ja) | 1988-02-19 | 1988-02-19 | デジタルテレビジョン受像機の色信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3798188A JP2589126B2 (ja) | 1988-02-19 | 1988-02-19 | デジタルテレビジョン受像機の色信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01212990A JPH01212990A (ja) | 1989-08-25 |
| JP2589126B2 true JP2589126B2 (ja) | 1997-03-12 |
Family
ID=12512744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3798188A Expired - Fee Related JP2589126B2 (ja) | 1988-02-19 | 1988-02-19 | デジタルテレビジョン受像機の色信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589126B2 (ja) |
-
1988
- 1988-02-19 JP JP3798188A patent/JP2589126B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01212990A (ja) | 1989-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1257381A (en) | Phase locked loop system | |
| US4625232A (en) | Demodulation circuit for a digitized chrominance signal having a sampling signal oscillator coupled to a chrominance signal oscillator | |
| JPS62140587A (ja) | 映像信号再生装置 | |
| US5355171A (en) | Digital oscillator and color subcarrier demodulation circuit having the digital oscillator | |
| US5353066A (en) | Method for preventing the deterioration of picture quality in a video processor and circuit thereof | |
| KR100717236B1 (ko) | 영상 신호 처리 회로 | |
| JP2589126B2 (ja) | デジタルテレビジョン受像機の色信号処理回路 | |
| US4609938A (en) | Digital TV receiver with digital video processing circuit | |
| US2908748A (en) | Color television chroma control system | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| US5532757A (en) | APC and ACC processing using common circuitry | |
| JPS62189885A (ja) | 自動利得制御装置 | |
| JP2815858B2 (ja) | 方形波量子化回路 | |
| KR960013303B1 (ko) | 텔레비젼 수상기의 휘도신호 지연 제어회로 | |
| JP2968619B2 (ja) | サンプリングクロック発生回路 | |
| JPH11252580A (ja) | ビデオデコーダ及びこれに用いるカラー位相ロックループ | |
| JP3318632B2 (ja) | 自動位相制御回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPS647556B2 (ja) | ||
| JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
| JPH0312836B2 (ja) | ||
| KR0137537B1 (ko) | 영상회의 시스템의 비디오 신호 변환장치 | |
| JP2869087B2 (ja) | デジタルオーディオ処理装置 | |
| JPH0556447A (ja) | デジタルビデオ信号処理装置 | |
| JP3186547B2 (ja) | サンプリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |