JP2815858B2 - 方形波量子化回路 - Google Patents
方形波量子化回路Info
- Publication number
- JP2815858B2 JP2815858B2 JP29452687A JP29452687A JP2815858B2 JP 2815858 B2 JP2815858 B2 JP 2815858B2 JP 29452687 A JP29452687 A JP 29452687A JP 29452687 A JP29452687 A JP 29452687A JP 2815858 B2 JP2815858 B2 JP 2815858B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- square wave
- circuit
- bits
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、映像信号から再生分離された水平，垂直
の複合同期信号のような２値変化する方形波信号を所定
ビット数のデジタル信号に変換して出力する方形波量子
化回路に関する。 〔従来の技術〕 従来、テレビジョン受像機の１例である液晶表示型の
テレビジョン受像機はほぼ第３図に示すように構成さ
れ、アンテナ１に接続されたチューナ２の受信選局に基
づき、チューナ２から映像中間周波増幅器，すなわちVI
Fアンプ３を介してビデオ検波回路４に、受信したチャ
ンネルの映像中間周波数信号が出力され、検波回路４か
ら同期分離回路5,ビデオアンプ6,クロマアンプ７及び音
声中間周波増幅器，すなわちSIFアンプ８にコンポジッ
ト信号形式の映像信号が出力される。 なお、検波回路４の検波レベルに基づく自動利得制御
回路，すなわちAGC回路９の制御により、チューナ２の
受信利得が自動制御される。 そして、アンプ８によって音声中間周波数信号が抽出
されるとともに、抽出された音声中間周波数信号が音声
検波回路10で検波され、検波回路10から音声アンプ11を
介してスピーカ12に受信音声信号が出力される。 一方、同期分離回路５は入力された映像信号から水
平，垂直の複合同期信号，例えば第４図（ａ）に示す水
平走査周期Thの方形波信号を分離抽出するとともに、抽
出した方形波信号から垂直同期信号を再生形成し、垂直
同期信号を液晶表示パネル13の交流駆動制御に設けられ
たPLL回路14の位相検波回路15に供給する。 このとき、PLL回路14の電圧制御発振器，すなわちVCO
16の発振信号がカウンタ17で分周され、カウンタ17から
極性切換回路18及び表示パネル13を表示駆動するX,Y方
向（水平，垂直方向）レジスタ19,20それぞれにタイミ
ングパルスが出力されるとともに、カウンタ17の特性の
分周信号，すなわち極性切換回路18に出力される垂直走
査周期（1/60sec）のタイミングパルスからなる分周信
号が検波回路15に入力される。 そして、検波回路15からVCO16に同期分離回路５の垂
直同期信号とカウンタ17の分周信号との位相差に比例し
た電圧信号が出力され、VCO16の発振周波数が受信した
映像信号に同期するように制御される。 また、アンプ6,7により、検波回路４の映像信号の輝
度成分，クロマ成分それぞれが分離増幅されるととも
に、アンプ6,7の輝度成分，クロマ成分の信号が３原色
復調回路21に入力され、この復調回路21により、受信し
た映像信号の３原色信号が復調形成される。 なお、アンプ７のクロマ成分の信号は自動位相制御回
路，すなわちAPC回路22により、位相ずれが補正され
る。 そして、復調回路21の３原色信号は、切換回路18によ
って１垂直走査周期で極性反転されながらパルス13の水
平ライン毎の表示制御用スイッチ回路23にそれぞれに供
給される。 このとき、シフトレジスタ19,20は、例えば同期分離
回路５から出力された15.75KHz,60Hzの水平，垂直走査
周期の信号それぞれとカウンタ17のタイミングパルスと
に基づき、水平方向の各画素のタイミングで各スイッチ
回路23を順次にオンし、各１垂直走査周期に、パネル13
の各水平ラインを水平走査周期でスキャンし、パネル13
に受信した映像を表示する。 なお、特開昭62−31278号公報（H04N 5/66）にも、
第３図と同様に動作する液晶表示型のテレビジョン受像
機が記載されている。 ところで、前記液晶表示型のテレビジョン受像機だけ
でなく、CRT表示型のテレビジョン受像機，或いはビデ
オテープレコーダは、受信した映像信号から分離抽出さ
れた複合同期信号，すなわち第４図（ａ）のような方形
波信号から垂直同期信号を再生形成するため、同期分離
回路５によって垂直同期検波を行う。 そして、同期検波回路５の垂直同期検波は、多くの場
合、アナログフィルタを用いた積分処理によって行われ
ている。 そのため、受像機の小型化等を図るべく回路を集積し
たときには、外付け部品として多数の抵抗，コンデンサ
を要し、外付け部品のために大きな面積が必要になると
ともに高価になる。 一方、近年のデジタル処理技術の進歩に伴い、垂直同
期検波を、トランスバーサルフィルタ等のデジタルフィ
ルタを用いてデジタル的に行うことが提案され、この場
合は、外付け部品がほとんど不要であるため、前述の不
都合が解消される。 ところで、前記複合同期信号等の方形波信号が２値レ
ベル変化する信号であるため、基本的には、信号のハイ
レベル，ローレベルを１ビットのレベル変化とみなし、
複合同期信号を１ビットに量子化した信号としてそのま
まデジタルフィルタで処理することができる。 しかし、複合同期信号等の方形波信号を１ビットに量
子化すると、その量子化誤差が非常に大きくなり、例え
ば垂直同期信号の正確な検波が行えなくなる。 そこで、垂直同期検波等をデジタル的に行う際には、
通常、例えば第４図（ｂ）に示す微小サンプリング間隔
τのサンプリングパルスに基づき複合同期信号等の方形
波信号を同図（ｃ）に示すようにサンプリングし、量子
化して予め設定したＲビットのデジタル信号を形成し、
この信号をデジタルフィルタに供給することが行われて
いる。 そして、前述のサンプリング及び量子化は、従来、例
えばサンプルホールド回路及び量子化用のＲビットの比
較器を備えたA/D変換回路によって行われる。 なお、前述のＲビットは量子化によって全ビットが論
理変化するとは限らず、後断のデジタルフィルタの入力
ビット数等を考慮して論理変化するビット数が設定さ
れ、この場合、一部のビットは量子化によらず常に論理
０または１に固定される。 〔発明が解決しようとする問題点〕 ところで、複合同期信号等の２値変化する方形波信号
を、A/D変換回路を用いて、量子化した複数ビットのデ
ジタル信号に変換する場合、従来は、A/D変換回路とし
て、前述したようにサンプルホールド回路，多数の比較
器及び各比較器の基準信号の発生器等を有する複雑な回
路を要し、方形波信号の量子化に複雑かつ高価な回路が
必要になる問題がある。 この発明は、簡単かつ安価な構成により、方形波信号
を、その信号を量子化した複数ビットのデジタル信号に
変換することを技術的課題とする。 〔課題を解決するための手段〕 前記課題を解決するための手段を、実施例に対応する
第１図を用いて以下に説明する。 その発明は、映像信号から分離再生された複数同期信
号のような２値変化する方形波信号を、該信号を量子化
した所定ビット数のデジタル信号に変換して出力する方
形波量子化回路において、 前記デジタル信号の各ビットのうちの前記方形波信号
の２値変化に応じて論理変化するビット毎に、前記方形
波信号を所定のサンプリング周期で取込んで２値レベル
の信号を出力するラッチ回路25a,25bを設け、 前記デジタル信号の前記論理変化する各ビットをラッ
チ回路25a,25bの出力信号（出力端子27b,27cの信号）に
より形成し，前記デジタル信号の残りのビットを一定レ
ベルの信号（出力端子27a,27dの信号）により形成する
という技術的手段を講じている。 〔作用〕 したがって、この発明によると、フリップフロップ25
a,25bの出力信号が方形波信号の２値変化に応じて変化
し、この変化するフリップフロップ25a,25bの出力信号
により、方形波信号を量子化した所定ビットのデジタル
信号の各ビットのうちの方形波信号の２値変化にしたが
って論理変化するビットそれぞれが形成される。 さらに、前記デジタル信号の残りの各ビットは一定レ
ベルの信号により形成される。 そのため、従来のサンプルホールド回路，多数の比較
器等を有する複雑かつ高価なA/D変換回路の代わりに、
フリップフロップ25a,25bを設ける簡単かつ安価な構成
により、方形波信号を量子化した所定ビット数のデジタ
ル信号を得ることができ、技術的課題が解決される。 〔実施例〕 つぎに、この発明を、その１実施例を示した第１図及
び第２図とともに詳細に説明する。 第１図は垂直同期検波に用いられて複合同期信号をＲ
＝４の４ビットに量子化した４ビットのデジタル信号に
変換し、この信号を４ビット入力のデジタルフィルタに
出力する場合を示し、同図において、23は第２図（ａ）
に示す複合同期信号の入力端子、24は第２図（ｂ）に示
すサンプリング周期τのサンプリングパルスの入力端
子、25a,25bは２個のＤ型フリップフロップ（以下FFと
称する）であり、データ入力端子d,クロック端子ckが入
力端子23,24それぞれに接続され、ラッチ回路それぞれ
を形成する。 26は論理０のアースレベルに固定された入力端子、27
a,27b,27c,27dは方形波量子化回路のLSBから順の４ビッ
トB0,B1,B2,B3の出力端子であり、量子化によって内容
が変化しない論理０に固定されたLSB,MSBビットB0,B3の
出力端子27a,27dは入力端子26に接続され、量子化によ
って論理変化するビットB1,B2の出力端子27b,27cはFF25
a,25bのそれぞれのＱ出力端子ｑに接続されている。 29は４ビット入力のデジタルフィルタであり、４ビッ
トB0〜B3のデジタル信号をローパスフィルタ処理して所
期の垂直同期信号を出力する。 すなわち、この実施例では、デジタルフィルタ29の入
力ビット数に適合するように複合同期信号を量子化した
４ビットのデジタル信号に変換し、その際、デジタル信
号の４ビットB0〜B3のうちの２ビットB1,B2を複合同期
信号によって論理変化させ、複合同期信号の４ビットの
量子化信号を形成するため、２個のFF25a,25bが２個の
ラッチ回路として設けられる。 そして、入力端子24のサンプリングパルスに基づきFF
25a,25bが複合同期信号を周期的に取込み、このとき、F
F25a,25bのＱ出力端子（ｑ）の出力信号は、ビットB1,B
2を示す第２図（ｄ），（ｅ）のように、毎サンプリン
グタイミングに複合同期信号のハイレベル，ローレベル
に応じて論理1,論理０になる。 一方、デジタル信号の残りの２ビットB0,B3は、入力
端子26のアースレベルに固定されて第２図の（ｃ），
（ｆ）に示すように常に論理０に保たれる。 そのため、フィルタ29に入力されるLSBから順の４ビ
ットB0〜B3のデジタル信号は、複合同期信号の２値レベ
ル変化に応じて「0,1,1,0」，「0,0,0,0」になり、複合
同期信号の４ビットの量子化信号を形成する。 この場合、フィルタ29に供給される４ビットのデジタ
ル信号は、複合同期信号の２値変化によって内容が変化
する２ビットB1,B2がFF25a,25bのＱ出力端子ｑの出力信
号により形成され、サンプリング回路，ビット数に応じ
た４個の比較器等を有する複雑かつ高価なA/D変換回路
の代わりに、２個のFF25a,25bを設けた簡単かつ安価な
量子化回路28を設けて、複合同期信号を量子化した４ビ
ットB0〜B3のデジタル信号を出力することができる。 なお、ラッチ回路の個数は後段のデジタルフィルタの
入力ビット数等に応じて設定すればよい。 そして、垂直同期検波だけでなく種々の方形波信号の
量子化に適用でるのは勿論である。 〔発明の効果〕 以上のように、この発明の方形波量子化回路による
と、従来のサンプルホールド回路，多数の比較器等を有
する複雑かつ高価なA/D変換回路の代わりに、複数のラ
ッチ回路を設けた簡単かつ安価な構成で複合同期信号の
ような２値変化する方形波信号を、その信号を量子化し
た所定ビット数のデジタル信号に変換して出力すること
ができ、デジタル的な垂直同期検波等を簡単かつ安価に
行うことができるものである。
の複合同期信号のような２値変化する方形波信号を所定
ビット数のデジタル信号に変換して出力する方形波量子
化回路に関する。 〔従来の技術〕 従来、テレビジョン受像機の１例である液晶表示型の
テレビジョン受像機はほぼ第３図に示すように構成さ
れ、アンテナ１に接続されたチューナ２の受信選局に基
づき、チューナ２から映像中間周波増幅器，すなわちVI
Fアンプ３を介してビデオ検波回路４に、受信したチャ
ンネルの映像中間周波数信号が出力され、検波回路４か
ら同期分離回路5,ビデオアンプ6,クロマアンプ７及び音
声中間周波増幅器，すなわちSIFアンプ８にコンポジッ
ト信号形式の映像信号が出力される。 なお、検波回路４の検波レベルに基づく自動利得制御
回路，すなわちAGC回路９の制御により、チューナ２の
受信利得が自動制御される。 そして、アンプ８によって音声中間周波数信号が抽出
されるとともに、抽出された音声中間周波数信号が音声
検波回路10で検波され、検波回路10から音声アンプ11を
介してスピーカ12に受信音声信号が出力される。 一方、同期分離回路５は入力された映像信号から水
平，垂直の複合同期信号，例えば第４図（ａ）に示す水
平走査周期Thの方形波信号を分離抽出するとともに、抽
出した方形波信号から垂直同期信号を再生形成し、垂直
同期信号を液晶表示パネル13の交流駆動制御に設けられ
たPLL回路14の位相検波回路15に供給する。 このとき、PLL回路14の電圧制御発振器，すなわちVCO
16の発振信号がカウンタ17で分周され、カウンタ17から
極性切換回路18及び表示パネル13を表示駆動するX,Y方
向（水平，垂直方向）レジスタ19,20それぞれにタイミ
ングパルスが出力されるとともに、カウンタ17の特性の
分周信号，すなわち極性切換回路18に出力される垂直走
査周期（1/60sec）のタイミングパルスからなる分周信
号が検波回路15に入力される。 そして、検波回路15からVCO16に同期分離回路５の垂
直同期信号とカウンタ17の分周信号との位相差に比例し
た電圧信号が出力され、VCO16の発振周波数が受信した
映像信号に同期するように制御される。 また、アンプ6,7により、検波回路４の映像信号の輝
度成分，クロマ成分それぞれが分離増幅されるととも
に、アンプ6,7の輝度成分，クロマ成分の信号が３原色
復調回路21に入力され、この復調回路21により、受信し
た映像信号の３原色信号が復調形成される。 なお、アンプ７のクロマ成分の信号は自動位相制御回
路，すなわちAPC回路22により、位相ずれが補正され
る。 そして、復調回路21の３原色信号は、切換回路18によ
って１垂直走査周期で極性反転されながらパルス13の水
平ライン毎の表示制御用スイッチ回路23にそれぞれに供
給される。 このとき、シフトレジスタ19,20は、例えば同期分離
回路５から出力された15.75KHz,60Hzの水平，垂直走査
周期の信号それぞれとカウンタ17のタイミングパルスと
に基づき、水平方向の各画素のタイミングで各スイッチ
回路23を順次にオンし、各１垂直走査周期に、パネル13
の各水平ラインを水平走査周期でスキャンし、パネル13
に受信した映像を表示する。 なお、特開昭62−31278号公報（H04N 5/66）にも、
第３図と同様に動作する液晶表示型のテレビジョン受像
機が記載されている。 ところで、前記液晶表示型のテレビジョン受像機だけ
でなく、CRT表示型のテレビジョン受像機，或いはビデ
オテープレコーダは、受信した映像信号から分離抽出さ
れた複合同期信号，すなわち第４図（ａ）のような方形
波信号から垂直同期信号を再生形成するため、同期分離
回路５によって垂直同期検波を行う。 そして、同期検波回路５の垂直同期検波は、多くの場
合、アナログフィルタを用いた積分処理によって行われ
ている。 そのため、受像機の小型化等を図るべく回路を集積し
たときには、外付け部品として多数の抵抗，コンデンサ
を要し、外付け部品のために大きな面積が必要になると
ともに高価になる。 一方、近年のデジタル処理技術の進歩に伴い、垂直同
期検波を、トランスバーサルフィルタ等のデジタルフィ
ルタを用いてデジタル的に行うことが提案され、この場
合は、外付け部品がほとんど不要であるため、前述の不
都合が解消される。 ところで、前記複合同期信号等の方形波信号が２値レ
ベル変化する信号であるため、基本的には、信号のハイ
レベル，ローレベルを１ビットのレベル変化とみなし、
複合同期信号を１ビットに量子化した信号としてそのま
まデジタルフィルタで処理することができる。 しかし、複合同期信号等の方形波信号を１ビットに量
子化すると、その量子化誤差が非常に大きくなり、例え
ば垂直同期信号の正確な検波が行えなくなる。 そこで、垂直同期検波等をデジタル的に行う際には、
通常、例えば第４図（ｂ）に示す微小サンプリング間隔
τのサンプリングパルスに基づき複合同期信号等の方形
波信号を同図（ｃ）に示すようにサンプリングし、量子
化して予め設定したＲビットのデジタル信号を形成し、
この信号をデジタルフィルタに供給することが行われて
いる。 そして、前述のサンプリング及び量子化は、従来、例
えばサンプルホールド回路及び量子化用のＲビットの比
較器を備えたA/D変換回路によって行われる。 なお、前述のＲビットは量子化によって全ビットが論
理変化するとは限らず、後断のデジタルフィルタの入力
ビット数等を考慮して論理変化するビット数が設定さ
れ、この場合、一部のビットは量子化によらず常に論理
０または１に固定される。 〔発明が解決しようとする問題点〕 ところで、複合同期信号等の２値変化する方形波信号
を、A/D変換回路を用いて、量子化した複数ビットのデ
ジタル信号に変換する場合、従来は、A/D変換回路とし
て、前述したようにサンプルホールド回路，多数の比較
器及び各比較器の基準信号の発生器等を有する複雑な回
路を要し、方形波信号の量子化に複雑かつ高価な回路が
必要になる問題がある。 この発明は、簡単かつ安価な構成により、方形波信号
を、その信号を量子化した複数ビットのデジタル信号に
変換することを技術的課題とする。 〔課題を解決するための手段〕 前記課題を解決するための手段を、実施例に対応する
第１図を用いて以下に説明する。 その発明は、映像信号から分離再生された複数同期信
号のような２値変化する方形波信号を、該信号を量子化
した所定ビット数のデジタル信号に変換して出力する方
形波量子化回路において、 前記デジタル信号の各ビットのうちの前記方形波信号
の２値変化に応じて論理変化するビット毎に、前記方形
波信号を所定のサンプリング周期で取込んで２値レベル
の信号を出力するラッチ回路25a,25bを設け、 前記デジタル信号の前記論理変化する各ビットをラッ
チ回路25a,25bの出力信号（出力端子27b,27cの信号）に
より形成し，前記デジタル信号の残りのビットを一定レ
ベルの信号（出力端子27a,27dの信号）により形成する
という技術的手段を講じている。 〔作用〕 したがって、この発明によると、フリップフロップ25
a,25bの出力信号が方形波信号の２値変化に応じて変化
し、この変化するフリップフロップ25a,25bの出力信号
により、方形波信号を量子化した所定ビットのデジタル
信号の各ビットのうちの方形波信号の２値変化にしたが
って論理変化するビットそれぞれが形成される。 さらに、前記デジタル信号の残りの各ビットは一定レ
ベルの信号により形成される。 そのため、従来のサンプルホールド回路，多数の比較
器等を有する複雑かつ高価なA/D変換回路の代わりに、
フリップフロップ25a,25bを設ける簡単かつ安価な構成
により、方形波信号を量子化した所定ビット数のデジタ
ル信号を得ることができ、技術的課題が解決される。 〔実施例〕 つぎに、この発明を、その１実施例を示した第１図及
び第２図とともに詳細に説明する。 第１図は垂直同期検波に用いられて複合同期信号をＲ
＝４の４ビットに量子化した４ビットのデジタル信号に
変換し、この信号を４ビット入力のデジタルフィルタに
出力する場合を示し、同図において、23は第２図（ａ）
に示す複合同期信号の入力端子、24は第２図（ｂ）に示
すサンプリング周期τのサンプリングパルスの入力端
子、25a,25bは２個のＤ型フリップフロップ（以下FFと
称する）であり、データ入力端子d,クロック端子ckが入
力端子23,24それぞれに接続され、ラッチ回路それぞれ
を形成する。 26は論理０のアースレベルに固定された入力端子、27
a,27b,27c,27dは方形波量子化回路のLSBから順の４ビッ
トB0,B1,B2,B3の出力端子であり、量子化によって内容
が変化しない論理０に固定されたLSB,MSBビットB0,B3の
出力端子27a,27dは入力端子26に接続され、量子化によ
って論理変化するビットB1,B2の出力端子27b,27cはFF25
a,25bのそれぞれのＱ出力端子ｑに接続されている。 29は４ビット入力のデジタルフィルタであり、４ビッ
トB0〜B3のデジタル信号をローパスフィルタ処理して所
期の垂直同期信号を出力する。 すなわち、この実施例では、デジタルフィルタ29の入
力ビット数に適合するように複合同期信号を量子化した
４ビットのデジタル信号に変換し、その際、デジタル信
号の４ビットB0〜B3のうちの２ビットB1,B2を複合同期
信号によって論理変化させ、複合同期信号の４ビットの
量子化信号を形成するため、２個のFF25a,25bが２個の
ラッチ回路として設けられる。 そして、入力端子24のサンプリングパルスに基づきFF
25a,25bが複合同期信号を周期的に取込み、このとき、F
F25a,25bのＱ出力端子（ｑ）の出力信号は、ビットB1,B
2を示す第２図（ｄ），（ｅ）のように、毎サンプリン
グタイミングに複合同期信号のハイレベル，ローレベル
に応じて論理1,論理０になる。 一方、デジタル信号の残りの２ビットB0,B3は、入力
端子26のアースレベルに固定されて第２図の（ｃ），
（ｆ）に示すように常に論理０に保たれる。 そのため、フィルタ29に入力されるLSBから順の４ビ
ットB0〜B3のデジタル信号は、複合同期信号の２値レベ
ル変化に応じて「0,1,1,0」，「0,0,0,0」になり、複合
同期信号の４ビットの量子化信号を形成する。 この場合、フィルタ29に供給される４ビットのデジタ
ル信号は、複合同期信号の２値変化によって内容が変化
する２ビットB1,B2がFF25a,25bのＱ出力端子ｑの出力信
号により形成され、サンプリング回路，ビット数に応じ
た４個の比較器等を有する複雑かつ高価なA/D変換回路
の代わりに、２個のFF25a,25bを設けた簡単かつ安価な
量子化回路28を設けて、複合同期信号を量子化した４ビ
ットB0〜B3のデジタル信号を出力することができる。 なお、ラッチ回路の個数は後段のデジタルフィルタの
入力ビット数等に応じて設定すればよい。 そして、垂直同期検波だけでなく種々の方形波信号の
量子化に適用でるのは勿論である。 〔発明の効果〕 以上のように、この発明の方形波量子化回路による
と、従来のサンプルホールド回路，多数の比較器等を有
する複雑かつ高価なA/D変換回路の代わりに、複数のラ
ッチ回路を設けた簡単かつ安価な構成で複合同期信号の
ような２値変化する方形波信号を、その信号を量子化し
た所定ビット数のデジタル信号に変換して出力すること
ができ、デジタル的な垂直同期検波等を簡単かつ安価に
行うことができるものである。
【図面の簡単な説明】
第１図はこの発明の方形波量子化回路の１実施例のブロ
ック図、第２図（ａ）〜（ｆ）は第１図の動作説明用の
タイミングチャート、第３図は液晶表示型のテレビジョ
ン受像機のブロック図、第４図（ａ）〜（ｃ）はデジタ
ル的な垂直同期検波の説明用のタイミングチャートであ
る。 23……複合同期信号の入力端子、24……サンプリングパ
ルスの入力端子、25a,25b……フリップフロップ。
ック図、第２図（ａ）〜（ｆ）は第１図の動作説明用の
タイミングチャート、第３図は液晶表示型のテレビジョ
ン受像機のブロック図、第４図（ａ）〜（ｃ）はデジタ
ル的な垂直同期検波の説明用のタイミングチャートであ
る。 23……複合同期信号の入力端子、24……サンプリングパ
ルスの入力端子、25a,25b……フリップフロップ。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭60−116286（ＪＰ，Ａ)
特開 昭63−179683（ＪＰ，Ａ)
特開 昭60−253323（ＪＰ，Ａ)
特開 昭57−20078（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．映像信号から分離再生された複合同期信号のような
２値変化する方形波信号を、該信号を量子化した所定ビ
ット数のデジタル信号に変換して出力する方形波量子化
回路において、 前記デジタル信号の各ビットのうちの前記方形波信号の
２値変化に応じて論理変化するビット毎に、前記方形波
信号を所定のサンプリング周期で取込んで２値レベルの
信号を出力するラッチ回路を設け、 前記デジタル信号の前記論理変化する各ビットを前記各
ラッチ回路の出力信号により形成し、前記デジタル信号
の残りのビットを一定レベルの信号により形成したこと
を特徴とする方形波量子化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29452687A JP2815858B2 (ja) | 1987-11-20 | 1987-11-20 | 方形波量子化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29452687A JP2815858B2 (ja) | 1987-11-20 | 1987-11-20 | 方形波量子化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01136487A JPH01136487A (ja) | 1989-05-29 |
| JP2815858B2 true JP2815858B2 (ja) | 1998-10-27 |
Family
ID=17808925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29452687A Expired - Fee Related JP2815858B2 (ja) | 1987-11-20 | 1987-11-20 | 方形波量子化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815858B2 (ja) |
-
1987
- 1987-11-20 JP JP29452687A patent/JP2815858B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01136487A (ja) | 1989-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0247891B1 (en) | Phase locked loop system | |
| SU1131486A3 (ru) | Телевизионна система | |
| JPS62140587A (ja) | 映像信号再生装置 | |
| US5243412A (en) | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal | |
| US4782391A (en) | Multiple input digital video features processor for TV signals | |
| US4506286A (en) | PAL digital video signal processing arrangement | |
| WO2006044181A1 (en) | Inverse tracking over two different clock domains | |
| JP2815858B2 (ja) | 方形波量子化回路 | |
| JP3167369B2 (ja) | 液晶表示装置 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| JPH0683434B2 (ja) | 自動利得制御装置 | |
| JPS5961290A (ja) | カラ−ビデオ信号用アナログ−デジタル変換回路 | |
| EP0486012B1 (en) | Image reduction processing apparatus | |
| JPH0721013Y2 (ja) | デジタルテレビジョン受像機 | |
| JPH11252580A (ja) | ビデオデコーダ及びこれに用いるカラー位相ロックループ | |
| JP3511821B2 (ja) | 映像信号処理回路 | |
| JP2589126B2 (ja) | デジタルテレビジョン受像機の色信号処理回路 | |
| JP3278991B2 (ja) | 伝送信号受信装置 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JPH0379162A (ja) | 垂直発振回路 | |
| JPH07142998A (ja) | 位相同期回路 | |
| JPS6245756B2 (ja) | ||
| JPH02143777A (ja) | 映像信号処理装置 | |
| JPH01318489A (ja) | 色信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |