JPS6245756B2 - - Google Patents
Info
- Publication number
- JPS6245756B2 JPS6245756B2 JP57126358A JP12635882A JPS6245756B2 JP S6245756 B2 JPS6245756 B2 JP S6245756B2 JP 57126358 A JP57126358 A JP 57126358A JP 12635882 A JP12635882 A JP 12635882A JP S6245756 B2 JPS6245756 B2 JP S6245756B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- accumulator
- burst
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims 1
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241001497337 Euscorpius gamma Species 0.000 description 1
- 101710096655 Probable acetoacetate decarboxylase 1 Proteins 0.000 description 1
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 1
- 101150102866 adc1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
本発明はテレビジヨン受像機において受信映像
信号をデジタル信号に変換し、受像機に必要な信
号処理を施した後再びアナログ信号に変換して陰
極線管に供給するシステムにおけるACC回路に
関するものである。 最近の半導体、LSI技術の進歩にともなつて従
来のアナログ信号処理によるテレビジヨン受像機
をデジタル信号処理に置き換えてゆく傾向にあ
る。その場合普通考えられるのは復調された復合
映像信号をアナログ・デジタル変換器（以降
ADCと称す）によつてデジタル信号に変換し、
映像のコントラスト・ブライト制御や色信号の復
調をデジタル回路で処理し、再びデジタル・アナ
ログ変換器（以降DACと称す）によつてアナロ
グ信号に変換して陰極線管に表示するものであ
る。このようなデジタル信号処理においては、
LSI化が容易であると同時にICの外付部品がほと
んど必要なく製造工程における調整が全くなくな
るか、自動化しやすくなる。しかしADCやDAC
にはクロツクが必要でありそれを発生する回路の
設計が重要となつてくる。すなわちADCにおい
てはクロツクにジツタが多いと入力のアナログ信
号のサンプリング点がずれ、必要なデジタル信号
が得られなくなる。ADC以降の性能はここで決
定されるので特にクロツクの安定化は重要であ
る。 まず従来から知られているADCを含んだクロ
ツク再生用PLL回路について説明する。第１図に
そのブロツク図を示す。第１図において入力信号
であるアナログ映像信号はADC１に入力されデ
ジタル信号に変換される。このデジタル信号には
バースト信号も含むから、そのバースト信号部分
の情報を元にしてクロツクとバーストのずれを検
出できる。その検出器が図示の演算回路２であ
る。演算回路２でデジタル的に演算されたクロツ
クと入力映像信号中のクロマのサブキヤリアのバ
ースト信号の位相差は誤差信号として出力され、
次のDAC３でアナログ信号に変換される。DAC
３の出力は誤差電圧としてフイルター４を介して
VCXO（電圧制御水晶発振器）５をコントロール
する。VCXOの発振出力はクロツクとしてADC
に加えられる。このようにして入力映像信号中の
バーストと同期したクロツクが発生できる。 通常サンプリング定理よりADC１におけるク
ロツクの周波数は入力アナログ信号帯域の２倍以
上でなければならないが、上記のようにクロマの
サブキヤリアに同期したクロツクが使用されるの
で、クロマのサブキヤリヤの周波数をfscとする
と、通常、その４倍の周波数4fscに設定され
る。。第２図に入力映像信号のバースト部分を示
す。クロツクを４fscとしたからバーストの１周
期に４点のサンプリング点が存在しそれをＰ4j、
Ｐ4j-1、Ｐ4j-2、Ｐ4j-3とする。またバーストの振
巾の半分をｂ、同期信号の大きさをａとし、同期
信号の頭を基準にデジタル変換するものとする。
通常バーストは８周期含まれるがいま仮にｋ周期
とすると誤差信号Ｅγとして次式を計算すればよ
い。 ここでθ０は残留許容位相誤差である。第２式
目は第２図に示した各サンプリング点の値を本式
に代入すれば容易に確認できる。θ０は残留許容
位相差であるがこれによつてPLLが引き込んだ時
のクロツクと入力映像信号中のバーストとの位相
差が決まるので色復調軸が決定される。ゆえにＥ
γ計算時にTanθ０を選択することによつてテイ
ントコントロールの機能を持たせることができ
る。 第３図に誤差信号Ｅγを演算する演算回路のブ
ロツク図を示す。デジタル化された複合映像信号
はBCDとするとＰl-2−Ｐlを計算するために時間
的に遅れて来る信号Ｐlの符号を反転器８で反転
すると共に、時間的に早く来る信号Ｐl-2を２サ
ンプリング時間だけ遅延線６及び７で遅延させて
時間を合わせなければならない。ここで遅延線６
及び７はＤラツチをビツト分だけ用意すればよ
い。また反転器８はBCD信号の各ビツトの符号
を反転すると同時に最下位ビツトに１を加えるこ
とによつて２′Ｓコントラスト信号に変換する。
これらの処理をした信号Ｐl-2及び−Ｐlは加算器
９で加算され信号（Ｐl-2−Ｐl）を得る。次に
信号をデジタル信号に変換し、受像機に必要な信
号処理を施した後再びアナログ信号に変換して陰
極線管に供給するシステムにおけるACC回路に
関するものである。 最近の半導体、LSI技術の進歩にともなつて従
来のアナログ信号処理によるテレビジヨン受像機
をデジタル信号処理に置き換えてゆく傾向にあ
る。その場合普通考えられるのは復調された復合
映像信号をアナログ・デジタル変換器（以降
ADCと称す）によつてデジタル信号に変換し、
映像のコントラスト・ブライト制御や色信号の復
調をデジタル回路で処理し、再びデジタル・アナ
ログ変換器（以降DACと称す）によつてアナロ
グ信号に変換して陰極線管に表示するものであ
る。このようなデジタル信号処理においては、
LSI化が容易であると同時にICの外付部品がほと
んど必要なく製造工程における調整が全くなくな
るか、自動化しやすくなる。しかしADCやDAC
にはクロツクが必要でありそれを発生する回路の
設計が重要となつてくる。すなわちADCにおい
てはクロツクにジツタが多いと入力のアナログ信
号のサンプリング点がずれ、必要なデジタル信号
が得られなくなる。ADC以降の性能はここで決
定されるので特にクロツクの安定化は重要であ
る。 まず従来から知られているADCを含んだクロ
ツク再生用PLL回路について説明する。第１図に
そのブロツク図を示す。第１図において入力信号
であるアナログ映像信号はADC１に入力されデ
ジタル信号に変換される。このデジタル信号には
バースト信号も含むから、そのバースト信号部分
の情報を元にしてクロツクとバーストのずれを検
出できる。その検出器が図示の演算回路２であ
る。演算回路２でデジタル的に演算されたクロツ
クと入力映像信号中のクロマのサブキヤリアのバ
ースト信号の位相差は誤差信号として出力され、
次のDAC３でアナログ信号に変換される。DAC
３の出力は誤差電圧としてフイルター４を介して
VCXO（電圧制御水晶発振器）５をコントロール
する。VCXOの発振出力はクロツクとしてADC
に加えられる。このようにして入力映像信号中の
バーストと同期したクロツクが発生できる。 通常サンプリング定理よりADC１におけるク
ロツクの周波数は入力アナログ信号帯域の２倍以
上でなければならないが、上記のようにクロマの
サブキヤリアに同期したクロツクが使用されるの
で、クロマのサブキヤリヤの周波数をfscとする
と、通常、その４倍の周波数4fscに設定され
る。。第２図に入力映像信号のバースト部分を示
す。クロツクを４fscとしたからバーストの１周
期に４点のサンプリング点が存在しそれをＰ4j、
Ｐ4j-1、Ｐ4j-2、Ｐ4j-3とする。またバーストの振
巾の半分をｂ、同期信号の大きさをａとし、同期
信号の頭を基準にデジタル変換するものとする。
通常バーストは８周期含まれるがいま仮にｋ周期
とすると誤差信号Ｅγとして次式を計算すればよ
い。 ここでθ０は残留許容位相誤差である。第２式
目は第２図に示した各サンプリング点の値を本式
に代入すれば容易に確認できる。θ０は残留許容
位相差であるがこれによつてPLLが引き込んだ時
のクロツクと入力映像信号中のバーストとの位相
差が決まるので色復調軸が決定される。ゆえにＥ
γ計算時にTanθ０を選択することによつてテイ
ントコントロールの機能を持たせることができ
る。 第３図に誤差信号Ｅγを演算する演算回路のブ
ロツク図を示す。デジタル化された複合映像信号
はBCDとするとＰl-2−Ｐlを計算するために時間
的に遅れて来る信号Ｐlの符号を反転器８で反転
すると共に、時間的に早く来る信号Ｐl-2を２サ
ンプリング時間だけ遅延線６及び７で遅延させて
時間を合わせなければならない。ここで遅延線６
及び７はＤラツチをビツト分だけ用意すればよ
い。また反転器８はBCD信号の各ビツトの符号
を反転すると同時に最下位ビツトに１を加えるこ
とによつて２′Ｓコントラスト信号に変換する。
これらの処理をした信号Ｐl-2及び−Ｐlは加算器
９で加算され信号（Ｐl-2−Ｐl）を得る。次に
【式】及び
【式】の
信号を得るためのアキユムレータ１０及び１１で
処理される。これらのアキユムレータ１０，１１
はバーストの位相に対してそれぞれのタイミング
で信号（Ｐl-2−Ｐl）をラツチし、バーストの周
期毎にｋ回加算する回路である。アキユムレータ
１０，１１の入力信号（Ｐl-2−Ｐl）は常時存在
する連続した信号であるがその中からバースト部
分のみ特定の位置からｋ回路加算するためのコン
トロールをコントロール信号で行なつている。バ
ーストの位相に対してアキユムレータは４とおり
考えられるがそのうち隣りあつた位置にある２種
類がアキユムレータ１０と１１で計算されると考
えられる。これらのアキユムレータ１０，１１で
計算された信号、
処理される。これらのアキユムレータ１０，１１
はバーストの位相に対してそれぞれのタイミング
で信号（Ｐl-2−Ｐl）をラツチし、バーストの周
期毎にｋ回加算する回路である。アキユムレータ
１０，１１の入力信号（Ｐl-2−Ｐl）は常時存在
する連続した信号であるがその中からバースト部
分のみ特定の位置からｋ回路加算するためのコン
トロールをコントロール信号で行なつている。バ
ーストの位相に対してアキユムレータは４とおり
考えられるがそのうち隣りあつた位置にある２種
類がアキユムレータ１０と１１で計算されると考
えられる。これらのアキユムレータ１０，１１で
計算された信号、
【式】及び
【式】は、次に
【式】はそのまま加算器１４に入
力され、
【式】は乗算器１２でTan
θ０と乗算され反転器１３で符号を反転した後加
算器１４に入力される。反転器１３と加算器１４
とで減算器として構成されている。加算器１４の
出力は誤差信号Ｅγとなる。いまTanθ０＝０と
するとアキユムレータ１１の出力は乗算器１２で
０となり加算器１４の出力はアキユムレータ１１
の出力
算器１４に入力される。反転器１３と加算器１４
とで減算器として構成されている。加算器１４の
出力は誤差信号Ｅγとなる。いまTanθ０＝０と
するとアキユムレータ１１の出力は乗算器１２で
０となり加算器１４の出力はアキユムレータ１１
の出力
【式】となる。この場合（θ０
＝０である）は、誤差信号Ｅγ＝０となる収束
時θ＝０となり、Ｐ4j-3はバースト信号がその平
均レベルを負から正へクロスする点（θの基準
点）と一致する。又その時Ｐ4j-2はバースト信号
のピーク点と一致する。 本発明は前述のバースト信号に同期したクロツ
ク発生回路に必要最小限度の回路を付加すること
によつてADC出力のデジタル信号中のクロマレ
ベルを一定に保つ回路を提供するものである。従
来からこのような機能はアナログ回路で実用され
ており通常ACC回路（Automachic Coler
Control回路）と呼ばれている。バースト信号の
大きさを検出しクロマレベルの大きさをコントロ
ールするものが多い。 デジタルACC回路はこのような機能をデジタ
ル処理で実現するものである。前述のようにバー
スト信号のピーク値はθ０＝０の場合アキユムレ
ーター１１で検出されている。これを使用するこ
とによつて特に検出回路を別に設けることなくデ
ジタルACC回路を実現できる。いまバーストピ
ーク値信号をAtとすると となる。Atを計算するには前述のアキユムレー
タ１１をそのまま利用できる。またその出力
時θ＝０となり、Ｐ4j-3はバースト信号がその平
均レベルを負から正へクロスする点（θの基準
点）と一致する。又その時Ｐ4j-2はバースト信号
のピーク点と一致する。 本発明は前述のバースト信号に同期したクロツ
ク発生回路に必要最小限度の回路を付加すること
によつてADC出力のデジタル信号中のクロマレ
ベルを一定に保つ回路を提供するものである。従
来からこのような機能はアナログ回路で実用され
ており通常ACC回路（Automachic Coler
Control回路）と呼ばれている。バースト信号の
大きさを検出しクロマレベルの大きさをコントロ
ールするものが多い。 デジタルACC回路はこのような機能をデジタ
ル処理で実現するものである。前述のようにバー
スト信号のピーク値はθ０＝０の場合アキユムレ
ーター１１で検出されている。これを使用するこ
とによつて特に検出回路を別に設けることなくデ
ジタルACC回路を実現できる。いまバーストピ
ーク値信号をAtとすると となる。Atを計算するには前述のアキユムレー
タ１１をそのまま利用できる。またその出力
【式】に１／Ｃｏｓθ０を乗算器１８で乗
算することによつてバーストのピーク値を計算で
きる。（第４図）。テイント可変範囲は通常±30゜
であるが１≦１／Ｃｏｓθ０＜1.15となり
きる。（第４図）。テイント可変範囲は通常±30゜
であるが１≦１／Ｃｏｓθ０＜1.15となり
【式】としても実用的には差仕
つかえない場合もある。その場合前述の乗算器１
８は不要となる。 第５図にデジタルACC回路におけるカラー信
号のコントロール手段の一実施例を示す。通常デ
ジタル信号処理においてはADC１５の出力デジ
タル信号をＹ−Ｃ分離回路１６に入力し輝度信号
Ｙとカラー信号Ｃに分離する。分離されたカラー
信号Ｃはゲインコントロール回路１７において前
述のバーストピーク値信号Atに基づいてAtが小
の場合ゲインが大きくなりAtが大の場合ゲイン
が小さくなるように制御される。それによつてゲ
インコントロール回路１７の出力カラー信号
C′を常に一定に保つ。 本発明によればデジタルテレビジヨン受像機に
おいて基本的に必要な機能であるクロツク再生回
路とACC回路を効率よく実現することができ
る。 以上説明したように本発明になるデジタル
ACC回路はNTSC標準TV信号のみならず、PAL
及びSECAM信号においても同様に実現できるこ
とはいうまでもない。またテレビジヨン受像機に
特に限定することなく映像信号をデジタル化して
処理する各種の映像装置においても同様に応用で
き得るものである。 以上のように本発明によればデジタル回路にお
いてACC回路を簡単に実現することができるも
のである。
８は不要となる。 第５図にデジタルACC回路におけるカラー信
号のコントロール手段の一実施例を示す。通常デ
ジタル信号処理においてはADC１５の出力デジ
タル信号をＹ−Ｃ分離回路１６に入力し輝度信号
Ｙとカラー信号Ｃに分離する。分離されたカラー
信号Ｃはゲインコントロール回路１７において前
述のバーストピーク値信号Atに基づいてAtが小
の場合ゲインが大きくなりAtが大の場合ゲイン
が小さくなるように制御される。それによつてゲ
インコントロール回路１７の出力カラー信号
C′を常に一定に保つ。 本発明によればデジタルテレビジヨン受像機に
おいて基本的に必要な機能であるクロツク再生回
路とACC回路を効率よく実現することができ
る。 以上説明したように本発明になるデジタル
ACC回路はNTSC標準TV信号のみならず、PAL
及びSECAM信号においても同様に実現できるこ
とはいうまでもない。またテレビジヨン受像機に
特に限定することなく映像信号をデジタル化して
処理する各種の映像装置においても同様に応用で
き得るものである。 以上のように本発明によればデジタル回路にお
いてACC回路を簡単に実現することができるも
のである。
第１図はデジタル化クロツク再生回路の一般的
なブロツク線図、第２図は同回路説明のための波
形図、第３図は従来より知られているデジタルク
ロツク再生回路の演算回路のブロツク線図、第４
図は本発明の一実施例におけるデジタルACC回
路の一部分のブロツク線図、第５図は同回路の要
部のブロツク線図である。 １０……第１のアキユムレータ、１１……第２
のアキユムレータ、１２……乗算器、１４……加
算器、１５……Ａ−Ｄコンバータ、１６……Ｙ−
Ｃ分離回路、１７……ゲインコントロール回路。
なブロツク線図、第２図は同回路説明のための波
形図、第３図は従来より知られているデジタルク
ロツク再生回路の演算回路のブロツク線図、第４
図は本発明の一実施例におけるデジタルACC回
路の一部分のブロツク線図、第５図は同回路の要
部のブロツク線図である。 １０……第１のアキユムレータ、１１……第２
のアキユムレータ、１２……乗算器、１４……加
算器、１５……Ａ−Ｄコンバータ、１６……Ｙ−
Ｃ分離回路、１７……ゲインコントロール回路。
Claims (1)
- 【特許請求の範囲】 １ クロマのバースト信号をクロマサブキヤリヤ
周波数の４倍の周波数のクロツク信号でサンプリ
ングし、現サンプリング点の標本値を２サンプリ
ング前の標本値から引いたデジタル信号を作成す
る手段と、上記デジタル信号を第１の位相で４サ
ンプリング点毎に取出して累積加算する第１のア
キユムレーターと、上記デジタル信号を上記第１
の位相とは１サンプリング点分ずれた第２の位相
で４サンプリング点毎に取出して累積加算する第
２のアキユムレーターと、第２のアキユムレータ
ーの出力とテイントコントロール信号１／ｔａｎθ０と
の 積を出力する第１の乗算器と、第１のアキユムレ
ータの出力とこの第１の乗算器の出力との差を出
力する減算器を有し、この減算器の出力をクロツ
ク発振器に印加してバースト信号に同期したクロ
ツク信号を発生するように構成するとともに、上
記第２のアキユムレーターの出力と補償信号
１／ｃｏｓθ０との積を第２の乗算器で作成してバース
ト ピーク値を検出した信号、もしくは上記第２のア
キユムレーターの出力によつてクロマ信号のゲイ
ンコントロール回路を制御してクロマレベルを一
定に保つように構成したことを特徴とするデジタ
ルACC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126358A JPS5916491A (ja) | 1982-07-19 | 1982-07-19 | デジタルａｃｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126358A JPS5916491A (ja) | 1982-07-19 | 1982-07-19 | デジタルａｃｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5916491A JPS5916491A (ja) | 1984-01-27 |
| JPS6245756B2 true JPS6245756B2 (ja) | 1987-09-29 |
Family
ID=14933201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126358A Granted JPS5916491A (ja) | 1982-07-19 | 1982-07-19 | デジタルａｃｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916491A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160288A (ja) * | 1984-01-31 | 1985-08-21 | Nec Home Electronics Ltd | デジタル色飽和度制御装置 |
-
1982
- 1982-07-19 JP JP57126358A patent/JPS5916491A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5916491A (ja) | 1984-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
| JPS62140587A (ja) | 映像信号再生装置 | |
| WO2002060188A1 (fr) | Procede et circuit de separations de signaux y-c | |
| JPH0354919B2 (ja) | ||
| KR950004116B1 (ko) | 비데오 신호 처리 시스템 | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| US4609938A (en) | Digital TV receiver with digital video processing circuit | |
| EP0103128B1 (en) | Digital television receiver | |
| US4785352A (en) | Sampled data amplitude detector as for an AGC multiplier | |
| US7538823B1 (en) | Luminance/chrominance video data separation circuits and methods and video systems utilizing the same | |
| JPH04220094A (ja) | バースト位相検出回路 | |
| EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
| JPS6245756B2 (ja) | ||
| JP2686115B2 (ja) | Ｙｃ分離回路 | |
| JP2002300425A (ja) | デジタル・ビデオ処理回路および方法 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| JPH02301288A (ja) | 色信号処理装置 | |
| JP3186547B2 (ja) | サンプリング装置 | |
| JP3249362B2 (ja) | クロック再生回路 | |
| JPH0832049B2 (ja) | ディジタルテレビジョン信号のコンポーネント入力処理装置 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| JPS61262392A (ja) | ビデオ信号サンプル回路 | |
| JPS62164379A (ja) | ブランキング用信号発生回路 |