JPS60160288A

JPS60160288A - デジタル色飽和度制御装置

Info

Publication number: JPS60160288A
Application number: JP1540784A
Authority: JP
Inventors: Kazuo Mochizuki; 和雄望月
Original assignee: NEC Home Electronics Ltd; Nippon Electric Co Ltd
Current assignee: NEC Home Electronics Ltd; NEC Corp
Priority date: 1984-01-31
Filing date: 1984-01-31
Publication date: 1985-08-21
Also published as: JPH0312836B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、複合カラーテレビジョン信号から赤（５）、
緑（Ｇ）、青（Ｂ）の３原色に至るまでの信号処理をデ
ジタル回路で行なういわゆるデジタルテレビジ１ン受像
機における自動色飽和度制御回路（以下単にＡＣＣ回路
と称する）に関するものである。

背景技術周知のようＩＩＣＡＣＣ回路は、カラーテレビジョン信
号において伝送路の影響や、送信側、受信側の装置など
によって周波数変動があった場合に、再現色の色飽和度
が変化するのを防ぐだめに設けられている。これは、画
像内容に無関係であるバースト信号の振幅変動から入力
レベル変動を検出し、その検出量によって出力レベルの
変動をおさえる回路として常用されている。

例えば、第１図はこのようなＡＣＣ回路をデジタル回路
で構成した場合の従来装置におけるブロック回路図を示
すもので、ｌｉ”ｌ：搬送色信号が与えられる入力端子
、２は所定のクロック信号が与えられる入力端子、３け
バーストフラッグ信号が与えられる入力端子で、これら
は第２図に示すような構成のバースト振幅値検出回路４
へ入力される。

５は基準クロマレベル発生器、６は減算器、７は乗算係
数発生器、８は乗算器、９け出力端子で、これらは周知
のデジタル回路で構成され、周知のＡＣＣ制御動作を行
なう。このようなデジタルＡＣＣ回路のバースト振幅値
検出器４はパーストゲート回路１０、バースト最大振幅
値検出回路１１、ラッチ回路１２、ローパスフィルタで
形成されるＡＯＯフィルタ回路１３等によって構成され
、特にこの人ＣＣフィルタ回路１３によって第１図に示
すようなＡＣＣ回路における時定数を決定していた。

しかし々がら、一般にこのＡＣＣ回路における時定数は
比較的大きいものが必要とされるため、上述のＡＣＣフ
ィルタ回路１３をデジタル回路で実現する場合、その素
子数が多くなるという欠点があった。まだ、第１、第２
図に示すような形式のデジタルＡＣＣ回路では、バース
ト振幅値がバーストフラッグによって更新されているた
め、雑音成分々どによってバースト振幅値が変化した場
合には、画面途中において色飽和度が変化し、横引きの
色ノイズ々どが現われるなどの欠点があった。

発明の開示本発明はかかる点に鑑みてなされたもので、その目的と
するところはテレビジョン信号をデジタル処理する場合
に好適なＡＣＣ回路を提供しようとする点にある。

特に本発明は、バースト信号の振幅値を１フィールド分
で平均値をとシ、この値を垂直帰線消去期間において更
新する形式のデジタル処理可能なＡＣＣ回路を提供する
ものである。

したがって、本発明ば１フイールド内の・く−スト信号
の振幅を加算し、これを加算したノく−スト信号の数で
除することによシ平均値を得るとともに、このようにし
て得た平均値によってＡＣＣ回路の制御係数を決定し、
この制御係数の値を垂直帰線消去期間において更新する
よう構成したものである。

その結果、本発明によればＡＣＣ回路をデジタル処理可
能とすることは勿論のこと、使用素子数の低減を実現し
、かつ雑音成分の混入による色ノイズをも低減すること
ができる。

発明を実施するための最良の形態第３図は本発明の一実施例ＡｃＣ回路の構成を示すブロ
ック回路図で、以下第１図および第２図と各図の同一も
しくは同等部分には説明の便宜上同一符号を付する。

第３図において、入力端子１よシ搬送色信号が入力され
、すでに述べた乗算器８と、第４図に示すような本発明
要部を構成するバースト振幅値平均化回路１６とに与え
られる。この平均化回路１６には入力端子３よシバ−ス
トフラッグ信号が与えられるとともに、入力端子１５よ
り垂直同期信号ＶＤが与えられている。

まだ本発明では、この回路１６でバースト信号振幅の平
均値がとられ、乗算係数発生器１７においてこの平均値
による予め定められた関数で乗算係数を発生する。この
関数は例えば、基準レベルをａ１乗算係数発生器１７の
入力値をｂとすると、その出力値Ｃがｃ　＝＝　ａ　／
　ｂによって表わされるように設定される。第８図はこ
のよう々関数に基づいて、実際のＮＴ〜芳式におけるデ
ジタル値の一例を示したものである。

そして、さらに本発明ではこのようにして発生された乗
算係数は乗算器８へ与えられ、この乗算器８は入ガ端子
１から与えられた色信号レベルを適正な信号レベルとし
て出力端子９へ出力する。

ところで、第４図に示すバースト振幅値平均化回路１６
は、すでに述べたパーストゲート回路１０とバースト最
大振幅値検出回路１１の他に、加算回数設定器１８、加
算器１９、第１ラッチ回路２０、除算器２１、第２ラッ
チ回路２２によって構成される。

また、この中のバースト最大振幅値検出回路１１は、後
述する理由から例えば第５図に示すように、第３ラッチ
回路２５、第１の２東回路２６、第２の２東回路２７、
第２加算器２８、平方根回路２９によって構成されてい
る。

以下、この第４図および第５図の実施例回路の動作につ
いて説明する。

先ず、第４図において色信号は入力端子１よりパースト
ゲート回路１０へ与えられる。ノ（−ストゲート回路１
０はこの色信号を入力端子３より与えられるバーストフ
ラッグ信号によってゲートし、色信号中に含まれる幾つ
かのバースト信号のひとつを個々に取り出す。このバー
スト信号は第５図に示す後述のバースト最大振幅値検出
回路１０の入力端子２４に与えられ、その最大振幅値が
入力端子２よシ与えられるクロック信号を用いて検出さ
れる。

検出された最大振幅値は第５図の出力端子３０から次段
の加算器１９へ与えられる。最初に検出されたバースト
信号の最大振幅値は加算器１９を経て第１ラッチ回路２
０でラッチされる。このラッチタイミングは入力端子３
よシバ−ストゲート回路１０へ与えられたバーストフラ
ッグ信号によってとられる。

そして、次のバーストフラッグ信号によってバーへ与え
られると、加算器１９はこの最大振幅値に第１ラッチ回
路２０ですでにラッチされている最初の最大振幅値を加
算する。との加算された最大振幅値は再び第１ラッチ回
路２０でラッチされる。この動作は入力端子３よシバ−
ストフラッグ信号が与えられる毎に繰返されるが、この
加算回数は予め加算回数設定器１８によって加算器１９
に対して与えられている。したがって、所定の回数の最
大振幅値の加算が終了すると、その値はｓ１ラッチ回路
２０でラッチされるとともに、次段の除算器２１へ与え
られる。除算器２１は加算回数設定器１８よシ予め加算
した回数値が与えられ、この値で入力された合計の最大
振幅値を除し、平均の最大振幅値を出力する。この平均
の最大振幅値は第２ラッチ回路２２へ与えられ、ここで
平均値はう、チされる。第１および第２ラツチ回路２０
．２２でラッチされている値は、入力端子１５よシ与え
られる垂直同期信号ＶＤによってクリアされる。したが
って、第２ラッチ回路２２でラッチされる平均値は１フ
イールド毎に更新されることと々る。このような平均値
は出力端子２３より、すでに述べた第３図の乗算係数発
生器１７へ与えられる。

さて、ここでデジタルテレビジョン受像機におけるバー
スト最大振幅値検出回路１１としては、次のことに留意
しなければ々らない。

周知のようにテレビジョン信号をデジタル処理する場合
には、アナログ信号をデジタル信号に変換するが、その
サンプリングクロックとしてサブキャリヤ周波数の整数
倍、例えば４倍が一般的に用いられている。したがって
、サンプリングクロックはサブキャリヤと位相ロックし
て使用される。

このとき、第６図に示すようにサブキャリヤＢＯの時間
軸を横切る時点とサンプリングクロックＳＰの立上りタ
イミングが一致していれば、その立上シタイミングで得
たサブキャリヤＳＣの最大値はその振幅の最大値を表わ
すとととなる。しかし々がら、回路の初期状態などにあ
ってはしばしば第７図に示すように両者の位相が例えば
ψだけずれティたりする。この場合サンプリングパルス
ＳＰの立上シタイミングではその最大振幅値をサンプリ
ングすることはできない。したがって、このようにサブ
キャリヤＳＣとサンプリングクロックｓｐとが同期がと
れていない間でも、その最大振幅値が検出できるように
、第５図実施例回路では以下のような原理に基づいて動
作する。

すなわち、第７図に示すサブキャリヤＳＣの最大振幅値
をＡとすると、■の時点における振幅値Ａ１は、Ａ１＝Ａｇ石ψ　・・・・・・・・・・・　・・・・・
（１）となる。また、■の時点における振幅［直Ａ２は
、Ａ２　＝　Ａ　５ＩｒＩ（９０°＋ψ）　＝　Ａ　ｃ
ｏｓψ−−・＝　（２＋となる。両式からＡ１２＋’Ａ２２：　Ａ２８石２ψ＋Ａ”ｃｏｓ２９）
＝　Ａ２（ｓｉｎ２ψ＋ｃｏｓ”　９’）　−Ａ２−−
　（３）が得られる。この（３）式よりＡをめると、ｐ
、　＝、１訂戸＝心７　・・・・・・・・・・・・・・
・・・・・・（４）となる。したがって、■と■の時点
で振幅値Ａ１とＡ２をそれぞれサンプリングし、このサ
ンプリング値から（４）式の演算処理を行々うことによ
って最大振幅値Ａが得られることとなる。　− 第５図において、入力端子２には上述のサンプリングク
ロックＳＰに相当するクロック信号が入力され、入力端
子２４にはすでに述べた第４図のパーストゲート回路１
０で取り出されたバース［８号が上述のザブキャリヤＳ
ａ相轟として入力されている。したがって、第３ラッチ
回路２５でう、チされた値を２乗する第２の２乗回路は
上述の第７図における■の時点の振幅値ＡＩに相当し、
第１の２乗回路で２乗される値ば■の時点における振幅
値Ａ２に相当する。第２加算器２８はとの両２乗回路２
６．２７から与えられた値を加算して上述の（３）式に
相当する値を出力する。そして、この値は次段の平方根
回路２９によって上述の（４）式に相当する演算処理が
行なわれる。その結果、出力端子３０には最大振幅値Ａ
に相当する値が出力される。この値はすでに述べたよう
に第４図の加算器１９に送出される。

以上のようにして本発明は、バースト信号の最大振幅値
の予め定めた数の相加平均値をめ、この値に応じて予め
用意される係数を発生させ、この係数をバースト信号の
振幅値に乗算処理することによって、振幅値の安定した
バースト信号を生成す乙ことができる。その結果、デジ
タル処理回路の構成が簡単になるとともに、相加平均値
を１フイールド毎に更新するよう構成することも極めて
簡単に実現することができ、雑音成分による画面走査途
中における色ノイズなどの発生を低減することができる
。

【図面の簡単な説明】第１図は従来のＡＣＣ回路の構成を示すブロック回路図
、第２図は第１図構成回路の特にバースト振幅値検出器
のブロック回路図、第３図は本発明の一実施例ＡＣＣ回
路の構成を示すブロック回路図、第４図は第３図におけ
る特にバースト振幅値平均化回路の構成を示すブロック
回路図、第５図は第４図の特にバースト最大振幅値検出
回路のる両者の同期がはずれた状態を表わす波形図、第
８図は第３図における乗算係数発生器で発生される係数
値の一例を表わす図である。１６・・・第１の手段、１７・・・第２の手段、８・、
第３の手段。特許出願人

Claims

【特許請求の範囲】

バースト信号の最大振幅値を予め定めた個数だけ合算し
、この合算値を前記個数で除することにより前記最大振
幅値の相加平均値をめ、この相加平均値を１フイールド
毎に保持する第１の手段と、この手段から与えられる前
記相加平均値に応じて予め用意された係数を発生する第
２の手段と、この手段から与えられる係数を前記バース
ト信号の振幅値に乗することによって前記バースト信号
の振幅が安定した信号として出力する第３の手段とを備
えたデジタル色飽和度制御装置。