JPS5961290A - カラ−ビデオ信号用アナログ−デジタル変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は輝度信号とカラー信号（色差信号）で変調され
た色副搬送波（色信号）とから成る入アナログカラービ
デオ信号をライン周波数の倍数に略々イ目当するクロッ
ク周波数で動作するアナログーテシタル変換器に供給し
てデジタル輝度信号とデジタル色信号に変換し、デジタ
ル色信号を更に復調して２・個のデジタルカラー信号を
得るようにしたカラービデオ信号用アナログ−デジタル
変換回路に関するものである。

斯る変換回路を画像記憶装置に対し使用する場合には、
（特にビデオレコーダからのカラービデオ信号が入力す
るときは）ライン周波数が一定でなく、短期間又は長期
間に亘って変動する点を考慮する必要がある。更に、こ
の場合にはデジタル化に必要とされるクロック信号周波
数をライン周波数と同期させる必要があり、このクロッ
ク周波数は特にライン周波数の整数倍にして各ラインの
画素が相互に規定の位置を占めるようＧこする必要があ
る。他方、色副搬送波上に変調されているカラー信号の
復調は色副搬送波周波数の倍数のクロック周波数で行な
われる。また、いくつかのテレビジョン標準方式の規格
ではこのクロック周波数はライン周波数の整数倍になっ
ていない。

本発明の目的はアナログカラービデオ信号をともにライ
ン周波数の倍数に相当する同一のクロ・ンクレートで働
くデジタル輝度信号とデジタルカラー信号に簡単に変換
し得るカラービデオ信号用アナログ−デジタル変換回路
を提供することにある。

本発明は、この目的を達成するために、入カラービデオ
信号を、必要に応じ色信号を減衰する７゛イルタを通し
て、入カラービデオ信号のライン周波数の倍数に相当す
るクロック周波数で動作する第１アナログ−デジタル変
換器に供給し、斯くシてデジタル化された輝度信号を、
必要に応じローパスフィルタを通して、出力端子に供給
し、且つ入カラービデオ信号を色信号を通ずバンドパス
又はバイパスフィルタのようなフィルタを通して色副搬
送波周波数の倍数に相当するクロック周波数で動作する
第２アナログ−デジタル変換器に供給し、且つ斯くして
デジタル化された色信号を復調し、且つ斯くして得られ
た２つのデジタルカラー信号をそれぞれ第１及び第２書
込−読取記憶装置に受信させ、これら記憶装置の書込部
は色副搬送波周波数もしくはその倍数に等しい周波数の
クロックで動作させ、且つこれら記憶装置の読取部は入
カラービデオ信号のライン周波数の倍周波数から導出し
たクロックで動作させると共にこの読取りロックをアド
レス制御段によって、ライン周波数が標準値からずれて
いるときでも、書込部の書込クロックに従って書込まれ
たカラー信号値が出力信号において読取りラインの全長
に亘って分布されるように補正するようにしたことを特
徴とするＯ このようにすると、色信号の復調を色副搬送波周波数か
ら導出したクロックで最適に行なうことができると共に
、輝度信号をライン周波数に対し規定の位相位置を有す
るクロックでデジタル化することもでき、しかも最終的
に得られるカラー信号は輝度信号と同一のクロックで動
作１−るものとなる。

本発明変換回路は、アドレス制御段においてｌライン期
間中に書込まれたデジタル色信号値の数と１ライン期間
中に読取りロックに従って必要とされるカラー信号値の
数とを比較し、読取動作中に書込カラー信号値のアドレ
スが、書込カラー信号が読取期間全体に均等に分布する
よう少くとも１回くり返し発生されるかスキップされる
ように構成するのが好適である。復調されたカラー信号
と輝度信号は１ライン内又は映像信号伝送に使用される
ライン部分内にそれぞれ異なる個数の振幅値を有してい
る。上述の例によればこの個数の差は両者の間に１走査
点の正又は負の差が生じる度に補正され、数ステップで
補正される。

このように各補正毎に走査値の位相の一致が得・られる
ので、書込−読取記憶装置は１ラインの全長に対応する
よう設計する必要はなく、■ラインのカラー信号値の約
半分を収納し得るものとし、書込みとその後の読出しを
読取処理が記憶値の反復読出し又は飛ばし読みにより補
正されると同時に再開させるだけでよい。これは、読出
しを書込みより数クロックパルス、例えば３〜１０クロ
ックパルス遅らせて始め、且つ書込みを略々同数のクロ
ックパルス後に開始点にリセットし、斯る後に読取中反
復読出し又は飛ばし読みによる補正が行なわれるように
して達成するのが好適である。

ライン記憶装置に必要とされるアドレス信号を発生する
制御段は、該記憶装置の書込部の１ラインの信号期間内
に含まれるクロックパルス数と読取部の同一信号期間内
に含まれるクロックパルス数とを比較する減算段を具え
、得られた差値を変換段に供給して該変換段において書
込区間中に発生するクロックパルス数の目卵値に相当す
る値を前記差で割算し、得られた結果によって読取開始
時にスタートするアドレスカウンタのステップ数をＷ１
フ整し、この調整ステップ数後に該アドレスカウンタが
信号を発生するとき、この信号に応答して、発生するア
ドレス値を前記差の符号が正であるか負であるかに応じ
て反復させるがスキップすルヨう構成するのが好適であ
る。

輝度信号は画像内容信号を含むと共にブランキング及び
同期信号を含む。これら２種類の信号は後に別々に処理
されるので・合成輝度信号をデジタル化する必要はない
。従って、本発明回路は、８ｒ￥１アナログ−デジタル
変換器を画像内容信号の振幅レンジと同期信号及び必要
に応じブランキング信号の振幅レンジとに切換え得るよ
うにし、且つ第１出力端子にデジタル化された画像内容
信号が、第２出力端子にデジタル化された同期信号及び
必要に応じブランキング信号が発生するようにして有効
に実現することができる。

以下、本発明を図面を参照して詳細に説明する。

図面は本発明カラービデオ信号用アナログ−デジタル変
換回路の一実施例のブロック図を示ス。

広帯域輝度信号とカラー信号で変Ｗ３された色副搬送波
から成るアナログ力ラービデメ信号（ＦＢＡＳ信号）は
入力端子ｌに供給される。

ＮＴＳＯ又はＰＡＬ信号の場合には、２つの色差信号（
Ｒ−Ｙ）及び（Ｂ−Ｙ）が−っの色副摺送波上に同時に
変調されている。ＳＦ’ＣＡＭ信号の場合には２つの色
差信号が交互に副搬送波上に周波数変調されている。

これらのカラービデオ信号は第１アナログ−デジタル変
換器３の第１人力端子４に、必要に応じ色信号を減衰す
るローパスフィルタ２を介しテ供給される。この変換器
３は第２人力端子５に端子ｌに供給された信号のライン
周波数の倍数、例えば１１３５倍に相当するクロック信
号を受信する。

この入力端子５のクロック信号はクロック段７の出力端
子６から受信する。このクロック段の人力端子８には位
相弁別器９用のラインパルスカ供給されル。発振器１０
において１７．７３４３７５ＭＨｚのクロック周波数が
発生され、これが１１３５　分の１に分周された後に位
相弁別器９の人力端子１２に供給される。この位相弁別
器は制御信号を発生し、この制御信号はローパスフィル
タ１１を経て発振器１０に周波数制御のために供給され
る。

発振器１０の出力発振波は、必要に応じパルス整形器】
３を介して、出力端子６から変換Ｍ３にり四ツク信号と
して供給される。

７ビツトの容ｈ１を有する変換器８を画像信号に対して
最適に使用し得るようにするために、その振幅レンジを
画像信号のレンジと同期信号のレンジに交互に切換える
。これは、第１入力端子１６にカラービデオ信号を、−
第２入力端子１７にクロック発生器７からのクロック信
号を受イ１１するスイッチング段１５により発生される
切換信号によって行なわれる。このスイッチング段１５
においては画像ブランキング信号又は同期信号が発生す
る期間に一致する切換信号がラインパルスのくり返し数
で発生される。この場合、変換器３の出力端子１８には
同期パルスが発生し、このパルスが出力端子１９を経て
他の処理段に供給されると共に入力端子１８を介してク
ロック発生器７を同期さぜる。

デジタル化された輝度信号は変換器３の出力端子２０か
ら取り出され、好ましくはフィルタ２１を経て、出力端
子２２に供給される。

端子１の入カラービデオ信号は更にバイパスフィルタ２
５（例えばコンデレザ形のもの）を介して第２アナログ
−デジタル変換器２７の第１入力端子２６に供給される
。この変換器も７ビツトの容量を有し、出力端子２８か
らデジタル化された色信号を出力する。この変換器２７
はその入力端子２９に第２クロック発振器３ｏがらのク
ロック信号を受信する。この第２クロック発振器３０は
水晶３１により色副搬送波周波数の倍周波数で発振し、
この発振周波数は受信される信号の標準方式の規格に応
じて異なる周波数に切換えることができ、ＰＡＬ受信モ
ードでは約１７．７３　ＭＨｚで発振するように構成さ
れている。この発振器３ｏは入力端子３２に変換器２９
の出力端子２８からカラーバーストを受信し、このカラ
ーバーストは変換器３の出力端子１８から発振器３ｏの
入力端子８８に供給される同期信号によってゲートされ
る。

その結果、発振器３０は色同期パルスの周波数及び位相
と同期する。この発振器はその出力端子３４１から色副
搬送波周波数の４倍のクロック信号を出力し、これを変
換器２７のクロック入力端子２９に供給すると共にカラ
ー復調器３７の基準信号入力端子３１に供給する。この
復調器はその入力端子３８にデジタルカラー信号を受信
する。

復調器８７の出力端子４１及び４２には赤色差信号（Ｒ
−Ｙ）及び青色差信号（Ｂ−Ｙ）がデジタルの形で発生
する。これらの色差信号は第１信号記憶装置４３及び第
２信号記憶装置４４にそれぞれ供給され、これら記憶装
置はそれぞれ書込部４５．４６と読取部４７　、．４８
とから成る。これら記憶装置４３及び４４の入力端子５
１及び５２には発振器３０からのクロック信号が供給さ
れる。

記憶装置４３及び４４の入力端子５３及び５４に供給さ
れるカラー信号は既に搬送波上に変調されていないが、
ビデオ周波数である。これがため入力端子５１及び５２
に供給するクロック信号の周波数はこれら色差信号の最
高周波数、例えば２．２ＭＨｚ　（原色副搬送波周波数
の半分に相当する）の少くとも２倍にする必要がある。

このように記憶されたカラー信号値は読取部４７又は４
８において記憶装置４３の入力端子５７又は記憶装置４
４の入力端子５８に供給されるアドレス信号の制御の下
で読出され、出力端子５５又は５６に送出される。

これらのアドレス信号はアドレス制御段６０により発生
される。この制御段６０の入力端子６１には輝度信号用
変換器３に使用されるクロック信号が供給される。発振
器３０の出力端子６２から、色副搬送波周波数の倍周波
数に相当すると共に標準方式の色副搬送波及びライン周
波数において変換器３の入力端子５のクロック信号と少
くとも近似的に一致する信号を取り出し、この信号をア
ドレス制御段６０の入力端子６３に供給し、比較器６４
において入力端子６１からの信号と比較する。

こうして決定された差は比較器６４の出力端子６５に発
生し、この差は演算段６６に供給される。

この演算段においては１ラインの画像信号期間の一部区
間中における変換器３の走査点数の目標値（例えば２８
４　）が上記の差で除算される（この演算段は例えばル
ックアップテーブルの形に実現することができる）。こ
の除算の結果（端数は無視）は、輝度信号の何個の走査
点後にカラー信号の走査点の数が１つ多くなるが或は１
つ少なくなるかを表わす数値になる。この数値はアドレ
ス発生器７ｏの第１入力端子７１に供給され、比軸器６
４の出力端子７３から前記差の極性を表わす信号がアド
レス発生器７０の第２入力端子７２に供給される。この
アドレス発生器７０は発振器７の出力端子６からその第
３入力端子７４に供給されるクロック信号で動作し、出
力端子７５又は７６からアドレス制御信号を記憶装置４
３又は４４の読取部４１７又は４８の入力端子５７又は
５８に供給する。これ５出力端子７５及び７６から供給
される信号は、書込中に前記画像信号期間中に発生した
クロック信号数より１つ多い又は１つ少ないクロック信
号が読取中に発生するまでの長い期間中は記憶値をライ
ン周波数の倍数のクロックレートで読み出すものである
。読取中のクロック信号数が書込中のクロック信号数よ
り１つ少くなったとき又は多くなったときは記憶値がア
ドレス制御信号により２度サンプルされるか又はスキッ
プされるため、次の読取期間において書込期間の関連す
る値が開始点として再び使用される。

書込部及び読取部を（読取部はできれば数クロック期間
遅らせて）初期位置にリセットする信号はアドレス制御
段６０の出力端子７７から書込−読取記憶装置４３及び
４４の入力端子７９又は８０にそれぞれ供給される。

カラー信号の帯域幅は狭いため、記憶装置４３及び４４
はカラー信号帯域幅の約２倍、例えば色副搬送波周波数
に相当する信号サンプル数に対して設計すれば十分であ
る。供給されるカラー信号は著しく高いサンプリングレ
ートを有する輝度信号と共働しなければならないため、
記憶値の各々を読取部４７又は４８における走査中に連
続的に４回走査することにより同一のサンプリングレー
トを得ることができる。

記憶装置４３及び４４は最大で１ラインの半分の走査サ
ンプルを記憶し得るように設計すれば十分である。即ぢ
、比較段６４において周波数差が検出されない場合には
中間記憶手段は不要で、数クロック周期の遅延が生じ得
るのみである。これに反し、ｌ走査点の差が発生する場
合には、書込読取記憶装置４３及び４・４は半ライン後
に補正を行なう。この差がもつと大きい場合には補正は
ラインの対応する部分後に行なわれる。各補正後に出発
位置へのリセットが行なわれるため、ライン記憶位置を
これ以上長くする必要はない。

【図面の簡単な説明】

図面は本発明カラービデオ信号用アナログ−デジタル変
換回路の一実施例のブロック回路図である。 】・・・入力端子　　　　　２・・・ローパスフィルタ
３・・・第１アナログ−デジタル変換器７・・・第１ク
ロック発生器 ９・・・位相弁別器　　　　１０・・・発振器１１・・
・ローパスフィルタ １８・・・パルス整形器　　　１５・・・スイッチング
段２１・・・フィルタ ２２・・・デジタル輝度信号出力端子 ２５・・・ハイノぐスフィルタ ２７・・・第２アナログ−デジタル変換器３０・・・第
２クロック発生器 ３７・・・復調器 ４１３　、４４・・・第１．第２信号記憶装置５５　、
５６・・・デジタルカラー信号出力端子６０・・・アド
レス制御段　　６４・・・比較段６６・・・演算段　　
　　　　７０・・・アドレス発生器。

Claims (1)

1. 【特許請求の範囲】 １　輝度信号とカラー信号（色差信号）で変調された色
   副搬送波（色信号）とから成る入アナログカラービデオ
   信号を１つのデジタル輝度信号と２つのデジタルカラー
   信号に変換する回路であって、前記カラービデオ信号を
   ライン周波数の倍数に略々相当するクロックレートで動
   作するアナログ−デジタル変換器に供給してデジタル輝
   度信号とデジタル色信号に変換し、更にデジタル色信号
   を復調して２個のデジタルカラー信号を得るようにした
   カラービデオ信号用アナログ−デジタル変換回路におい
   て、前記入カラービデオ信号（１）は、必要に応じ色信
   号を減衰するフィルタ（２）を通して、入カラービデオ
   信号のライン周波数の倍数に相当するクロックレートで
   動作する第１アナログ−デジタル変換器（３）に供給し
   、且つ斯くしてデジタル化された輝度信号を、必要に応
   じローパスフィルタ（２１）を通して、出力端子（２２
   ）に供給し、且つ入カラービデオ信号（１）を、必要に
   応じ色信号を通すバンドパスフィルタ又はバイパスフィ
   ルタのようなフィルタ（２５）を通して、色副搬送波周
   波数（、Ｆｏ）の倍数に相当するクロックレートで動作
   する第２アナログ−デジタル変換器（２７）に供給し、
   且つ斯くしてデジタル化された色信号を復調しく３７）
   、且つ斯くして得られた２つのデジタルカラー信号を第
   １及び第２書込−読取記憶装置（４ａ　、　４４　）に
   それぞれ供給し、これら記憶装置の書込部（４５，４６
   ）は色副搬送波周波数又はその倍数に相当するクロック
   レートで動作させ、且つこれら記憶装置の読取部（４７
   ，，４８）は入カラービデオ信号のライン周波数の倍数
   から導出されたクロックレートで動作させると共にこの
   クロックレートをアドレス制御段（６０）によって、ラ
   イン周波数が標準値からずれているときでも、書込部（
   ４５又は４６）の書込クロックに従って書込まれたカラ
   ー信号値が出力信号において読取ラインの全長に亘って
   分布されるように補正するようにしたことを特徴とする
   カラービデオ信号用アナログ−デジタル変換回路。 ９、　特許請求の範囲ｌ記載のアナログ−デジタル変換
   回路において、前記アドレス制御段（６０）においては
   １ライン期間中に記憶されるデジタルカラー信号値の数
   と１ライン期間中に読取りロックに従って必要とされる
   カラー信号値の数とを比較し、読取中において記憶カラ
   ー信号値のアドレスを少くとも１度くり返すか或はスキ
   ップして記憶カラー信号値が読取期間全体に亘って均等
   に分布されるように構成したことを特徴とするカラービ
   デオ信号用アナログ−デジタル変換回路。 ＆　特許請求の範囲１又は２記載のアナログ−デジタル
   変換回路において、前記書込−読取記憶装置（４８又は
   ４４）は１ラインのカラー信号値の約半分以下を記憶し
   得るものとし、書込みとその後の読取りを読取処理が記
   憶値の反復読取り又は飛ばし読みにより補正されると同
   時に再開するようにしたことを特徴とするカラービデオ
   信号用アナログ−デジタル変換回路。 侃　特許請求の範囲３記載のアナログ−デジタル変換回
   路において、読取りは書込みより数クロック信号、例え
   ば３〜１０クロック信号遅れてスタートし、且つ書込処
   理は略々同数のクロック信号後にスタートにリセットさ
   れ、斯る後に読取中反復読取り又は飛ばし読みによる補
   正が行なわれるようにしたことを特徴とするカラービデ
   オ信号用アナログ−デジタル変換回路。 氏　特許請求の範囲１，２．８又は４記載のアナログ−
   デジタル変換回路において、前記制御段（６０）は減算
   段（６４）を具え、該減算段において１ラインの信号期
   間内における前記記憶装部の書込部（４５又は４６）の
   クロックパルスの数と同一信号期間内における読取部（
   ４７又は４８）のクロックパルスの数とを比較し、得ら
   れた差値を演算段（６６）に供給し、該演算段において
   書込期間中に発生ずるクロック信号の目標値に銘々相、
   当する値を前記差値で除算し、得られた除算結果により
   読取処理の開始時にスタートするアドレスカウンタのス
   テップ数を調整し、該アドレスカウンタが当該調整ステ
   ップ数後に信号を発生ずるとき、該信号に応答して、発
   生されるアドレス値を前記差値が正であるが負であるか
   に応じて反復させるがスキップさせるようにしたことを
   特徴とするカラービデオ信号用アナログ−デジタル変換
   回路。 ６、　特ｇ’＋’　？ＪｆＪ求の範囲１〜５の何れかに
   記載のアナログ−デジタル変換回路において、前記第１
   アナログ−デジタル変換器（３）は画像内容信号の振幅
   レンジと同期信号及び必要に応じブランキング信号の振
   幅レンジとにレンジが切換えられ、デジタル化された画
   像内容信号が第１出力端子（２０）に、デジタル化すれ
   た同期信号及び必要に応じブランキング信号が第２出力
   端子（１８）に発生ずるようにしたことを特徴とするカ
   ラービデオ信号用アナログ−デジタル変換回路。