JPS647556B2 - - Google Patents
Info
- Publication number
- JPS647556B2 JPS647556B2 JP54008942A JP894279A JPS647556B2 JP S647556 B2 JPS647556 B2 JP S647556B2 JP 54008942 A JP54008942 A JP 54008942A JP 894279 A JP894279 A JP 894279A JP S647556 B2 JPS647556 B2 JP S647556B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- converter
- clock
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000010363 phase shift Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Color Television Systems (AREA)
Description
【発明の詳細な説明】
本発明はカラー映像信号のＡ／Ｄ変換装置に関
し、特にサンプリングパルスとデイジタル化され
た映像信号又はクロマ信号とを所定の位相関係に
精度良く保持するようにしたものである。
し、特にサンプリングパルスとデイジタル化され
た映像信号又はクロマ信号とを所定の位相関係に
精度良く保持するようにしたものである。
アナログのカラー映像信号をサンプリングパル
スでサンプリングしてＡ／Ｄ変換を行う場合、サ
ンプリングパルスの位相とデイジタル化された映
像信号又はクロマ信号の位相とが所定の位相関係
にあることが要求される。例えばＡ／Ｄ変換器の
デイジタル出力信号を所定のPCM（パルス符号変
調）信号に変換する場合、あるいは上記デイジタ
ル出力信号からクロマ信号をデコードする場合等
においては、Ａ／Ｄ変換器の後段の回路で上記デ
イジタル出力信号又は上記クロマ信号に対して、
上記サンプリングパルスと同期して種々の信号処
理が成される。このような場合、上記位相関係が
変化すると信号処理を誤ることになる。上記位相
関係の変化は、サンプリングパルス発振器の温度
特性やＡ／Ｄ変換器系における位相ずれ等により
生じる。
スでサンプリングしてＡ／Ｄ変換を行う場合、サ
ンプリングパルスの位相とデイジタル化された映
像信号又はクロマ信号の位相とが所定の位相関係
にあることが要求される。例えばＡ／Ｄ変換器の
デイジタル出力信号を所定のPCM（パルス符号変
調）信号に変換する場合、あるいは上記デイジタ
ル出力信号からクロマ信号をデコードする場合等
においては、Ａ／Ｄ変換器の後段の回路で上記デ
イジタル出力信号又は上記クロマ信号に対して、
上記サンプリングパルスと同期して種々の信号処
理が成される。このような場合、上記位相関係が
変化すると信号処理を誤ることになる。上記位相
関係の変化は、サンプリングパルス発振器の温度
特性やＡ／Ｄ変換器系における位相ずれ等により
生じる。
上記位相関係を補正するようにしたＡ／Ｄ変換
装置として第１図に示すものが基本的に考えられ
る。
装置として第１図に示すものが基本的に考えられ
る。
第１図において、入力端子１には、NTSC方式
によるアナログのカラー映像信号SAが加えられ
る。この信号SAはサンプリングホールド回路２
において、VCO（電圧制御発振器）３から加えら
れる周波数4fsc（fsc：カラー副搬送波周波数＝
3.58MHz）のクロツクパルスSCKをサンプリング
パルスとしてサンプリングホールドされて、Ａ／
Ｄ変換器４に加えられる。Ａ／Ｄ変換器４からは
例えば８〜９ビツトでデイジタル化されたカラー
映像信号SDが得られる。この信号SDは中心周波数
fscのデイジタルバンドパスフイルタ５に加えら
れる。従つてこのフイルタ５からはデイジタルの
クロマ信号SDC及びデイジタルのカラーバースト
信号SDBが取り出され、これらの信号SDC，SDBは
ラツチ回路６に加えられる。
によるアナログのカラー映像信号SAが加えられ
る。この信号SAはサンプリングホールド回路２
において、VCO（電圧制御発振器）３から加えら
れる周波数4fsc（fsc：カラー副搬送波周波数＝
3.58MHz）のクロツクパルスSCKをサンプリング
パルスとしてサンプリングホールドされて、Ａ／
Ｄ変換器４に加えられる。Ａ／Ｄ変換器４からは
例えば８〜９ビツトでデイジタル化されたカラー
映像信号SDが得られる。この信号SDは中心周波数
fscのデイジタルバンドパスフイルタ５に加えら
れる。従つてこのフイルタ５からはデイジタルの
クロマ信号SDC及びデイジタルのカラーバースト
信号SDBが取り出され、これらの信号SDC，SDBは
ラツチ回路６に加えられる。
一方、上記アナログ映像信号SAは水平同期分
離回路７に加えられて水平同期信号SHが抜き取ら
れる。この信号SHはモノマルチ等で構成された遅
延回路８により所定時間遅延されて第２図に示す
ような信号SHDとなる。この信号SHDは、第２図の
ようにそのパルス巾の中に、信号SAのパースト
信号SAB期間における所定時点t1を含む。この信
号SHDと、上記クロツクSCKを分周器９で1/4に分
周した第２図に示すような周波数fscのクロツク
SSCとが、アンド回路等で構成される同期回路１
０に加えられる。この結果、この同期回路１０よ
り、信号SHDのパルス巾の中に含まれるクロツク
S′SCと同期した第２図に示すようなラツチ信号SL
がt2時点で得られる。これによりラツチ回路６か
らは、フイルタ５より加えられるデイジタルのバ
ースト信号SDBのt2時点におけるデイジタルコー
ド「Ｄ」が得られる。このコード「Ｄ」はt1時点
と上記クロツクS′SCとが一致している場合は、ア
ナログのバースト信号SABのt1時点におけるレベ
ルをＡ／Ｄ変換したコードであり、一致していな
い場合はアナログのバースト信号SABのt2時点に
おけるレベルをＡ／Ｄ変換したコードである。即
ち、このコード「Ｄ」はデイジタル映像信号SDの
クロマ信号SDCとサンプリングクロツクSCKとの位
相ずれに応じたエラー信号となる。このエラー信
号となるコード「Ｄ」は略1H（Ｈ：水平走査期
間）毎に出力され、増巾度Ａの増巾器１１とルー
プフイルタ１２に加えられる。ループフイルタ１
２は系を安定化させるためのもので、増巾度Ａ／
16の増巾器１３，１４、加算器１５及び1H遅延
線１６等により図示のように構成されている。
離回路７に加えられて水平同期信号SHが抜き取ら
れる。この信号SHはモノマルチ等で構成された遅
延回路８により所定時間遅延されて第２図に示す
ような信号SHDとなる。この信号SHDは、第２図の
ようにそのパルス巾の中に、信号SAのパースト
信号SAB期間における所定時点t1を含む。この信
号SHDと、上記クロツクSCKを分周器９で1/4に分
周した第２図に示すような周波数fscのクロツク
SSCとが、アンド回路等で構成される同期回路１
０に加えられる。この結果、この同期回路１０よ
り、信号SHDのパルス巾の中に含まれるクロツク
S′SCと同期した第２図に示すようなラツチ信号SL
がt2時点で得られる。これによりラツチ回路６か
らは、フイルタ５より加えられるデイジタルのバ
ースト信号SDBのt2時点におけるデイジタルコー
ド「Ｄ」が得られる。このコード「Ｄ」はt1時点
と上記クロツクS′SCとが一致している場合は、ア
ナログのバースト信号SABのt1時点におけるレベ
ルをＡ／Ｄ変換したコードであり、一致していな
い場合はアナログのバースト信号SABのt2時点に
おけるレベルをＡ／Ｄ変換したコードである。即
ち、このコード「Ｄ」はデイジタル映像信号SDの
クロマ信号SDCとサンプリングクロツクSCKとの位
相ずれに応じたエラー信号となる。このエラー信
号となるコード「Ｄ」は略1H（Ｈ：水平走査期
間）毎に出力され、増巾度Ａの増巾器１１とルー
プフイルタ１２に加えられる。ループフイルタ１
２は系を安定化させるためのもので、増巾度Ａ／
16の増巾器１３，１４、加算器１５及び1H遅延
線１６等により図示のように構成されている。
上記ループフイルタ１２においては、増巾器１
３の出力信号と、1H遅延線１６の出力信号が加
えられる増巾器１４の出力信号とが加算器１５で
加算される。従つて、この加算器１５においてエ
ラー信号のコード「Ｄ」が累積されて積分効果を
得ることができる。これによつて信号SDにドロツ
プアウト等が生じてデイジタルバースト信号SDB
が欠落した場合でも、加算器１５からは常にコー
ド「Ｄ」を得ることができる。従つて、この加算
器１５から得られるコード「Ｄ」を加算器１７に
加えて増巾器１１の出力信号に加えることによ
り、上記欠落部分を補正した、コード「Ｄ」を定
常的に得ることが可能となる。
３の出力信号と、1H遅延線１６の出力信号が加
えられる増巾器１４の出力信号とが加算器１５で
加算される。従つて、この加算器１５においてエ
ラー信号のコード「Ｄ」が累積されて積分効果を
得ることができる。これによつて信号SDにドロツ
プアウト等が生じてデイジタルバースト信号SDB
が欠落した場合でも、加算器１５からは常にコー
ド「Ｄ」を得ることができる。従つて、この加算
器１５から得られるコード「Ｄ」を加算器１７に
加えて増巾器１１の出力信号に加えることによ
り、上記欠落部分を補正した、コード「Ｄ」を定
常的に得ることが可能となる。
上記加算器１７から得られるコード「Ｄ」は
Ｄ／Ａ変換器１８に加えられる。この結果、この
Ｄ／Ａ変換器１８よりクロツクパルスSCKとデイ
ジタルクロマ信号SDCとの位相差に応じた制御電
圧VCが得られる。この制御電圧VCによりVCO３
が制御される結果、ラツチ回路６の出力コード
「Ｄ」が第２図のアナログバースト信号SABのt1時
点のレベルに対応した所定のコードとなるよう
に、クロツクパルスSCKの位相が制御される。
Ｄ／Ａ変換器１８に加えられる。この結果、この
Ｄ／Ａ変換器１８よりクロツクパルスSCKとデイ
ジタルクロマ信号SDCとの位相差に応じた制御電
圧VCが得られる。この制御電圧VCによりVCO３
が制御される結果、ラツチ回路６の出力コード
「Ｄ」が第２図のアナログバースト信号SABのt1時
点のレベルに対応した所定のコードとなるよう
に、クロツクパルスSCKの位相が制御される。
以上によればクロツクパルスSCKとデイジタル
クロマ信号SDCとを所定の位相関係に保持するこ
とができる。尚、この位相制御されたクロツクパ
ルスSCKは端子１９から取り出されて、Ａ／Ｄ変
換器４の出力信号SD又はフイルタ５の出力信号
SDC，SDBに対して信号処理を行う場合に使用され
る。
クロマ信号SDCとを所定の位相関係に保持するこ
とができる。尚、この位相制御されたクロツクパ
ルスSCKは端子１９から取り出されて、Ａ／Ｄ変
換器４の出力信号SD又はフイルタ５の出力信号
SDC，SDBに対して信号処理を行う場合に使用され
る。
上述した第１図の装置では、次に述べる理由に
より精度の高い位相補正ができないという欠点が
あつた。即ち、 (1) VCO３は中心周波数4fscを有するものであ
るが、入力されるアナログ映像信号SAが例え
ばVTRからの再生信号のようにジツタ等によ
り正規の周波数から変動するようなものにあつ
ては追従することができない。なぜならば、第
１図における位相補正回路は、サンプリングパ
ルス発振器として用いられるVCO３の温度特
性やＡ／Ｄ変換器系の定常的な位相ずれの補正
を目的としたものである。
より精度の高い位相補正ができないという欠点が
あつた。即ち、 (1) VCO３は中心周波数4fscを有するものであ
るが、入力されるアナログ映像信号SAが例え
ばVTRからの再生信号のようにジツタ等によ
り正規の周波数から変動するようなものにあつ
ては追従することができない。なぜならば、第
１図における位相補正回路は、サンプリングパ
ルス発振器として用いられるVCO３の温度特
性やＡ／Ｄ変換器系の定常的な位相ずれの補正
を目的としたものである。
(2) 上記周波数の変動に対処するために、例え
ば、VCO３をPLL構成にしたり、あるいは
VCO３に対してバースト信号によりロツクを
かけること等が考えられる。このためには上記
PLLの制御電圧あるいは上記ロツクのための
制御電圧をVCO３に対してＤ／Ａ変換器１８
からの制御電圧VCと並列に加えることになる。
しかしながらこのようにすると、２つの制御電
圧の制御方向が互いに反対となつたような場合
には、却つて誤制御することがある。
ば、VCO３をPLL構成にしたり、あるいは
VCO３に対してバースト信号によりロツクを
かけること等が考えられる。このためには上記
PLLの制御電圧あるいは上記ロツクのための
制御電圧をVCO３に対してＤ／Ａ変換器１８
からの制御電圧VCと並列に加えることになる。
しかしながらこのようにすると、２つの制御電
圧の制御方向が互いに反対となつたような場合
には、却つて誤制御することがある。
本発明は上記の欠点を改善し、精度の高い位相
補正を行うようにしたＡ／Ｄ変換装置を提供する
ものである。以下本発明の実施例を図面と共に説
明する。
補正を行うようにしたＡ／Ｄ変換装置を提供する
ものである。以下本発明の実施例を図面と共に説
明する。
第３図は本発明の実施例を示すものであり、第
１図と共通する部分については同一符号を付して
その説明を省略する。
１図と共通する部分については同一符号を付して
その説明を省略する。
本実施例は、第１図のVCO３に代えてバース
トゲート回路２１、4fscのクロツク発振器２２及
び移相器２３を設けたものである。前記信号SA
からバーストゲート回路２１により抜き取られた
バースト信号SABは周波数4fscのクロツク発振器
２２を駆動する。このクロツク発振器２２のクロ
ツク出力は移相器２３に加えられて、Ｄ／Ａ変換
器１８から得られる制御電圧VCにより位相制御
される。この位相制御されたクロツク信号SCKは
分周器９に供給されると共に、サンプリングホー
ルド回路２にサンプリングパルスとして供給され
る。
トゲート回路２１、4fscのクロツク発振器２２及
び移相器２３を設けたものである。前記信号SA
からバーストゲート回路２１により抜き取られた
バースト信号SABは周波数4fscのクロツク発振器
２２を駆動する。このクロツク発振器２２のクロ
ツク出力は移相器２３に加えられて、Ｄ／Ａ変換
器１８から得られる制御電圧VCにより位相制御
される。この位相制御されたクロツク信号SCKは
分周器９に供給されると共に、サンプリングホー
ルド回路２にサンプリングパルスとして供給され
る。
本実施例によれば、上記クロツク発振器２２は
バーストゲート２１から取り出されたバースト信
号SABにより制御されるので、入力アナログ映像
信号SAに追従することができる。しかも、Ｄ／
Ａ変換器１８からの制御電圧VCは、クロツク発
振器２２からのクロツク信号を移相する移相器２
３に供給されている。即ちクロツク発振器２２か
らのクロツクパルスは、バースト信号SABにより
制御された後、移相器２３において制御電圧VC
により制御されており、２つの制御系が独立して
いる。このため相互に干渉することがなく、精度
良く位相補正されたクロツクパルスSCKを得るこ
とができる。
バーストゲート２１から取り出されたバースト信
号SABにより制御されるので、入力アナログ映像
信号SAに追従することができる。しかも、Ｄ／
Ａ変換器１８からの制御電圧VCは、クロツク発
振器２２からのクロツク信号を移相する移相器２
３に供給されている。即ちクロツク発振器２２か
らのクロツクパルスは、バースト信号SABにより
制御された後、移相器２３において制御電圧VC
により制御されており、２つの制御系が独立して
いる。このため相互に干渉することがなく、精度
良く位相補正されたクロツクパルスSCKを得るこ
とができる。
以上述べたように本発明は、アナログ映像信号
SAをサンプリングパルスSCKでサンプリングして
デイジタル映像信号SDに変換するＡ／Ｄ変換器
２，４と、上記アナログ映像信号からカラーバー
スト信号を抜き出す回路２１と、上記カラーバー
スト信号に基いて発振周波数が制御されるクロツ
ク発振器２２と、上記クロツク発振器から得られ
るクロツク信号の位相を制御する移相器２３と、
上記クロツク信号を分周してカラー副搬送波周波
数に相当する分周信号を形成する分周器９と、上
記アナログ映像信号から水平同期信号を抜き出す
回路７と、上記水平同期信号と上記分周信号との
同期化をはかる同期回路１０と、上記同期回路か
ら得られる信号に基いて上記デイジタル映像信号
をラツチする回路６と、上記ラツチ回路の出力信
号をアナログ信号に変換するＤ／Ａ変換器１８と
を設けて成り、上記Ｄ／Ａ変換器から得られるア
ナログ信号に応じて上記移相器を制御し、上記移
相器により位相制御された上記クロツク信号を上
記Ａ／Ｄ変換器に上記サンプリングパルスとして
供給するようにした映像信号のＡ／Ｄ変換装置に
係るものである。
SAをサンプリングパルスSCKでサンプリングして
デイジタル映像信号SDに変換するＡ／Ｄ変換器
２，４と、上記アナログ映像信号からカラーバー
スト信号を抜き出す回路２１と、上記カラーバー
スト信号に基いて発振周波数が制御されるクロツ
ク発振器２２と、上記クロツク発振器から得られ
るクロツク信号の位相を制御する移相器２３と、
上記クロツク信号を分周してカラー副搬送波周波
数に相当する分周信号を形成する分周器９と、上
記アナログ映像信号から水平同期信号を抜き出す
回路７と、上記水平同期信号と上記分周信号との
同期化をはかる同期回路１０と、上記同期回路か
ら得られる信号に基いて上記デイジタル映像信号
をラツチする回路６と、上記ラツチ回路の出力信
号をアナログ信号に変換するＤ／Ａ変換器１８と
を設けて成り、上記Ｄ／Ａ変換器から得られるア
ナログ信号に応じて上記移相器を制御し、上記移
相器により位相制御された上記クロツク信号を上
記Ａ／Ｄ変換器に上記サンプリングパルスとして
供給するようにした映像信号のＡ／Ｄ変換装置に
係るものである。
従つて本発明によれば、カラー映像信号をＡ／
Ｄ変換する際のサンプリングパルスとデイジタル
化された映像信号又はクロマ信号とを、クロツク
発振器の温度特性、Ａ／Ｄ変換器系の位相ずれ及
び入力映像信号の周波数変動等に拘らず常に所定
の位相関係に精度良く保持することができる。ま
たクロツク信号に対する２つの制御系が独立して
いるので、精度の高い位相補正を行うことができ
る。
Ｄ変換する際のサンプリングパルスとデイジタル
化された映像信号又はクロマ信号とを、クロツク
発振器の温度特性、Ａ／Ｄ変換器系の位相ずれ及
び入力映像信号の周波数変動等に拘らず常に所定
の位相関係に精度良く保持することができる。ま
たクロツク信号に対する２つの制御系が独立して
いるので、精度の高い位相補正を行うことができ
る。
第１図は本発明の基本的な回路の実施例を示す
回路系統図、第２図は第１の要部の信号波形図、
第３図は本発明の実施例を示す回路系統図であ
る。 なお図面に用いられている符号において、２…
…サンプリングホールド回路、４……Ａ／Ｄ変換
器、６……ラツチ回路、７……水平同期分離回
路、９……分周器、１０……同期回路、１８……
Ｄ／Ａ変換器、２１……バーストゲート回路、２
２……クロツク発振器、２３……移相器、であ
る。
回路系統図、第２図は第１の要部の信号波形図、
第３図は本発明の実施例を示す回路系統図であ
る。 なお図面に用いられている符号において、２…
…サンプリングホールド回路、４……Ａ／Ｄ変換
器、６……ラツチ回路、７……水平同期分離回
路、９……分周器、１０……同期回路、１８……
Ｄ／Ａ変換器、２１……バーストゲート回路、２
２……クロツク発振器、２３……移相器、であ
る。
Claims (1)
- 【特許請求の範囲】 １ アナログ映像信号をサンプリングパルスでサ
ンプリングしてデイジタル映像信号に変換する
Ａ／Ｄ変換器と、 上記アナログ映像信号からカラーバースト信号
を抜き出す回路と、 上記カラーバースト信号に基いて発振周波数が
制御されるクロツク発振器と、 上記クロツク発振器から得られるクロツク信号
の位相を制御する移相器と、 上記クロツク信号を分周してカラー副搬送波周
波数に相当する分周信号を形成する分周器と、 上記アナログ映像信号から水平同期信号を抜き
出す回路と、 上記水平同期信号と上記分周信号との同期化を
はかる同期回路と、 上記同期回路から得られる信号に基いて上記デ
イジタル映像信号をラツチする回路と、 上記ラツチ回路の出力信号をアナログ信号に変
換するＤ／Ａ変換器とを設けて成り、 上記Ｄ／Ａ変換器から得られるアナログ信号に
応じて上記移相器を制御し、 上記移相器により位相制御された上記クロツク
信号を上記Ａ／Ｄ変換器に上記サンプリングパル
スとして供給するようにした映像信号のＡ／Ｄ変
換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP894279A JPS55100789A (en) | 1979-01-29 | 1979-01-29 | A/d converter for video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP894279A JPS55100789A (en) | 1979-01-29 | 1979-01-29 | A/d converter for video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55100789A JPS55100789A (en) | 1980-07-31 |
| JPS647556B2 true JPS647556B2 (ja) | 1989-02-09 |
Family
ID=11706716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP894279A Granted JPS55100789A (en) | 1979-01-29 | 1979-01-29 | A/d converter for video signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55100789A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3136522A1 (de) * | 1981-09-15 | 1983-03-24 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur digitalen regelung der phase des systemtaktes eines digitalen signalverarbeitungssystems |
| JPS62193392A (ja) * | 1986-02-14 | 1987-08-25 | ティアールダブリュー インコーポレーテッド | デジタル処理タイミング信号をビデオ信号に同期化する方法と装置 |
| US5243412A (en) * | 1990-08-09 | 1993-09-07 | Victor Company Of Japan, Ltd. | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51129126A (en) * | 1975-04-05 | 1976-11-10 | Nec Corp | Image signal coding system |
-
1979
- 1979-01-29 JP JP894279A patent/JPS55100789A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55100789A (en) | 1980-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0129532B1 (ko) | 클럭 신호 발생 시스템 | |
| JPS6277792A (ja) | テレビジョン信号処理装置 | |
| JPH056272B2 (ja) | ||
| JPS62140587A (ja) | 映像信号再生装置 | |
| US5355171A (en) | Digital oscillator and color subcarrier demodulation circuit having the digital oscillator | |
| JPS647556B2 (ja) | ||
| JPS61152191A (ja) | 時間軸補正装置 | |
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| US5272532A (en) | Horizontal AFC (automatic frequency control) circuit | |
| JPH0421392B2 (ja) | ||
| JPS6143086A (ja) | Ｐｌｌ装置 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JP3063095B2 (ja) | 位相同期装置 | |
| US5631708A (en) | Automatic phase control apparatus | |
| JPH0141063B2 (ja) | ||
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JP3249365B2 (ja) | サンプリングクロック再生回路 | |
| JPH0787537B2 (ja) | 映像信号直流安定化回路 | |
| JPH08265798A (ja) | タイムベースコレクタ回路 | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JPS58114587A (ja) | バ−ストロツク基準信号発生回路 | |
| JPH0157871B2 (ja) | ||
| JPS62271522A (ja) | クロツク抽出回路 | |
| JPS637078B2 (ja) | ||
| JPH0340684A (ja) | 時間軸補正装置の書き込みクロック発生装置 |