JPS6129290A - クロツク信号発生回路 - Google Patents
クロツク信号発生回路Info
- Publication number
- JPS6129290A JPS6129290A JP14947484A JP14947484A JPS6129290A JP S6129290 A JPS6129290 A JP S6129290A JP 14947484 A JP14947484 A JP 14947484A JP 14947484 A JP14947484 A JP 14947484A JP S6129290 A JPS6129290 A JP S6129290A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- switching
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はビデオ信号を、デジタル処理する場合のクロッ
ク発生回路に関するものである。
ク発生回路に関するものである。
第１図は１、従来技術によるくし形フィルタ回路の一構
成例を示すブロック図で、１水平期間単位（以下１Ｈと
略記する。）の遅延回路を１系統用いる場合について示
したものである。
成例を示すブロック図で、１水平期間単位（以下１Ｈと
略記する。）の遅延回路を１系統用いる場合について示
したものである。
以下くし形フィルタを説明する。
第１図において、１は水平同期信号、２はビデオ信号、
３はビデオ信号２をアナログ−ディジタル変換するため
のＡ／Ｄ変換器、４はくし形フィルタ、５は１Ｈ単位の
遅延を与える１Ｈ遅延回路、６は１Ｈ遅延回路５の動作
を制御する制御回路、７は減算器、８は加算器、９は係
数器、１０は係数器□、１１はディジタル−アナログ変
換するためのＤ／Ａ変換器、１２はＤ／Ａ変換器、１３
は色信号、１４は輝度信号である。
３はビデオ信号２をアナログ−ディジタル変換するため
のＡ／Ｄ変換器、４はくし形フィルタ、５は１Ｈ単位の
遅延を与える１Ｈ遅延回路、６は１Ｈ遅延回路５の動作
を制御する制御回路、７は減算器、８は加算器、９は係
数器、１０は係数器□、１１はディジタル−アナログ変
換するためのＤ／Ａ変換器、１２はＤ／Ａ変換器、１３
は色信号、１４は輝度信号である。
次に第２図の波形図を用いて、第１図の動作説明をする
。周知のよう＜、ＮＴＳＣ信号は水平周波数ｆＨと色副
搬送波周波数ｆｓｃとの間にｆｓｃ＝４５５ｆＨ／２
の関係があり、１Ｈ毎に色副搬送、−の位相が反転する
・３の様子を第２図（“１・（ｈ）Ｋそれぞれ第ｎＨの
ビデオ信号、第（３＋１）、Ｈのビデオ信号として示す
。第ｎＨのビデオ信号２はＡ／Ｉ）変換器３でディジタ
ル量に変換され、１に遅延回路５へ書き込まれる。−力
制御回路６は水平同期信号１１Ｃよってリセッ、、トさ
、れ水平同期信号ＩＶＣ同期して１Ｈ遅延回路５を制御
する。次の水平期間である第（ｎ＋１）Ｈのビデオ信号
２を受信した時には、１Ｈ遅延回路５より水平同期信号
１に同期して１Ｈ遅延された第ｎＨのビデオ信号２が読
み出される。この第（ａ＋’１）＃のビデオ信号２と１
Ｈ遅延回路５出力とを減算器７で減算し、係数器９で１
７２倍すると色信号が得られる。これを説明のた椋にＤ
／Ａ変換器１１を通すと第２図（Ｃ）の波形図で示され
るアナログの色信号１６が得られる。一方、第（ｎ＋１
）Ｈのビデオ信号２と１Ｈ遅延回路５出力とを加算器８
で加算し、係数器１０で１／２倍すると輝度信号が得ら
れる。これをＤ／Ａ変換器１２を通すと第２１１ （ｄ
ｌめ波形図で示されるアナログの輝度信号１４が得られ
る。以上が第１図の動作原理である。
。周知のよう＜、ＮＴＳＣ信号は水平周波数ｆＨと色副
搬送波周波数ｆｓｃとの間にｆｓｃ＝４５５ｆＨ／２
の関係があり、１Ｈ毎に色副搬送、−の位相が反転する
・３の様子を第２図（“１・（ｈ）Ｋそれぞれ第ｎＨの
ビデオ信号、第（３＋１）、Ｈのビデオ信号として示す
。第ｎＨのビデオ信号２はＡ／Ｉ）変換器３でディジタ
ル量に変換され、１に遅延回路５へ書き込まれる。−力
制御回路６は水平同期信号１１Ｃよってリセッ、、トさ
、れ水平同期信号ＩＶＣ同期して１Ｈ遅延回路５を制御
する。次の水平期間である第（ｎ＋１）Ｈのビデオ信号
２を受信した時には、１Ｈ遅延回路５より水平同期信号
１に同期して１Ｈ遅延された第ｎＨのビデオ信号２が読
み出される。この第（ａ＋’１）＃のビデオ信号２と１
Ｈ遅延回路５出力とを減算器７で減算し、係数器９で１
７２倍すると色信号が得られる。これを説明のた椋にＤ
／Ａ変換器１１を通すと第２図（Ｃ）の波形図で示され
るアナログの色信号１６が得られる。一方、第（ｎ＋１
）Ｈのビデオ信号２と１Ｈ遅延回路５出力とを加算器８
で加算し、係数器１０で１／２倍すると輝度信号が得ら
れる。これをＤ／Ａ変換器１２を通すと第２１１ （ｄ
ｌめ波形図で示されるアナログの輝度信号１４が得られ
る。以上が第１図の動作原理である。
ここで制御回路乙について詳しく説明する。
また１Ｈ遅延回路５としてメモリ回路を用いた場合忙つ
いて説明する。第３図は制御回路６の詳細ブロック図で
あり第４図は第３図を説明するための波形図である。第
３図において３１はリセットパルス発生回路、６２はク
ロック信号、３３はカウンタ回路、３４はカウンタ回路
３６出力であるアドレス信号、３５はデコード回路、３
６はデコード回路３５出力である書き込み制御信号であ
る。
いて説明する。第３図は制御回路６の詳細ブロック図で
あり第４図は第３図を説明するための波形図である。第
３図において３１はリセットパルス発生回路、６２はク
ロック信号、３３はカウンタ回路、３４はカウンタ回路
３６出力であるアドレス信号、３５はデコード回路、３
６はデコード回路３５出力である書き込み制御信号であ
る。
水平同期信号１はリセットパルス発生回路３１で整形さ
れリセットパルスとしてカウンタ回路３５に送られる。
れリセットパルスとしてカウンタ回路３５に送られる。
このリセットパルス発生回路５１出力信号により１Ｈ毎
力ウンタ回路３３はリセットされ、水平同期信号１に位
相のあったアドレス信号３４を発生する。ここでクロッ
ク信号３２として水平周波数九の整数倍であるｆｃ＝４
ｆｓｃ ＝９１０ｈを用いて、クロック信号３２と水平
同期信号１との同期をとる。以上の説明を波形図で表す
と第４図（ｇ）〜（己）のようになる。
ｉくし形フィルタ４においては１Ｈ期間遅延
させた信号との加減算を行なうため水平同期信号１とク
ロック信号３２の位相を正確に合わせる必要がある。そ
のために従来技術では第５図（ａ）。
力ウンタ回路３３はリセットされ、水平同期信号１に位
相のあったアドレス信号３４を発生する。ここでクロッ
ク信号３２として水平周波数九の整数倍であるｆｃ＝４
ｆｓｃ ＝９１０ｈを用いて、クロック信号３２と水平
同期信号１との同期をとる。以上の説明を波形図で表す
と第４図（ｇ）〜（己）のようになる。
ｉくし形フィルタ４においては１Ｈ期間遅延
させた信号との加減算を行なうため水平同期信号１とク
ロック信号３２の位相を正確に合わせる必要がある。そ
のために従来技術では第５図（ａ）。
（ｂ）のような回路がクロック信号発生のために用いら
れていた。第５図において５１は位相比較器、５２は低
域通過フィルタ、５３は電圧制御発振器、５４は９１０
分周回路、５４゛は４分周回路である。第５図（α）は
水平同期信号に位相をロックさせそ周波数ｆα＝４ｆｓ
ｃを出力するフェイズロックループ回路、（ｂ）はカラ
ーバースト信号に位相をロックさせて周波数ｆｂ＝４ｆ
ｓｃを出力するフェイズロックループ回路である。これ
らの出力信号を入力信号で表現すると、 ｆα＝４・ｆｓｃ＝ｑ１ｏ・ｆＨ（１）ｆｂ ＝ ４−
ｆｓｃ （２）したがって（１
） 、 （２）の微小変化はΔｆ（ｚ ＝ ９１０ ×
Δ７Ｈ（３）Δｆｂ二４×ΔｆＳＣ（４） となる。（３）と（４）を比べると入力信号に対する係
数が２桁違っており（４）の方が入力信号の変化が出力
信号に伝゛わり易く感度が高いことがわかる。
れていた。第５図において５１は位相比較器、５２は低
域通過フィルタ、５３は電圧制御発振器、５４は９１０
分周回路、５４゛は４分周回路である。第５図（α）は
水平同期信号に位相をロックさせそ周波数ｆα＝４ｆｓ
ｃを出力するフェイズロックループ回路、（ｂ）はカラ
ーバースト信号に位相をロックさせて周波数ｆｂ＝４ｆ
ｓｃを出力するフェイズロックループ回路である。これ
らの出力信号を入力信号で表現すると、 ｆα＝４・ｆｓｃ＝ｑ１ｏ・ｆＨ（１）ｆｂ ＝ ４−
ｆｓｃ （２）したがって（１
） 、 （２）の微小変化はΔｆ（ｚ ＝ ９１０ ×
Δ７Ｈ（３）Δｆｂ二４×ΔｆＳＣ（４） となる。（３）と（４）を比べると入力信号に対する係
数が２桁違っており（４）の方が入力信号の変化が出力
信号に伝゛わり易く感度が高いことがわかる。
ムｒ−ｆ、信１１ハハｎ鯰惨虐ル信、ブイ１−形フイル
タを動作させた方が精度の高い回路が実現できる。しか
しくｂｌの回路構成の場合白黒放送時にはカラーバース
トが存在しないため水平同期信号響同期していｇクロッ
クを発生することができないという欠点があった。一方
第５図（α）の回路構成を用いれば白黒放送の場合でも
水平同期信号と同期しているクロックを発生することが
できるが上述したように感度の低い回路のためクシ形フ
ィルタ出力にジッタが生じやすいという欠点があった。
タを動作させた方が精度の高い回路が実現できる。しか
しくｂｌの回路構成の場合白黒放送時にはカラーバース
トが存在しないため水平同期信号響同期していｇクロッ
クを発生することができないという欠点があった。一方
第５図（α）の回路構成を用いれば白黒放送の場合でも
水平同期信号と同期しているクロックを発生することが
できるが上述したように感度の低い回路のためクシ形フ
ィルタ出力にジッタが生じやすいという欠点があった。
未発明の目的は、上述した従来技術の欠点をなくし、カ
ラー放送の時にはジッタの少ないクロックを、また白黒
放送の時にも水平同期信号と同期しているり四ツクを発
生させるクロック信号発生回路を提供することにある。
ラー放送の時にはジッタの少ないクロックを、また白黒
放送の時にも水平同期信号と同期しているり四ツクを発
生させるクロック信号発生回路を提供することにある。
本発明は、上記目的を達成するためにカラーバースト信
号に同期したクロックを発生させる第１のクロック発生
手段と、水平同期信号に同期したクロックを発生させる
第２のクロック発生手段とカラーバーストの有無を検出
するカラーバースト検出手段と、第１のクロックと第２
のクロックとを切り換えるクロック切り換え手段を設け
、上記クロック切り換え手段の切り換えを上記カラーバ
ースト検出手段出力信号により行なうことを特徴とする
。
号に同期したクロックを発生させる第１のクロック発生
手段と、水平同期信号に同期したクロックを発生させる
第２のクロック発生手段とカラーバーストの有無を検出
するカラーバースト検出手段と、第１のクロックと第２
のクロックとを切り換えるクロック切り換え手段を設け
、上記クロック切り換え手段の切り換えを上記カラーバ
ースト検出手段出力信号により行なうことを特徴とする
。
以下、本発明の一実施例を第６図により説明する。第６
図において、６０は水平同期信号とカラーバースト信号
とを切り換える切り換え回路、６１は切り換え信号を保
持するラッチ回路、６２は位相比較器、６５壁低域通過
フィルタ、６４は電圧制御発振器、６５は９１０分周回
路、６６は４分周回路、６７は９１０分周回路６５出力
信号と４分周回路６６出力信号とを切り換える切り換え
回路、６８は切り換え信号、６９は９１０分周と４分周
とに分局比を変えるプログラマブルカウンタ、７０は出
力であるクロ、ツク信号である。
図において、６０は水平同期信号とカラーバースト信号
とを切り換える切り換え回路、６１は切り換え信号を保
持するラッチ回路、６２は位相比較器、６５壁低域通過
フィルタ、６４は電圧制御発振器、６５は９１０分周回
路、６６は４分周回路、６７は９１０分周回路６５出力
信号と４分周回路６６出力信号とを切り換える切り換え
回路、６８は切り換え信号、６９は９１０分周と４分周
とに分局比を変えるプログラマブルカウンタ、７０は出
力であるクロ、ツク信号である。
まず第６図（ｃ）の動作説明をする。切り換え信号６８
は切り換え回路６０・６７のスイッチを同時に切り換え
る。スイッチを上側に切り換えた場合には切り換え回路
６０は水平同期信号を選択し出力信号として水平同期信
号を出力する。また切り換え回路６７は９１０分周回路
６５出力信号を選択し結局この構成は水平同期信号にロ
ックした７エイズロツクループとなる。また切り換え回
路６０ 、６７のスイッチを下側に切り換えた場合には
切り換え回路６０はカラーバースト信号を選択し切り換
え出力としてカラーバースト信号を出力する。また切り
換え回路６７は４分周回路６６の出力信号を選択して結
局カラーバースト信号にロックしたフェイズロックルー
プとなる。ここで上記切り換え信号６８をカラー放送の
時切り換え回路６０．６７のスイッチを下側へ、白黒放
送の時切り換え回路６０．６７のスイッチを上側に倒す
ようにＣＰＵからラッテ６１ヘデータを書き込む。
１そうするとカラー放送時にはよりジッタの少な
いクシ形フィルタな実現でき、また白黒放送時にも水平
同期信号とロックしたクロック信号を再生できるので良
好なりシ形フィルタとなる。
は切り換え回路６０・６７のスイッチを同時に切り換え
る。スイッチを上側に切り換えた場合には切り換え回路
６０は水平同期信号を選択し出力信号として水平同期信
号を出力する。また切り換え回路６７は９１０分周回路
６５出力信号を選択し結局この構成は水平同期信号にロ
ックした７エイズロツクループとなる。また切り換え回
路６０ 、６７のスイッチを下側に切り換えた場合には
切り換え回路６０はカラーバースト信号を選択し切り換
え出力としてカラーバースト信号を出力する。また切り
換え回路６７は４分周回路６６の出力信号を選択して結
局カラーバースト信号にロックしたフェイズロックルー
プとなる。ここで上記切り換え信号６８をカラー放送の
時切り換え回路６０．６７のスイッチを下側へ、白黒放
送の時切り換え回路６０．６７のスイッチを上側に倒す
ようにＣＰＵからラッテ６１ヘデータを書き込む。
１そうするとカラー放送時にはよりジッタの少な
いクシ形フィルタな実現でき、また白黒放送時にも水平
同期信号とロックしたクロック信号を再生できるので良
好なりシ形フィルタとなる。
第６図（ｂ）は本発明の１１の一実施例である。この実
施例では（α）の９１０分周回路６５と４分周回路６６
および切り換え回路６７の代わりにプログラマブルカウ
ンタが用いられている。この構成では切り換え信号６８
により切り換え回路６０で水平同期信号とカラーバース
ト信号とを切り換え、またプログラムカウンタの分周比
を９１０分周と４分周とに切り換える。カラー放送の時
には切り換え回路６０をカラーバースト信号が切り換え
回路６０出力に現れるように切り換え、かつプログラマ
ブルカウンタ６９０分局比を４分周にする。
施例では（α）の９１０分周回路６５と４分周回路６６
および切り換え回路６７の代わりにプログラマブルカウ
ンタが用いられている。この構成では切り換え信号６８
により切り換え回路６０で水平同期信号とカラーバース
ト信号とを切り換え、またプログラムカウンタの分周比
を９１０分周と４分周とに切り換える。カラー放送の時
には切り換え回路６０をカラーバースト信号が切り換え
回路６０出力に現れるように切り換え、かつプログラマ
ブルカウンタ６９０分局比を４分周にする。
一方白黒放送の時には切り換え回路６０を水平同期信号
が切り換え出力に現れるように切り換え、かつプログラ
マブルカウンタ６９０分局比を９１０分周にする。以上
のように（ｂ）の構成にしても（α）と同じ効果を得る
ことが可能である。
が切り換え出力に現れるように切り換え、かつプログラ
マブルカウンタ６９０分局比を９１０分周にする。以上
のように（ｂ）の構成にしても（α）と同じ効果を得る
ことが可能である。
次に第７図と第８図を用いてカラー放送と白黒放送の切
り一換え方法について説明する。カラー放送にはカラー
バースト信号が存在するが白黒放送には存在しないこと
を利用し、カラー／ぐ−ストの存在を検出することでカ
ラー放送かどうか判別する。第７図において７１は色信
号、７２は加算器、７３は比較器、７４はマルチプレク
サ、７５はクロック信号、７６はラッチ回路、７７はゲ
ート回路、７８は水平同期信号、７９はインバータ回路
、８０はゲート７７の開閉を制御するセレクト信・号、
８１はカラーバースト検出信号である。色信・号７１は
補数表示され士値と一値の両方をとる。
り一換え方法について説明する。カラー放送にはカラー
バースト信号が存在するが白黒放送には存在しないこと
を利用し、カラー／ぐ−ストの存在を検出することでカ
ラー放送かどうか判別する。第７図において７１は色信
号、７２は加算器、７３は比較器、７４はマルチプレク
サ、７５はクロック信号、７６はラッチ回路、７７はゲ
ート回路、７８は水平同期信号、７９はインバータ回路
、８０はゲート７７の開閉を制御するセレクト信・号、
８１はカラーバースト検出信号である。色信・号７１は
補数表示され士値と一値の両方をとる。
そこで加電器７２で一側の最小値よりも小さい値の絶対
値をオフセット値として加算し必ず十値となるようにす
る。そして以前のカラーバーストレベルとの比較を比較
器７３で行ない、レベルの大きいものを選択するように
マルチプレクサ７４を動作させ、その出力信号をラッチ
７６で保持する。以上の動作をくり返すことによってカ
ラーバーストレベルの最大値をラッチ７６に残すことが
できる。このラッチ７６の値を映像期間が始まる前にＣ
ｐＵがセレクト信号８０を出力しゲート７７を開いて読
み込む。Ｃｐ（Ｉは第８図（ハのよ５に基準レベルより
カラーバーストレベルが大きい場合にはカラー放送であ
ると判断し、（＆）のように基準レベルよりカラーバー
ストレベルが小さい場合には白黒放送であると判断し、
第６図の切り換え信号６８を制御する。以上がカラーバ
ースト検出方法の説明である。
値をオフセット値として加算し必ず十値となるようにす
る。そして以前のカラーバーストレベルとの比較を比較
器７３で行ない、レベルの大きいものを選択するように
マルチプレクサ７４を動作させ、その出力信号をラッチ
７６で保持する。以上の動作をくり返すことによってカ
ラーバーストレベルの最大値をラッチ７６に残すことが
できる。このラッチ７６の値を映像期間が始まる前にＣ
ｐＵがセレクト信号８０を出力しゲート７７を開いて読
み込む。Ｃｐ（Ｉは第８図（ハのよ５に基準レベルより
カラーバーストレベルが大きい場合にはカラー放送であ
ると判断し、（＆）のように基準レベルよりカラーバー
ストレベルが小さい場合には白黒放送であると判断し、
第６図の切り換え信号６８を制御する。以上がカラーバ
ースト検出方法の説明である。
ところで本実施例では一例としてクシ形フィルタに着目
して説明してきたが、本発明は以下忙述べる回路にも有
効である。例えばＮＴＳＣ信号の走査線の粗い画面を、
前後の走査線情報や前後のフレーム情報などで補間する
走査線補間技術、またノイズリデューサと呼ばれるテレ
ビ信号の時間方向の低域通過フィルタなどである。これ
らのように水平同期信号とクロック信号の位相の精度が
問題になる場合、本発明が有効となる。
して説明してきたが、本発明は以下忙述べる回路にも有
効である。例えばＮＴＳＣ信号の走査線の粗い画面を、
前後の走査線情報や前後のフレーム情報などで補間する
走査線補間技術、またノイズリデューサと呼ばれるテレ
ビ信号の時間方向の低域通過フィルタなどである。これ
らのように水平同期信号とクロック信号の位相の精度が
問題になる場合、本発明が有効となる。
本発明によれば上述ｔ、た従来技術の欠点を解消し、カ
ラー、放送の時にはジッタの少ないクロック信号を発生
させ、また白黒放送の時にも水平同期信号に同期したク
ロック信号を発生させることが可能なので良好なりシ形
フィルタ回路を実現することができる。
ラー、放送の時にはジッタの少ないクロック信号を発生
させ、また白黒放送の時にも水平同期信号に同期したク
ロック信号を発生させることが可能なので良好なりシ形
フィルタ回路を実現することができる。
第１図は従来技術によるクシ形フィルタのブロック図、
第２図は第１図を説明するための波形図、第３図は制御
回路のブロック図、第４図は第６図を説明するための波
形図、第５図はクロック発生回路のブロック図、第６図
は本発明の一実施例のクロック発生回路のブロック図、
第７図は本発明によるカラーバースト検出回路１、第８
図は第７図を説明するための波形図である。。 ６０・・・切り換え回路、６２・・・位相比較器、６６
・・・低域通過フィルタ、６４・・・電圧制御発振器、
６５・・・９１０分周回路、６６・・・４分周回路、６
７・・・切り換え回路、。 ８゜
第２図は第１図を説明するための波形図、第３図は制御
回路のブロック図、第４図は第６図を説明するための波
形図、第５図はクロック発生回路のブロック図、第６図
は本発明の一実施例のクロック発生回路のブロック図、
第７図は本発明によるカラーバースト検出回路１、第８
図は第７図を説明するための波形図である。。 ６０・・・切り換え回路、６２・・・位相比較器、６６
・・・低域通過フィルタ、６４・・・電圧制御発振器、
６５・・・９１０分周回路、６６・・・４分周回路、６
７・・・切り換え回路、。 ８゜
Claims (1)
- １、カラーバースト信号に同期したクロックを発生させ
る第１のクロック発生手段と、水平同期信号に同期した
クロックを発生させる第２のクロック発生手段と、カラ
ーバーストの有無を検出するカラーバースト検出手段と
、第１のクロックと第２のクロックとを切り換えるクロ
ック切り換え手段を設け、上記クロック切り換え手段の
切り換えを上記カラーバースト検出手段出力信号により
行なうことを特徴とするクロック信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14947484A JPS6129290A (ja) | 1984-07-20 | 1984-07-20 | クロツク信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14947484A JPS6129290A (ja) | 1984-07-20 | 1984-07-20 | クロツク信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6129290A true JPS6129290A (ja) | 1986-02-10 |
Family
ID=15475935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14947484A Pending JPS6129290A (ja) | 1984-07-20 | 1984-07-20 | クロツク信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6129290A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226794A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | アナログデイジタル変換器 |
| JPS6382225A (ja) * | 1986-09-24 | 1988-04-13 | Nomura Seisakusho:Kk | パレタイザ−及びデパレタイザ− |
| JPH02131695A (ja) * | 1988-11-11 | 1990-05-21 | Sanyo Electric Co Ltd | くし形フィルタ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881430A (ja) * | 1972-02-02 | 1973-10-31 | ||
| JPS57101479A (en) * | 1980-12-16 | 1982-06-24 | Matsushita Electric Ind Co Ltd | Signal switching device for television receiver |
-
1984
- 1984-07-20 JP JP14947484A patent/JPS6129290A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881430A (ja) * | 1972-02-02 | 1973-10-31 | ||
| JPS57101479A (en) * | 1980-12-16 | 1982-06-24 | Matsushita Electric Ind Co Ltd | Signal switching device for television receiver |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226794A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | アナログデイジタル変換器 |
| JPH0654990B2 (ja) * | 1986-03-27 | 1994-07-20 | 日本電気株式会社 | アナログデイジタル変換器 |
| JPS6382225A (ja) * | 1986-09-24 | 1988-04-13 | Nomura Seisakusho:Kk | パレタイザ−及びデパレタイザ− |
| JPH02131695A (ja) * | 1988-11-11 | 1990-05-21 | Sanyo Electric Co Ltd | くし形フィルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532749A (en) | Sample rate conversion device for processing non-standard television signal | |
| JPS6277792A (ja) | テレビジョン信号処理装置 | |
| JPH0787596B2 (ja) | 信号処理回路 | |
| JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
| US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| US4467357A (en) | System for digitizing and processing video signals and a television signal receiver comprising such a system | |
| JPH0793709B2 (ja) | テレビジョン受像機 | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JP3861291B2 (ja) | 位相同期方法及び回路 | |
| JP2529288B2 (ja) | 映像信号サンプリングクロック発生装置 | |
| US5815214A (en) | Oscillatory signal generator arrangement | |
| JP3209187B2 (ja) | クロック周波数変換回路及びその変換方法並びにクロック周波数変換機能を備えた受像装置 | |
| JPH11252580A (ja) | ビデオデコーダ及びこれに用いるカラー位相ロックループ | |
| JP3349835B2 (ja) | サンプリングレート変換装置 | |
| JPS647556B2 (ja) | ||
| JP2525883B2 (ja) | 同期変換装置 | |
| KR950013829B1 (ko) | 영상기록 재생기기의 시간축 보정장치 | |
| JP2772004B2 (ja) | テレビジョン信号位相同期回路 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JPH06292151A (ja) | ハイビジョン信号変換装置 | |
| JPH0754965B2 (ja) | 水平同期再生装置 | |
| JPH02284592A (ja) | 時間ずれ検出回路 | |
| JPH0851553A (ja) | テレビ装置の同期処理装置 |