JP2772004B2 - テレビジョン信号位相同期回路 - Google Patents
テレビジョン信号位相同期回路Info
- Publication number
- JP2772004B2 JP2772004B2 JP63320537A JP32053788A JP2772004B2 JP 2772004 B2 JP2772004 B2 JP 2772004B2 JP 63320537 A JP63320537 A JP 63320537A JP 32053788 A JP32053788 A JP 32053788A JP 2772004 B2 JP2772004 B2 JP 2772004B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- zero
- phase information
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はテレビジョン受信機等における位相同期回路
に係り、特にADTV,EDTV受信機におけるテレビジョン信
号位相同期回路に関する。
に係り、特にADTV,EDTV受信機におけるテレビジョン信
号位相同期回路に関する。
［発明の概要］ 本発明は例えば現行のNTSCテレビジョン方式と両立性
を有する高画質テレビジョン方式（例えば、ADTV,EDT
V）の受信機において、NTSCカラーバースト中の所定の
位置のゼロクロス点の位相を検出することにより、位相
が正確かつ安定な水平同期パルスとクロックを再生する
ようにしたものである。
を有する高画質テレビジョン方式（例えば、ADTV,EDT
V）の受信機において、NTSCカラーバースト中の所定の
位置のゼロクロス点の位相を検出することにより、位相
が正確かつ安定な水平同期パルスとクロックを再生する
ようにしたものである。
［従来の技術］ 従来のIDTV,EDTVなどのNTSCと両立性を有する方式に
かかる信号を受信するディジタル受信機では、カラーバ
ーストから周波数が4fsc（fscは色副搬送波の周波数）
のクロックを再生して使用していることが多かった。し
かし、EDTVやADTVなど4.2MHz以上の高域成分を別のサブ
キャリアを利用して4.2MHzの帯域内に折り返し多重する
方式では、受信機側でこの第２のサブキャリアあるいは
4fsc以外の周波数のクロックそのものを再生する必要が
ある。このキャリアまたはクロックは通常周波数がfsc
の整数倍でないためにカラーバースト以外の信号から位
相同期情報を得る必要がある。従来ではこの情報として
HD（水平同期パルス）を使用したり、第２のサブキャリ
アによるバースト信号を垂直ブランキング期間に多重し
て伝送し、このバーストにより受信側で同期再生を行っ
ていた。
かかる信号を受信するディジタル受信機では、カラーバ
ーストから周波数が4fsc（fscは色副搬送波の周波数）
のクロックを再生して使用していることが多かった。し
かし、EDTVやADTVなど4.2MHz以上の高域成分を別のサブ
キャリアを利用して4.2MHzの帯域内に折り返し多重する
方式では、受信機側でこの第２のサブキャリアあるいは
4fsc以外の周波数のクロックそのものを再生する必要が
ある。このキャリアまたはクロックは通常周波数がfsc
の整数倍でないためにカラーバースト以外の信号から位
相同期情報を得る必要がある。従来ではこの情報として
HD（水平同期パルス）を使用したり、第２のサブキャリ
アによるバースト信号を垂直ブランキング期間に多重し
て伝送し、このバーストにより受信側で同期再生を行っ
ていた。
［発明が解決しようとする課題］ しかし、前者の方法では、NTSC複合信号中のHDが２値
信号であるため位相精度、安定度ともに伝送路、受信回
路の影響を受けやすく、性能が不充分になりやすい。ハ
イビジョン方式では３値同期信号によりこれを解決して
いるが、ADTV,EDTVでは従来のNTSC受信機に対する両立
性のため３値同期は使用できない。また、後者の方法で
は本来情報を伝送するための信号部分を同期のために消
費してしまうということに加え、位相比較の頻度が１フ
ィールドに１回以下と少ないために位相同期ループのル
ープ引き込み特性、安定性が不充分になりやすいという
問題点があった。
信号であるため位相精度、安定度ともに伝送路、受信回
路の影響を受けやすく、性能が不充分になりやすい。ハ
イビジョン方式では３値同期信号によりこれを解決して
いるが、ADTV,EDTVでは従来のNTSC受信機に対する両立
性のため３値同期は使用できない。また、後者の方法で
は本来情報を伝送するための信号部分を同期のために消
費してしまうということに加え、位相比較の頻度が１フ
ィールドに１回以下と少ないために位相同期ループのル
ープ引き込み特性、安定性が不充分になりやすいという
問題点があった。
そこで本発明の目的は以上のような問題を解消した位
相同期回路を提供することにある。
相同期回路を提供することにある。
［課題を解決するための手段］ 本発明は、テレビジョン信号のカラーバースト中のサ
ブキャリアの所定位置のゼロクロス点に関する位相情報
を検出する位相情報検出手段と、該位相情報検出手段か
らの位相情報に基づいて水平同期パルスおよびクロック
およびキャリアの少なくとも１つを再生する信号再生手
段とを具え、前記位相情報検出手段は、テレビジョン信
号をA/D変換するA/D変換器と、前記テレビジョン信号か
ら同期分離して得られた水平同期パルスから前記テレビ
ジョン信号のカラーバースト中の所定位置のサブキャリ
アのゼロクロス点の位置を予想する予想手段と、前記A/
D換器からのA/D変換後のテレビジョン信号のカラーバー
スト中の、前記予想手段によって予想された位置のサン
プル値と当該予想位置の前後のサンプル値とから前記位
相情報として前記予想されたゼロクロス点の位置と実際
のゼロクロス点の位置との間の位相誤差を示す情報を算
出する算出手段と、該算出手段からの位相情報を前記A/
D変換器のサンプル位相にフィードバックする手段とを
有することを特徴とする。
ブキャリアの所定位置のゼロクロス点に関する位相情報
を検出する位相情報検出手段と、該位相情報検出手段か
らの位相情報に基づいて水平同期パルスおよびクロック
およびキャリアの少なくとも１つを再生する信号再生手
段とを具え、前記位相情報検出手段は、テレビジョン信
号をA/D変換するA/D変換器と、前記テレビジョン信号か
ら同期分離して得られた水平同期パルスから前記テレビ
ジョン信号のカラーバースト中の所定位置のサブキャリ
アのゼロクロス点の位置を予想する予想手段と、前記A/
D換器からのA/D変換後のテレビジョン信号のカラーバー
スト中の、前記予想手段によって予想された位置のサン
プル値と当該予想位置の前後のサンプル値とから前記位
相情報として前記予想されたゼロクロス点の位置と実際
のゼロクロス点の位置との間の位相誤差を示す情報を算
出する算出手段と、該算出手段からの位相情報を前記A/
D変換器のサンプル位相にフィードバックする手段とを
有することを特徴とする。
また、本発明においては、前記算出手段は、前記予想
された位置のサンプル値と当該予想位置の前後のサンプ
ル値とから前記位相情報の絶対値を算出する絶対値算出
手段と、前記予想された位置のサンプル値と当該予想位
置の前後のサンプル値とからテレビジョン信号のカラー
バースト中の前記予想位置のサブキャリアのゼロクロス
点が当該ゼロクロス点をはさんで信号値が負から正に変
化する部分を含むエッジを持つか、当該ゼロクロス点を
はさんで信号値が正から負に変化する部分を含むエッジ
を持つかを検出するエッジ検出手段と、該エッジ検出手
段によって検出された情報に基づいて前記絶対値算出手
段によって算出された絶対値に極性を付与することによ
って前記位相情報を生成する手段とを有し、前記信号再
生手段は、前記算出手段からの位相情報および前記エッ
ジ検出手段によって検出された情報により周波数がＭ×
fh/2（Ｍは整数、fhは水平同期周波数）のキャリアを再
生する手段を有することができる。
された位置のサンプル値と当該予想位置の前後のサンプ
ル値とから前記位相情報の絶対値を算出する絶対値算出
手段と、前記予想された位置のサンプル値と当該予想位
置の前後のサンプル値とからテレビジョン信号のカラー
バースト中の前記予想位置のサブキャリアのゼロクロス
点が当該ゼロクロス点をはさんで信号値が負から正に変
化する部分を含むエッジを持つか、当該ゼロクロス点を
はさんで信号値が正から負に変化する部分を含むエッジ
を持つかを検出するエッジ検出手段と、該エッジ検出手
段によって検出された情報に基づいて前記絶対値算出手
段によって算出された絶対値に極性を付与することによ
って前記位相情報を生成する手段とを有し、前記信号再
生手段は、前記算出手段からの位相情報および前記エッ
ジ検出手段によって検出された情報により周波数がＭ×
fh/2（Ｍは整数、fhは水平同期周波数）のキャリアを再
生する手段を有することができる。
［作 用］ 本発明によれば上記構成によって例えばNTSC信号の同
期波形部分は一切修正せず、かつ垂直ブランキング等に
同期再生のための別信号を多重することなしに、正確か
つ安定な水平同期パルスとクロックを再生する。
期波形部分は一切修正せず、かつ垂直ブランキング等に
同期再生のための別信号を多重することなしに、正確か
つ安定な水平同期パルスとクロックを再生する。
［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図に本発明の実施例を示す。
第１図において入力信号はNTSC信号と両立性を有する
ADTVあるいはEDTV信号であり、特に同期波形部分はNTSC
信号と全く同じ波形であるとする。
ADTVあるいはEDTV信号であり、特に同期波形部分はNTSC
信号と全く同じ波形であるとする。
入力信号はまず従来の方法による同期分離回路１に入
力され、ここで、HD（水平同期パルス）が振巾分離され
る。この入力信号と振巾分離されたHDの関係を第２図
（ａ），（ｂ）の波形に示す。この振巾分離されたHDは
ゲートパルス発生回路２に入力され、ここで必要な量だ
け位相がディレイされると共に適当に波形整形されて例
えば第２図（ｃ）のようなゲートパルスとなる。この例
では、ゲートパルスは位相的に見て、９サイクルあるい
はfsc（色副搬送波）の4.5サイクル目のゼロクロス点
（fscがペデスタルレベルと交叉する点）の近傍をカバ
ーするパルスとなっている。fscは1H期間（１走査期
間）に９サイクルあるが、この様な例えば4.5サイクル
目のゼロクロス点というように規制すると、これは1Hに
１ヶ所のみのポイントとなり、この点から位相情報を検
出すれば水平同期パルスが再生でき、それから任意のfh
（fhは水平同期周波数）の整数倍の周波数を持つクロッ
クあるいはキャリアを同期再生できることは明らかであ
る。しかも、同期分離回路１で利用した従来の２値同期
信号と異り、fscはペデスタルレベルをはさんで上下対
称な信号であるため、従来より正確かつ安定な位相情報
の検出が可能である。
力され、ここで、HD（水平同期パルス）が振巾分離され
る。この入力信号と振巾分離されたHDの関係を第２図
（ａ），（ｂ）の波形に示す。この振巾分離されたHDは
ゲートパルス発生回路２に入力され、ここで必要な量だ
け位相がディレイされると共に適当に波形整形されて例
えば第２図（ｃ）のようなゲートパルスとなる。この例
では、ゲートパルスは位相的に見て、９サイクルあるい
はfsc（色副搬送波）の4.5サイクル目のゼロクロス点
（fscがペデスタルレベルと交叉する点）の近傍をカバ
ーするパルスとなっている。fscは1H期間（１走査期
間）に９サイクルあるが、この様な例えば4.5サイクル
目のゼロクロス点というように規制すると、これは1Hに
１ヶ所のみのポイントとなり、この点から位相情報を検
出すれば水平同期パルスが再生でき、それから任意のfh
（fhは水平同期周波数）の整数倍の周波数を持つクロッ
クあるいはキャリアを同期再生できることは明らかであ
る。しかも、同期分離回路１で利用した従来の２値同期
信号と異り、fscはペデスタルレベルをはさんで上下対
称な信号であるため、従来より正確かつ安定な位相情報
の検出が可能である。
第１図の位相情報検出回路３ではゲートパルス回路２
からのゲートパルスを基に1Hに１回、入力信号のカラー
バースト部分から位相情報を検出する。位相同期発振器
４では位相情報検出回路３からの位相情報を基に周波数
がNfhのクロックを同期再生し、さらにこのクロックと
前記の位相情報検出回路３からの位相情報とから水性同
期パルス再生回路５において位相が正確，安定なHDを再
生する。前記の各構成要素3,4,5の具体的な回路は例え
ば後に説明する第３図，第５図に示すような回路で実現
可能である。
からのゲートパルスを基に1Hに１回、入力信号のカラー
バースト部分から位相情報を検出する。位相同期発振器
４では位相情報検出回路３からの位相情報を基に周波数
がNfhのクロックを同期再生し、さらにこのクロックと
前記の位相情報検出回路３からの位相情報とから水性同
期パルス再生回路５において位相が正確，安定なHDを再
生する。前記の各構成要素3,4,5の具体的な回路は例え
ば後に説明する第３図，第５図に示すような回路で実現
可能である。
第３図は本発明の他の実施例を示している。
入力信号の前提は第１図におけるものと同じであり、
同期分離回路1,ゲートパルス発生回路２の働きも第１図
と同様である。また、図において11〜16で示す各構成要
素からなるバーストHD検出回路10が第１図の位相情報検
出回路３に相当する。
同期分離回路1,ゲートパルス発生回路２の働きも第１図
と同様である。また、図において11〜16で示す各構成要
素からなるバーストHD検出回路10が第１図の位相情報検
出回路３に相当する。
入力信号はクランプ回路11においてペデスタルクラン
プされ、ついでコンパレータ12においてペデスタルレベ
ルでスライスされる。コンパレータ12の出力は前記入力
信号がペデスタルレベルより高いか低いかを示す２値信
号である。
プされ、ついでコンパレータ12においてペデスタルレベ
ルでスライスされる。コンパレータ12の出力は前記入力
信号がペデスタルレベルより高いか低いかを示す２値信
号である。
コンパレータ12の出力は正エッジ検出回路13と負エッ
ジ検出回路14とに入力される。両回路13,14では各々２
値信号が“0"から“1"あるいは“1"から“0"に変わった
時点で固定された幅を持つパルスを発生する。このよう
な回路はモノステーブルマルチバイブレータで実現でき
る。両回路13,14のパルス発生の様子を第４図に示す。
第４図（ａ）は例えば４〜５サイクル目のカラーバース
トの部分を示している。fscは周知のように1H毎に位相
が反転しているが、そのゼロクロス点の位相は変わらな
い。従って第４図（ｃ），（ｄ）のように正エッジ出力
または負エッジ出力のどちらか一方には必ずパルスが発
生する。ただしこのパルスはバーストの他の部分でも発
生するし、またバースト以外の波形部分でも発生するの
で第４図（ｂ）のようなゲートパルスでゲートしてやれ
ば、例えばバーストの4.5サイクル目のゼロクロス点の
パルスのみを発生できる。
ジ検出回路14とに入力される。両回路13,14では各々２
値信号が“0"から“1"あるいは“1"から“0"に変わった
時点で固定された幅を持つパルスを発生する。このよう
な回路はモノステーブルマルチバイブレータで実現でき
る。両回路13,14のパルス発生の様子を第４図に示す。
第４図（ａ）は例えば４〜５サイクル目のカラーバース
トの部分を示している。fscは周知のように1H毎に位相
が反転しているが、そのゼロクロス点の位相は変わらな
い。従って第４図（ｃ），（ｄ）のように正エッジ出力
または負エッジ出力のどちらか一方には必ずパルスが発
生する。ただしこのパルスはバーストの他の部分でも発
生するし、またバースト以外の波形部分でも発生するの
で第４図（ｂ）のようなゲートパルスでゲートしてやれ
ば、例えばバーストの4.5サイクル目のゼロクロス点の
パルスのみを発生できる。
このパルスを仮にバーストHDと呼ぶと、第３図の回路
では正エッジ検出回路13と負エッジ検出回路14の出力に
対して（OR）ゲート15でORを取り、その出力にアンド
（AND）ゲート16でゲートパルスによりゲートをかけて
バーストHDを発生させている。このときゲートパルスは
従来の同期分離回路１から発生したものであるが、ゲー
トパルスと入力信号の位相関係は第４図（ａ），（ｂ）
のようになっているため、ゲートパルスの位相は±70nS
の余裕があり、ゲートパルスの位相変動が±70nSに達す
るまで第３図の回路は正確，安定に動作する。
では正エッジ検出回路13と負エッジ検出回路14の出力に
対して（OR）ゲート15でORを取り、その出力にアンド
（AND）ゲート16でゲートパルスによりゲートをかけて
バーストHDを発生させている。このときゲートパルスは
従来の同期分離回路１から発生したものであるが、ゲー
トパルスと入力信号の位相関係は第４図（ａ），（ｂ）
のようになっているため、ゲートパルスの位相は±70nS
の余裕があり、ゲートパルスの位相変動が±70nSに達す
るまで第３図の回路は正確，安定に動作する。
アンドゲート16からのバーストHDパルスは位相比較器
17の一方の入力となり、同比較器17とVCO（電圧制御発
振器）18と、Ｎ分周器19とからなる通常のPLL（位相同
期ループ）でバーストHDに同期したクロックを再生す
る。Ｎ分周器19の出力は周波数はfhであるが、バースト
HDの位相が本来のHDの位相と異なるため、Ｎ分周器19の
出力をディレイ回路20で適当にディレイさせて再生HDを
得ることができる。
17の一方の入力となり、同比較器17とVCO（電圧制御発
振器）18と、Ｎ分周器19とからなる通常のPLL（位相同
期ループ）でバーストHDに同期したクロックを再生す
る。Ｎ分周器19の出力は周波数はfhであるが、バースト
HDの位相が本来のHDの位相と異なるため、Ｎ分周器19の
出力をディレイ回路20で適当にディレイさせて再生HDを
得ることができる。
第５図は本発明のさらに他の実施例を示している。入
力信号に対する前提は第１図と同じであり、同期分離回
路1,ゲートパルス発生回路２の働きも第１図と同様であ
る。第５図では再生するクロックの周波数fCK＝980f
h（約15MHz）と仮定している。
力信号に対する前提は第１図と同じであり、同期分離回
路1,ゲートパルス発生回路２の働きも第１図と同様であ
る。第５図では再生するクロックの周波数fCK＝980f
h（約15MHz）と仮定している。
第５図において入力信号はA/D変換器21でまずディジ
タル信号に変換されて23〜36で示される各構成要素から
なる位相差検出回路22に入力される。同回路22は第１図
の位相情報検出回路３に相当する。
タル信号に変換されて23〜36で示される各構成要素から
なる位相差検出回路22に入力される。同回路22は第１図
の位相情報検出回路３に相当する。
位相差検出回路22の内部では、まずラッチ23,24によ
って入力信号が１クロックずつシフトされる。これらを
ラッチ23の入力から順にx1,x0,x-1とする。加算器25に
おいてx1 +x-1を求め、これに1/2係数器26において1/2を
乗じる。減算器27の出力は となる。一方、減算器31,32の出力は各々、 （減算器31の出力）＝x1−x0 （２） （減算器32の出力）＝x0−x-1 （３） となり、その値は共に正負エッジ判定回路33に入力され
る。同回路33では入力された信号のエッジが正方向のエ
ッジ（すなわち、信号値が正方向に変化するエッジ（立
ち上がりエッジ）。以下、これを正エッジともいう。）
か負方向のエッジ（すなわち、信号値が負方向に変化す
るエッジ（立ち下がりエッジ）。以下、これを負エッジ
ともいう。）かを例えば後に記す論理で判定し、その結
果を、“0"か“1"の２値で出力する。この判定は1Hに１
回、バーストHDが判定回路33に入力された時点で行わ
れ、もし減算器31,32の出力値によって正負エッジが判
定不能と見なされた場合は単純に１ライン前の状態を反
転させる。この結果、判定回路33の出力は1H毎に“0",
“1"が反転する2Hの周期を持つ2Hパルスとなる。
って入力信号が１クロックずつシフトされる。これらを
ラッチ23の入力から順にx1,x0,x-1とする。加算器25に
おいてx1 +x-1を求め、これに1/2係数器26において1/2を
乗じる。減算器27の出力は となる。一方、減算器31,32の出力は各々、 （減算器31の出力）＝x1−x0 （２） （減算器32の出力）＝x0−x-1 （３） となり、その値は共に正負エッジ判定回路33に入力され
る。同回路33では入力された信号のエッジが正方向のエ
ッジ（すなわち、信号値が正方向に変化するエッジ（立
ち上がりエッジ）。以下、これを正エッジともいう。）
か負方向のエッジ（すなわち、信号値が負方向に変化す
るエッジ（立ち下がりエッジ）。以下、これを負エッジ
ともいう。）かを例えば後に記す論理で判定し、その結
果を、“0"か“1"の２値で出力する。この判定は1Hに１
回、バーストHDが判定回路33に入力された時点で行わ
れ、もし減算器31,32の出力値によって正負エッジが判
定不能と見なされた場合は単純に１ライン前の状態を反
転させる。この結果、判定回路33の出力は1H毎に“0",
“1"が反転する2Hの周期を持つ2Hパルスとなる。
前記の減算器27の出力はそのままスイッチ29の一方の
入力に導かれると共に、係数器28で−１が乗じられた後
スイッチ29のもう一方の入力に導かれる。このスイッチ
29は前記の判定回路33からの2Hパルスが制御され、例え
ば2Hパルスが“0"のラインでは減算器27の出力がそのま
まラッチ30の入力となり、“1"では減算器27の出力が極
性反転されてラッチ30の入力となる。ラッチ30はクロッ
ク入力であるバーストHDが入力された時点で入力データ
をラッチし、1H時間データをホールドする。
入力に導かれると共に、係数器28で−１が乗じられた後
スイッチ29のもう一方の入力に導かれる。このスイッチ
29は前記の判定回路33からの2Hパルスが制御され、例え
ば2Hパルスが“0"のラインでは減算器27の出力がそのま
まラッチ30の入力となり、“1"では減算器27の出力が極
性反転されてラッチ30の入力となる。ラッチ30はクロッ
ク入力であるバーストHDが入力された時点で入力データ
をラッチし、1H時間データをホールドする。
ラッチ30の出力である位相差検出回路22の出力はD/A
変換器37でD/A変換されてアナログの位相差信号にな
り、これによってVCO38を制御してクロックを再生す
る。再生されたクロックは前記のA/D変換器21、ラッチ2
3,24にフィードバックされてサンプル位相を制御すると
共に４分周器34に入力される。このとき４分周器34の出
力周波数は となってfscに近く、fscよりも若干高い値となってい
る。この４分周器34の出力にアンド（AND）ゲート36で
ゲートパルス発生回路２からのゲートパルスによりゲー
トをかけてバーストHDを発生させる。
変換器37でD/A変換されてアナログの位相差信号にな
り、これによってVCO38を制御してクロックを再生す
る。再生されたクロックは前記のA/D変換器21、ラッチ2
3,24にフィードバックされてサンプル位相を制御すると
共に４分周器34に入力される。このとき４分周器34の出
力周波数は となってfscに近く、fscよりも若干高い値となってい
る。この４分周器34の出力にアンド（AND）ゲート36で
ゲートパルス発生回路２からのゲートパルスによりゲー
トをかけてバーストHDを発生させる。
一方、VCO38の出力であるクロックは980分周器39と56
分周器41にも入力される。980分周器39ではクロックを9
80分周すると共にアンドゲート36からのバーストHDによ
ってリセットをかけ、バーストHDに同期したパルスを作
り、さらにこれをディレイ回路40で適当にディレイさせ
て再生HDを得る。
分周器41にも入力される。980分周器39ではクロックを9
80分周すると共にアンドゲート36からのバーストHDによ
ってリセットをかけ、バーストHDに同期したパルスを作
り、さらにこれをディレイ回路40で適当にディレイさせ
て再生HDを得る。
また、56分周器41とROM42ではクロック周波数fCKとfs
cの比が fCK:fsc＝980:455/2＝56:13 （５） であることを利用してfscを再生する。まず56分周器41
を判定回路33からの2Hパルスでリセットして入力信号の
サブキャリアに同期した980fh/56＝35/2fhの周波数で１
巡するアドレス信号を得る。これをROM42のアドレス入
力に入力する。ROM42に56アドレスにわたって13サイク
ルの波形を持つ正弦波を書き込んでおくことによって入
力信号のバースト信号に同期したfscを再生できる。こ
の方法によればfscに限らず、一般にM/2 fh（Ｍは整
数）の周波数を持つキャリアを同様にして同期再生する
ことが可能である。
cの比が fCK:fsc＝980:455/2＝56:13 （５） であることを利用してfscを再生する。まず56分周器41
を判定回路33からの2Hパルスでリセットして入力信号の
サブキャリアに同期した980fh/56＝35/2fhの周波数で１
巡するアドレス信号を得る。これをROM42のアドレス入
力に入力する。ROM42に56アドレスにわたって13サイク
ルの波形を持つ正弦波を書き込んでおくことによって入
力信号のバースト信号に同期したfscを再生できる。こ
の方法によればfscに限らず、一般にM/2 fh（Ｍは整
数）の周波数を持つキャリアを同様にして同期再生する
ことが可能である。
第６図によって位相差信号の算出方法をより詳しく説
明する。第６図（ａ）は入力信号中のカラーバーストの
4.5サイクル目のゼロクロス点の近傍を示している。第
６図（ｂ）に示すゲートパルスはこのゼロクロス点を中
心に260nSecの幅を持つパルスに整形されているとす
る。
明する。第６図（ａ）は入力信号中のカラーバーストの
4.5サイクル目のゼロクロス点の近傍を示している。第
６図（ｂ）に示すゲートパルスはこのゼロクロス点を中
心に260nSecの幅を持つパルスに整形されているとす
る。
第５図の４分周器34の出力信号の周期は（４）式に示
したように約260nSesであるから、この信号はゲートパ
ルスが“1"の期間中にただ１回しか立ち上がりエッジ
（正エッジ）を持たないことになる。従ってANDゲート3
6の出力であるバーストHD（第６図（ｃ））は1Hにただ
１回の正エッジを持つことになる。ラッチ30ではこの位
相でスイッチ29の出力をサンプリングしている。第６図
はサンプリングするタイミングがバーストの4.5サイク
ル目のゼロクロス点に一致している場合を示している。
このときあるラインではバーストは第６図（ａ）の実線
のようにゼロクロス点が当該ゼロクロス点をはさんで信
号値が正から負に変化する部分を含むエッジ（すなわ
ち、負エッジに該当する）を持ち、次のラインでは第６
図（ａ）の点線のようにゼロクロス点が当該ゼロクロス
点をはさんで信号値が負から正に変化する部分を含むエ
ッジ（すなわち、正エッジに該当する）を持つ。しか
し、いずれにしても第５図におけるx1,x0,x-1の信号
は、サンプリングするタイミングでは各々第６図（ａ）
のa,b,c点のタイイングに相当する。第６図のように、
もしサンプリングのタイミングがゼロクロス点に一致し
ていればa,b,c点の電圧を各々va,vb,vcとして が成り立ち、位相差がある場合は上式は成り立たない。
そこで位相差信号e0を次のように定義できる。
したように約260nSesであるから、この信号はゲートパ
ルスが“1"の期間中にただ１回しか立ち上がりエッジ
（正エッジ）を持たないことになる。従ってANDゲート3
6の出力であるバーストHD（第６図（ｃ））は1Hにただ
１回の正エッジを持つことになる。ラッチ30ではこの位
相でスイッチ29の出力をサンプリングしている。第６図
はサンプリングするタイミングがバーストの4.5サイク
ル目のゼロクロス点に一致している場合を示している。
このときあるラインではバーストは第６図（ａ）の実線
のようにゼロクロス点が当該ゼロクロス点をはさんで信
号値が正から負に変化する部分を含むエッジ（すなわ
ち、負エッジに該当する）を持ち、次のラインでは第６
図（ａ）の点線のようにゼロクロス点が当該ゼロクロス
点をはさんで信号値が負から正に変化する部分を含むエ
ッジ（すなわち、正エッジに該当する）を持つ。しか
し、いずれにしても第５図におけるx1,x0,x-1の信号
は、サンプリングするタイミングでは各々第６図（ａ）
のa,b,c点のタイイングに相当する。第６図のように、
もしサンプリングのタイミングがゼロクロス点に一致し
ていればa,b,c点の電圧を各々va,vb,vcとして が成り立ち、位相差がある場合は上式は成り立たない。
そこで位相差信号e0を次のように定義できる。
このe0は第５図の位相差信号そのものであり、これに
よりサンプル位相を制御してやれば、第５図の回路はバ
ーストの4.5サイクル目のゼロクロス点に同期したクロ
ック並びにHDを再生することが可能となる。このとき、
正負エッジの判定は、例えば vc−vb＞０かつvb−va＞０の場合 正エッジ vc−vb＜０かつvb−va＜０の場合 負エッジ 他の場合は判定不能 とすれば判定可能であり、この論理を第５図の正負エッ
ジ判定回路33に組み込んでおけばよい。
よりサンプル位相を制御してやれば、第５図の回路はバ
ーストの4.5サイクル目のゼロクロス点に同期したクロ
ック並びにHDを再生することが可能となる。このとき、
正負エッジの判定は、例えば vc−vb＞０かつvb−va＞０の場合 正エッジ vc−vb＜０かつvb−va＜０の場合 負エッジ 他の場合は判定不能 とすれば判定可能であり、この論理を第５図の正負エッ
ジ判定回路33に組み込んでおけばよい。
また、第６図（ｂ）のゲートパルスの位相余裕は±13
0nSであり、これは第３図の回路の約２倍であり、さら
に好ましい状況となっている。
0nSであり、これは第３図の回路の約２倍であり、さら
に好ましい状況となっている。
本発明はここに示した以外の回路，クロック周波数，
ゼロクロス点にも利用できる。さらに入力信号はADTV信
号,EDTV信号に限らず、他のNTSC信号と両立性のある信
号，あるいはNTSC信号そのものに対しても利用でき、例
えば本発明はIDTV受信機等にも利用可能である。
ゼロクロス点にも利用できる。さらに入力信号はADTV信
号,EDTV信号に限らず、他のNTSC信号と両立性のある信
号，あるいはNTSC信号そのものに対しても利用でき、例
えば本発明はIDTV受信機等にも利用可能である。
［発明の効果］ 本発明により例えばNTSC信号の同期波形に何ら修正を
加えることなく、また、同期再生のために特別な信号を
重畳することなく、例えばADTVやEDTV受信機において必
要な水平同期パルス，クロックあるいは各種サブキャリ
アを正確かつ安定に同期再生することができる。
加えることなく、また、同期再生のために特別な信号を
重畳することなく、例えばADTVやEDTV受信機において必
要な水平同期パルス，クロックあるいは各種サブキャリ
アを正確かつ安定に同期再生することができる。
第１図は本発明の一実施例を示す回路ブロック図、 第２図は第１図の回路の動作波形の例を示す図、 第３図は本発明の他の実施例を示す回路ブロック図、 第４図は第３図の回路の動作波形の例を示す図、 第５図は本発明のさらに他の実施例を示す回路ブロック
図、 第６図は第５図の回路の動作波形の例を示す図である。 １……同期分離回路、 ２……ゲートパルス発生回路、 ３……位相情報検出回路、 ４……位相同期発振器、 ５……水平同期パルス再生回路。
図、 第６図は第５図の回路の動作波形の例を示す図である。 １……同期分離回路、 ２……ゲートパルス発生回路、 ３……位相情報検出回路、 ４……位相同期発振器、 ５……水平同期パルス再生回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 豊 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 奥田 治雄 東京都世田谷区砧１丁目10番11号 日本 放送協会放送技術研究所内 (56)参考文献 特開 昭60−94579（ＪＰ，Ａ) 特開 昭59−131281（ＪＰ，Ａ) 特開 昭48−61021（ＪＰ，Ａ) 実開 昭62−139177（ＪＰ，Ｕ) 実公 昭62−14785（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 9/455 H04N 9/44
Claims (2)
- 【請求項１】テレビジョン信号のカラーバースト中のサ
ブキャリアの所定位置のゼロクロス点に関する位相情報
を検出する位相情報検出手段と、該位相情報検出手段か
らの位相情報に基づいて水平同期パルスおよびクロック
およびキャリアの少なくとも１つを再生する信号再生手
段とを具え、 前記位相情報検出手段は、テレビジョン信号をA/D変換
するA/D変換器と、前記テレビジョン信号から同期分離
して得られた水平同期パルスから前記テレビジョン信号
のカラーバースト中の所定位置のサブキャリアのゼロク
ロス点の位置を予想する予想手段と、前記A/D変換器か
らのA/D変換後のテレビジョン信号のカラーバースト中
の、前記予想手段によって予想された位置のサンプル値
と当該予想位置の前後のサンプル値とから前記位相情報
として前記予想されたゼロクロス点の位置と実際のゼロ
クロス点の位置との間の位相誤差を示す情報を算出する
算出手段と、該算出手段からの位相情報を前記A/D変換
器のサンプル位相にフィードバックする手段とを有する
ことを特徴とするテレビジョン信号位相同期回路。 - 【請求項２】前記算出手段は、前記予想された位置のサ
ンプル値と当該予想位置の前後のサンプル値とから前記
位相情報の絶対値を算出する絶対値算出手段と、前記予
想された位置のサンプル値と当該予想位置の前後のサン
プル値とからテレビジョン信号のカラーバースト中の前
記予想位置のサブキャリアのゼロクロス点が当該ゼロク
ロス点をはさんで信号値が負から正に変化する部分を含
むエッジを持つか、当該ゼロクロス点をはさんで信号値
が正から負に変化する部分を含むエッジを持つかを検出
するエッジ検出手段と、該エッジ検出手段によって検出
された情報に基づいて前記絶対値算出手段によって算出
された絶対値に極性を付与することによって前記位相情
報を生成する手段とを有し、前記信号再生手段は、前記
算出手段からの位相情報および前記エッジ検出手段によ
って検出された情報により周波数がＭ×fh/2（Ｍは整
数、fhは水平同期周波数）のキャリアを再生する手段を
有することを特徴とする請求項１記載のテレビジョン信
号位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320537A JP2772004B2 (ja) | 1988-12-21 | 1988-12-21 | テレビジョン信号位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320537A JP2772004B2 (ja) | 1988-12-21 | 1988-12-21 | テレビジョン信号位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02166991A JPH02166991A (ja) | 1990-06-27 |
| JP2772004B2 true JP2772004B2 (ja) | 1998-07-02 |
Family
ID=18122543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63320537A Expired - Lifetime JP2772004B2 (ja) | 1988-12-21 | 1988-12-21 | テレビジョン信号位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772004B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528461B2 (ja) * | 1971-12-01 | 1980-07-28 | ||
| JPS59131281A (ja) * | 1983-01-17 | 1984-07-28 | Hitachi Ltd | 時間軸補正方法 |
| JPS6094579A (ja) * | 1983-10-28 | 1985-05-27 | Matsushita Electric Ind Co Ltd | バ−スト検出同期方法 |
| EP0207770A1 (en) * | 1985-07-03 | 1987-01-07 | Schering Corporation | Thermoinducible plasmid |
| JPS62139177U (ja) * | 1986-02-24 | 1987-09-02 |
-
1988
- 1988-12-21 JP JP63320537A patent/JP2772004B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02166991A (ja) | 1990-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438456A (en) | Time base corrector | |
| JPH0730860A (ja) | 非互換な入出力サンプリングレートを有する再サンプリングシステムのための位相ロックループ同期器 | |
| US5063437A (en) | Method and apparatus for processing a color video signal | |
| US4531147A (en) | Digital memory color framing circuit | |
| US5206726A (en) | Time base corrector for eliminating time base fluctuations in a composite video signal | |
| JP2772004B2 (ja) | テレビジョン信号位相同期回路 | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| JPH0793709B2 (ja) | テレビジョン受像機 | |
| CN100525472C (zh) | 磁带录像机信号处理电路 | |
| JP2883194B2 (ja) | 位相再生回路 | |
| JPH0421392B2 (ja) | ||
| EP0524618B1 (en) | Image signal processing device | |
| JP3880177B2 (ja) | 時間軸補正装置 | |
| JP2675441B2 (ja) | 磁気記録再生装置 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JP2601870B2 (ja) | カラー映像信号の処理方法及び装置 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JPH0125011Y2 (ja) | ||
| JPS63286090A (ja) | Ｐｌｌ回路の同期引込み方法 | |
| JPS6129290A (ja) | クロツク信号発生回路 | |
| JP2629834B2 (ja) | 遅延誤差補正装置 | |
| JPH0666771B2 (ja) | 位相同期回路 | |
| JPWO1992003020A1 (ja) | コンポーネント信号標本化回路及び再生回路 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JPH09205656A (ja) | 映像信号サンプリングレート変換装置 |