JPH0730860A - 非互換な入出力サンプリングレートを有する再サンプリングシステムのための位相ロックループ同期器 - Google Patents
非互換な入出力サンプリングレートを有する再サンプリングシステムのための位相ロックループ同期器Info
- Publication number
- JPH0730860A JPH0730860A JP6014693A JP1469394A JPH0730860A JP H0730860 A JPH0730860 A JP H0730860A JP 6014693 A JP6014693 A JP 6014693A JP 1469394 A JP1469394 A JP 1469394A JP H0730860 A JPH0730860 A JP H0730860A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- phase
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 56
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 238000012952 Resampling Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 230000004048 modification Effects 0.000 claims description 2
- 238000012986 modification Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 1
- 230000009466 transformation Effects 0.000 claims 1
- 239000002131 composite material Substances 0.000 abstract description 17
- 238000003780 insertion Methods 0.000 description 14
- 230000037431 insertion Effects 0.000 description 14
- 239000000872 buffer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- YBGRCYCEEDOTDH-JYNQXTMKSA-N evap protocol Chemical compound O=C1C=C[C@]2(C)[C@H]3[C@@H](O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1.O([C@H]1C[C@@](O)(CC=2C(O)=C3C(=O)C=4C=CC=C(C=4C(=O)C3=C(O)C=21)OC)C(=O)CO)[C@H]1C[C@H](N)[C@H](O)[C@H](C)O1.COC1=C(O)C(OC)=CC([C@@H]2C3=CC=4OCOC=4C=C3C(O[C@H]3[C@@H]([C@@H](O)[C@@H]4O[C@H](C)OC[C@H]4O3)O)[C@@H]3[C@@H]2C(OC3)=O)=C1.C([C@H](C[C@]1(C(=O)OC)C=2C(=C3C([C@]45[C@H]([C@@]([C@H](OC(C)=O)[C@]6(CC)C=CCN([C@H]56)CC4)(O)C(=O)OC)N3C)=CC=2)OC)C[C@@](C2)(O)CC)N2CCC2=C1NC1=CC=CC=C21 YBGRCYCEEDOTDH-JYNQXTMKSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【構成】 電圧制御発振器を備える位相ロックループシ
ステムにおいて、出力信号から発生される出力位相参照
信号と入力信号から発生される入力位相参照信号とを位
相比較器１２４で比較し、電圧制御発振器１２８を制御
するための位相差信号を発生する。電圧制御発振器１２
８は、入力及び出力サンプリングクロック信号が位相同
期されるように、位相差信号に基づいて出力クロック信
号を生成する。 【効果】 ＣＣＩＲ６０１信号のような標準スタジオコ
ンポーネント信号とＰＡＬ方式コンポジット信号との間
のように、非互換なサンプリングレートを有する入出力
信号間であっても、入力及び出力サンプリングクロック
間の位相同期が、安定かつ容易にとれる。
ステムにおいて、出力信号から発生される出力位相参照
信号と入力信号から発生される入力位相参照信号とを位
相比較器１２４で比較し、電圧制御発振器１２８を制御
するための位相差信号を発生する。電圧制御発振器１２
８は、入力及び出力サンプリングクロック信号が位相同
期されるように、位相差信号に基づいて出力クロック信
号を生成する。 【効果】 ＣＣＩＲ６０１信号のような標準スタジオコ
ンポーネント信号とＰＡＬ方式コンポジット信号との間
のように、非互換なサンプリングレートを有する入出力
信号間であっても、入力及び出力サンプリングクロック
間の位相同期が、安定かつ容易にとれる。
Description
【０００１】
【産業上の利用分野】本発明は位相ロックループ（ＰＬ
Ｌ）同期システムに関し、特に、入力映像信号からの位
相情報を用いて、ＰＡＬ（Phase Alternate Line）方式
出力映像信号のための同期されたクロック信号を生成す
る映像信号再サンプリングシステムにおける位相ロック
ループシステムに関する。
Ｌ）同期システムに関し、特に、入力映像信号からの位
相情報を用いて、ＰＡＬ（Phase Alternate Line）方式
出力映像信号のための同期されたクロック信号を生成す
る映像信号再サンプリングシステムにおける位相ロック
ループシステムに関する。
【０００２】
【従来の技術】テレビ及び他の映像信号を、あるフォー
マットから別のフォーマットに変換するために、サンプ
リングレート変換システムを使用することは公知であ
る。映像信号標準の変換システムの一例は、米国特許第
５，０５７，９１１号「デジタル映像信号変換のための
システム及び方法」に記載されており、そこに教示され
ているデジタル再サンプリング技術は、本明細書に参照
されている。
マットから別のフォーマットに変換するために、サンプ
リングレート変換システムを使用することは公知であ
る。映像信号標準の変換システムの一例は、米国特許第
５，０５７，９１１号「デジタル映像信号変換のための
システム及び方法」に記載されており、そこに教示され
ているデジタル再サンプリング技術は、本明細書に参照
されている。
【０００３】上述の特許に記載されているシステムは、
１３．５ＭＨｚの公称サンプリングレートを有するコン
ポーネント映像信号を、ＮＴＳＣ（National Televisio
n Standards Committee）標準と互換な１４．３１８１
８ＭＨｚ（以降、１４．３ＭＨｚとする）のサンプリン
グレートを有するデジタル信号に変換する。これら２つ
のサンプリング周波数の比は、正確に３３：３５に等し
い。
１３．５ＭＨｚの公称サンプリングレートを有するコン
ポーネント映像信号を、ＮＴＳＣ（National Televisio
n Standards Committee）標準と互換な１４．３１８１
８ＭＨｚ（以降、１４．３ＭＨｚとする）のサンプリン
グレートを有するデジタル信号に変換する。これら２つ
のサンプリング周波数の比は、正確に３３：３５に等し
い。
【０００４】再サンプリングシステムの優れた性能を得
るためには、出力サンプリングクロック信号が入力サン
プリングクロック信号と位相同期していることが望まし
い。参照特許ではこの点は、入力サンプリングクロック
信号を３３で除算し、出力サンプリングクロック信号を
３５で除算し、除算された両方の信号を位相比較器（不
図示）に入力し、位相比較器の出力信号を出力クロック
信号の位相の調整に使用することで、比較的容易に達成
されている。
るためには、出力サンプリングクロック信号が入力サン
プリングクロック信号と位相同期していることが望まし
い。参照特許ではこの点は、入力サンプリングクロック
信号を３３で除算し、出力サンプリングクロック信号を
３５で除算し、除算された両方の信号を位相比較器（不
図示）に入力し、位相比較器の出力信号を出力クロック
信号の位相の調整に使用することで、比較的容易に達成
されている。
【０００５】
【発明が解決しようとする課題】しかし、ＰＡＬ方式映
像信号のための出力クロック信号を、ＣＣＩＲ６０１
（６２５／２５）信号などの標準スタジオコンポーネン
ト映像信号に同期するには、これらの単純な技術は効果
的でない。この信号は、ＰＡＬ方式テレビ信号と同一の
ライン及びフレームフォーマット（つまり、１フレーム
当り６２５ラインで、１秒当り２５フレーム）を有する
が、映像信号の水平ライン同期信号成分の周波数の８６
４倍である１３．５ＭＨｚのサンプリングクロック信号
を使用している。一方、サンプル化データＰＡＬ方式テ
レビ信号のための理想的なサンプリングクロック信号は
１７．７３４４７５ＭＨｚ（以降、１７．７ＭＨｚとす
る）であり、色副搬送波周波数の４倍である（４×
ｆsc）。この色副搬送波周波数ｆscは、水平ライン周波
数（ｆh）と式（１）の関係にある。
像信号のための出力クロック信号を、ＣＣＩＲ６０１
（６２５／２５）信号などの標準スタジオコンポーネン
ト映像信号に同期するには、これらの単純な技術は効果
的でない。この信号は、ＰＡＬ方式テレビ信号と同一の
ライン及びフレームフォーマット（つまり、１フレーム
当り６２５ラインで、１秒当り２５フレーム）を有する
が、映像信号の水平ライン同期信号成分の周波数の８６
４倍である１３．５ＭＨｚのサンプリングクロック信号
を使用している。一方、サンプル化データＰＡＬ方式テ
レビ信号のための理想的なサンプリングクロック信号は
１７．７３４４７５ＭＨｚ（以降、１７．７ＭＨｚとす
る）であり、色副搬送波周波数の４倍である（４×
ｆsc）。この色副搬送波周波数ｆscは、水平ライン周波
数（ｆh）と式（１）の関係にある。
【０００６】 ｆsc＝１１３５×ｆh／４＋２５ （１） 色副搬送波周波数に加えられる２５Ｈｚのオフセットの
ために、１３．５ＭＨｚの入力クロック信号と１７．７
ＭＨｚの出力クロック信号との間の最大共通周波数は５
０Ｈｚである。出力クロック信号が、このような低周波
数で入力クロック信号に同期されれば、その結果として
得られる出力クロック信号のジッタは、その出力クロッ
ク信号を使えなくするほど大きなものになるであろう。
ために、１３．５ＭＨｚの入力クロック信号と１７．７
ＭＨｚの出力クロック信号との間の最大共通周波数は５
０Ｈｚである。出力クロック信号が、このような低周波
数で入力クロック信号に同期されれば、その結果として
得られる出力クロック信号のジッタは、その出力クロッ
ク信号を使えなくするほど大きなものになるであろう。
【０００７】この意味で、入力と出力のクロック信号は
互換ではない。つまり、従来の位相同期技術を用いて、
いずれかの信号を他方の信号に、周波数及び位相を直接
同期させることはできない。
互換ではない。つまり、従来の位相同期技術を用いて、
いずれかの信号を他方の信号に、周波数及び位相を直接
同期させることはできない。
【０００８】現存する変換システムでは、ＰＡＬ方式カ
ラーバーまたはブラックバーストのようなアナログ参照
映像信号が、デジタルコンポーネント入力信号及びデジ
タルコンポジット出力信号の両方をゲンロックするため
に用いられている。デジタルコンポーネント入力信号
は、その参照位相として参照信号の水平パルスを使用
し、デジタルコンポジット出力信号は、その参照位相と
して参照信号のカラーバーストを使用している。フレー
ム情報（つまり、マルチフレームシーケンスのどのフレ
ームが現在処理されているのか）は、入力及び出力信号
両方の粗調整として用いられる。この方法では、コンポ
ーネントソースのゲンロック能力、及び外部参照信号が
必要である。
ラーバーまたはブラックバーストのようなアナログ参照
映像信号が、デジタルコンポーネント入力信号及びデジ
タルコンポジット出力信号の両方をゲンロックするため
に用いられている。デジタルコンポーネント入力信号
は、その参照位相として参照信号の水平パルスを使用
し、デジタルコンポジット出力信号は、その参照位相と
して参照信号のカラーバーストを使用している。フレー
ム情報（つまり、マルチフレームシーケンスのどのフレ
ームが現在処理されているのか）は、入力及び出力信号
両方の粗調整として用いられる。この方法では、コンポ
ーネントソースのゲンロック能力、及び外部参照信号が
必要である。
【０００９】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、標準スタジ
オコンポーネント信号とＰＡＬ方式コンポジット信号と
の間のように入出力信号間のサンプリングレートが非互
換な場合でも、外部参照信号などを用いることなく、入
力映像信号から得られる位相情報を利用して、入力クロ
ック信号と位相が同期した出力クロック信号を得ること
ができる位相ロックループシステムを提供することにあ
る。
れたものであり、その目的とするところは、標準スタジ
オコンポーネント信号とＰＡＬ方式コンポジット信号と
の間のように入出力信号間のサンプリングレートが非互
換な場合でも、外部参照信号などを用いることなく、入
力映像信号から得られる位相情報を利用して、入力クロ
ック信号と位相が同期した出力クロック信号を得ること
ができる位相ロックループシステムを提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明の位相同期出力ク
ロック信号発生装置は、入力クロック信号によって決定
される入力サンプリングレートを有する入力映像信号
を、出力クロック信号によって決定される出力サンプリ
ングレートを有する出力映像信号に変換する映像信号変
換システムにおける使用に適した装置であって、該出力
映像信号を受け取るように接続され、該入力クロック信
号と望ましくは所定の位相関係にある変換点を有する位
相参照信号を発生させる発生手段と、該入力映像信号の
所定サンプルが発生する瞬間を表す信号と該出力映像信
号の該位相参照信号とを受け取るように接続され、該入
力クロック信号と該出力クロック信号との間の所定の位
相関係に関連する位相差を表す位相差信号を発生させる
位相比較手段と、該位相差信号に応答して、該入力クロ
ック信号と該所定の位相関係を有する該出力クロック信
号を発生させる制御発振器手段とを備えており、そのこ
とにより上記目的が達成される。
ロック信号発生装置は、入力クロック信号によって決定
される入力サンプリングレートを有する入力映像信号
を、出力クロック信号によって決定される出力サンプリ
ングレートを有する出力映像信号に変換する映像信号変
換システムにおける使用に適した装置であって、該出力
映像信号を受け取るように接続され、該入力クロック信
号と望ましくは所定の位相関係にある変換点を有する位
相参照信号を発生させる発生手段と、該入力映像信号の
所定サンプルが発生する瞬間を表す信号と該出力映像信
号の該位相参照信号とを受け取るように接続され、該入
力クロック信号と該出力クロック信号との間の所定の位
相関係に関連する位相差を表す位相差信号を発生させる
位相比較手段と、該位相差信号に応答して、該入力クロ
ック信号と該所定の位相関係を有する該出力クロック信
号を発生させる制御発振器手段とを備えており、そのこ
とにより上記目的が達成される。
【００１１】ある実施例では、前記入力映像信号がライ
ン同期信号成分を含み、前記入力クロック信号の位相が
該入力映像信号の該ライン同期信号成分に位相同期され
ている。他の実施例では、前記入力映像信号の所定のサ
ンプルが発生した瞬間を表す前記信号が、前記入力クロ
ック信号の変換点である。好ましくは、前記入力映像信
号がＣＣＩＲ６０１（６２５／２５）標準によって規定
され、前記出力映像信号がＰＡＬ方式映像標準によって
規定されている。
ン同期信号成分を含み、前記入力クロック信号の位相が
該入力映像信号の該ライン同期信号成分に位相同期され
ている。他の実施例では、前記入力映像信号の所定のサ
ンプルが発生した瞬間を表す前記信号が、前記入力クロ
ック信号の変換点である。好ましくは、前記入力映像信
号がＣＣＩＲ６０１（６２５／２５）標準によって規定
され、前記出力映像信号がＰＡＬ方式映像標準によって
規定されている。
【００１２】本発明の位相ロックループ信号発生システ
ムは、入力クロック信号及び水平ライン同期信号成分に
よって規定される所定のサンプリングレートを有する入
力映像信号の供給源と、該入力映像信号及び出力クロッ
ク信号を受け取るように接続された、該入力映像信号の
該水平ライン同期信号成分と同一周波数の水平ライン同
期信号成分を有する出力映像信号を発生させる信号変換
手段と、該入力クロック信号を表す第１及び第２の信号
と該出力映像信号のサンプリング位相を表す信号とを受
け取るように接続され、該入力映像信号と該出力映像信
号との間のサンプリング位相差を表す出力信号を発生す
る位相比較手段と、該位相比較手段に応答して、該入力
映像信号の該水平ライン同期信号成分との所定の位相関
係を保持するように周波数及び位相が変化する該出力ク
ロック信号を発生する制御発振器手段とを備えており、
そのことにより上記目的が達成される。
ムは、入力クロック信号及び水平ライン同期信号成分に
よって規定される所定のサンプリングレートを有する入
力映像信号の供給源と、該入力映像信号及び出力クロッ
ク信号を受け取るように接続された、該入力映像信号の
該水平ライン同期信号成分と同一周波数の水平ライン同
期信号成分を有する出力映像信号を発生させる信号変換
手段と、該入力クロック信号を表す第１及び第２の信号
と該出力映像信号のサンプリング位相を表す信号とを受
け取るように接続され、該入力映像信号と該出力映像信
号との間のサンプリング位相差を表す出力信号を発生す
る位相比較手段と、該位相比較手段に応答して、該入力
映像信号の該水平ライン同期信号成分との所定の位相関
係を保持するように周波数及び位相が変化する該出力ク
ロック信号を発生する制御発振器手段とを備えており、
そのことにより上記目的が達成される。
【００１３】ある実施例では、前記入力映像信号を受け
取るように接続され、該入力映像信号から前記水平ライ
ン同期信号成分を抽出し、該入力映像信号から抽出され
た該水平ライン同期信号成分を表す信号を、前記第１の
信号として、前記位相比較手段へ供給する同期信号検出
手段と、前記出力映像信号を受け取るように接続され、
該出力映像信号から前記水平ライン同期信号成分を分離
し、該出力映像信号から分離された該水平ライン同期信
号成分を、前記第２の信号として、該位相比較手段へ供
給する同期信号分離手段と、をさらに備えている。他の
実施例では、前記制御発振器手段が、前記出力クロック
信号を所定の周波数帯域内に制限するように構成された
水晶共振子を有する電圧制御発振器を含む。さらに他の
実施例では、前記入力映像信号の前記ライン同期信号成
分を表す前記第１の信号が、該入力映像信号の所定のサ
ンプルである。ある実施例では、前記信号変換手段が、
参照水平ライン同期信号成分の単一パルスを表すサンプ
ルを保持するメモリ手段と、前記入力映像信号の前記水
平ライン同期信号成分を表すサンプルを、該保持された
サンプルに置換する置換手段と、該置換された水平ライ
ン同期信号成分を有する該入力映像信号を、前記出力映
像信号の水平ライン同期信号成分が１ナノ秒よりも短い
時間誤差で変換されるように、該出力映像信号に変換す
る変換手段とを有する。好ましくは、前記入力映像信号
がＣＣＩＲ６０１（６２５／２５）信号標準に準拠し、
前記出力映像信号がＰＡＬ信号標準に準拠している。
取るように接続され、該入力映像信号から前記水平ライ
ン同期信号成分を抽出し、該入力映像信号から抽出され
た該水平ライン同期信号成分を表す信号を、前記第１の
信号として、前記位相比較手段へ供給する同期信号検出
手段と、前記出力映像信号を受け取るように接続され、
該出力映像信号から前記水平ライン同期信号成分を分離
し、該出力映像信号から分離された該水平ライン同期信
号成分を、前記第２の信号として、該位相比較手段へ供
給する同期信号分離手段と、をさらに備えている。他の
実施例では、前記制御発振器手段が、前記出力クロック
信号を所定の周波数帯域内に制限するように構成された
水晶共振子を有する電圧制御発振器を含む。さらに他の
実施例では、前記入力映像信号の前記ライン同期信号成
分を表す前記第１の信号が、該入力映像信号の所定のサ
ンプルである。ある実施例では、前記信号変換手段が、
参照水平ライン同期信号成分の単一パルスを表すサンプ
ルを保持するメモリ手段と、前記入力映像信号の前記水
平ライン同期信号成分を表すサンプルを、該保持された
サンプルに置換する置換手段と、該置換された水平ライ
ン同期信号成分を有する該入力映像信号を、前記出力映
像信号の水平ライン同期信号成分が１ナノ秒よりも短い
時間誤差で変換されるように、該出力映像信号に変換す
る変換手段とを有する。好ましくは、前記入力映像信号
がＣＣＩＲ６０１（６２５／２５）信号標準に準拠し、
前記出力映像信号がＰＡＬ信号標準に準拠している。
【００１４】本発明のクロック信号発生システムは、所
定のライン走査周波数を有する入力映像信号を、同じ所
定のライン走査周波数を有する出力映像信号に変換する
映像信号変換システムと共に使用するのに適したシステ
ムであって、制御信号に応答して、所定の周波数帯域を
占め得る該クロック信号を発生させる制御発振器手段
と、該入力映像信号と該出力映像信号を受け取るように
接続され、該入力映像信号と該出力映像信号との各々の
該ライン走査周波数の位相差を表す制御信号を、該制御
発振器手段に対して発生する位相比較手段と、該入力映
像信号と該出力映像信号との該ライン走査周波数の該位
相差を最小にするように、該クロック信号を該映像信号
変換システムに与える信号供給手段とを備えており、そ
のことにより上記目的が達成される。
定のライン走査周波数を有する入力映像信号を、同じ所
定のライン走査周波数を有する出力映像信号に変換する
映像信号変換システムと共に使用するのに適したシステ
ムであって、制御信号に応答して、所定の周波数帯域を
占め得る該クロック信号を発生させる制御発振器手段
と、該入力映像信号と該出力映像信号を受け取るように
接続され、該入力映像信号と該出力映像信号との各々の
該ライン走査周波数の位相差を表す制御信号を、該制御
発振器手段に対して発生する位相比較手段と、該入力映
像信号と該出力映像信号との該ライン走査周波数の該位
相差を最小にするように、該クロック信号を該映像信号
変換システムに与える信号供給手段とを備えており、そ
のことにより上記目的が達成される。
【００１５】本発明のクロック信号発生システムは、入
力クロック信号に同期したサンプル化データ入力信号か
ら、出力クロック信号に同期したサンプル化データ出力
信号を補間する再サンプリングシステムと共に使用する
のに適したシステムであって、制御信号に応答して、該
出力クロック信号を発生させる制御発振器手段と、該再
サンプリングシステムに接続され、該入力信号から所定
の補間位相で該出力信号のサンプルが発生される瞬間を
決定し、該決定された瞬間に対応する変換点を有する位
相参照信号を生成する再サンプリング制御手段と、該サ
ンプル化データ出力信号を受け取るように接続され、該
サンプル化データ出力信号から同期信号成分を分離し、
該分離された信号を出力同期信号として供給する供給手
段と、該入力クロック信号と該出力同期信号とを受け取
るように接続され、該出力同期信号の変換点と該入力ク
ロック信号との間の位相差を表す位相差信号を発生する
位相比較手段と、該位相比較手段に接続され、該位相差
信号に応答して、該位相差信号の大きさを最小にするよ
うに動作する該制御発振器手段のために該制御信号を発
生する発生手段と、該入力映像信号からの該出力信号の
補間を同期させるように、該再サンプリングシステムへ
該出力クロック信号を与える信号供給手段とを備えてお
り、そのことにより上記目的が達成される。
力クロック信号に同期したサンプル化データ入力信号か
ら、出力クロック信号に同期したサンプル化データ出力
信号を補間する再サンプリングシステムと共に使用する
のに適したシステムであって、制御信号に応答して、該
出力クロック信号を発生させる制御発振器手段と、該再
サンプリングシステムに接続され、該入力信号から所定
の補間位相で該出力信号のサンプルが発生される瞬間を
決定し、該決定された瞬間に対応する変換点を有する位
相参照信号を生成する再サンプリング制御手段と、該サ
ンプル化データ出力信号を受け取るように接続され、該
サンプル化データ出力信号から同期信号成分を分離し、
該分離された信号を出力同期信号として供給する供給手
段と、該入力クロック信号と該出力同期信号とを受け取
るように接続され、該出力同期信号の変換点と該入力ク
ロック信号との間の位相差を表す位相差信号を発生する
位相比較手段と、該位相比較手段に接続され、該位相差
信号に応答して、該位相差信号の大きさを最小にするよ
うに動作する該制御発振器手段のために該制御信号を発
生する発生手段と、該入力映像信号からの該出力信号の
補間を同期させるように、該再サンプリングシステムへ
該出力クロック信号を与える信号供給手段とを備えてお
り、そのことにより上記目的が達成される。
【００１６】ある実施例では、前記再サンプリングシス
テムが、フィルタ係数の複数のセットに対応してそれぞ
れの複数の補間位相を実現する補間フィルタを備え、該
再サンプリング制御手段が、該補間位相の各々のシーケ
ンスに応じて該補間フィルタが該サンプル化データ入力
信号から該サンプル化データ出力信号を補間するよう
に、該補間フィルタ係数のセットのシーケンスを特定す
る特定手段を備え、前記同期信号が、該フィルタ係数の
複数のセットの中で、該再サンプリング制御手段によっ
て設定される１つの所定のセットの特定条件に対応する
変換点を有する。他の実施例では、前記フィルタ係数の
所定のセットが、前記入力サンプルが修正なしに該出力
サンプルとして通過する補間位相に対応する。好ましく
は、前記再サンプリングシステムが、ＣＣＩＲ６０１入
力映像信号をＰＡＬ方式出力映像信号に変換する。
テムが、フィルタ係数の複数のセットに対応してそれぞ
れの複数の補間位相を実現する補間フィルタを備え、該
再サンプリング制御手段が、該補間位相の各々のシーケ
ンスに応じて該補間フィルタが該サンプル化データ入力
信号から該サンプル化データ出力信号を補間するよう
に、該補間フィルタ係数のセットのシーケンスを特定す
る特定手段を備え、前記同期信号が、該フィルタ係数の
複数のセットの中で、該再サンプリング制御手段によっ
て設定される１つの所定のセットの特定条件に対応する
変換点を有する。他の実施例では、前記フィルタ係数の
所定のセットが、前記入力サンプルが修正なしに該出力
サンプルとして通過する補間位相に対応する。好ましく
は、前記再サンプリングシステムが、ＣＣＩＲ６０１入
力映像信号をＰＡＬ方式出力映像信号に変換する。
【００１７】
【作用】本発明は、入力映像信号から得られる入力クロ
ック信号及びフィールド情報に応じて、同期パルスの前
エッジに対応するサンプルを入力コンポーネント信号に
挿入するための回路を備えるサンプリングレート変換シ
ステムにおいて、実現される。
ック信号及びフィールド情報に応じて、同期パルスの前
エッジに対応するサンプルを入力コンポーネント信号に
挿入するための回路を備えるサンプリングレート変換シ
ステムにおいて、実現される。
【００１８】これらの修正された信号は、ＰＡＬ方式映
像信号に対応するサンプルを生成する変換システムに入
力される。同期パルスの前エッジに対応するこの信号の
サンプルは、ＰＡＬ方式副搬送波信号の２５ＭＨｚオフ
セットのためにライン毎に変化する。
像信号に対応するサンプルを生成する変換システムに入
力される。同期パルスの前エッジに対応するこの信号の
サンプルは、ＰＡＬ方式副搬送波信号の２５ＭＨｚオフ
セットのためにライン毎に変化する。
【００１９】本発明に従った装置の実施例では、この変
化を利用し、入力信号及び再サンプルリングされた出力
信号のサンプリングクロック信号の瞬間的な相対位相を
表す信号を比較して、その後に出力クロック信号の位相
を制御するために使用される位相差信号を生成する。比
較された信号は、予め決められた補間位相で出力サンプ
ルが生成された瞬間に、再サンプリングシステムによっ
て供給される。このような処理によって、出力クロック
信号は、入力クロック信号に位相を同期される。
化を利用し、入力信号及び再サンプルリングされた出力
信号のサンプリングクロック信号の瞬間的な相対位相を
表す信号を比較して、その後に出力クロック信号の位相
を制御するために使用される位相差信号を生成する。比
較された信号は、予め決められた補間位相で出力サンプ
ルが生成された瞬間に、再サンプリングシステムによっ
て供給される。このような処理によって、出力クロック
信号は、入力クロック信号に位相を同期される。
【００２０】
【実施例】以下で述べる本発明の実施例では、デジタル
ＰＡＬ方式コンポジット映像信号の１７．７ＭＨｚクロ
ック信号が、ＣＣＩＲ６０１（６２５／２５）コンポー
ネント映像信号と共に受信された２７ＭＨｚのクロック
信号（ＣＫ＿ＩＮ）に位相を同期される。
ＰＡＬ方式コンポジット映像信号の１７．７ＭＨｚクロ
ック信号が、ＣＣＩＲ６０１（６２５／２５）コンポー
ネント映像信号と共に受信された２７ＭＨｚのクロック
信号（ＣＫ＿ＩＮ）に位相を同期される。
【００２１】図１において、ＣＣＩＲ６０１信号は、各
フィールドの始まりに一致するパルスを有するフィール
ドパルス信号ＦＰ及び各水平ラインの始まりに一致する
パルスを有するラインパルス信号ＬＰを生成する同期信
号検波器１１０に入力される。フィールドパルス信号Ｆ
Ｐは、非常に明確な水平及び垂直同期パルスをＣＣＩＲ
６０１信号に加算して独立した輝度信号成分及びクロミ
ナンス信号成分に分解するために、同期信号挿入回路
（図１では、デマルチプレクサ及び同期信号挿入回路と
記されている）１１２によって使用される。
フィールドの始まりに一致するパルスを有するフィール
ドパルス信号ＦＰ及び各水平ラインの始まりに一致する
パルスを有するラインパルス信号ＬＰを生成する同期信
号検波器１１０に入力される。フィールドパルス信号Ｆ
Ｐは、非常に明確な水平及び垂直同期パルスをＣＣＩＲ
６０１信号に加算して独立した輝度信号成分及びクロミ
ナンス信号成分に分解するために、同期信号挿入回路
（図１では、デマルチプレクサ及び同期信号挿入回路と
記されている）１１２によって使用される。
【００２２】これらのコンポーネント信号はその後、出
力クロック信号ＣＫ＿ＯＵＴを用いてＰＡＬ方式コンポ
ジット映像信号を生成するサンプリングレート変換器１
１６に入力される。出力クロック信号ＣＫ＿ＯＵＴは、
電圧制御発振器（ＶＣＯ）１２８によって供給される。
このデジタルコンポジット映像信号はアナログフォーマ
ットに変換され、同期信号分離器１２２に入力される。
同期信号分離器１２２は、変換された水平同期パルスを
この信号から取り出し、参照位相を供給する。あるい
は、位相参照信号は、サンプリングレート変換器１１６
から直接供給されることもできる。もしラインパルス信
号ＬＰが入力位相参照信号として用いられるならば、出
力位相参照信号は、同期信号分離器１２２から供給され
る同期パルスでなければならない。つまり、ラインパル
ス信号ＬＰが入力位相参照信号として用いられるときに
は、信号ＸＹＺＥＲＯを出力位相参照信号として用いて
はならない。
力クロック信号ＣＫ＿ＯＵＴを用いてＰＡＬ方式コンポ
ジット映像信号を生成するサンプリングレート変換器１
１６に入力される。出力クロック信号ＣＫ＿ＯＵＴは、
電圧制御発振器（ＶＣＯ）１２８によって供給される。
このデジタルコンポジット映像信号はアナログフォーマ
ットに変換され、同期信号分離器１２２に入力される。
同期信号分離器１２２は、変換された水平同期パルスを
この信号から取り出し、参照位相を供給する。あるい
は、位相参照信号は、サンプリングレート変換器１１６
から直接供給されることもできる。もしラインパルス信
号ＬＰが入力位相参照信号として用いられるならば、出
力位相参照信号は、同期信号分離器１２２から供給され
る同期パルスでなければならない。つまり、ラインパル
ス信号ＬＰが入力位相参照信号として用いられるときに
は、信号ＸＹＺＥＲＯを出力位相参照信号として用いて
はならない。
【００２３】これらの位相参照信号は、同期信号挿入回
路１１２によって生成される水平パルスと相関のある位
相を有し、その位相は、ＰＡＬ方式色副搬送波信号の２
５Ｈｚのオフセットのためにライン毎に異なっている。
路１１２によって生成される水平パルスと相関のある位
相を有し、その位相は、ＰＡＬ方式色副搬送波信号の２
５Ｈｚのオフセットのためにライン毎に異なっている。
【００２４】ＰＡＬ方式色副搬送波信号は、電圧制御発
振器１２８が生成する１７．７ＭＨｚの出力クロック信
号ＣＫ＿ＯＵＴから生成される。電圧制御発振器１２８
に入力される周波数制御電圧は、入力位相参照信号とし
て使用される入力クロック信号ＣＫ＿ＩＮの最も近い変
換点と位相参照信号との間の位相差が最小になるように
色副搬送波信号の位相を調整するために、位相比較器１
２４及びループフィルタ１２６によって生成される。あ
るいは、ラインパルス信号ＬＰを、入力位相参照信号と
して使用してもよい。
振器１２８が生成する１７．７ＭＨｚの出力クロック信
号ＣＫ＿ＯＵＴから生成される。電圧制御発振器１２８
に入力される周波数制御電圧は、入力位相参照信号とし
て使用される入力クロック信号ＣＫ＿ＩＮの最も近い変
換点と位相参照信号との間の位相差が最小になるように
色副搬送波信号の位相を調整するために、位相比較器１
２４及びループフィルタ１２６によって生成される。あ
るいは、ラインパルス信号ＬＰを、入力位相参照信号と
して使用してもよい。
【００２５】図３に示す回路は、あるサンプリングレー
トを有するデジタルコンポーネント入力映像信号を異な
るサンプリングレートを有するコンポジット映像出力信
号に変換する、一般的な再サンプリングシステムを実現
する。この回路は、出力コンポジット映像信号の色副搬
送波信号の位相を、入力コンポーネント映像信号のサン
プリングクロック信号に同期させる。
トを有するデジタルコンポーネント入力映像信号を異な
るサンプリングレートを有するコンポジット映像出力信
号に変換する、一般的な再サンプリングシステムを実現
する。この回路は、出力コンポジット映像信号の色副搬
送波信号の位相を、入力コンポーネント映像信号のサン
プリングクロック信号に同期させる。
【００２６】以下に述べる典型的なシステムは、ＣＣＩ
Ｒ６０１（６２５／２５）コンポーネントデジタル映像
信号標準に従う映像信号を、色副搬送波周波数の４倍の
周波数（４ｆsc）でサンプル化ＰＡＬ方式標準と互換の
デジタルコンポジット映像信号に変換する。
Ｒ６０１（６２５／２５）コンポーネントデジタル映像
信号標準に従う映像信号を、色副搬送波周波数の４倍の
周波数（４ｆsc）でサンプル化ＰＡＬ方式標準と互換の
デジタルコンポジット映像信号に変換する。
【００２７】図１に示すシステムでは、サンプリングレ
ートが２７ＭＨｚである１０ビットサンプルならびに１
ビットクロック信号を有する１１ビットＣＣＩＲ（６０
１）映像信号が、システムに入力される。付随するサン
プリングクロック信号ＣＫ＿ＩＮの周波数は、２７ＭＨ
ｚである。ＣＣＩＲ６０１標準では、これらの１０ビッ
ト映像サンプルは、輝度信号及びクロミナンス信号を交
互に含んでおり、クロミナンス信号は２つの色差信号Ｃ
R及びＣB（つまり、それぞれＵ及びＶ）を含んでいる。
ートが２７ＭＨｚである１０ビットサンプルならびに１
ビットクロック信号を有する１１ビットＣＣＩＲ（６０
１）映像信号が、システムに入力される。付随するサン
プリングクロック信号ＣＫ＿ＩＮの周波数は、２７ＭＨ
ｚである。ＣＣＩＲ６０１標準では、これらの１０ビッ
ト映像サンプルは、輝度信号及びクロミナンス信号を交
互に含んでおり、クロミナンス信号は２つの色差信号Ｃ
R及びＣB（つまり、それぞれＵ及びＶ）を含んでいる。
【００２８】ＣＣＩＲ６０１信号は、同期信号（ｓｙｎ
ｃ）検波器１１０とデマルチプレクサ（ｄｅｍｕｘ）及
び同期信号挿入回路１１２とに、並列に入力される。一
方、信号ＣＫ＿ＩＮは、同期信号検波器１１０ととも
に、周波数二分割器（図１ではＲ Ｆ／２と記されてい
る）１１４に並列に入力され、周波数が１３．５ＭＨｚ
の信号ＣＫ＿ＩＮ／２を生成する。同期信号検波器１１
０は、水平ラインパルス信号ＬＰ及び垂直フレームパル
ス信号ＦＰを、１０ビットサンプル化データＣＣＩＲ６
０１信号から生成する。水平ラインパルス信号ＬＰは各
水平ラインの始まりを示し、垂直フレームパルス信号Ｆ
ＰはＣＣＩＲ６０１信号の各フレームの始まりを示す
（つまり、２つのフィールドがインターレースされたフ
レームの第１のフィールドの始まり）。本発明のある実
施例では、水平ラインパルス信号ＬＰは、出力クロック
信号ＣＫ＿ＯＵＴを発生するための入力位相参照信号と
して、位相比較器１２４に入力される。
ｃ）検波器１１０とデマルチプレクサ（ｄｅｍｕｘ）及
び同期信号挿入回路１１２とに、並列に入力される。一
方、信号ＣＫ＿ＩＮは、同期信号検波器１１０ととも
に、周波数二分割器（図１ではＲ Ｆ／２と記されてい
る）１１４に並列に入力され、周波数が１３．５ＭＨｚ
の信号ＣＫ＿ＩＮ／２を生成する。同期信号検波器１１
０は、水平ラインパルス信号ＬＰ及び垂直フレームパル
ス信号ＦＰを、１０ビットサンプル化データＣＣＩＲ６
０１信号から生成する。水平ラインパルス信号ＬＰは各
水平ラインの始まりを示し、垂直フレームパルス信号Ｆ
ＰはＣＣＩＲ６０１信号の各フレームの始まりを示す
（つまり、２つのフィールドがインターレースされたフ
レームの第１のフィールドの始まり）。本発明のある実
施例では、水平ラインパルス信号ＬＰは、出力クロック
信号ＣＫ＿ＯＵＴを発生するための入力位相参照信号と
して、位相比較器１２４に入力される。
【００２９】入力信号の水平及び垂直帰線間隔がどのよ
うに判別されているかがわかれば、同期信号検波器１１
０の動作を理解しやすい。ＣＣＩＲ６０１信号は、コン
ポジット映像信号への挿入のためにタイミングを合わせ
たアクティブな映像情報のみを含んでおり、アクティブ
なフレームの始まり（ＳＡＦ）、アクティブなフレーム
の終わり（ＥＡＦ）、ラインのアクティブな映像の始ま
り（ＳＡＶ）及びラインのアクティブな映像の終わり
（ＥＡＶ）を示す符号は含んでいない。
うに判別されているかがわかれば、同期信号検波器１１
０の動作を理解しやすい。ＣＣＩＲ６０１信号は、コン
ポジット映像信号への挿入のためにタイミングを合わせ
たアクティブな映像情報のみを含んでおり、アクティブ
なフレームの始まり（ＳＡＦ）、アクティブなフレーム
の終わり（ＥＡＦ）、ラインのアクティブな映像の始ま
り（ＳＡＶ）及びラインのアクティブな映像の終わり
（ＥＡＶ）を示す符号は含んでいない。
【００３０】同期信号検波器１１０で探知されるのは、
上記のＥＡＶ符号である。図１に示すように、入力列に
ＥＡＶ符号があると、同期信号検波器１１０はパルス信
号ＥＡＶＰを発する。この信号は、２７ＭＨｚの入力信
号ＣＫ＿ＩＮを２で割って１３．５ＭＨｚのクロック信
号ＣＫ＿ＩＮ／２を生成する周波数二分割器１１４をリ
セットする。信号ＥＶＡＰは、信号ＣＫ＿ＩＮ／２をＣ
ＣＩＲ６０１の水平ラインタイミングと同期させる。信
号ＣＫ＿ＩＮ／２は、変換回路のＣＣＩＲ６０１側で以
下に示すように使用され、また位相比較器１２４にも入
力される。
上記のＥＡＶ符号である。図１に示すように、入力列に
ＥＡＶ符号があると、同期信号検波器１１０はパルス信
号ＥＡＶＰを発する。この信号は、２７ＭＨｚの入力信
号ＣＫ＿ＩＮを２で割って１３．５ＭＨｚのクロック信
号ＣＫ＿ＩＮ／２を生成する周波数二分割器１１４をリ
セットする。信号ＥＶＡＰは、信号ＣＫ＿ＩＮ／２をＣ
ＣＩＲ６０１の水平ラインタイミングと同期させる。信
号ＣＫ＿ＩＮ／２は、変換回路のＣＣＩＲ６０１側で以
下に示すように使用され、また位相比較器１２４にも入
力される。
【００３１】信号ＬＰ及びＦＰは、それぞれＥＡＶ符号
及びＥＡＦ符号から、同期信号検波器１１０によって生
成される。信号ＦＰは、周波数二分割器１１４により生
成された１３．５ＭＨｚのクロック信号ＣＫ＿ＩＮ／２
とともに、デマルチプレクサ及び同期信号挿入回路１１
２に入力される。デマルチプレクサ及び同期信号挿入回
路１１２の一例を、図２に示す。この回路では、コント
ロール信号として信号ＣＫ＿ＩＮ／２を受け取るように
接続されているデマルチプレクサ２１２のデータ入力ポ
ートに、１０ビットＣＣＩＲ６０１信号が入力される。
デマルチプレクサ２１２は、２つの出力ポートのうちの
１つに輝度信号Ｙのサンプルを、そして他方の出力ポー
トにクロミナンス信号Ｃのサンプルを供給する。輝度信
号サンプルは、マルチプレクサ２１４の１つの入力ポー
トに入力される。マルチプレクサ２１４の他方の入力ポ
ートは、ＲＯＭ２１６からの同期信号を受け取るように
接続されている。
及びＥＡＦ符号から、同期信号検波器１１０によって生
成される。信号ＦＰは、周波数二分割器１１４により生
成された１３．５ＭＨｚのクロック信号ＣＫ＿ＩＮ／２
とともに、デマルチプレクサ及び同期信号挿入回路１１
２に入力される。デマルチプレクサ及び同期信号挿入回
路１１２の一例を、図２に示す。この回路では、コント
ロール信号として信号ＣＫ＿ＩＮ／２を受け取るように
接続されているデマルチプレクサ２１２のデータ入力ポ
ートに、１０ビットＣＣＩＲ６０１信号が入力される。
デマルチプレクサ２１２は、２つの出力ポートのうちの
１つに輝度信号Ｙのサンプルを、そして他方の出力ポー
トにクロミナンス信号Ｃのサンプルを供給する。輝度信
号サンプルは、マルチプレクサ２１４の１つの入力ポー
トに入力される。マルチプレクサ２１４の他方の入力ポ
ートは、ＲＯＭ２１６からの同期信号を受け取るように
接続されている。
【００３２】ＲＯＭ（図２では、ＳＹＮＣ ＲＯＭと記
されている）２１６は、カウンタ２１０の供給するピク
セル値を符号化するエンコーダ２１１から、アドレス入
力信号を受け取る。信号ＣＫ＿ＩＮ／２及びＦＰは、そ
れぞれカウンタ２１０のクロック及びリセット入力端子
に入力される。カウンタ２１０は、例えば２０ビットカ
ウンタでよい。信号ＦＰは、各フレームの始まりの時点
でカウンタをリセットする。従って、カウンタ２１０
は、リセットパルスの間に５４００００のＣＣＩＲ６０
１ピクセル位置を数える（つまり、信号ＣＫ＿ＩＮ／２
のパルス）。カウンタ２１０の供給する２０ビット出力
値は、エンコーダ２１１によって１１ビットに符号化さ
れ、ＲＯＭ２１６のアドレス入力信号として入力され
る。エンコーダ２１１は、フレーム中の各画素を別々の
ものとして判別するカウンタ２１０の生成する信号を、
ピクセル位置を１ライン間隔の２分の１の範囲で判別す
る９ビットの信号と、ピクセルが垂直同期パルス、等化
パルスまたは水平同期パルスのうちのいずれであるかを
示す２ビットの信号とに変化させる。
されている）２１６は、カウンタ２１０の供給するピク
セル値を符号化するエンコーダ２１１から、アドレス入
力信号を受け取る。信号ＣＫ＿ＩＮ／２及びＦＰは、そ
れぞれカウンタ２１０のクロック及びリセット入力端子
に入力される。カウンタ２１０は、例えば２０ビットカ
ウンタでよい。信号ＦＰは、各フレームの始まりの時点
でカウンタをリセットする。従って、カウンタ２１０
は、リセットパルスの間に５４００００のＣＣＩＲ６０
１ピクセル位置を数える（つまり、信号ＣＫ＿ＩＮ／２
のパルス）。カウンタ２１０の供給する２０ビット出力
値は、エンコーダ２１１によって１１ビットに符号化さ
れ、ＲＯＭ２１６のアドレス入力信号として入力され
る。エンコーダ２１１は、フレーム中の各画素を別々の
ものとして判別するカウンタ２１０の生成する信号を、
ピクセル位置を１ライン間隔の２分の１の範囲で判別す
る９ビットの信号と、ピクセルが垂直同期パルス、等化
パルスまたは水平同期パルスのうちのいずれであるかを
示す２ビットの信号とに変化させる。
【００３３】ＲＯＭ２１６に入力されるアドレス値は、
画像の水平ライン及び垂直フィールド上の現在のＣＣＩ
Ｒ６０１ピクセルの位置を表している。これらのアドレ
ス値に応答して、ＲＯＭ２１６は、ＣＣＩＲ６０１映像
信号に挿入するために、適切なピクセル位置における水
平及び垂直同期信号を表すサンプルを生成する。この回
路によって挿入される水平同期信号は、カラー参照バー
スト信号のためのエンベロープを表す信号を含む。図４
及び５を参照して以下に述べるように、この信号はカラ
ー参照バースト信号に変調される。
画像の水平ライン及び垂直フィールド上の現在のＣＣＩ
Ｒ６０１ピクセルの位置を表している。これらのアドレ
ス値に応答して、ＲＯＭ２１６は、ＣＣＩＲ６０１映像
信号に挿入するために、適切なピクセル位置における水
平及び垂直同期信号を表すサンプルを生成する。この回
路によって挿入される水平同期信号は、カラー参照バー
スト信号のためのエンベロープを表す信号を含む。図４
及び５を参照して以下に述べるように、この信号はカラ
ー参照バースト信号に変調される。
【００３４】これらの同期サンプルは、マルチプレクサ
２１４の第２の入力ポートに入力される。マルチプレク
サ２１４は、ＲＯＭ２１６から供給される信号ＳＩによ
って制御される。信号ＳＩが論理的ハイ状態のときは、
ＲＯＭ２１６からのサンプルが輝度信号Ｙとして供給さ
れ、ＳＩが論理的ロー状態のときは、デマルチプレクサ
２１２からのサンプルが輝度信号Ｙとして供給される。
２１４の第２の入力ポートに入力される。マルチプレク
サ２１４は、ＲＯＭ２１６から供給される信号ＳＩによ
って制御される。信号ＳＩが論理的ハイ状態のときは、
ＲＯＭ２１６からのサンプルが輝度信号Ｙとして供給さ
れ、ＳＩが論理的ロー状態のときは、デマルチプレクサ
２１２からのサンプルが輝度信号Ｙとして供給される。
【００３５】図１の説明に戻ると、同期信号挿入回路１
１２によって生成された信号Ｙ及びＣは、サンプリング
レート変換器１１６に供給される。この回路は、同期信
号挿入回路１１２から供給された輝度信号成分及びクロ
ミナンス信号成分を、デジタルＰＡＬ方式コンポジット
映像信号に変換する。
１２によって生成された信号Ｙ及びＣは、サンプリング
レート変換器１１６に供給される。この回路は、同期信
号挿入回路１１２から供給された輝度信号成分及びクロ
ミナンス信号成分を、デジタルＰＡＬ方式コンポジット
映像信号に変換する。
【００３６】図３に示すように、同期信号挿入回路１１
２によって供給される信号Ｙ及びＣは、フレームバッフ
ァ３１０に入力される。本発明の実施例では、フレーム
バッファ３１０は、少なくとも５４０，０００のメモリ
位置を備えたデュアルポートメモリである。信号Ｙ及び
Ｃに加えて、フレームバッファ３１０は、以下に述べる
ように、入力制御ロジック３１２から１３．５ＭＨｚの
書き込みクロック信号Ｗ＿ＣＬＫ及び書き込みリセット
信号ＷＲを、出力制御ロジック３１８からは１７．７Ｍ
Ｈｚの読み取りクロック信号Ｒ＿ＣＬＫ及び読み取りリ
セット信号ＲＲを受け取る。出力制御ロジック３１８
は、以下で図１及び６を参照して述べるように、出力ク
ロック信号を好ましくは信号ＣＫ＿ＩＮ／２と同期させ
るように使用される出力位相参照信号ＸＹＺＥＲＯを生
成する。
２によって供給される信号Ｙ及びＣは、フレームバッフ
ァ３１０に入力される。本発明の実施例では、フレーム
バッファ３１０は、少なくとも５４０，０００のメモリ
位置を備えたデュアルポートメモリである。信号Ｙ及び
Ｃに加えて、フレームバッファ３１０は、以下に述べる
ように、入力制御ロジック３１２から１３．５ＭＨｚの
書き込みクロック信号Ｗ＿ＣＬＫ及び書き込みリセット
信号ＷＲを、出力制御ロジック３１８からは１７．７Ｍ
Ｈｚの読み取りクロック信号Ｒ＿ＣＬＫ及び読み取りリ
セット信号ＲＲを受け取る。出力制御ロジック３１８
は、以下で図１及び６を参照して述べるように、出力ク
ロック信号を好ましくは信号ＣＫ＿ＩＮ／２と同期させ
るように使用される出力位相参照信号ＸＹＺＥＲＯを生
成する。
【００３７】入力制御ロジック３１２は、上記のよう
に、１３．５ＭＨｚのクロック信号ＣＫ＿ＩＮ／２から
書き込みクロック信号Ｗ＿ＣＬＫを生成し、同期信号検
波器１１０から供給されたフレームパルス信号ＦＰに応
じて書き込みリセット信号ＷＲを生成する。同様に、出
力制御ロジック３１８は、１７．７ＭＨｚのクロック信
号ＣＫ＿ＯＵＴから読出しクロック信号Ｒ＿ＣＬＫを生
成し、信号ＦＰに応じて読出しリセット信号ＲＲを生成
する。
に、１３．５ＭＨｚのクロック信号ＣＫ＿ＩＮ／２から
書き込みクロック信号Ｗ＿ＣＬＫを生成し、同期信号検
波器１１０から供給されたフレームパルス信号ＦＰに応
じて書き込みリセット信号ＷＲを生成する。同様に、出
力制御ロジック３１８は、１７．７ＭＨｚのクロック信
号ＣＫ＿ＯＵＴから読出しクロック信号Ｒ＿ＣＬＫを生
成し、信号ＦＰに応じて読出しリセット信号ＲＲを生成
する。
【００３８】以下に述べる本発明の実施例は、入力信号
と出力信号との間の固定された１フレーム間隔の遅延に
従って動作する。従って、書き込みリセット信号ＷＲ及
び読出しリセット信号ＲＲの両方が、入力フレームパル
ス信号ＦＰから得られる。しかし、出力信号のタイミン
グを１ピクセル間隔で変化させるように、信号ＲＲ及び
ＷＲの相対的なタイミングを回路（不図示）によって調
整してもよい。
と出力信号との間の固定された１フレーム間隔の遅延に
従って動作する。従って、書き込みリセット信号ＷＲ及
び読出しリセット信号ＲＲの両方が、入力フレームパル
ス信号ＦＰから得られる。しかし、出力信号のタイミン
グを１ピクセル間隔で変化させるように、信号ＲＲ及び
ＷＲの相対的なタイミングを回路（不図示）によって調
整してもよい。
【００３９】図示するように構成されると、フレームバ
ッファ３１０は大きなファーストインファーストアウト
（ＦＩＦＯ）メモリとして機能する。輝度信号Ｙ及びク
ロミナンス信号Ｃを表すデータ値は、信号Ｗ＿ＣＬＫと
同期してフレームバッファ３１０に書き込まれ、フレー
ムバッファ３１０は、信号ＷＲに応答する開始書き込み
アドレス値にリセットされる。サンプルは、信号Ｒ＿Ｃ
ＬＫに同期してフレームバッファ３１０から読み出さ
れ、フレームバッファ３１０からサンプルを読み出すた
めの開始アドレス値は、信号ＲＲによってリセットされ
る。
ッファ３１０は大きなファーストインファーストアウト
（ＦＩＦＯ）メモリとして機能する。輝度信号Ｙ及びク
ロミナンス信号Ｃを表すデータ値は、信号Ｗ＿ＣＬＫと
同期してフレームバッファ３１０に書き込まれ、フレー
ムバッファ３１０は、信号ＷＲに応答する開始書き込み
アドレス値にリセットされる。サンプルは、信号Ｒ＿Ｃ
ＬＫに同期してフレームバッファ３１０から読み出さ
れ、フレームバッファ３１０からサンプルを読み出すた
めの開始アドレス値は、信号ＲＲによってリセットされ
る。
【００４０】上記のように、書き込み及び読み込みアド
レス値が、それぞれ信号ＷＲ及びＲＲによっていつリセ
ットされるかを制御することによって、システムは最大
１フレーム間隔までの遅延を備えることができる。これ
は、他のソースからの映像信号と同期するために、シス
テムによって生成されたＰＡＬ方式信号を１フレーム間
隔ほど遅延する必要がある場合が考えられるスタジオで
の応用にとって、望ましいことである。
レス値が、それぞれ信号ＷＲ及びＲＲによっていつリセ
ットされるかを制御することによって、システムは最大
１フレーム間隔までの遅延を備えることができる。これ
は、他のソースからの映像信号と同期するために、シス
テムによって生成されたＰＡＬ方式信号を１フレーム間
隔ほど遅延する必要がある場合が考えられるスタジオで
の応用にとって、望ましいことである。
【００４１】フレームバッファ３１０から供給される輝
度信号及びクロミナンス信号は、信号ＹＩＮ及びＣＩＮ
として、それぞれ補間フィルタ３１６に入力される。補
間フィルタ３１６は、いつ新たな輝度信号及びクロミナ
ンス信号が供給されるのかを示す信号Ｙ＿ＳＨＩＦＴ及
びＣ＿ＳＨＩＦＴ、ならびに出力制御回路３１８からの
他の制御信号（つまり、係数セット制御信号ＸＹ及びＸ
Ｃ）も受け取る。
度信号及びクロミナンス信号は、信号ＹＩＮ及びＣＩＮ
として、それぞれ補間フィルタ３１６に入力される。補
間フィルタ３１６は、いつ新たな輝度信号及びクロミナ
ンス信号が供給されるのかを示す信号Ｙ＿ＳＨＩＦＴ及
びＣ＿ＳＨＩＦＴ、ならびに出力制御回路３１８からの
他の制御信号（つまり、係数セット制御信号ＸＹ及びＸ
Ｃ）も受け取る。
【００４２】先に述べた参照特許に記載されているよう
に、補間フィルタ３１６は、フレームバッファ３１０に
記憶されている輝度及びクロミナンスのサンプルを再サ
ンプリングし、クロミナンスサンプルを変調クロミナン
ス信号成分に変換し、その変調クロミナンス信号を輝度
信号に加えて、ＰＡＬ方式信号出力を生成する。
に、補間フィルタ３１６は、フレームバッファ３１０に
記憶されている輝度及びクロミナンスのサンプルを再サ
ンプリングし、クロミナンスサンプルを変調クロミナン
ス信号成分に変換し、その変調クロミナンス信号を輝度
信号に加えて、ＰＡＬ方式信号出力を生成する。
【００４３】図４は、補間フィルタ３１６として使用す
るのに適した回路のブロック図である。このフィルタ
は、以下で述べるように電圧制御発振器１２８により生
成された３５．４６８９４４ＭＨｚ（以下では３５．５
ＭＨｚとする。つまり、８ｆscである）のクロック信号
ＣＫ＿３５を使用して動作する。
るのに適した回路のブロック図である。このフィルタ
は、以下で述べるように電圧制御発振器１２８により生
成された３５．４６８９４４ＭＨｚ（以下では３５．５
ＭＨｚとする。つまり、８ｆscである）のクロック信号
ＣＫ＿３５を使用して動作する。
【００４４】この図で示すように、信号ＹＩＮはレジス
タ４１４に入力され、信号ＣＩＮはデマルチプレクサ４
１０に入力される。デマルチプレクサ４１０は、周波数
四分割器（図４では、Ｆ／４と記されている）４１２に
よって信号ＣＫ＿３５から得られた８．９ＭＨｚ（２ｆ
sc）のクロック信号に応答して、交互に存在するＣR及
びＣBサンプルを２つの異なったサンプルストリームに
分離する。デマルチプレクサ４１０の２つの出力信号
は、それぞれレジスタ４１６及び４１８に入力される。
タ４１４に入力され、信号ＣＩＮはデマルチプレクサ４
１０に入力される。デマルチプレクサ４１０は、周波数
四分割器（図４では、Ｆ／４と記されている）４１２に
よって信号ＣＫ＿３５から得られた８．９ＭＨｚ（２ｆ
sc）のクロック信号に応答して、交互に存在するＣR及
びＣBサンプルを２つの異なったサンプルストリームに
分離する。デマルチプレクサ４１０の２つの出力信号
は、それぞれレジスタ４１６及び４１８に入力される。
【００４５】図３に示すように、レジスタ４１４、４１
６及び４１８は、出力制御回路３１８の供給する信号Ｙ
＿ＳＨＩＦＴ及びＣ＿ＳＨＩＦＴに応答して、フレーム
バッファ３１０からそれぞれの新しいサンプルが供給さ
れたときに、信号ＹＩＮ、ＣR及びＣBのそれぞれの新し
い値をロードする。
６及び４１８は、出力制御回路３１８の供給する信号Ｙ
＿ＳＨＩＦＴ及びＣ＿ＳＨＩＦＴに応答して、フレーム
バッファ３１０からそれぞれの新しいサンプルが供給さ
れたときに、信号ＹＩＮ、ＣR及びＣBのそれぞれの新し
い値をロードする。
【００４６】レジスタ４１４に保持されている出力値
は、信号ＸＹで示される輝度係数アドレスに従って信号
ＹＩＮを再サンプリングする輝度補間器４２０に読み取
られる。信号ＸＹは、図３に示すように、出力信号回路
３１８によって供給される。この輝度補間器４２０で生
成されるサンプルは、サンプル化データＰＡＬ方式映像
信号の輝度信号成分と同じである。輝度補間器４２０と
しての使用に適した回路を、図５を参照して以下に述べ
る。
は、信号ＸＹで示される輝度係数アドレスに従って信号
ＹＩＮを再サンプリングする輝度補間器４２０に読み取
られる。信号ＸＹは、図３に示すように、出力信号回路
３１８によって供給される。この輝度補間器４２０で生
成されるサンプルは、サンプル化データＰＡＬ方式映像
信号の輝度信号成分と同じである。輝度補間器４２０と
しての使用に適した回路を、図５を参照して以下に述べ
る。
【００４７】輝度補間器４２０によって生成された再サ
ンプリングされた輝度信号は、加算器４２１の一方の入
力ポートに入力される。加算器４２１の他方の入力ポー
トは、オフセットＲＯＭ４３４からのサンプルを受け取
るために接続されている。オフセットＲＯＭ４３４は、
図３に示す出力制御回路３１８から供給される制御信号
に応答して、黒レベル補正タームを表すデジタルサンプ
ルを供給する。この制御信号は、水平及び垂直タイミン
グパルスのような、ポジティブデータのためのＤＣ補正
値と反転データのための他のＤＣ補正値との間で、制御
信号ＯＦＦＳＥＴ＿ＶＡＬによって調整することができ
る。
ンプリングされた輝度信号は、加算器４２１の一方の入
力ポートに入力される。加算器４２１の他方の入力ポー
トは、オフセットＲＯＭ４３４からのサンプルを受け取
るために接続されている。オフセットＲＯＭ４３４は、
図３に示す出力制御回路３１８から供給される制御信号
に応答して、黒レベル補正タームを表すデジタルサンプ
ルを供給する。この制御信号は、水平及び垂直タイミン
グパルスのような、ポジティブデータのためのＤＣ補正
値と反転データのための他のＤＣ補正値との間で、制御
信号ＯＦＦＳＥＴ＿ＶＡＬによって調整することができ
る。
【００４８】レジスタ４１６及び４１８に保持されてい
るサンプルは、クロミナンス補間器４３２のそれぞれの
入力ポートＡＩＮ及びＢＩＮに入力される。ＰＡＬ方式
輝度信号は、そこに挿入された同期信号と共に、クロミ
ナンス補間器４３２の入力端子ＥＸＴに入力される。ク
ロミナンス補間器４３２で使用されるフィルタのシーケ
ンスは、信号ＸＣによって決定され、出力制御回路３１
８によって供給される。
るサンプルは、クロミナンス補間器４３２のそれぞれの
入力ポートＡＩＮ及びＢＩＮに入力される。ＰＡＬ方式
輝度信号は、そこに挿入された同期信号と共に、クロミ
ナンス補間器４３２の入力端子ＥＸＴに入力される。ク
ロミナンス補間器４３２で使用されるフィルタのシーケ
ンスは、信号ＸＣによって決定され、出力制御回路３１
８によって供給される。
【００４９】クロミナンス補間器４３２は、ＣR及びＣB
信号を処理して、（ＣR(＋，−)ＣB）、（ＣR(−，＋)
ＣB）、−（ＣR(＋，−)ＣB）、−（ＣR(−，＋)
ＣB）、（ＣR(＋，−)ＣB）、．．．のフォーマットを
有する１７．７ＭＨｚのＰＡＬ方式サンプリングレート
で、サンプルのシーケンスを生成する。演算記号(＋，
−)及び(−，＋)は、映像信号の連続したラインで、ＣR
及びＣBサンプルがどのように組み合わせられるかを示
している（つまり、１つのライン上でまず加算ないし減
算されたら、次のラインでは減算ないし加算される）。
このことは、ＣR及びＣBがそれぞれＵ及びＶ色差信号に
対応しているＰＡＬ方式変調シーケンスとして、容易に
理解できる。
信号を処理して、（ＣR(＋，−)ＣB）、（ＣR(−，＋)
ＣB）、−（ＣR(＋，−)ＣB）、−（ＣR(−，＋)
ＣB）、（ＣR(＋，−)ＣB）、．．．のフォーマットを
有する１７．７ＭＨｚのＰＡＬ方式サンプリングレート
で、サンプルのシーケンスを生成する。演算記号(＋，
−)及び(−，＋)は、映像信号の連続したラインで、ＣR
及びＣBサンプルがどのように組み合わせられるかを示
している（つまり、１つのライン上でまず加算ないし減
算されたら、次のラインでは減算ないし加算される）。
このことは、ＣR及びＣBがそれぞれＵ及びＶ色差信号に
対応しているＰＡＬ方式変調シーケンスとして、容易に
理解できる。
【００５０】これらのサンプルは、補間輝度サンプルＹ
と組み合わせられ、Ｙ＋（ＣR(＋，−)ＣB）、Ｙ＋（Ｃ
R(−，＋)ＣB）、Ｙ−（ＣR(＋，−)ＣB）、Ｙ−（Ｃ
R(−，＋)ＣB）、Ｙ＋（ＣR(＋，−)ＣB）、．．．．の
フォーマットを有する信号を生成する。もしＣR及びＣB
がそれぞれＵ及びＶ色差信号ならば、このシーケンス
は、サンプル化データＰＡＬ方式カラー映像信号を表す
ものとして、容易に理解できる。
と組み合わせられ、Ｙ＋（ＣR(＋，−)ＣB）、Ｙ＋（Ｃ
R(−，＋)ＣB）、Ｙ−（ＣR(＋，−)ＣB）、Ｙ−（Ｃ
R(−，＋)ＣB）、Ｙ＋（ＣR(＋，−)ＣB）、．．．．の
フォーマットを有する信号を生成する。もしＣR及びＣB
がそれぞれＵ及びＶ色差信号ならば、このシーケンス
は、サンプル化データＰＡＬ方式カラー映像信号を表す
ものとして、容易に理解できる。
【００５１】図５は、補間器４２０または４３２のいず
れかとして使用できる補間器の一例を示す、部分的に論
理図で示したブロック図である。図５に示すように、信
号ＡＩＮ及びＢＩＮは、双方向１２タップの遅延線（図
５では、タップセル１，２−１０，１１及び１２と記さ
れている）５４０に入力される。この回路例では、遅延
線の各タップは、最大１０８の異なる係数値セットをプ
ログラムできる。出力制御回路３１８の供給する係数ア
ドレス信号（つまり、ＸＹまたはＸＣのいずれか）に応
答して、遅延線５４０の各タップセルは、選択された係
数値セットとＡＩＮまたはＢＩＮデータ値とを乗算す
る。係数アドレス信号の各々の値によって遅延線５４０
は異なる係数値セットを使用し、結果として異なるフィ
ルタを与える。本発明のこの実施例で使用されているＢ
補間フィルタは、信号ＸＹ及びＸＣによってアドレスさ
れる異なるＢ個の係数値のセットによって実現される。
れかとして使用できる補間器の一例を示す、部分的に論
理図で示したブロック図である。図５に示すように、信
号ＡＩＮ及びＢＩＮは、双方向１２タップの遅延線（図
５では、タップセル１，２−１０，１１及び１２と記さ
れている）５４０に入力される。この回路例では、遅延
線の各タップは、最大１０８の異なる係数値セットをプ
ログラムできる。出力制御回路３１８の供給する係数ア
ドレス信号（つまり、ＸＹまたはＸＣのいずれか）に応
答して、遅延線５４０の各タップセルは、選択された係
数値セットとＡＩＮまたはＢＩＮデータ値とを乗算す
る。係数アドレス信号の各々の値によって遅延線５４０
は異なる係数値セットを使用し、結果として異なるフィ
ルタを与える。本発明のこの実施例で使用されているＢ
補間フィルタは、信号ＸＹ及びＸＣによってアドレスさ
れる異なるＢ個の係数値のセットによって実現される。
【００５２】輝度補間器５２０ではＡＩＮ入力ポートの
みが使用され、ＢＩＮ入力ポートはマルチプレクサ５４
１によってバイパスされる（図５参照）。クロミナンス
補間器４３２では、ＣB信号がＡＩＮ入力ポートに入力
され、ＣR信号がＢＩＮ入力ポートに入力される。簡潔
化のために、クロミナンス補間器４３２の動作のみを以
下で説明する。この説明及び先に述べた参照米国特許か
ら、当業者は、制御信号が輝度補間器４２０を操作する
ことを容易に理解できるであろう。
みが使用され、ＢＩＮ入力ポートはマルチプレクサ５４
１によってバイパスされる（図５参照）。クロミナンス
補間器４３２では、ＣB信号がＡＩＮ入力ポートに入力
され、ＣR信号がＢＩＮ入力ポートに入力される。簡潔
化のために、クロミナンス補間器４３２の動作のみを以
下で説明する。この説明及び先に述べた参照米国特許か
ら、当業者は、制御信号が輝度補間器４２０を操作する
ことを容易に理解できるであろう。
【００５３】クロミナンス補間器４３２において、各Ａ
ＩＮ及びＢＩＮ入力ポートは、それぞれの有限インパル
ス応答（ＦＩＲ）フィルタを実現するために複数のタッ
ピングを供給するそれぞれのシフトレジスタに接続され
ている。すべてのタップセルからのＡＩＮサンプルは、
信号ＸＣによって選択されてＣＯＥＦＦ ＡＤＤＲ入力
ポート及びレジスタ５４２を通じて入力されるＣBのた
めの各々の係数値によって乗算され、その後に加算ブロ
ック５４６によって合計される。その次のサンプル間隔
では、それぞれのタップセルに保持されたＢＩＮ値が、
ＣRのためのそれぞれの係数値によって乗算され、加算
回路５４６で加算される。従って、加算ブロック５４６
は、２つのフィルタされた輝度信号ＣR及びＣBを、プロ
グラマブル遅延要素５４８に供給する。本発明のこの実
施例では、遅延要素５４８は最小の遅延値に設定されて
いる。
ＩＮ及びＢＩＮ入力ポートは、それぞれの有限インパル
ス応答（ＦＩＲ）フィルタを実現するために複数のタッ
ピングを供給するそれぞれのシフトレジスタに接続され
ている。すべてのタップセルからのＡＩＮサンプルは、
信号ＸＣによって選択されてＣＯＥＦＦ ＡＤＤＲ入力
ポート及びレジスタ５４２を通じて入力されるＣBのた
めの各々の係数値によって乗算され、その後に加算ブロ
ック５４６によって合計される。その次のサンプル間隔
では、それぞれのタップセルに保持されたＢＩＮ値が、
ＣRのためのそれぞれの係数値によって乗算され、加算
回路５４６で加算される。従って、加算ブロック５４６
は、２つのフィルタされた輝度信号ＣR及びＣBを、プロ
グラマブル遅延要素５４８に供給する。本発明のこの実
施例では、遅延要素５４８は最小の遅延値に設定されて
いる。
【００５４】遅延要素５４８によって供給されるサンプ
ルは、シーケンスＣR、ＣB、ＣR、ＣB、．．．により表
すことができる。これらのサンプルは、選択反転回路５
５０に入力される。選択反転回路５５０は、出力制御回
路３１８から供給される信号ＮＥＧＡＴＥによって制御
される。本発明の実施例では、信号ＮＥＧＡＴＥによ
り、加算器５５２に入力されるサンプルのシーケンスが
ＣR、ＣB、ＣR、−ＣB、−ＣR、−ＣB、−ＣR、ＣB、Ｃ
R、ＣB、ＣR、−ＣB、．．．となるように、補間輝度信
号のサンプルが選択的に反転される。ＰＡＬ方式信号の
使用のため、ＣRサンプルの反転パターンはライン毎に
交互になる。さらに、信号ＩＮＶＥＲＴにより、バース
トエンベロープ信号は４サンプル毎に反転され、カラー
参照バースト信号を形成する。
ルは、シーケンスＣR、ＣB、ＣR、ＣB、．．．により表
すことができる。これらのサンプルは、選択反転回路５
５０に入力される。選択反転回路５５０は、出力制御回
路３１８から供給される信号ＮＥＧＡＴＥによって制御
される。本発明の実施例では、信号ＮＥＧＡＴＥによ
り、加算器５５２に入力されるサンプルのシーケンスが
ＣR、ＣB、ＣR、−ＣB、−ＣR、−ＣB、−ＣR、ＣB、Ｃ
R、ＣB、ＣR、−ＣB、．．．となるように、補間輝度信
号のサンプルが選択的に反転される。ＰＡＬ方式信号の
使用のため、ＣRサンプルの反転パターンはライン毎に
交互になる。さらに、信号ＩＮＶＥＲＴにより、バース
トエンベロープ信号は４サンプル毎に反転され、カラー
参照バースト信号を形成する。
【００５５】図１及び図２を参照して先に述べたよう
に、輝度補間器４２０は独立したｎｅｇａｔｅ信号（不
図示）に応答して、挿入された同期信号のうちでバース
トエンベロープに対応する部分の輝度信号のサンプルを
選択的に反転し、カラー参照バースト信号を生成する。
バーストエンベロープ信号は、デマルチプレクサ及び同
期信号挿入回路１１２によって、同期信号の一部として
挿入される。
に、輝度補間器４２０は独立したｎｅｇａｔｅ信号（不
図示）に応答して、挿入された同期信号のうちでバース
トエンベロープに対応する部分の輝度信号のサンプルを
選択的に反転し、カラー参照バースト信号を生成する。
バーストエンベロープ信号は、デマルチプレクサ及び同
期信号挿入回路１１２によって、同期信号の一部として
挿入される。
【００５６】加算器５５２は、レジスタ５５４及びマル
チプレクサ５５６を含むアキュムレータの一部である。
本発明の実施例においては、補間輝度信号Ｙの連続する
サンプルは、レジスタ５５８を通じて外部入力ポートＥ
ＸＴから加算器５５２の１つの入力ポートに入力され、
遅延要素５４８によって供給されるクロミナンスサンプ
ルストリームは、加算器５５２の他の入力ポートに入力
される。加算器５５２は、デジタルＰＡＬ方式信号のサ
ンプリングレート１７．７ＭＨｚの２倍にあたる３５．
５ＭＨｚで動作する。マルチプレクサ５５６から加算器
５５２への入力信号は、外部輝度信号とアキュムレータ
レジスタ５５４から供給される出力信号との間で、交互
に変化する。
チプレクサ５５６を含むアキュムレータの一部である。
本発明の実施例においては、補間輝度信号Ｙの連続する
サンプルは、レジスタ５５８を通じて外部入力ポートＥ
ＸＴから加算器５５２の１つの入力ポートに入力され、
遅延要素５４８によって供給されるクロミナンスサンプ
ルストリームは、加算器５５２の他の入力ポートに入力
される。加算器５５２は、デジタルＰＡＬ方式信号のサ
ンプリングレート１７．７ＭＨｚの２倍にあたる３５．
５ＭＨｚで動作する。マルチプレクサ５５６から加算器
５５２への入力信号は、外部輝度信号とアキュムレータ
レジスタ５５４から供給される出力信号との間で、交互
に変化する。
【００５７】従って、あるサンプル間隔で、加算器はＹ
＋ＣRを表す部分的サンプルを供給し、その次の間隔
で、このサンプルがマルチプレクサ５５６を通ってサイ
クルして、ＣBサンプルに加算される。この加算の結
果、Ｙ＋ＣR＋ＣBを表す完全なサンプルができる。信号
ＲＯＵＴによって、レジスタ５６０は１つおきのサンプ
ル（つまり、完全なサンプルのみ）をロードするように
条件設定され、ＰＡＬ方式サンプリングレートで出力信
号を供給する。あるいは、クロミナンス補間器４３２か
ら供給される出力信号は、ファントム出力ポート５６１
によって示されるように、レジスタ５５４の出力ポート
から取り出すこともできる。この場合には、レジスタ５
６０と実質的に同じ働きをするレジスタを、クロミナン
ス補間器４３２の外部に有することが望ましい。
＋ＣRを表す部分的サンプルを供給し、その次の間隔
で、このサンプルがマルチプレクサ５５６を通ってサイ
クルして、ＣBサンプルに加算される。この加算の結
果、Ｙ＋ＣR＋ＣBを表す完全なサンプルができる。信号
ＲＯＵＴによって、レジスタ５６０は１つおきのサンプ
ル（つまり、完全なサンプルのみ）をロードするように
条件設定され、ＰＡＬ方式サンプリングレートで出力信
号を供給する。あるいは、クロミナンス補間器４３２か
ら供給される出力信号は、ファントム出力ポート５６１
によって示されるように、レジスタ５５４の出力ポート
から取り出すこともできる。この場合には、レジスタ５
６０と実質的に同じ働きをするレジスタを、クロミナン
ス補間器４３２の外部に有することが望ましい。
【００５８】従って、レジスタ５６０の出力ポートで生
成される出力信号は、サンプルストリームＹ＋（Ｃ
R(＋，−)ＣB）、Ｙ＋（ＣR(−，＋)ＣB）、Ｙ−（Ｃ
R(＋，−)ＣB）、Ｙ−（ＣR(−，＋)ＣB）、Ｙ＋（Ｃ
R(＋，−)ＣB）、．．．．である。なお、演算記号
(＋，−)は、サンプルがあるラインで加算されてその次
のラインで減算されることを、演算記号(−，＋)は、サ
ンプルがあるラインで減算されてその次のラインで加算
されることを示している。先に述べたように、輝度信号
は、カラー参照バースト信号を含むように輝度補間器４
２０において変調されている。
成される出力信号は、サンプルストリームＹ＋（Ｃ
R(＋，−)ＣB）、Ｙ＋（ＣR(−，＋)ＣB）、Ｙ−（Ｃ
R(＋，−)ＣB）、Ｙ−（ＣR(−，＋)ＣB）、Ｙ＋（Ｃ
R(＋，−)ＣB）、．．．．である。なお、演算記号
(＋，−)は、サンプルがあるラインで加算されてその次
のラインで減算されることを、演算記号(−，＋)は、サ
ンプルがあるラインで減算されてその次のラインで加算
されることを示している。先に述べたように、輝度信号
は、カラー参照バースト信号を含むように輝度補間器４
２０において変調されている。
【００５９】加算された輝度サンプル及びクロミナンス
サンプルはレジスタ５５４に記憶され、その後、加算器
５５２に入力される次のサンプル値の組と同期して、レ
ジスタ５６０に転送される。レジスタ５６０は、サンプ
ル化データＰＡＬ方式コンポジット映像信号のフォーマ
ット及びサンプリングレートで、出力サンプルを供給す
る。
サンプルはレジスタ５５４に記憶され、その後、加算器
５５２に入力される次のサンプル値の組と同期して、レ
ジスタ５６０に転送される。レジスタ５６０は、サンプ
ル化データＰＡＬ方式コンポジット映像信号のフォーマ
ット及びサンプリングレートで、出力サンプルを供給す
る。
【００６０】先に述べたように、図４に示すオフセット
ＲＯＭ４３４は、輝度補間器４２０の供給するサンプル
の黒レベルを補正する信号を供給し、ＰＡＬ信号に望ま
しい黒レベルを生成する。従って、クロミナンス補間器
４３２の供給する信号は、カラー参照バースト信号を含
み、かつ補正された黒レベルを有するサンプル化データ
ＰＡＬ方式信号である。
ＲＯＭ４３４は、輝度補間器４２０の供給するサンプル
の黒レベルを補正する信号を供給し、ＰＡＬ信号に望ま
しい黒レベルを生成する。従って、クロミナンス補間器
４３２の供給する信号は、カラー参照バースト信号を含
み、かつ補正された黒レベルを有するサンプル化データ
ＰＡＬ方式信号である。
【００６１】図６は、図３に示す出力制御回路３１８と
しての使用に適した回路の、部分的にブロック図の形式
を使った論理図である。図６に示す論理回路は、同じく
図３に示す補間フィルタ３１６に入力される値ＸＹ、Ｘ
Ｃ及びＹ＿ＳＨＩＦＴを計算する。図６に示す制御回路
もまた、以下に述べるように、任意の出力位相参照信号
ＸＹＺＥＲＯを生成する。さらにこの回路は、内部エラ
ー信号Ｙのための新たな値を計算する。これらの値は、
式（２）、（３）、（４）及び（５）に従って計算され
る。
しての使用に適した回路の、部分的にブロック図の形式
を使った論理図である。図６に示す論理回路は、同じく
図３に示す補間フィルタ３１６に入力される値ＸＹ、Ｘ
Ｃ及びＹ＿ＳＨＩＦＴを計算する。図６に示す制御回路
もまた、以下に述べるように、任意の出力位相参照信号
ＸＹＺＥＲＯを生成する。さらにこの回路は、内部エラ
ー信号Ｙのための新たな値を計算する。これらの値は、
式（２）、（３）、（４）及び（５）に従って計算され
る。
【００６２】 Ｙ＿ＳＨＩＦＴ＝ＩＮＴ（（ＸＹi＋Ａ１）／１０６） （２） ＸＹi+1＝（ＸＹi＋Ａ１） ＭＯＤ １０６ （３） ＸＣi+1＝ＩＮＴ（（（１−ＣＦ）ＸＹi+1＋ＣＦ（Ｂ＋ＸＹi+1））／４） （４） Ｙi+1＝（Ｙi＋ＲＡ１） ＭＯＤ ６６９２ （５） 。
【００６３】図６に示す回路では、エラー値Ｙiが閾値
より上か下かにより、Ａ１は８０と８１の間で切り替わ
る。同様に、ＲＡ１は、信号Ｙ＿ＳＨＩＦＴの状態のそ
れぞれの変化に応答して、４６４０と４６１３の間で切
り替わる。除算を論理回路で実現することは難しいの
で、式（２）から（５）は、図６に示す論理回路で実現
されるように除算をなくして単純化されている。ＣＦ
は、以下に述べるように、クロミナンス係数のセット数
を別の方法で望まれるものよりも少なくするブール変数
である。
より上か下かにより、Ａ１は８０と８１の間で切り替わ
る。同様に、ＲＡ１は、信号Ｙ＿ＳＨＩＦＴの状態のそ
れぞれの変化に応答して、４６４０と４６１３の間で切
り替わる。除算を論理回路で実現することは難しいの
で、式（２）から（５）は、図６に示す論理回路で実現
されるように除算をなくして単純化されている。ＣＦ
は、以下に述べるように、クロミナンス係数のセット数
を別の方法で望まれるものよりも少なくするブール変数
である。
【００６４】図６において、レジスタ６２８、加算器６
１０、値ソース６１２、６１４、６１６、６１８及び６
１９、三状態バッファ６２０、６２２、６２４及び６２
６、ＯＲゲート６６２、ならびに比較器６３０及び６３
２が、式（２）及び（３）を実現する。レジスタ６４
６、加算器６３４、値ソース６３６、６３８、６４０、
６４２、６４４及び６４５、三状態バッファ６６６、６
６８、６７０及び６７２、ＯＲゲート６６０、ならびに
比較器６４８及び６５０が、式（５）を実現する。ＡＮ
Ｄゲート６５２、６５４、６５６、６５８及び６６４
は、これら２つの回路で共有される制御信号を生成す
る。式（４）は、加算器６８０、値ソース６８２、マル
チプレクサ６８４、トリガ形フリップフロップ６８６及
び整数除算器６８８によって実現される。
１０、値ソース６１２、６１４、６１６、６１８及び６
１９、三状態バッファ６２０、６２２、６２４及び６２
６、ＯＲゲート６６２、ならびに比較器６３０及び６３
２が、式（２）及び（３）を実現する。レジスタ６４
６、加算器６３４、値ソース６３６、６３８、６４０、
６４２、６４４及び６４５、三状態バッファ６６６、６
６８、６７０及び６７２、ＯＲゲート６６０、ならびに
比較器６４８及び６５０が、式（５）を実現する。ＡＮ
Ｄゲート６５２、６５４、６５６、６５８及び６６４
は、これら２つの回路で共有される制御信号を生成す
る。式（４）は、加算器６８０、値ソース６８２、マル
チプレクサ６８４、トリガ形フリップフロップ６８６及
び整数除算器６８８によって実現される。
【００６５】この回路では、三状態ゲート６２０、６２
２、６２４及び６２６が、８０、８１、−２６及び−２
５の値のうちの１つを選択的に加算器６１０に与え、レ
ジスタ６２８に保持されているＸＹの値に加算する。レ
ジスタ６２８は、読出しリセット信号ＲＲによってリセ
ットされる。読出しリセット信号ＲＲは、図３に示すよ
うにマイクロプロセッサ３１４から直接与えられるか、
または、マイクロプロセッサ３１４から与えられる信号
に応答して、出力制御回路３１８の内部の回路要素（不
図示）で生成される。
２、６２４及び６２６が、８０、８１、−２６及び−２
５の値のうちの１つを選択的に加算器６１０に与え、レ
ジスタ６２８に保持されているＸＹの値に加算する。レ
ジスタ６２８は、読出しリセット信号ＲＲによってリセ
ットされる。読出しリセット信号ＲＲは、図３に示すよ
うにマイクロプロセッサ３１４から直接与えられるか、
または、マイクロプロセッサ３１４から与えられる信号
に応答して、出力制御回路３１８の内部の回路要素（不
図示）で生成される。
【００６６】値８０または８１は、ＸＹの現在の値にこ
の値を加算した結果が１０６よりも小さくなることを比
較器６３０が示す場合に、Ａ１の値に応じていずれかの
値が加算器６１０に入力される。８０または８１をそれ
ぞれＸＹの現在の値へ加算した結果が１０６よりも大き
くなることを比較器６３０が示す場合は、値−２６及び
−２５が入力される。従って、加算器６１０により生成
された値ＸＹは、どの瞬間においても、８０または８１
のを加算とモジュロ１０６演算で得られる値に等しい。
の値を加算した結果が１０６よりも小さくなることを比
較器６３０が示す場合に、Ａ１の値に応じていずれかの
値が加算器６１０に入力される。８０または８１をそれ
ぞれＸＹの現在の値へ加算した結果が１０６よりも大き
くなることを比較器６３０が示す場合は、値−２６及び
−２５が入力される。従って、加算器６１０により生成
された値ＸＹは、どの瞬間においても、８０または８１
のを加算とモジュロ１０６演算で得られる値に等しい。
【００６７】比較器６３０は、加算器６１０から供給さ
れたＸＹの現在の値を、値ソース６１９から供給された
値２５と比較し、ＸＹが２５より小さいときには（つま
り、８０または８１のＸＹへの加算が１０６よりも大き
な値を生成しないときには）、論理的ハイの出力信号を
生成する。比較器６３０の出力信号は、信号Ｙ＿ＳＨＩ
ＦＴである。もう１つの比較器６３２もＸＹの現在の値
を２５と比較するが、ＸＹが２５よりも大きいとき（つ
まり、８０または８１のＸＹへの加算が１０６よりも大
きな値を生成するとき）にのみ、論理的ハイの信号を生
成する。これらの信号は、以下に述べる２つのエラー比
較器６４８及び６５０の出力信号と共に、値ソース６１
２、６１４、６１６及び６１８の供給する値のどれを加
算器６１０に入力するかを決めるために用いられる。
れたＸＹの現在の値を、値ソース６１９から供給された
値２５と比較し、ＸＹが２５より小さいときには（つま
り、８０または８１のＸＹへの加算が１０６よりも大き
な値を生成しないときには）、論理的ハイの出力信号を
生成する。比較器６３０の出力信号は、信号Ｙ＿ＳＨＩ
ＦＴである。もう１つの比較器６３２もＸＹの現在の値
を２５と比較するが、ＸＹが２５よりも大きいとき（つ
まり、８０または８１のＸＹへの加算が１０６よりも大
きな値を生成するとき）にのみ、論理的ハイの信号を生
成する。これらの信号は、以下に述べる２つのエラー比
較器６４８及び６５０の出力信号と共に、値ソース６１
２、６１４、６１６及び６１８の供給する値のどれを加
算器６１０に入力するかを決めるために用いられる。
【００６８】式（５）を実現する回路も、同様に動作す
る。値ソース４６４０及び４６１３の供給する値４６４
０及び４６１３は、Ａ１の値がそれぞれ８０及び８１の
ときの誤差微分に対応するＲＡ１の２つの値であり、値
−２０５２及び−２０７９は、モジュロ６６９２加算を
実現するために使用されるべき、対応する値である。
る。値ソース４６４０及び４６１３の供給する値４６４
０及び４６１３は、Ａ１の値がそれぞれ８０及び８１の
ときの誤差微分に対応するＲＡ１の２つの値であり、値
−２０５２及び−２０７９は、モジュロ６６９２加算を
実現するために使用されるべき、対応する値である。
【００６９】比較器６４８は、レジスタ６４６に保持さ
れている値Ｙが２０５２よりも小さいときにのみ、論理
的ハイな信号を生成する。この信号は、Ｙの次の値（つ
まり、４６４０または４６１３のいずれかのＹへの加算
の結果）が、６６９２よりも小さいことを示す。もう１
つの比較器６５０は、Ｙの現在の値が２０７８よりも大
きいときにのみ論理的ハイな出力信号を供給する。この
信号は、Ｙの次の値が６６９２よりも大きく、よって、
これは決められた誤差閾値よりも大きいことを示す。こ
の信号に応答して、適切な負の値が加算されてモジュロ
加算を構成する。
れている値Ｙが２０５２よりも小さいときにのみ、論理
的ハイな信号を生成する。この信号は、Ｙの次の値（つ
まり、４６４０または４６１３のいずれかのＹへの加算
の結果）が、６６９２よりも小さいことを示す。もう１
つの比較器６５０は、Ｙの現在の値が２０７８よりも大
きいときにのみ論理的ハイな出力信号を供給する。この
信号は、Ｙの次の値が６６９２よりも大きく、よって、
これは決められた誤差閾値よりも大きいことを示す。こ
の信号に応答して、適切な負の値が加算されてモジュロ
加算を構成する。
【００７０】ＸＹが２５に等しく、Ｙが２０５２と２０
７８との間にあるとき、比較器６３０、６３２、６４８
及び６５０のすべてから供給される出力信号は、論理的
にローである。この実施例では、ＡＮＤゲート６６４
は、ジスタ６２８及び６４６にそれぞれ保持されている
ＸＹ及びＹの値に加算される値８０及び４６４０を、Ｏ
Ｒゲート６６０及び６６２を通してそれぞれ生成する。
７８との間にあるとき、比較器６３０、６３２、６４８
及び６５０のすべてから供給される出力信号は、論理的
にローである。この実施例では、ＡＮＤゲート６６４
は、ジスタ６２８及び６４６にそれぞれ保持されている
ＸＹ及びＹの値に加算される値８０及び４６４０を、Ｏ
Ｒゲート６６０及び６６２を通してそれぞれ生成する。
【００７１】この信号ＸＹは、図６に示すように、ＮＯ
Ｒゲート６９０、遅延要素６９２（図６では、τと記さ
れている）及びＡＮＤゲート６９４に入力され、位相参
照信号ＸＹＺＥＲＯを生成する。従って、信号ＸＹの値
が０（すべてのビットが論理的ロー）であるとき、ＮＯ
Ｒゲート６９０から生成される信号は論理的にハイな値
になっている。この信号は、信号ＣＫ＿ＯＵＴの周期に
実質的に等しいパルス幅を有するパルス信号である。な
ぜならば、値が０の信号ＸＹに続くクロック信号ＣＫ＿
ＯＵＴの次のパルスでは、レジスタ６２８に保持される
値、すなわち信号ＸＹは０でない値になり、ＮＯＲゲー
ト６９０から供給される信号を論理的にローにする。
Ｒゲート６９０、遅延要素６９２（図６では、τと記さ
れている）及びＡＮＤゲート６９４に入力され、位相参
照信号ＸＹＺＥＲＯを生成する。従って、信号ＸＹの値
が０（すべてのビットが論理的ロー）であるとき、ＮＯ
Ｒゲート６９０から生成される信号は論理的にハイな値
になっている。この信号は、信号ＣＫ＿ＯＵＴの周期に
実質的に等しいパルス幅を有するパルス信号である。な
ぜならば、値が０の信号ＸＹに続くクロック信号ＣＫ＿
ＯＵＴの次のパルスでは、レジスタ６２８に保持される
値、すなわち信号ＸＹは０でない値になり、ＮＯＲゲー
ト６９０から供給される信号を論理的にローにする。
【００７２】図１に示す同期システムの適切な動作のた
めに、入力位相参照信号は５０パーセントのデューティ
サイクルを有し、出力位相参照信号は入力位相参照信号
の周期の約２分の１のパルス幅でなければならない。先
に述べたように、信号ＸＹＺＥＲＯが出力位相参照信号
として用いられるときには、信号ＣＫ＿ＩＮ／２が、好
ましい入力位相参照信号である。上記のように、この信
号は５０パーセントのデューティーサイクルを有し、１
３．５ＭＨｚである。従って、このパルス幅は３７ナノ
秒（ｎｓ）である。信号ＸＹＺＥＲＯのパルス幅は、１
７．７ＭＨｚの出力クロック信号の１周期、つまり５６
ｎｓである。遅延要素５９２は、ＮＯＲゲート６９０か
ら供給される信号を約７ｎｓ遅延させ、その遅延パルス
をＡＮＤゲート６９４の反転入力端子に入力する。ゲー
ト６９４の他方の非反転入力端子は、ＮＯＲゲート６９
０の供給する信号を受けるために接続している。ＡＮＤ
ゲート６９４の供給する信号ＸＺＹＥＲＯは、ＮＯＲゲ
ート６９０の供給するパルスの後に１ゲート遅延（つま
り、ＡＮＤゲート６９４）で始まるパルスを有する。Ｎ
ＯＲゲート６９０の供給するパルスは、遅延要素６９２
の供給する遅延（つまり、約３７ｎｓ）に等しいパルス
幅になっている。
めに、入力位相参照信号は５０パーセントのデューティ
サイクルを有し、出力位相参照信号は入力位相参照信号
の周期の約２分の１のパルス幅でなければならない。先
に述べたように、信号ＸＹＺＥＲＯが出力位相参照信号
として用いられるときには、信号ＣＫ＿ＩＮ／２が、好
ましい入力位相参照信号である。上記のように、この信
号は５０パーセントのデューティーサイクルを有し、１
３．５ＭＨｚである。従って、このパルス幅は３７ナノ
秒（ｎｓ）である。信号ＸＹＺＥＲＯのパルス幅は、１
７．７ＭＨｚの出力クロック信号の１周期、つまり５６
ｎｓである。遅延要素５９２は、ＮＯＲゲート６９０か
ら供給される信号を約７ｎｓ遅延させ、その遅延パルス
をＡＮＤゲート６９４の反転入力端子に入力する。ゲー
ト６９４の他方の非反転入力端子は、ＮＯＲゲート６９
０の供給する信号を受けるために接続している。ＡＮＤ
ゲート６９４の供給する信号ＸＺＹＥＲＯは、ＮＯＲゲ
ート６９０の供給するパルスの後に１ゲート遅延（つま
り、ＡＮＤゲート６９４）で始まるパルスを有する。Ｎ
ＯＲゲート６９０の供給するパルスは、遅延要素６９２
の供給する遅延（つまり、約３７ｎｓ）に等しいパルス
幅になっている。
【００７３】本発明の実施例では、信号ＸＹＺＥＲＯは
値が０の信号ＸＹと実質的に一致するパルスを有してい
るが、信号ＸＹＺＥＲＯと同じ方法で使用できる他の参
照位相信号を生成するために、信号ＸＹの他の値を使用
することもできる。
値が０の信号ＸＹと実質的に一致するパルスを有してい
るが、信号ＸＹＺＥＲＯと同じ方法で使用できる他の参
照位相信号を生成するために、信号ＸＹの他の値を使用
することもできる。
【００７４】図６に示すように、ＸＣの値は、信号ＣＦ
の値に応じてＸＹの値を選択的に１０６に加えることで
生成される。信号ＣＦは、信号Ｙ＿ＳＨＩＦＴが論理的
ローから論理的ハイに変化するごとに、論理的ローと論
理的ハイとの間をトグルする。この加算の結果は４で除
算され、信号ＸＣの新たな値を生成する。この機能を実
現する回路は、加算器６８０、値ソース６８２、マルチ
プレクサ６８４、トリガ形フリップフロップ６８６及び
整数除算器６８８とを含んでいる。ＣＣＩＲ６０１標準
によると、クロミナンスサンプル位置の数は輝度サンプ
ル位置の数の半分であるので、信号Ｃ＿ＳＨＩＦＴは信
号Ｙ＿ＳＨＩＦＴの２分の１の周波数になっている。本
発明の実施例では、この信号は、信号ＣＦと同一であ
る。あるいは、好ましくは、信号Ｃ＿ＳＨＩＦＴを、信
号ＣＦ及びクロック信号ＣＫ＿ＯＵＴの論理ＡＮＤとし
て生成してもよい。
の値に応じてＸＹの値を選択的に１０６に加えることで
生成される。信号ＣＦは、信号Ｙ＿ＳＨＩＦＴが論理的
ローから論理的ハイに変化するごとに、論理的ローと論
理的ハイとの間をトグルする。この加算の結果は４で除
算され、信号ＸＣの新たな値を生成する。この機能を実
現する回路は、加算器６８０、値ソース６８２、マルチ
プレクサ６８４、トリガ形フリップフロップ６８６及び
整数除算器６８８とを含んでいる。ＣＣＩＲ６０１標準
によると、クロミナンスサンプル位置の数は輝度サンプ
ル位置の数の半分であるので、信号Ｃ＿ＳＨＩＦＴは信
号Ｙ＿ＳＨＩＦＴの２分の１の周波数になっている。本
発明の実施例では、この信号は、信号ＣＦと同一であ
る。あるいは、好ましくは、信号Ｃ＿ＳＨＩＦＴを、信
号ＣＦ及びクロック信号ＣＫ＿ＯＵＴの論理ＡＮＤとし
て生成してもよい。
【００７５】図４に示す補間器４３２のデジタルＰＡＬ
方式出力信号は、図３の補間フィルタ３１６の出力信号
であり、これは図１に示すサンプリングレート変換器１
１６の出力信号である。図１では、デジタルＰＡＬ方式
信号は、デジタル信号をアナログＰＡＬ方式ベースバン
ド映像信号に変換するデジタルアナログ変換器（ＤＡ
Ｃ）１２０に入力される。このアナログベースバンド信
号は、サンプリングレート変換システムの出力信号であ
る。
方式出力信号は、図３の補間フィルタ３１６の出力信号
であり、これは図１に示すサンプリングレート変換器１
１６の出力信号である。図１では、デジタルＰＡＬ方式
信号は、デジタル信号をアナログＰＡＬ方式ベースバン
ド映像信号に変換するデジタルアナログ変換器（ＤＡ
Ｃ）１２０に入力される。このアナログベースバンド信
号は、サンプリングレート変換システムの出力信号であ
る。
【００７６】アナログＰＡＬ方式信号はまた、従来のＰ
ＡＬ方式同期信号分離器１２２に入力されてもよい。こ
の回路はＰＡＬコンポジット映像信号から水平同期パル
ス信号を分離する。この分離された信号、あるいは代替
的な位相参照信号ＸＹＺＥＲＯは、入力位相参照信号と
共に出力位相参照信号として位相比較器１２４に入力さ
れる。本発明の実施例では、入力位相参照信号は、ＣＫ
＿ＩＮ／２またはＬＰである。
ＡＬ方式同期信号分離器１２２に入力されてもよい。こ
の回路はＰＡＬコンポジット映像信号から水平同期パル
ス信号を分離する。この分離された信号、あるいは代替
的な位相参照信号ＸＹＺＥＲＯは、入力位相参照信号と
共に出力位相参照信号として位相比較器１２４に入力さ
れる。本発明の実施例では、入力位相参照信号は、ＣＫ
＿ＩＮ／２またはＬＰである。
【００７７】信号ＸＹＺＥＲＯの一例は、入力信号の補
間なしに生成される出力輝度信号のサンプルと、実質的
に同時に生じるパルスを有している。従って、信号ＸＹ
ＺＥＲＯのパルスは、入力及び出力サンプリングクロッ
ク信号が、ほとんど一致したパルスを有している瞬間を
表す。このような特性のために、入力及び出力クロック
信号を同調させるために使用する信号として、信号ＸＹ
ＺＥＲＯは優れた信号になっている。
間なしに生成される出力輝度信号のサンプルと、実質的
に同時に生じるパルスを有している。従って、信号ＸＹ
ＺＥＲＯのパルスは、入力及び出力サンプリングクロッ
ク信号が、ほとんど一致したパルスを有している瞬間を
表す。このような特性のために、入力及び出力クロック
信号を同調させるために使用する信号として、信号ＸＹ
ＺＥＲＯは優れた信号になっている。
【００７８】位相比較器１２４はサンプルホールド形比
較器で、例えば、出力位相参照信号（つまり、独立した
ＰＡＬ方式水平同期信号パルスまたは信号ＸＹＺＥＲ
Ｏ）の正方向への変換点と一致したサンプリングパルス
を生成するエッジ検出器（不図示）を含んでもよい。そ
して、積分器（不図示）がサンプリングパルス中に入力
位相参照信号（つまり、ＬＰまたはＣＫ＿ＩＮ／２）を
積分し、出力位相参照信号と入力位相参照信号との間の
位相差を示す出力信号を生成する。本発明の実施例で
は、入力位相参照信号の論理的にローな値が負であり、
論理的にハイな値が正であるように、位相比較器はバイ
アスされている。従って、入力位相参照信号のエッジが
サンプリングパルスの中央で生じるときに、位相比較器
の出力信号は０になる。
較器で、例えば、出力位相参照信号（つまり、独立した
ＰＡＬ方式水平同期信号パルスまたは信号ＸＹＺＥＲ
Ｏ）の正方向への変換点と一致したサンプリングパルス
を生成するエッジ検出器（不図示）を含んでもよい。そ
して、積分器（不図示）がサンプリングパルス中に入力
位相参照信号（つまり、ＬＰまたはＣＫ＿ＩＮ／２）を
積分し、出力位相参照信号と入力位相参照信号との間の
位相差を示す出力信号を生成する。本発明の実施例で
は、入力位相参照信号の論理的にローな値が負であり、
論理的にハイな値が正であるように、位相比較器はバイ
アスされている。従って、入力位相参照信号のエッジが
サンプリングパルスの中央で生じるときに、位相比較器
の出力信号は０になる。
【００７９】信号ＥＡＶＰによって入力映像信号の水平
ラインタイミングに同期された周波数二分割器１１４に
よって、信号ＣＫ＿ＩＮ／２が生成されるという意味
で、信号ＣＫ＿ＩＮ／２は、信号ＣＫ＿ＩＮ／２の１周
期より位相差が小さいＣＣＩＲ６０１入力信号の水平ラ
イン同期信号成分にアラインされ、結果としてそれを表
すことになる。
ラインタイミングに同期された周波数二分割器１１４に
よって、信号ＣＫ＿ＩＮ／２が生成されるという意味
で、信号ＣＫ＿ＩＮ／２は、信号ＣＫ＿ＩＮ／２の１周
期より位相差が小さいＣＣＩＲ６０１入力信号の水平ラ
イン同期信号成分にアラインされ、結果としてそれを表
すことになる。
【００８０】信号ＬＰは、アクティブな映像信号の始ま
り（ＳＡＶ）によって生成され、また入力ＣＣＩＲ６０
１信号の水平ライン同期信号成分を表す。この信号は、
５０パーセントのデューティサイクルを有するようにゲ
ートされ、比較器１２４を用いて、同期信号分離器１２
２から供給される信号から生成される同様なゲートされ
たパルスと比較される。
り（ＳＡＶ）によって生成され、また入力ＣＣＩＲ６０
１信号の水平ライン同期信号成分を表す。この信号は、
５０パーセントのデューティサイクルを有するようにゲ
ートされ、比較器１２４を用いて、同期信号分離器１２
２から供給される信号から生成される同様なゲートされ
たパルスと比較される。
【００８１】上記のように、信号ＸＹＺＥＲＯは、出力
サンプリングクロック信号が入力サンプリングクロック
信号と一致している瞬間を示す。これらの瞬間は、水平
ライン周波数よりも大きな周波数で生じることもある。
従って、出力クロック信号ＣＫ＿ＯＵＴを入力クロック
信号ＣＫ＿ＩＮ／２に同期させるために、独立の水平同
期信号の代わりに信号ＸＹＺＥＲＯを使用することによ
って、より安定した出力クロック信号を生成できる。Ｘ
ＹＺＥＲＯのパルスは水平同期信号よりも大きな周波数
であるため、信号ＸＹＺＥＲＯが出力位相参照信号とし
て使用される場合には、信号ＬＰは入力位相参照信号と
して使用されてはならない。
サンプリングクロック信号が入力サンプリングクロック
信号と一致している瞬間を示す。これらの瞬間は、水平
ライン周波数よりも大きな周波数で生じることもある。
従って、出力クロック信号ＣＫ＿ＯＵＴを入力クロック
信号ＣＫ＿ＩＮ／２に同期させるために、独立の水平同
期信号の代わりに信号ＸＹＺＥＲＯを使用することによ
って、より安定した出力クロック信号を生成できる。Ｘ
ＹＺＥＲＯのパルスは水平同期信号よりも大きな周波数
であるため、信号ＸＹＺＥＲＯが出力位相参照信号とし
て使用される場合には、信号ＬＰは入力位相参照信号と
して使用されてはならない。
【００８２】もし、信号ＬＰ及び独立したＰＡＬ方式水
平同期信号が、それぞれの入力及び出力位相参照信号と
して直接用いられるときには、例えばII形リードラグ検
波器のような異なる種類の位相比較器を用いることが望
ましいであろう。
平同期信号が、それぞれの入力及び出力位相参照信号と
して直接用いられるときには、例えばII形リードラグ検
波器のような異なる種類の位相比較器を用いることが望
ましいであろう。
【００８３】位相比較器１２４によって生成された位相
差信号は、ループフィルタ１２６に入力される。ループ
フィルタ１２６は、位相差信号を積分して電圧制御発振
器１２８のために周波数制御値を生成する。電圧制御発
振器１２８の生成する信号の周波数は、水晶共振子１２
９により、約３５．５ＭＨｚ（８ｆsc）の狭い周波数帯
内になるように制御される。電圧制御発振器１２８の生
成する出力信号の周波数及び位相は、ループフィルタ１
２６の生成する周波数制御信号によって、この周波数帯
内で調整される。電圧制御発振器１２８は、３５．５Ｍ
Ｈｚのクロック信号に加えて１７．７ＭＨｚ（４ｆsc）
のクロック信号ＣＫ＿ＯＵＴを供給する。
差信号は、ループフィルタ１２６に入力される。ループ
フィルタ１２６は、位相差信号を積分して電圧制御発振
器１２８のために周波数制御値を生成する。電圧制御発
振器１２８の生成する信号の周波数は、水晶共振子１２
９により、約３５．５ＭＨｚ（８ｆsc）の狭い周波数帯
内になるように制御される。電圧制御発振器１２８の生
成する出力信号の周波数及び位相は、ループフィルタ１
２６の生成する周波数制御信号によって、この周波数帯
内で調整される。電圧制御発振器１２８は、３５．５Ｍ
Ｈｚのクロック信号に加えて１７．７ＭＨｚ（４ｆsc）
のクロック信号ＣＫ＿ＯＵＴを供給する。
【００８４】これらの両クロック信号は、ＣＣＩＲ６０
１入力映像信号に位相を同期される。ＣＣＩＲ６０１標
準では、１３．５ＭＨｚのクロック信号はＣＣＩＲ６０
１の水平ライン同期信号成分に位相を同期されるため、
このような位相同期が生じる。サンプリングレート変換
器は、実質的に同一のライン及びフィールドタイミング
を有するＰＡＬ方式コンポジット映像信号を含むよう
に、ＣＣＩＲ６０１信号を変換する。しかし、ＰＡＬ方
式コンポジット映像信号のラインタイミングは、１７．
７ＭＨｚのクロック信号を用いて生成されているため、
１７．７ＭＨｚの信号の周波数または位相の変化に応じ
て、ＣＣＩＲ６０１信号のラインタイミングに相関して
ドリフトすることがある。このドリフトは、入力クロッ
ク信号と出力水平同期パルスとの間の位相差の測定値を
使用して修正され、位相差を０にする傾向がある１７．
７ＭＨｚの周波数をある程度変化させる。
１入力映像信号に位相を同期される。ＣＣＩＲ６０１標
準では、１３．５ＭＨｚのクロック信号はＣＣＩＲ６０
１の水平ライン同期信号成分に位相を同期されるため、
このような位相同期が生じる。サンプリングレート変換
器は、実質的に同一のライン及びフィールドタイミング
を有するＰＡＬ方式コンポジット映像信号を含むよう
に、ＣＣＩＲ６０１信号を変換する。しかし、ＰＡＬ方
式コンポジット映像信号のラインタイミングは、１７．
７ＭＨｚのクロック信号を用いて生成されているため、
１７．７ＭＨｚの信号の周波数または位相の変化に応じ
て、ＣＣＩＲ６０１信号のラインタイミングに相関して
ドリフトすることがある。このドリフトは、入力クロッ
ク信号と出力水平同期パルスとの間の位相差の測定値を
使用して修正され、位相差を０にする傾向がある１７．
７ＭＨｚの周波数をある程度変化させる。
【００８５】サンプリングレート変換回路が非常に正確
なため、この回路は良好に動作する。発明者は、上述の
変換回路の実施例では、サンプルタイミング精度が１ｎ
ｓよりも高いことを測定した。しかし、これよりも精度
の低いサンプリングレート変換システムを使用しても、
十分な結果が得られるであろう。
なため、この回路は良好に動作する。発明者は、上述の
変換回路の実施例では、サンプルタイミング精度が１ｎ
ｓよりも高いことを測定した。しかし、これよりも精度
の低いサンプリングレート変換システムを使用しても、
十分な結果が得られるであろう。
【００８６】本発明は、映像信号再サンプリングシステ
ムに関して説明されたが、入力及び出力のそれぞれのサ
ンプルの間の相対的一致を示す測定基準（たとえば、瞬
間的な補間位相）が利用できるようなあらゆる再サンプ
リングシステムで実施される。
ムに関して説明されたが、入力及び出力のそれぞれのサ
ンプルの間の相対的一致を示す測定基準（たとえば、瞬
間的な補間位相）が利用できるようなあらゆる再サンプ
リングシステムで実施される。
【００８７】本発明をある実施例により説明したが、添
付の請求項の範囲の意図及び目的の範囲内において、上
記で概説したように実施することができる。
付の請求項の範囲の意図及び目的の範囲内において、上
記で概説したように実施することができる。
【００８８】
【発明の効果】本発明では、出力信号から発生される出
力位相参照信号と入力信号から発生される入力位相参照
信号とを比較して得られる位相差信号に基づいて、出力
クロック信号が入力クロック信号と位相同期するように
制御する位相ロックループを用いることで、ＣＣＩＲ６
０１信号のような標準スタジオコンポーネント信号とＰ
ＡＬ方式コンポジット信号との間のように非互換なサン
プリングレートを有する入出力信号間であっても、入出
力サンプリングクロック間の位相同期が安定かつ容易に
とれるという効果を有する。
力位相参照信号と入力信号から発生される入力位相参照
信号とを比較して得られる位相差信号に基づいて、出力
クロック信号が入力クロック信号と位相同期するように
制御する位相ロックループを用いることで、ＣＣＩＲ６
０１信号のような標準スタジオコンポーネント信号とＰ
ＡＬ方式コンポジット信号との間のように非互換なサン
プリングレートを有する入出力信号間であっても、入出
力サンプリングクロック間の位相同期が安定かつ容易に
とれるという効果を有する。
【図１】本発明の位相同期システムのブロック図であ
る。
る。
【図２】図１に示す位相同期システムにおける使用に適
した同期信号挿入回路のブロック図である。
した同期信号挿入回路のブロック図である。
【図３】図１に示す位相同期システムとともに使用する
のに適した信号変換回路のブロック図である。
のに適した信号変換回路のブロック図である。
【図４】図３に示す信号変換回路における使用に適した
補間フィルタのブロック図である。
補間フィルタのブロック図である。
【図５】図４に示す補間フィルタにおける使用に適した
補間器のブロック図である。
補間器のブロック図である。
【図６】図３に示す信号変換回路の出力制御回路として
の使用に適した回路の論理図である。
の使用に適した回路の論理図である。
１１０ 同期信号検波器 １１２ デマルチプレクサ及び同期信号挿入回路 １１４ 周波数二分割器 １１６ サンプリングレート変換器 １２０ デジタルアナログ変換器 １２２ 同期信号分離器 １２４ 位相比較器 １２６ ループフィルタ １２８ 電圧制御発振器
Claims (15)
- 【請求項１】 入力クロック信号によって決定される入
力サンプリングレートを有する入力映像信号を、出力ク
ロック信号によって決定される出力サンプリングレート
を有する出力映像信号に変換する映像信号変換システム
における使用に適した位相同期出力クロック信号発生装
置であって、 該出力映像信号を受け取るように接続され、該入力クロ
ック信号と望ましくは所定の位相関係にある変換点を有
する位相参照信号を発生させる発生手段と、 該入力映像信号の所定サンプルが発生する瞬間を表す信
号と該出力映像信号の該位相参照信号とを受け取るよう
に接続され、該入力クロック信号と該出力クロック信号
との間の所定の位相関係に関連する位相差を表す位相差
信号を発生させる位相比較手段と、 該位相差信号に応答して、該入力クロック信号と該所定
の位相関係を有する該出力クロック信号を発生させる制
御発振器手段と、 を備える装置。 - 【請求項２】 前記入力映像信号がライン同期信号成分
を含み、前記入力クロック信号の位相が該入力映像信号
の該ライン同期信号成分に位相同期されている請求項１
に記載の装置。 - 【請求項３】 前記入力映像信号の所定のサンプルが発
生した瞬間を表す前記信号が、前記入力クロック信号の
変換点である請求項２に記載の装置。 - 【請求項４】 前記入力映像信号がＣＣＩＲ６０１（６
２５／２５）標準によって規定され、前記出力映像信号
がＰＡＬ方式映像標準によって規定されている請求項３
に記載の装置。 - 【請求項５】 入力クロック信号及び水平ライン同期信
号成分によって規定される所定のサンプリングレートを
有する入力映像信号の供給源と、 該入力映像信号及び出力クロック信号を受け取るように
接続された、該入力映像信号の該水平ライン同期信号成
分と同一周波数の水平ライン同期信号成分を有する出力
映像信号を発生させる信号変換手段と、 該入力クロック信号を表す第１及び第２の信号と該出力
映像信号のサンプリング位相を表す信号とを受け取るよ
うに接続され、該入力映像信号と該出力映像信号との間
のサンプリング位相差を表す出力信号を発生する位相比
較手段と、 該位相比較手段に応答して、該入力映像信号の該水平ラ
イン同期信号成分との所定の位相関係を保持するように
周波数及び位相が変化する該出力クロック信号を発生す
る制御発振器手段と、 を備える位相ロックループクロック信号発生システム。 - 【請求項６】 前記入力映像信号を受け取るように接続
され、該入力映像信号から前記水平ライン同期信号成分
を抽出し、該入力映像信号から抽出された該水平ライン
同期信号成分を表す信号を、前記第１の信号として、前
記位相比較手段へ供給する同期信号検出手段と、 前記出力映像信号を受け取るように接続され、該出力映
像信号から前記水平ライン同期信号成分を分離し、該出
力映像信号から分離された該水平ライン同期信号成分
を、前記第２の信号として、該位相比較手段へ供給する
同期信号分離手段と、 をさらに備える請求項５に記載の位相ロックループクロ
ック信号発生システム。 - 【請求項７】 前記制御発振器手段が、前記出力クロッ
ク信号を所定の周波数帯域内に制限するように構成され
た水晶共振子を有する電圧制御発振器を含む請求項６に
記載の位相ロックループクロック信号発生システム。 - 【請求項８】 前記入力映像信号の前記ライン同期信号
成分を表す前記第１の信号が、該入力映像信号の所定の
サンプルである請求項７に記載の位相ロックループクロ
ック信号発生システム。 - 【請求項９】 前記信号変換手段が、 参照水平ライン同期信号成分の単一パルスを表すサンプ
ルを保持するメモリ手段と、 前記入力映像信号の前記水平ライン同期信号成分を表す
サンプルを、該保持されたサンプルに置換する置換手段
と、 該置換された水平ライン同期信号成分を有する該入力映
像信号を、前記出力映像信号の水平ライン同期信号成分
が１ナノ秒よりも短い時間誤差で変換されるように、該
出力映像信号に変換する変換手段と、 を有する、請求項８に記載の位相ロックループクロック
信号発生システム。 - 【請求項１０】 前記入力映像信号がＣＣＩＲ６０１
（６２５／２５）信号標準に準拠し、前記出力映像信号
がＰＡＬ信号標準に準拠している請求項９に記載の位相
ロックループクロック信号発生システム。 - 【請求項１１】 所定のライン走査周波数を有する入力
映像信号を、同じ所定のライン走査周波数を有する出力
映像信号に変換する映像信号変換システムと共に使用す
るのに適したクロック信号発生システムであって、 制御信号に応答して、所定の周波数帯域を占め得る該ク
ロック信号を発生させる制御発振器手段と、 該入力映像信号と該出力映像信号を受け取るように接続
され、該入力映像信号と該出力映像信号との各々の該ラ
イン走査周波数の位相差を表す制御信号を、該制御発振
器手段に対して発生する位相比較手段と、 該入力映像信号と該出力映像信号との該ライン走査周波
数の該位相差を最小にするように、該クロック信号を該
映像信号変換システムに与える信号供給手段と、 を備えているクロック信号発生システム。 - 【請求項１２】 入力クロック信号に同期したサンプル
化データ入力信号から、出力クロック信号に同期したサ
ンプル化データ出力信号を補間する再サンプリングシス
テムと共に使用するのに適したクロック信号発生システ
ムであって、 制御信号に応答して、該出力クロック信号を発生させる
制御発振器手段と、 該再サンプリングシステムに接続され、該入力信号から
所定の補間位相で該出力信号のサンプルが発生される瞬
間を決定し、該決定された瞬間に対応する変換点を有す
る位相参照信号を生成する再サンプリング制御手段と、 該サンプル化データ出力信号を受け取るように接続さ
れ、該サンプル化データ出力信号から同期信号成分を分
離し、該分離された信号を出力同期信号として供給する
供給手段と、 該入力クロック信号と該出力同期信号とを受け取るよう
に接続され、該出力同期信号の変換点と該入力クロック
信号との間の位相差を表す位相差信号を発生する位相比
較手段と、 該位相比較手段に接続され、該位相差信号に応答して、
該位相差信号の大きさを最小にするように動作する該制
御発振器手段のために該制御信号を発生する発生手段
と、 該入力映像信号からの該出力信号の補間を同期させるよ
うに、該再サンプリングシステムへ該出力クロック信号
を与える信号供給手段と、 を備えるクロック信号発生システム。 - 【請求項１３】 前記再サンプリングシステムが、フィ
ルタ係数の複数のセットに対応してそれぞれの複数の補
間位相を実現する補間フィルタを備え、 該再サンプリング制御手段が、該補間位相の各々のシー
ケンスに応じて該補間フィルタが該サンプル化データ入
力信号から該サンプル化データ出力信号を補間するよう
に、該補間フィルタ係数のセットのシーケンスを特定す
る特定手段を備え、 前記同期信号が、該フィルタ係数の複数のセットの中
で、該再サンプリング制御手段によって設定される１つ
の所定のセットの特定条件に対応する変換点を有する、
請求項１２に記載のクロック信号発生システム。 - 【請求項１４】 前記フィルタ係数の所定のセットが、
前記入力サンプルが修正なしに該出力サンプルとして通
過する補間位相に対応する、請求項１３に記載のクロッ
ク信号発生システム。 - 【請求項１５】 前記再サンプリングシステムが、ＣＣ
ＩＲ６０１入力映像信号をＰＡＬ方式出力映像信号に変
換する請求項１４に記載のクロック信号発生システム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1482093A | 1993-02-08 | 1993-02-08 | |
| US08/096,635 | 1993-07-23 | ||
| US08/014,820 | 1993-07-23 | ||
| US08/096,635 US5335074A (en) | 1993-02-08 | 1993-07-23 | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730860A true JPH0730860A (ja) | 1995-01-31 |
Family
ID=26686572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6014693A Withdrawn JPH0730860A (ja) | 1993-02-08 | 1994-02-08 | 非互換な入出力サンプリングレートを有する再サンプリングシステムのための位相ロックループ同期器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5335074A (ja) |
| EP (1) | EP0615383A3 (ja) |
| JP (1) | JPH0730860A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012075156A (ja) * | 2004-07-22 | 2012-04-12 | Microsoft Corp | ビデオパラメータを調整することによるビデオ同期化 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0126658B1 (ko) * | 1993-10-05 | 1997-12-29 | 구자홍 | 비표준 텔레비젼 신호처리를 위한 샘플률 변환장치 |
| DE4423214C2 (de) * | 1994-07-01 | 1998-02-12 | Harris Corp | Multinorm-Dekoder für Videosignale und Verfahren zum Dekodieren von Videosignalen |
| US5600379A (en) * | 1994-10-13 | 1997-02-04 | Yves C. Faroudia | Television digital signal processing apparatus employing time-base correction |
| JP2770801B2 (ja) * | 1995-09-27 | 1998-07-02 | 日本電気株式会社 | 映像表示システム |
| DE69723601T2 (de) * | 1996-03-06 | 2004-02-19 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildelementumwandlungsgerät |
| US5784120A (en) * | 1996-05-31 | 1998-07-21 | Analog Devices, Inc. | Video decoder adapted to compensate for time variations between successive horizontal/vertical synchronization pulses |
| DE69804431T2 (de) * | 1997-12-22 | 2002-12-12 | Koninklijke Philips Electronics N.V., Eindhoven | Ausgangszeitbasiskorrelator |
| CN1273709A (zh) * | 1998-04-27 | 2000-11-15 | 皇家菲利浦电子有限公司 | 使用多项式内插法的取样率转换器 |
| US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
| US6853385B1 (en) | 1999-11-09 | 2005-02-08 | Broadcom Corporation | Video, audio and graphics decode, composite and display system |
| US6573905B1 (en) | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
| US7982740B2 (en) | 1998-11-09 | 2011-07-19 | Broadcom Corporation | Low resolution graphics mode support using window descriptors |
| US6927783B1 (en) | 1998-11-09 | 2005-08-09 | Broadcom Corporation | Graphics display system with anti-aliased text and graphics feature |
| US6798420B1 (en) | 1998-11-09 | 2004-09-28 | Broadcom Corporation | Video and graphics system with a single-port RAM |
| US6636222B1 (en) | 1999-11-09 | 2003-10-21 | Broadcom Corporation | Video and graphics system with an MPEG video decoder for concurrent multi-row decoding |
| US7446774B1 (en) | 1998-11-09 | 2008-11-04 | Broadcom Corporation | Video and graphics system with an integrated system bridge controller |
| US6661422B1 (en) * | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
| US6252919B1 (en) * | 1998-12-17 | 2001-06-26 | Neomagic Corp. | Re-synchronization of independently-clocked audio streams by fading-in with a fractional sample over multiple periods for sample-rate conversion |
| US6636269B1 (en) * | 1999-08-18 | 2003-10-21 | Webtv Networks, Inc. | Video timing system and method |
| US6975324B1 (en) | 1999-11-09 | 2005-12-13 | Broadcom Corporation | Video and graphics system with a video transport processor |
| US6724430B2 (en) * | 2000-03-29 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Sampling frequency converter, sampling frequency conversion method, video signal processor, and video signal processing method |
| KR100330037B1 (ko) * | 2000-07-06 | 2002-03-27 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 구동방법 |
| US6592985B2 (en) * | 2000-09-20 | 2003-07-15 | Camco International (Uk) Limited | Polycrystalline diamond partially depleted of catalyzing material |
| KR100425107B1 (ko) * | 2001-10-12 | 2004-03-30 | 엘지전자 주식회사 | 영상표시장치의 수평위상고정루프 속도 제어장치 및 그 방법 |
| US6894725B2 (en) * | 2001-12-03 | 2005-05-17 | Thomson Licensing S.A. | Sample rate converter system |
| US6856358B1 (en) * | 2002-01-16 | 2005-02-15 | Etron Technology, Inc. | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing |
| US8063916B2 (en) | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
| US7349033B2 (en) * | 2005-05-23 | 2008-03-25 | Texas Instruments Incorporated | Systems and methods for correcting color phase error in video systems |
| US20080062311A1 (en) * | 2006-09-13 | 2008-03-13 | Jiliang Song | Methods and Devices to Use Two Different Clocks in a Television Digital Encoder |
| US20080062312A1 (en) * | 2006-09-13 | 2008-03-13 | Jiliang Song | Methods and Devices of Using a 26 MHz Clock to Encode Videos |
| US8634024B2 (en) * | 2009-06-15 | 2014-01-21 | Microvision, Inc. | Asynchronous scanning display projection |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806644A (en) * | 1973-02-23 | 1974-04-23 | Bell Telephone Labor Inc | Video format converter |
| JPS5715586A (en) * | 1980-07-02 | 1982-01-26 | Sony Corp | Code modulator for video signal |
| JPS58161595A (ja) * | 1982-03-19 | 1983-09-26 | Toshiba Corp | カラ−テレビジヨン信号変換回路 |
| JPS58161593A (ja) * | 1982-03-19 | 1983-09-26 | Toshiba Corp | カラ−テレビジヨン信号変換回路 |
| JPS59172897A (ja) * | 1983-03-22 | 1984-09-29 | Victor Co Of Japan Ltd | カラ−映像信号再生装置におけるクロツクパルス発生回路 |
| DE3333225A1 (de) * | 1983-09-14 | 1985-03-28 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur taktratenkonversion |
| EP0179948B1 (de) * | 1984-11-02 | 1988-05-25 | Deutsche ITT Industries GmbH | Farbfernsehempfänger mit mindestens einer integrierten Schaltung zur Verarbeitung des digitalisierten Farb-Bild-Austast-Synchron-Signalgemisches (FBAS-Signal) |
| JP2523601B2 (ja) * | 1987-03-16 | 1996-08-14 | パイオニア株式会社 | ビデオフオ−マツト信号処理方式 |
| US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
| US5057911A (en) * | 1989-10-19 | 1991-10-15 | Matsushita Electric Industrial Co., Ltd. | System and method for conversion of digital video signals |
| JPH03175833A (ja) * | 1989-12-05 | 1991-07-30 | Matsushita Electric Ind Co Ltd | Ｍｕｓｅ信号の同期再生装置 |
| JP3094419B2 (ja) * | 1990-02-19 | 2000-10-03 | ソニー株式会社 | サンプリングレート変換装置 |
| DE4011241B4 (de) * | 1990-04-06 | 2005-06-02 | Micronas Gmbh | Digitale Fernsehsignalverarbeitungsschaltung mit orthogonalem Ausgangstakt |
-
1993
- 1993-07-23 US US08/096,635 patent/US5335074A/en not_active Expired - Lifetime
-
1994
- 1994-02-08 JP JP6014693A patent/JPH0730860A/ja not_active Withdrawn
- 1994-02-08 EP EP94101898A patent/EP0615383A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012075156A (ja) * | 2004-07-22 | 2012-04-12 | Microsoft Corp | ビデオパラメータを調整することによるビデオ同期化 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0615383A2 (en) | 1994-09-14 |
| US5335074A (en) | 1994-08-02 |
| EP0615383A3 (en) | 1995-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5335074A (en) | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates | |
| AU611696B2 (en) | Clock signal generation system | |
| US4870661A (en) | Sample rate conversion system having interpolation function | |
| EP0591970B1 (en) | Approximating sample rate conversion system | |
| CA1229159A (en) | Video signal processing system | |
| JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
| WO2000054519A1 (en) | Time base corrector | |
| US5063437A (en) | Method and apparatus for processing a color video signal | |
| US5253042A (en) | Burst phase detection circuit | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| US6462789B1 (en) | Circuit and method for generating chrominance lock | |
| JP4461521B2 (ja) | サンプリングクロック生成回路 | |
| EP0524618B1 (en) | Image signal processing device | |
| JP3880177B2 (ja) | 時間軸補正装置 | |
| JP2635988B2 (ja) | ディジタル位相同期回路 | |
| JPH09205656A (ja) | 映像信号サンプリングレート変換装置 | |
| JP4509407B2 (ja) | Ｓｃｈ検出装置 | |
| KR0167997B1 (ko) | 시간축 보정을 위한 전처리회로 | |
| JPH0851553A (ja) | テレビ装置の同期処理装置 | |
| JP3118407B2 (ja) | ディジタル映像処理装置 | |
| KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
| JP2005080026A (ja) | サンプリングクロック生成回路 | |
| JP2883194B2 (ja) | 位相再生回路 | |
| JPH11234629A (ja) | テレビジョン信号方式変換装置 | |
| JPH06276493A (ja) | テレビジョン信号受信変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |