JPH06276493A - テレビジョン信号受信変換装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】ＭＵＳＥ／ＮＴＳＣコンバータにおいて、ＰＬ
Ｌ回路とクロック発生回路を大幅に低減し、画質の向上
を図り、簡単な回路で複数種類の画像表示モードすべて
を実現でき、さらにディジタル的にクロマ変調するする
ことで、性能の安定化、高集積回路化による装置の小
型、低価格化を可能とする、テレビジョン信号受信変換
装置。 【構成】ＭＵＳＥ信号を走査線変換５した後、ＮＴＳＣ
系処理８用読みだしクロックを発生するために、１系統
のＰＬＬ回路４，７、該ＰＬＬ回路からの発生クロック
をもとにサブキャリア周波数の整数倍の周波数のクロッ
クを発生する回路９、該クロックをもとにディジタル的
にクロマ変調するクロマエンコーダ１０回路、及び、上
述の画像表示モードの一つであるズーム表示モードを、
ＮＴＳＣ系読みだしクロック周波数の変更によるのでは
なく、信号加工技術で実現するため、上記フルモード時
の映像信号を水平拡大処理する装置を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン信号の受
信装置に係わり、更に詳しくは、ＭＵＳＥ方式の映像信
号をＮＴＳＣ方式の映像信号に変換する信号処理装置に
関する。

【０００２】

【従来の技術】ハイビジョン放送は、ＭＵＳＥ方式で圧
縮されて、衛星波により伝送される。このＭＵＳＥ方式
の原理、信号処理方式、受信装置の構成等については、
「ＮＨＫ技術研究誌、第３９巻第２号 ｐｐ１８〜５３
”ＭＵＳＥ方式の開発”、（１９８７）」に記載され
ており、その特徴としては、走査線数１１２５本、画面
のアスペクト比が１６：９となっている。これを受信す
るには、ＭＵＳＥデコーダ、もしくはもっと簡易にハイ
ビジョンのＭＵＳＥ信号を現行ＮＴＳＣ信号に変換する
ＭＵＳＥ／ＮＴＳＣコンバータが必要であり、これらの
装置の開発が進展している。このうち、後者のＭＵＳＥ
信号をＮＴＳＣ信号に変換する方式については、「ＴＶ
学会誌、ＶＯＬ．４４，ＮＯ．６ｐｐ７０５〜７１２”
ＭＵＳＥ−５２５本コンバータの開発”、（１９９
０）」に報告されている。

【０００３】このＭＵＳＥ／ＮＴＳＣコンバータの信号
処理としては、大きく分けて、ＭＵＳＥ信号処理部、Ｍ
ＵＳＥ系からＮＴＳＣ系へのデータレート変換を行なう
時間軸変換処理部、走査線変換とアスペクト変換処理を
行ない、ＮＴＳＣフォーマット信号に直すためのうＮＴ
ＳＣ系信号処理部等から構成される。またアスペクト比
１６：９のＭＵＳＥ原画像をアスペクト比４：３のＮＴ
ＳＣ用ディスプレイに表示する方法としては、１）１
６：９画像を水平方向に圧縮し、縦長に表示する。（フ
ルモード） ２）１６：９の横長画像をそのまま表示
し、画面上下を空白エリアとする。（ワイドモード）
３）１６：９画像の左右部分を切捨て、中心部分を抜き
出して拡大表示する。（ズームモード）がある。

【０００４】

【発明が解決しようとする課題】上記従来のＭＵＳＥ／
ＮＴＳＣコンバータにおいて、同期処理部の同期クロッ
クとして、ＭＵＳＥ同期処理部でのマスタークロック発
生回路（通常は３２．４ＭHz）の他、ＮＴＳＣ系データ
レート変換を行なうためのメモリからの読みだしクロッ
ク発生回路が必要である。そして、これらの各表示モー
ドにおいては、再生データレートが異なるため、これら
複数種類の表示モードに対応して、前記読みだしクロッ
ク周波数レートを切り換えなければならず、そのため複
数個のＰＬＬもしくはクロック発生器が備えられてい
る。その他さらに、ＮＴＳＣ系色差信号をクロマ信号に
エンコードするために必要な色副搬送波信号（３．５８
ＭHzクロック、サブキャリア）発生回路を要する。これ
らのクロックは非常に高精度の周波数安定度を要するた
めに、その発生回路に高性能のＰＬＬ回路を使用してい
る。そのため、高価な水晶発振器を含むＰＬＬ回路が多
数必要となり、回路規模の増大、コストアップ等の問題
があった。

【０００５】また従来、上記クロマエンコーダとして
は、Ｄ／Ａ変換後の色差信号をアナログ回路で、カラー
サブキャリア信号に基づき平衡変調する構成が一般的で
あるが、サブキャリア用ＰＬＬを上記ＮＴＳＣ同期処理
系ＰＬＬと独立に構成していたため、前段のＮＴＳＣ同
期系に周波数ずれが発生した場合、サブキャリア周波数
は追従できず、ドット妨害等のノイズ発生が避けられな
い、といった問題があった。

【０００６】本発明の目的は、上記問題点を解消し、性
能を安定化し、小型、低価格化を可能とする、テレビジ
ョン信号受信変換装置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、ＭＵＳＥ同期処理回路と走査線変換回
路からなるＭＵＳＥ信号処理回路、ＭＵＳＥ系クロック
生成手段、ＭＵＳＥ系からＮＴＳＣ系へデータレート変
換する時間軸変換メモリ、ディジタル的にクロマ変調す
る回路を含むＮＴＳＣ信号処理回路、及び、ＮＴＳＣ系
処理用同期クロックを発生するための、サブキャリア周
波数の整数倍（４倍以上）の周波数のクロックを発生す
るＮＴＳＣ系クロック発生回路を備える。さらに、より
多くの画像表示モードを実現するために、ＮＴＳＣ系読
みだしクロック周波数の変更によるのではなく、信号加
工技術で実現するため、映像信号を水平拡大処理する回
路も備える。

【０００８】

【作用】上記ＭＵＳＥ信号処理回路では、上記ＭＵＳＥ
系クロック生成手段で生成されたクロックをもとに、到
来するＭＵＳＥ信号の同期処理と走査線変換のためのフ
ィルタ処理を行う。上記時間軸変換メモリでは、上記Ｍ
ＵＳＥ系クロック生成手段で生成されたクロックで、上
記ＭＵＳＥ信号処理回路の出力映像信号を書き込み、上
記ＮＴＳＣ系クロック発生回路で発生されたクロック
で、書き込まれた信号を読み出す。読み出された映像信
号は、上記ＮＴＳＣ信号処理回路に供給され、ＮＴＳＣ
系クロック発生回路で発生されたクロックをもとに、Ｎ
ＴＳＣ映像信号に変換される。この時上記ＮＴＳＣ系ク
ロック発生回路は、１種類のＮＴＳＣ系読み出しクロッ
クを発生し、かつ該クロック周波数はカラーサブキャリ
ア周波数の４倍以上の整数倍であるため、該クロックを
もとに上記クロマ変調回路でディジタル的なクロマ平衡
変調が可能となる。

【０００９】次に画面表示に関しては、基本表示モード
実現には、前述のフルモードとワイドモードの読みだし
クロックが同一周波数でも、垂直方向のサイズ変更だけ
でこれらの表示モードの実現が可能である。さらに前述
したズームモードを実現する場合には、上記水平拡大処
理回路の働きで、走査線変換後のフルモード表示画像を
水平方向に４／３倍に補間拡大処理して、ズーム表示画
像信号を作成する。

【００１０】したがって、上記複数種類の画像表示モー
ドはすべて、１種類のＮＴＳＣ系読みだしクロックによ
り、時間軸変換メモリに蓄えられた映像信号データを読
みだすことで実現でき、かつ該読みだしクロックをもと
に、これと同期したカラーサブキャリア信号を生成する
ことで、ＰＬＬ回路とクロック発生回路を大幅に低減
し、またサブキャリア安定化による画質の向上を図り、
さらにクロマ変調をディジタル化することで、装置の全
ディジタルＬＳＩ化が可能となる。以上により、性能の
安定した、小型、低価格な装置を提供できる。

【００１１】

【実施例】以下、本発明を図面を用いて詳細に説明す
る。

【００１２】図１は、本発明の１実施例を示す図であ
る。図１において、１はＭＵＳＥ信号の入力端子、２は
該ＭＵＳＥ信号をサンプリング周波数１６．２ＭHzのデ
ィジタル信号に変換するＡ／Ｄ変換器、３はＭＵＳＥ同
期処理回路、４は３２．４ＭHzクロックを生成するＰＬ
Ｌ回路である。同期処理回路３では、該ＰＬＬ回路で再
生されたクロック及び検出した同期信号を基準にして、
後述の信号処理に必要な各種クロックやタイミング信号
を作成する。５は走査線変換回路であり、ここでは垂直
フィルタや内挿処理回路により、１１２５本の走査線を
５２５本に変換する。該回路５の出力信号は、基本的
に、上述のフルモードとワイドモードの表示画像信号を
出力する。

【００１３】６は時間軸変換メモリであり、メモリ６で
はＭＵＳＥ系のデータレートをＮＴＳＣ系に速度変換す
る。これには通常、数メガビットのフィールドメモリを
使用する。７はＮＴＳＣ処理系クロック発生ＰＬＬ回路
である。ＰＬＬ回路７では、前記ＭＵＳＥ同期処理回路
３からのＭＵＳＥ系同期クロックＣＫｍが入力され、該
クロックと同期したＮＴＳＣ処理系クロックＣＫｎを生
成する。該クロックＣＫｎは後で詳述するが、サブキャ
リア周波数ｆscの整数倍（Ｍ・ｆsc）とする。前記時間
軸変換メモリ６においては、前記走査線変換回路５から
の走査線数の変換された映像データＤｗを、回路３から
のＭＵＳＥ系データ書き込みクロックＣＫｗで書き込む
と同時に、前記ＰＬＬ回路７からのクロックＣＫｎをＮ
ＴＳＣ系データ読出しクロックとして入力し、ＮＴＳＣ
系にレート変換されたデータＤｒとして読出される。

【００１４】次に４１は後で詳述するが、水平拡大処理
回路である。ここでは上述のズーム表示モードの場合
に、上記フルモード画像の水平方向を４／３倍に拡大
し、４：３アスペクトディスプレイいっぱいにズームア
ップ表示するための処理回路である。４２はセレクタで
あり、ズームモード時に、前記水平拡大処理回路４１か
らの信号をｂ端子に、それ以外のモードでは前記時間軸
変換メモリ６からの映像信号を直接ａ端子に入力し、そ
の選択信号を出力する。８はＮＴＳＣ系処理回路であ
る。ＮＴＳＣ系処理回路８では、前記セレクタ４２から
の映像信号を輝度（Ｙ）信号と色差（Ｒ−Ｙ，Ｂ−Ｙ）
信号に分離したり、ＭＵＳＥ伝送規格に則り、線順次Ｔ
ＣＩ（Ｔｉｍｅ−Ｃｏｍｐｒｅｓｓｅｄ Ｉｎｔｅｇｒ
ａｔｉｏｎ）伝送されている色差信号をデコードした
り、映出した画像が所定のアスペクト表示になる様に映
像信号にブランキングを付加するなどの処理が施され
る。９はクロック発生回路であり、本回路では、前記Ｐ
ＬＬ回路７からのクロックＣＫｎに基づき、サブキャリ
アの整数倍の周波数Ｎ・ｆｓｃのクロックＣＫｓを生成
する。１０はディジタルクロマエンコーダであり、前記
ＮＴＳＣ系処理回路８からの色差信号Ｒ−Ｙ，Ｂ−Ｙを
入力し、前記回路９からのクロック及び端子１１より供
給する制御信号を用いて、ディジタル的に平衡変調を行
ない、ＮＴＳＣクロマ信号を生成する。該クロマエンコ
ーダ１０からのクロマ信号（Ｃ信号）と前記ＮＴＳＣ系
処理回路８からのＹ信号は、Ｄ／Ａ変換器１２に入力
し、それぞれアナログ信号に変換されて後、端子１３，
１４にＹ信号、Ｃ信号として出力する。

【００１５】以上、図１に基づきの概略動作を説明した
ように、本発明においてはＰＬＬ回路７から出力するＮ
ＴＳＣ処理系読み出しクロックをサブキャリア周波数の
整数倍に設定し、ＮＴＳＣ系の信号処理を行うと同時
に、該クロックをもとに、クロマエンコーダ用のサブキ
ャリア信号も生成するので、サブキャリア発生用のＰＬ
Ｌ回路は削減でき、ＮＴＳＣ処理系ＰＬＬとしては１系
統でシステムを構成できる。さらに、サブキャリア信号
がＮＴＳＣ処理系クロックに同期化でき、ノイズ妨害の
低減化など画質向上に効果がある。

【００１６】以下、本発明の特徴となる主要な回路につ
いて説明する。図２はＮＴＳＣ処理系ＰＬＬ回路７の１
実施例図である。図２において、１５はＭＵＳＥ系クロ
ックの入力端子で、例えばＭＵＳＥ信号のサンプリング
周波数１６．２ＭHzのクロックＣＫｎを入力する。１６
は分周回路、１７は位相比較器、１８は分周回路、１９
は発振周波数がＭ・ｆscのＶＣＯ（電圧制御発振器）で
あり、ここでＭは４以上の整数とする。２１はローパス
フィルタである。回路動作としては、分周回路１６，１
８で各々同一周波数になった、ＭＵＳＥ系クロックとＮ
ＴＳＣ系クロックは位相比較器１７で位相誤差信号を検
出し、該信号をローパスフィルタ２１に通してから、Ｖ
ＣＯ１９にフィードバックする。従って該ＶＣＯからは
ＭＵＳＥ系クロックＣＫｍに同期したＮＴＳＣ系クロッ
クＣＫｎを出力する。そして前述したクロック発生回路
９に入力し、例えば１／ｎ分周することでサブキャリア
の整数倍の周波数Ｎ・ｆsc（Ｎは４以上の整数）のクロ
ックＣＫｓを端子２２に出力する。また前記クロックＣ
Ｋｎは端子２０に出力され、図１に示したメモリ６やＮ
ＴＳＣ系処理回路８に供給する。ここで、詳細は後で述
べるが、上記クロックＣＫｎの周波数としては、略２８
ＭHzあるいはその１／２が適当であり、この場合ＣＫｎ
の周波数は８・ｆscあるいは４・ｆscとなる。またクロ
ックＣＫｓの周波数としては、後で述べるクロマエンコ
ード処理を実現するために、４・ｆscが適当である。従
って、一般的には、上記Ｍ、Ｎは４の整数倍となる。以
上より、図２に示すｌ，ｍ，ｎが決定されるが、詳細実
施例は後述する。

【００１７】上述の図１、図２の実施例では、ＮＴＳＣ
系クロックＣＫｎをＭＵＳＥ系クロックＣＫｍと同期さ
せて生成しているが、これは必ずしも必須でなく、非同
期で生成しても良い。但しこの場合、ｆｓｃ，ｆH（水
平同期周波数）の連続性を保つために、周期的にＭＵＳ
Ｅ系同期信号と同期を取る必要がある。またＰＬＬ回路
７内のＶＣＯとしては水晶発振器あるいは、ＬＣ発振器
のいずれでも良い。

【００１８】図３はクロマエンコーダ１０の１実施例を
示す。図３において、２３，２４は各々回路８からのデ
ィジタル色差信号Ｒ−Ｙ，Ｂ−Ｙの入力端子、２５，２
６，３１，３２は掛算器、３０は定レベル信号発生回
路、２７，２８，２９，３３，３４はセレクタ、３５は
係数発生器、３６は制御信号生成回路、３７は周波数Ｎ
・ｆscのクロックＣＫｓ入力端子、３８はディジタルク
ロマエンコーダに必要なタイミング制御信号の入力端
子、３９，５１は加算器、４０はエンコード後のクロマ
信号Ｃの出力端子である。次に動作について説明する。

【００１９】信号Ｒ−Ｙは掛算器２５，２６に入力し、
ここで係数発生器３５からの係数信号ｒ１，−ｒ１とそ
れぞれ掛算され、出力信号ｒ１・（Ｒ−Ｙ），−ｒ１・
（Ｒ−Ｙ）をそれぞれセレクタ２７，２８のａ端子に入
力する。信号Ｂ−Ｙはセレクタ２９のａ端子に入力する
と同時に加算器５１に入力する。該加算器５１では、該
Ｂ−Ｙ信号と回路３０からの定レベル信号とを加算し、
その出力をセレクタ２９のｂ端子に入力する。セレクタ
２９のｃ端子は、制御信号生成回路３６からの制御信号
Ｇｂの働きで、カラーバースト期間はａ端子に、それ以
外はｂ端子に閉じる。即ち、カラーバースト期間以外は
入力Ｂ−Ｙ信号がそのまま、カラーバースト期間は定レ
ベル信号が加算された信号を、セレクタ２９のｃ端子か
ら出力し、掛算器３１，３２に入力する。ここにおいて
係数発生器３５からの係数信号ｂ１，−ｂ１とそれぞれ
掛算され、カラーバースト期間以外では信号ｂ１・（Ｂ
−Ｙ），−ｂ１（Ｂ−Ｙ）を、またカラーバースト期間
ではそれに定レベル信号Ｂ，−Ｂを加算した信号をそれ
ぞれ出力する。該掛算器３１，３２の出力は各々セレク
タ３３，３４のａ端子に入力する。

【００２０】次にセレクタ２７，２８，３３，３４は、
制御信号生成回路３６からの制御信号Ｇ１，Ｇ３，Ｇ
２，Ｇ４の働きで、１／ｆscの周期で１／４・ｆscの期
間巡回的にａ端子に閉じ、それ以外の期間はｂ端子に閉
じる。ここでクロックＣＫｓの周波数は４・ｆscであ
る。ｂ端子はすべて”０”レベルに接続する。ここで、
制御信号Ｇ１〜Ｇ４の波形及びセレクタ２７，２８，３
３，３４の出力は図４のようになる。これらの各セレク
タ出力は加算器３９に入力し、その出力はクロマ平衡変
調信号Ｃとして端子４０に出力する。これらの信号波形
図は図４に示す通りである。図４で、信号Ｃ１はカラー
バースト期間以外での、またＣ２はカラーバースト期間
でのクロマ変調信号の波形をアナログ信号レベルの概念
で示したものである。また図３の実施例の信号Ｒ−Ｙ，
Ｂ−Ｙ、変調後のＣ信号はすべて８ビット程度のディジ
タル信号である。本クロマエンコーダの出力信号として
は、結局、 Ｃ＝ｒ１・（Ｒ−Ｙ）・ｃｏｓ（２πｆscｔ）＋ｂ１・（Ｂ−Ｙ）・ｓｉｎ（２ πｆscｔ）−Ｂ１・ｓｉｎ（２πｆscｔ） （但しＢ１はカラーバースト期間以外は”０”である）
となり、ディジタル的なクロマ平衡変調を実現してい
る。また実施例ではエンコード処理用クロックＣＫｓの
周波数Ｎ・ｆscとして、Ｎ＝４の場合を示したが、Ｎと
してはこの他、８，１２など４の倍数でも同様に実現で
きる。

【００２１】以上説明したように、クロマエンコーダを
ディジタル回路で構成したことで、安定した高画質が得
られ、ディジタル集積化が容易となり、信頼性の向上、
コスト低減化に寄与する。また、クロマエンコーダで使
用するサブキャリア信号はＮＴＳＣ系読み出しクロック
に同期して生成しているので、ＮＴＳＣ処理系の同期ク
ロックに周波数ずれがあっても、サブキャリア信号もそ
れに追随し、ドット妨害などのノイズの少ないシステム
を構成できる。

【００２２】次に上述のＮＴＳＣ系読み出しクロックＣ
Ｋｎの周波数レートの設定、サブキャリア周波数との関
係について説明する。まずＮＴＳＣ系クロック周波数の
選定にあたっては、１）必要な輝度信号帯域を再生で
き、２）水平周期の整数倍で、かつインタレース走査の
同期を再生できること、３）ＭＵＳＥ方式で伝送される
有効表示領域が、ＮＴＳＣ方式に変換した後でも適正な
有効表示領域を持ち、画面歪も抑えられることが必要で
ある。さらにＭＵＳＥ系と同期をとる場合には、４）Ｍ
ＵＳＥの伝送クロックと所定の整数比関係で生成できる
ことが条件である。上記の１），２）の条件を満たすた
めのクロックＣＫｎの周波数Ｍ・ｆscとしては、例えば
１水平期間のサンプル画素数を９０９点として、Ｍ・ｆ
sc＝９０９×１５．７５ｋHz＝１４．３１６７５ＭHzと
なる。また３）の条件については、垂直フィルタによる
走査線間引き数（垂直圧縮率）、受像機の表示範囲特性
にも関係するが、垂直圧縮率として、例えばフルモード
で７／１５、ワイドモードで１／３とし、前記水平サン
プリング周波数を用いた場合、有効表示領域を十分確保
でき、また画面歪も３％以内に抑えられ、十分許容範囲
に設定できる。なお垂直フィルタによる画面の見え方に
ついては、「ＴＶ学会誌，ＶＯＬ．４４，ＮＯ．６ｐｐ
７０５〜７１２”ＭＵＳＥ−５２５本コンバータの開
発”」に記載されている。次に、上記４）の条件につい
ては、ＭＵＳＥ系の伝送クロックＣＫｍは１６．２ＭHz
であるから、ＣＫｍ／ＣＫｎ＝８００／７０７の整数比
関係になる。また標準的なサブキャリア周波数は、４５
５／２×ｆH（水平同期周波数）＝３．５７９５４５ＭH
zであるが、上記ＮＴＳＣ系クロックを１／４分周した
クロックを用い、即ち、Ｍ＝４として、ｆsc＝１４．３
１６７５／４＝３．５７９１８７５ＭHzとする。このよ
うなサブキャリア周波数を用いても、カラーサブキャリ
アの周波数が受像機の水晶発振器の引込み範囲内（約±
５００Hz）であれば復調できるので実用上問題ない。以
上のクロック周波数の実施例では、図２のＰＬＬ回路に
おいて、各クロック分周回路の分周比としてｌ＝８０
０，ｍ＝７０７，ｎ＝１とすればよい。また、上述の実
施例においては、ＮＴＳＣ系読み出しクロック周波数と
して、図１のメモリ６からのＮＴＳＣ系読みだし映像デ
ータとしてはＹ信号と色差信号をパラレルに読みだす場
合で示したが、Ｙ信号と色差信号を多重して読みだす場
合も考えられ、その場合は上記ＮＴＳＣ系クロックＣＫ
ｎの周波数は２倍になり、Ｍ・ｆsc＝２８．６３３５Ｍ
Hzとなる。この時上記図２のＰＬＬ分周回路において、
ｌ＝４００，ｍ＝７０７，ｎ＝２となることは言うでも
ない。

【００２３】また、本発明のテレビジョン信号受信変換
装置においては、ＭＵＳＥ伝送画像の表示方法に３種類
のモードがあるが、その処理方法について次に説明す
る。図５はその表示処理方法を説明する図である。図示
のように、前述の走査線変換回路５及び時間軸変換メモ
リ６での処理において、到来したＭＵＳＥ伝送画像の１
ライン映像情報をＮＴＳＣ信号の１ライン映像情報とし
て再生すると、ワイドモードとフルモードが実現でき
る。この時、走査線数変換処理により、ワイドモードで
は垂直方向に１／３、フルモードでは７／１５に圧縮す
る。ところで、本発明を、例えば、横長画面のテレビに
内蔵する場合を考えると、この２モードだけで十分に実
用的となる。

【００２４】次にズームモードの実現方法について説明
する。ズームモードは前記時間軸変換メモリ６からのフ
ルモード映像信号を加工して再生する。即ち前述の水平
拡大処理回路４１の働きにより、縦長のフルモード信号
を水平方向に４／３倍に補間拡大処理して実現できる。
図６はその実現方法を説明する図であり、画面の表示と
水平画素の対応、水平拡大処理との対応を示す。図にお
いて、走査線変換回路５からのフルモード映像信号は、
水平全画素数７４８点のうち、左右をカットした７４８
×３／４画素分だけ画素データ列（ａ）の形でメモリ６
に書き込まれ、メモリ６からはＮＴＳＣデータレートに
変換され、データ列（ｂ）の形で読み出される。次に読
み出されたデータは後述するように、水平方向に４／３
倍に水平拡大処理され、１水平期間７４８×３／４×４
／３＝７４８画素のデータ列（ｃ）となって、図示のよ
うなズームモード表示画面を形成する。データ列（ｃ）
の作成法は後述するが、補間フィルタを用いて、水平画
素数を４／３倍にする。

【００２５】図７に水平拡大処理回路４１の１実施例を
示す。図７において、４３はメモリ６からのフルモード
映像信号の入力端子、４４，４５は１画素メモリ、４６
は端子４３からの信号をｋ１倍する係数掛算器、ｋ２は
画素メモリ４５からの信号をｋ２倍する係数掛算器、４
８は、メモリ４５、係数掛算器４６、４７の書き込み、
読みだし制御や動作タイミングを制御する制御回路、４
９は係数掛算器４６，４７からの信号を加算する加算
器、５０はその加算後の信号を出力する端子である。該
回路は図５に示すフルモード画像を水平方向に４／３倍
に補間拡大する回路である。次にその動作を図８に従っ
て説明する。図８において、Ａ，Ｂ，…はフルモード画
像の水平方向の画素を表わすイ、ロ、…は処理回路４１
の加算器４９の加算結果による画素の重心位置の変移を
示す。即ち、到来画素と１画素分遅延した画素を各々ｋ
１，ｋ２倍して新たな重心位置の画素として生成し、３
画素から４画素に補間処理を行っている。この時の係数
（ｋ１，ｋ２）として、順に（０，１），（１／４，３
／４），（１／２，１／２），（３／４，１／４），
（０，１），…、をサイクリックに繰り返せば良い。こ
れらの係数値の切り替えは、制御回路４８からの制御信
号で行う。但し画素”ホ”を作る場合は、その前の画
素”ニ”を作るときと同じ画素”Ｃ”，”Ｄ”を使うの
で、画素メモリ４４に一時的に以前のデータ（今の場
合、”Ｃ”または”Ｄ”）を蓄えて、画素メモリ４５と
おなじデータを掛算器４６，４７に入力する。この制御
は制御回路４８の働きで行う。また他の実施例として、
画素メモリ４４を使用しない構成も考えられる。この場
合は、詳細説明は省くが、入力画素信号を前段メモリ６
の読みだし制御により、所望のデータ取り込みができる
ように制御する必要がある。以上のようにして得られた
補間画素は元のデータレートでみると、α，β，γ…の
画素列になっている。従って水平方向の画素列を４／３
倍に拡大でき、図５に示したフルモード画像から、ズー
ムモード表示画像に変換できる。

【００２６】以上の実施例では、該水平拡大処理回路４
１は図１に示すように、時間軸変換メモリ６の後段に配
置したが、メモリ６の前段に配置してもよい。但しこの
場合には、詳細説明は省略するが、走査線変換回路５か
ら出力される映像信号はライン単位で抜けがあるので、
該水平拡大処理回路４１にラインメモリを前置する必要
がある。また実施例ではフルモード画像を水平拡大する
ことでズームモード画像を実現したが、回路規模は多少
増えるが、ワイドモード画像を水平、垂直拡大すること
によっても同様に実現できる。このように、映像信号の
加工によって、同一のＮＴＳＣ系読みだしクロックＣＫ
ｎを使用して、ＭＵＳＥ／ＮＴＳＣコンバータにおけ
る、すべての画像表示モードを実現できる。

【００２７】したがって、本発明によれば、ＭＵＳＥ／
ＮＴＳＣコンバータにおける、ＮＴＳＣ系処理用各種同
期クロック発生のためのＰＬＬを１系統に削減でき、装
置の小型、コスト低減化を実現できる。また、クロマエ
ンコーダ用のサブキャリア信号もＮＴＳＣ系処理用クロ
ックに同期化できるので、発振源の周波数ずれによるノ
イズ妨害等を低減できる。さらにクロマエンコーダをデ
ィジタル回路で実現でき、本回路を全ディジタル集積化
することができる。

【００２８】

【発明の効果】以上述べたように、本発明をＭＵＳＥ／
ＮＴＳＣコンバータに適用することで、性能の安定化、
装置の一層の小型、低価格化に効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施例を示す構成図である。

【図２】本発明の構成要素であるＮＴＳＣ系処理用クロ
ックの発生部を示す図である。

【図３】本発明の構成要素であるディジタルクロマエン
コーダの１実施例図である。

【図４】クロマエンコーダにおける各部信号波形図を示
す。

【図５】本発明装置の各種画像表示モードの実現法を説
明する図である。

【図６】本発明の構成要素であるズーモード水平拡大処
理方法の説明図である。

【図７】本発明の構成要素である水平拡大処理部の１実
施例図である。

【図８】本発明の構成要素である水平拡大処理回路の動
作説明図である。

【符号の説明】

３…ＭＵＳＥ同期処理回路 ４，７…ＰＬＬ回路 ５…走査線変換回路 ６…時間軸変換メモリ ８…ＮＴＳＣ系処理回路 ９…クロック発生回路 １０…クロマエンコーダ ４１…水平拡大処理回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】ハイビジョン信号を受信して、標準テレビ
   ジョン信号の走査線数とアスペクト比に変換し、標準テ
   レビジョン映像信号を、画面表示状態の異なる複数種類
   のモードに対応し、選択出力する装置において、ハイビ
   ジョン同期処理及び、前記走査線変換処理を行うハイビ
   ジョン信号処理回路と、該ハイビジョン信号処理用第１
   の同期クロックを生成する第１のクロック生成手段と、
   ハイビジョン信号レートを標準テレビジョン信号レート
   に変換する時間軸変換メモリと、前記標準テレビジョン
   映像信号を作成するためのディジタルクロマエンコーダ
   を含む標準テレビジョン信号処理回路と、該標準テレビ
   ジョン信号処理用の第２の同期クロックを発生する第２
   のクロック発生手段とを備え、該第２の同期クロック
   を、前記ディジタルクロマエンコーダで用いるカラーサ
   ブキャリア信号の周波数の４倍以上の整数倍周波数とし
   たことを特徴とするテレビジョン信号受信変換装置。
2. 【請求項２】請求項１項において、前記標準テレビジョ
   ン信号処理回路は、標準テレビジョン信号の走査線に変
   換された映像信号を水平方向に補間拡大処理する手段を
   備え、前記複数種類の画面表示モードのうちの一つの表
   示モードにおいて、該水平拡大処理した映像信号をもと
   に、表示画像を作成することを特徴とするテレビジョン
   信号受信変換装置。
3. 【請求項３】請求項１項において、前記ディジタルクロ
   マエンコーダは、前記時間軸変換メモリで変換されたデ
   ィジタル映像信号の所定のカラーバースト期間に、所定
   レベル信号を加算する手段と、該加算手段の出力信号を
   所定量の係数倍化して、正負極性の複数種類の信号を作
   成する手段と、前記第２のクロックをもとに、前記複数
   種類の信号をサイクリックに所定期間だけ周期的に出力
   する制御手段と、該制御手段から出力する複数種類の信
   号を多重する手段とから構成したことを特徴とするテレ
   ビジョン信号受信変換装置。