JP2907988B2

JP2907988B2 - ワイドテレビジョン受信機

Info

Publication number: JP2907988B2
Application number: JP2266202A
Authority: JP
Inventors: 辰雄永田; 茂平畠; 賢治勝又; 忍鳥越; 光央紺野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-10-05
Filing date: 1990-10-05
Publication date: 1999-06-21
Anticipated expiration: 2014-06-21
Also published as: US5243421A; JPH04144387A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、アスペクト比16:9のディスプレイを有する
ワイドテレビジョン受信機に係り、特にアスペクト比の
異なる映像信号を表示可能にするためのテレビジョン信
号処理装置に関する。

〔従来の技術〕

近年高品位TV方式や第２世代のEDTV方式のように、従
来のNTSC（National Television System Committee）方
式とは異なるアスペクト比16:9の映像信号の放送が注目
されている。

しかし現行のNTSC方式のテレビジョンシステムの普及
率の高さから、高品位TV放送や第２世代のEDTV放送のよ
うな高画質な放送方式が普及するためには、NTSC方式と
両立性のとれるように16:9のディスプレイに4:3のNTSC
方式の映像を表示する必要がある。

アスペクト比16:9のディスプレイにアスペクト比4:3
の映像を表示する方法に関する従来技術の一例として特
開平１−194784号公報がある。この回路の全体ブロック
図を第２図に示す。

第２図において、201は映像信号の入力端子、202はY/
C分離回路、203はラインメモリ、204はワイドディスプ
レイ、205は同期再生回路、206は書き込み制御PLL回
路、207は読み出し制御PLL回路、208は可変垂直偏向回
路を示す。

入力端子201より入力する映像入力信号は、Y/C分離回
路202にて輝度信号と色差信号とに分離され、さらに、
ラインメモリ203にて水平方向の時間軸圧縮をされて、
ワイドディスプレイ204に表示される。また、同期再生
回路205は、前記映像入力信号より同期信号を分離す
る。前記同期信号より書き込み制御PLL回路206は、ライ
ンメモリ203の書き込み系のクロックと制御信号を発生
し、読み出し制御PLL回路207は、ラインメモリ203の読
み出し系のクロックと制御信号を発生する。さらに同期
再生回路205は、ディスプレイの垂直偏向を制御する可
変垂直偏向回路208にも前記同期信号を供給しワイドデ
ィスプレイを駆動する。

この回路の特徴を以下に述べる。

１）１水平期間の映像信号を記憶するラインメモリを
備え、同期再生回路の出力信号よりPLLで再生された書
き込みクロックと、別のPLLで作成する書き込みクロッ
クの4/3倍の周波数の読み出しクロックとを用いる水平
方向の時間圧縮機能を持つこと。

２）ディスプレイの垂直偏向を可変にして垂直方向の
伸長拡大機能を持つこと。

こうして16:9のディスプレイに16:9の映像も4:3の映
像も表示可能であった。

〔発明が解決しようとする課題〕

前述の従来技術は、映像入力信号として現行の放送，
シネスコサイズ，ビスタサイズの映像ソフトなどの画面
表示領域の異なる映像信号を入力する場合、映像ソフト
は画面一杯に表示でき、4:3の信号は16:9の画面の自由
な位置に表示できるという利点が有った。

しかしながら上記従来技術はVTR信号の様にジッタ成
分の多い信号が入力された場合に画面の縦線がくねりと
なって表われることや、垂直方向の拡大処理時に走査線
補間の配慮がなされておらず、以下のような問題があっ
た。

１）信号処理側のクロック発生のためのPLLとディス
プレイ側の同期再生のためのPLLが必要でジッタやスキ
ューの様な同期揺れに対して２つのPLLが異なる応答と
なりこの揺れを吸収しきれない。

２）ディスプレイの垂直偏向を変える垂直拡大機能
は、走査線の間隔を広げて垂直に拡大するため走査線構
造が見え易くなる。その上、ディスプレイの偏向ドライ
ブ等への切り換え信号の追加が必要となる。

以上のことから、本発明の第１の目的は、入力信号のジッタやスキュー
に対して映像揺れを極力抑圧してアスペクト比変換され
た映像信号の表示が可能なワイドテレビジョン受信機を
提供することである。

また、本発明の第２の目的は、アスペクト比変換処理
に用いるメモリを利用することにより少なくともフリー
ズ，ズーム，マルチ画面といった特殊表示機能を可能と
するワイドテレビジョン受信機を提供することにある。

〔課題を解決するための手段〕

上記第１の目的を達成するための本発明に係るワイド
テレビジョン受信機は、ワイドアスペクト比を持つ表示
手段と、入力された映像信号を記憶するメモリと、固定
周波数の発振信号を生成する固定周波数発振器と、該固
定周波数発振器からの発振出力に基づいて、少なくとも
前記メモリに記憶された映像信号を読み出すための読み
出しクロック及び制御信号と、前記表示手段に前記メモ
リから読み出された映像信号を表示するための表示用同
期信号とを作成する制御信号作成回路とを有することを
特徴とするものである。

また、上記第２の目的を達成するための本発明に係る
ワイドテレビジョン受信機は、上記第１の構成におい
て、更に、前記読み出しクロック、制御信号を停止もし
くは間引くように前記制御信号作成回路を制御するため
の特殊表示制御回路を設けたことを特徴とするものであ
る。

〔作用〕

上記第１の構成によれば、前記制御信号作成回路は、
前記固定周波数発振器からの固定周波数の発振出力を用
いて、入力される映像信号に非同期で、該映像信号を記
憶して読み出すメモリの読み出しクロックと制御信号と
前記表示手段の表示用同期信号を作成する。これによ
り、固定発振の周波数を用いて前記メモリの読み出しを
行い、かつ画面表示を行うので、読み出しクロックや表
示用同期信号は入力された映像信号に含まれるジッタ成
分やスキューの影響を受けない。従って、同期信号に対
して揺れのない安定な映像信号を得ることが可能とな
る。

また、上記第２の構成によれば、前記特殊表示制御回
路は、前記固定周波数発生回路を制御することにより、
前記表示形式変換メモリ回路に設けるメモリの書き込
み、読み出しを停止させたり、間引いたりさせることが
できるので、画面静止や部分拡大表示、マルチ画面表示
が前記表示形式変換処理用のメモリを共用して実施でき
る。

〔実施例〕

本実施例の簡単な特徴は、アスペクト比4:3あるいは1
6:9の映像入力信号を倍速変換した後に、水平圧縮，非
水平圧縮，垂直拡大，非垂直拡大のいずれかのモード設
定に応じた表示形式に変換してアスペクト比16:9のワイ
ドディスプレイに表示が可能となることである。

以下本実施例の一実施例を第１図を用いて説明する。

第１図において、101は映像入力信号の入力端子、102
は映像信号処理回路、103は表示形式変換メモリ回路、1
04はワイドディスプレイ、105は同期再生回路、106は固
定周波数発生回路、107は表示形式設定回路である。

映像入力信号は入力端子101より入力して、映像信号
処理回路102にて実走査線信号と補間走査線信号とを作
成し標準のテレビジョン信号の走査に対して２倍の速度
で順次走査が可能となる倍速変換処理をする。映像信号
処理回路102から出力される倍速の映像信号は、表示形
式変換メモリ回路103にて表示形式を変換してアスペク
ト比16:9のワイドディスプレイ104に表示する。同期再
生回路105は、映像入力信号より映像信号処理回路102と
固定周波数発生回路106に供給する同期信号を再生す
る。また、表示形式変換メモリ回路103に設けたメモリ
に供給する書き込み系の制御信号を作成する。固定周波
数発生回路106は、発振器から発生される固定周波数と
同期再生回路105からの同期信号とにより、表示形式変
換メモリ回路103に設けたメモリの読み出し系のクロッ
クと制御信号と、ワイドディスプレイ104の同期信号を
２種類づつ作成する。表示形式設定回路107は、固定周
波数発生回路106が作成する２種類のクロック、制御信
号、同期信号の切り換えを制御する切替信号と、表示形
式変換メモリ回路103に設けたメモリの出力に重みづけ
するための拡大係数信号を作成し供給する。

表示形式変換処理に用いるメモリの読み出し制御は、
映像入力信号とは非同期な固定周波数発振回路106で発
生するジッタ等の時間変動のない制御信号により行なわ
れるため、VTR信号のようにジッタやスキューを多く含
む映像信号に対して映像揺れの少ない高画質な映像が提
供可能となることである。

第３図は、本実施例によって表示される映像出力画面
の一例を示したものである。

第３図（ａ）は水平圧縮表示画面、第３図（ｂ）は非
水平圧縮表示画面、第３図（ｃ）は垂直拡大表示画面で
ある。

第３図（ａ）は、4:3のアスペクト比を持ち上端およ
び下端にブランキング領域を表示するビスタサイズある
いはシネスコサイズと呼ばれる映像ソフト信号を横長画
面に表示する場合を示しているが、水平圧縮表示にて映
像信号を表示するために画面の上下左右にブランキング
が現われ画面の使用効率が悪い。そこで、第３図（ｂ）
のような画面の水平方向いっぱいに映像信号を表示する
非水平圧縮表示と同期に第３図（ｃ）のように上下のブ
ランキング領域を画面から取り除くように垂直方向に約
4/3倍に拡大表示する垂直拡大表示を行なうことにより
画面の使用効率の最も高い映像表示が可能となる。

次に、第４図を用いて固定周波数発生回路106の構成
の一実施例について詳細に述べる。

第４図（ａ）において、401,402は固定周波数発振
器、403,303は制御信号発生回路、405,406はセレクタ、
407は同期再生回路105からの同期信号入力端子、408は
表示形式変換メモリ回路103の読み出し制御信号出力端
子、409はワイドディスプレイ104の同期信号出力端子、
410は水平圧縮処理の切り換え信号入力端子である。第
４図（ｂ）は表示形式設定回路107が設定する水平圧縮
表示の出力画面、第４図（ｃ）は非水平圧縮表示の出力
画面である。

固定周波数発振器401は、同期再生回路105が再生する
書き込みクロックと同一な周波数（8fsc）をＸ−talに
より固定発振する。fscは、色信号を伝送させるための
色副搬送波周波数（3.579545MHz）である。固定周波数
発振器402は、固定周波数発振器401が発振する周波数の
4/3倍に近い水平周波数f_Hの整数倍の周波数（2426f_H≒4
/3×8fsc）をＸ−falにより固定発振する。制御信号発
生回路403,404は、それぞれ固定周波数発振器401,402の
出力より表示形式変換メモリ回路103の読み出し系のク
ロック，制御信号とワイドディスプレイ104の同期信号
を作成しセレクタ405,406に供給される。セレクタ405,4
06は、表示形式設定回路107からの切り換え信号により
第４図（ｂ）の水平圧縮表示を設定時には制御信号発生
回路404の出力を選択し、第４図（ｃ）の非水平圧縮表
示あるいは垂直拡大表示を設定時には制御信号発生回路
403の出力を選択して読み出し系の制御信号を表示形式
変換メモリ回路103に供給し、同期信号をワイドディス
プレイ104に供給する。

本実施例の簡単な特徴は、8fscの周波数と、これと整
数比で4:3の周波数となる約4/3×8fscの周波数を発振す
る２つの固定周波数発生器を備え、水平圧縮，非水平圧
縮，垂直拡大のいずれかのモード設定に応じた前記表示
形式変換回路の読み出し系のクロック，制御信号と前記
ワイドディスプレイの同期信号を作成することである。
固定周波数発振器401,402の発振周波数は、特に上記周
波数に限る訳ではない。表示画面での表示アスペクト比
の若干のズレを許容することで、例えば、8fscや約4/3
×8fscの近傍になる水平周波数の整数倍の周波数を発振
周波数とすることもできる。

次に、第５図を用いて表示形式変換メモリ回路103の
構成の一実施例について詳細に述べる。

第５図（ａ）において、501は前記映像信号処理回路1
03からの倍速映像信号の入力端子、502はフィールドメ
モリ、503はラインメモリ、504,505は係数回路、506は
加算回路、507はワイドディスプレイ104への映像信号出
力端子である。

ここで、第５図（ａ）の実施例における垂直拡大表示
時の動作を走査線を横から見た様子を用いて説明する。

第５図（ｂ）は入力端子501からフィールドメモリ502
に入力される倍速映像信号、第５図（ｃ）はフィールド
メモリ502の出力映像信号、第５図（ｄ）はラインメモ
リ503の出力映像信号、第５図（ｅ）は表示形式設定回
路107が垂直拡大表示設定時の係数回路504,505の加算出
力、第５図（ｆ）は非垂直拡大表示設定時の加算出力を
示す。

フィールドメモリ502は、例えば、本実施例において
垂直拡大処理時には３ライン読み出した後に１ライン読
み出し動作を停止する。この結果、フィールドメモリ50
2の入力信号第５図（ｂ）は第５図（ｃ）に示す形で出
力される。フィールドメモリ502から信号が読み出され
ない期間において、ラインメモリ503は前ラインの信号
を繰返し読み出すように固定周波数発生回路106が制御
して信号第５図（ｄ）を出力する。これら出力信号第５
図（ｃ），第５図（ｄ）に対して、係数回路504,505の
係数α，βを第５図（ｅ）で示した設定、すなわち、毎
ラインにつき係数（α，β）を［（0,1），（3/4,1/
4），（1/2,1/2），（1/4,3/4）］の順に変化するよう
に表示形式設定回路107が係数回路504,505を制御するこ
とにより、加算回路506ではフィールドメモリからの出
力の３本の走査線信号から４本の走査線信号が作成され
る。その結果、垂直方向に約4/3倍に拡大した映像信号
が映像信号出力端子507に出力される。また、垂直拡大
処理を行なわない場合には、フィールドメモリ 502の
読み出し動作を止めることなく順次読み出して、係数回
路504,505の係数α，βを第５図（ｆ）で示した設定、
すなわち、係数（α，β）が常に（1,0）という値をと
るように表示形式設定回路107が係数回路504,505を制御
することにより、フィールドメモリからの出力をスルー
で非垂直拡大時の映像信号として映像信号出力端子507
に出力される。

本実施例の簡単な特徴は、フィールドメモリの書き込
みと読み出しを制御することで水平圧縮表示，非水平圧
縮表示を実現し、ラインメモリと２個の係数回路と加算
回路で構成する垂直方向のフィルタ処理により走査線を
補間して垂直拡大表示を実現することである。

また、第５図で説明したラインメモリ503の代わりに
ランダムアクセス可能なフィールドメモリを用いて、フ
ィールドメモリ502と並列に構成し制御信号を変更する
ことで、同様の機能を実現することも可能である。

次に、第６図を用いてフィールドメモリ502とライン
メモリ503の構成の一実施例について詳細に述べる。

第６図（ａ）のフィールドメモリ502において、601は
書き込みクロックWCK1、602は書き込みリセットWRES1、
603は読み出しリセットRRES1、604は読み出しクロックR
CK1、608はフィールドメモリ出力映像信号を示し、ライ
ンメモリ503において、605は書き込みクロックWCK2、60
6は書き込みリセットWRES2、607は読み出しリセットRRE
S2、608は読み出しクロックRCK2、609はフィールドメモ
リ出力映像信号、610はラインメモリ出力映像信号を示
す。

ここで、第６図（ａ）の実施例におけるフィールドメ
モリ502の水平圧縮表示，非水平圧縮表示時の動作を制
御信号と入出力信号のタイミングチャートにより説明す
る。

第６図（ｂ）は前記映像信号処理回路103から入力す
る倍速映像信号、第６図（ｃ）はWRES1、第６図（ｄ）
はRRES1、第６図（ｅ）は水平圧縮表示時のRCK1、第６
図（ｆ）は水平圧縮表示時のフィールドメモリ出力映像
信号、第６図（ｇ）は非水平圧縮表示時のRCK1、第６図
（ｈ）は非水平圧縮表示時のフィールドメモリ出力映像
信号を示す。

第６図（ｂ）で示す501より入力する倍速映像信号
は、8fscのWCK1と第６図（ｃ）のWRES1にてフィールド
メモリ502に書き込まれる。水平圧縮表示時には第６図
（ｄ）のRRES1と第６図（ｅ）に示す約4/3×8fscのRCK1
にて読み出され、第６図（ｆ）のような約3/4倍に圧縮
された映像信号を出力する。非水平圧縮表示時には第６
図（ｄ）のRRES1と第６図（ｇ）に示す8fscのRCK1にて
読み出され、第６図（ｈ）のように水平方向へ圧縮しな
い映像信号を出力する。

次に、第６図（ａ）の実施例における垂直拡大表示時
のフィールドメモリ502とラインメモリ503の動作を第７
図に示す制御信号と入出力信号のタイミングチャートを
用いて説明する。

第７図（ａ）は前記映像信号処理回路103から入力す
る倍速映像信号、第７図（ｂ）はRCK1、第７図（ｃ）は
フィールドメモリ出力映像信号、第７図（ｄ）はWCK2、
第７図（ｅ）はRCK2、第７図（ｆ）はラインメモリ出力
映像信号を示す。

第７図（ａ）で示す入力端子501により入力する倍速
映像信号は、8fscのWCK1とWRES1にてフィールドメモリ5
02に書き込まれ、第７図（ｂ）に示す3Hごとに1H期間停
止したクロックRCKにより第７図（ｃ）の映像信号を出
力する。ラインメモリ503は第７図（ｃ）の映像信号を1
H期間遅延し、しかもフィールドメモリ502から映像信号
が読み出れない期間は前ラインの信号を繰返し読み出す
ように第７図（ｄ）のWCK2と第７図（ｅ）のRCK2で制御
され第７図（ｆ）に示すような映像信号を出力する。

本実施例の簡単な特徴は、フィールドメモリ502に記
憶された映像信号は水平圧縮表示時には書き込みクロッ
クの約4/3倍の周波数（≒4/3×8fsc）のクロックで読み
出され、非水平圧縮表示時には書き込みクロックと等し
い周波数8fsc）をクロックとして読み出し、しかも垂直
拡大表示時には3Hごとに1H期間だけ停止したクロックに
より読み出しが行なわれること。さらに、フィールドメ
モリ502の出力は、ラインメモリ503において垂直拡大表
示時には3Hごとに1H期間だけ停止したクロックによって
書き込みが行なわれることである。

以上述べた回路構成と制御信号により、アスペクト比
4:3あるいは16:9の映像入力信号を倍速変換した後に、
水平圧縮表示，垂直拡大表示のいずれかのモード設定に
応じたアスペクト比変換を行なってアスペクト比16:9の
ワイドディスプレイに表示が可能となる。さらに、その
表示形式変換処理に用いるメモリの読みだし制御が、映
像入力信号とは非同期な固定周波数発振により行なわれ
るため、VTR信号のようにジッタやスキューを多く含む
映像信号に対して映像揺れの少ない高画質な映像が提供
可能となる。

次に、本発明の特殊表示機能について一実施例を第８
図を用いて説明する。

本実施例の簡単な特徴は、水平圧縮表示，垂直拡大表
示と同時にフリーズ，ズーム，マルチ画面といった特殊
表示機能を実現することが出来るように前記表示形式変
換回路に備わったフィールドメモリを用いる構成とした
ことである。

第８図において、801は特殊表示制御回路、802は同期
再生回路、803は固定周波数発生回路である。

同期再生回路802は、映像入力信号より映像信号処理
回路102に供給する同期信号を再生する。また、同期再
生回路802は、映像入力信号と特殊表示制御回路801の制
御信号とから表示形式変換メモリ回路103に供給する書
き込み系のクロックと制御信号を再生する。さらに、固
定周波数発生回路803に供給する同期信号を再生する。
固定周波数発生回路803は、固定周波数発生器より発生
する固定周波数と同期再生回路802からの同期信号とに
より２種類の表示形式変換メモリ回路103の読み出し系
のクロックと制御信号を作成し、表示形式設定回路107
によりどちらか一方を選択して表示形式変換メモリ回路
103へ出力する。また、ワイドディスプレイ104の同期信
号を作成し、供給する。

まず、フリーズ画面表示の場合、特殊表示制御回路80
1は、表示形式変換メモリ回路103内のフィールドメモリ
502の書き込みクロック601を停止するように同期再生回
路802を制御する。例えば、特殊表示制御回路801が出力
するフリーズ用の制御信号と第６図（ａ）のフィールド
メモリ502の書き込みクロック用のクロックとのANDゲー
ト出力をフィールドメモリ502の書き込みクロック601と
すること実現できる。

さらに、フリーズ開始時の同期信号を自走させること
によって、フリーズ中に別のchに切り替えた場合にも同
期が取られるように構成でき、より安定したフリーズ機
能を実現する構成とすることも可能である。

次にズーム画面表示の場合、第９図を用いて４倍拡大
表示の一実施例を説明する。

第９図（ａ）は通常表示時の１フィールド画面中の映
像信号と表示画面、第９図（ｂ）は４倍拡大表示時の１
フィールド画面中の映像信号と表示画面を示す。

特殊表示制御回路801は、表示形式変換メモリ回路103
内のフィールドメモリ502に書き込まれた映像信号の読
み出しとラインメモリ503への書き込みを制御している
固定周波数発生回路803を制御する。例えば、第９図
（ａ）に示す前記フィールドメモリ502に書き込まれた
映像信号A,B,C,D,E,F,G,H,I……の読み出しを行なうた
めに第６図（ａ）の通常時の読みだし用クロックを１ラ
インごとに発生させる読みだしクロック604を作成し、
ラインメモリ503への書き込みのために通常時の書き込
み用クロックも１ラインごとに発生させる書き込みクロ
ック605と読みだしのために通常時の読みだし用クロッ
クの1/2の周波数を持つ読みだしクロック608を作成する
ように固定周波数発生回路803へ制御信号を供給するこ
とにより、第９図（ｂ）に示した水平および垂直方向に
２度書き表示して４倍表示が容易に実現できる。また、
拡大の倍率は、固定周波数発生回路106の制御しだいで
４倍,9倍,16倍，……と可能である。

さらにマルチ画面表示の場合、第10図を用いて９分割
の子画面表示の一実施例を説明する。

第10図（ａ）は通常表示時のフィールド画面中の映像
信号と表示画面、第10図（ｂ）は９分割マルチ画面表示
時の１フィールド画面中の映像信号と表示画面を示す。

特殊表示制御回路801は、表示形式変換メモリ回路103
内のフィールドメモリ502への書き込みを制御している
同期再生回路802を制御する。例えば、第10図（ａ）に
示す映像信号処理回路102の出力である映像信号を間引
いたA,B,C,D,E,F,G,H,I,J,K,L……をフィールドメモリ5
02へ書き込むために、第６図（ａ）の通常時の書き込み
用クロック1/3の周波数を持ち３ラインごとに発生させ
る書き込みクロック605を作成するように同期再生回路8
02へ制御信号を供給する。フィールドメモリ502から読
みだし以降は通常時の処理を行ない、第10図（ｂ）に示
した９分割された子画面領域の１つに子画面映像信号を
表示してマルチ画面表示が実現できる。また、子画面の
サイズおよび個数は、同期再生回路802の制御しだいで
４分割,16分割，……と可能である。

以上述べた本実施例の特徴は、特殊表示機能を実現す
るメモリとしてアスペクト比変換処理を可能にする表示
形式変換メモリ回路103に備わったフィールドメモリ502
に用いること。そして、特殊表示制御回路がこのフィー
ルドメモリ502への書き込み，読みだしの停止やクロッ
ク周波数の変更を制御可能にする構成としたことであ
る。

〔発明の効果〕

本発明によれば、ジッタやスキューを多く含む入力信
号に対して映像揺れを抑圧でき性能の向上したアスペク
ト比変換を行なう映像信号の表示を可能とするワイドテ
レビジョン受信機を提供することができる。また、フィ
ルタ処理で作成する補間映像信号により、極め細かい垂
直拡大表示を可能にしたワイドテレビジョン受信機を提
供することができる。さらに、表示変換処理に使用する
メモリを用い、このメモリの書き込みと読み出しを制御
する構成とすることでフリーズ，ズーム，マルチ画面と
いった特殊表示機能を備えたワイドテレビジョン受信機
を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は従来
例のブロック図、第３図は本発明の一実施例によるアス
ペクト比16:9のワイドディスプレイに表示される映像出
力画面の一例図、第４図は本発明における固定周波数発
生回路の一実施例のブロック図と映像出力画面の一例
図、第５図は本発明における表示形式変換メモリ回路の
一実施例のブロック図と各入出力信号図、第６図は本発
明におけるフィールドメモリとラインメモリの構成を示
す一実施例のブロック図と各入出力信号と制御信号波形
図、第７図は本発明の垂直拡大表示における第６図に示
したフィールドメモリとラインメモリの各入出力信号と
制御信号の波形図、第８図は本発明における特殊表示機
能を可能にする一実施例のブロック図、第９図は本発明
の特殊表示機能における４倍ズーム表示の一実施例図、
第10図は本発明の特殊表示機能における９分割マルチ画
面表示の一実施例図である。〔符号の説明〕 101……映像入力信号の入力端子、102:映像信号処理回
路、103……表示形式変換メモリ回路、104……ワイドデ
ィスプレイ、105……同期再生回路、106……固定周波数
発生回路、107……表示形式設定回路、201……映像信号
の入力端子、202……Y/C分離回路、203……ラインメモ
リ、204……ワイドディスプレイ、205……同期再生回
路、206……書き込み制御PLL回路、207……読み出し制
御PLL回路、208……可変垂直偏向回路、401,402……固
定周波数発振器、403,404……制御信号発生回路、405、
406……セレクタ、407……リセット信号入力端子、408
……読み出し制御信号出力端子、409……同期信号出力
端子、410……切り換え信号入力端子、501……倍速映像
信号入力端子、502……フィールドメモリ、503……ライ
ンメモリ、504,505……係数器、506……加算器、507…
…映像信号出力端子、601……書き込みクロックWCK1、6
02……書き込みリセットWRES1、603……読み出しリセッ
トRRES1、604……読み出しクロックRCK1、605……書き
込みクロックWCK2、606……書き込みリセットWRES2、60
7……読み出しリセットRRES2、608……読み出しクロッ
クRCK2、609……フィールドメモリ出力映像信号、610…
…ラインメモリ出力映像信号、801……特殊表示制御回
路、802……同期再生回路、803……固定周波数発生回
路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者鳥越忍神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者紺野光央神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/44 - 5/46

Claims

(57)【特許請求の範囲】

【請求項１】ワイドアスペクト比を持つ表示手段と、入力された映像信号を記憶するメモリと、固定周波数の発振信号を生成する固定周波数発振器と、該固定周波数発振器からの発振出力に基づいて、前記映
像信号と非同期で、少なくとも前記メモリに記憶された
映像信号を読み出すための読み出しクロック及び制御信
号と、前記表示手段に前記メモリから読み出された映像
信号を表示するための表示用同期信号とを作成する制御
信号作成回路と、を有することを特徴とするワイドテレビジョン受信機。
【請求項２】請求項１記載のワイドテレビジョン受信機
において、前記読み出しクロック、制御信号を停止もし
くは間引くように前記制御信号作成回路を制御するため
の特殊表示制御回路を備えることを特徴とするワイドテ
レビジョン受信機。