JPH0998354A - デジタルテレビジョン信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 非線形的な画面圧縮によるアスペクト変換を
実現することのできるデジタルテレビジョン信号処理装
置を提供する。 【解決手段】 デジタルＴＶ信号を記憶するメモリ１３
３と、入力ＴＶ信号の水平同期信号に基づいて第１クロ
ックを発生する第１クロック発生部１２〜１８，１２１
と、第１クロックを用いてメモリ１３３の書込み動作を
制御する書込み制御部１２２〜１３４と、第１のクロッ
クの発振中心周波数を指示する中心周波数指示部１３４
と、第１のクロックに基づいて変調指示信号を発生する
変調指示信号発生部１１０〜１１２と、各指示信号に従
って発振するデジタル発振部１１４と、この発振出力を
もとに第２クロック信号を発生する第２クロック発生部
１１５〜１１７と、第２クロックによって駆動しメモリ
１３３の読出しを制御する読出し制御部１２５〜１３０
とを具備して構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば表示画面
を圧縮伸長する機能を搭載したテレビジョン（以下、Ｔ
Ｖと記す）受信機に有効利用されるデジタルテレビジョ
ン信号処理装置に関する。

【０００２】

【従来の技術】近年、民生用ＴＶ受信機では、画面サイ
ズが１６：９のワイド画面ΤＶが急速に普及してきてい
る。特に、国内では、ハイビジョン放送の普及率が拡大
し、地上放送でもＥＤΤＶ−２と呼ばれるワイド画面放
送が規格化されたこともあって、将来的には１６：９に
ワイド画面が主流になりつつある。しかしながら、４：
３放送あるいは４：３のソースが完全に消滅してしまう
わけではなく、ＴＶ受信機としては１６：９画面に４：
３画像を映し出すことが必要不可欠である。

【０００３】１６：９画面に４：３画像をそのまま画面
一杯に映し出すと、図１０（ａ）に示すように左右が広
がった画面になてしまう。ワイド画面ＴＶ受信機では、
通常、このような画面真円率を補正するために、図１０
（ｂ）に示すように水平方向に画像を圧縮するアスペク
ト変換機能を搭載している。

【０００４】アスペクト変換にも様々な手法があるが、
特願昭６２−５０１９５１号公報にその一例（以下、先
行技術１と記す）が示されている。この先行技術１で
は、ＦＩＧ．７に、ライン記憶装置１１４５，１１５
０，１１５５，１１６０を用いて、その書込み速度と読
出し速度を変えることで画面圧縮を行う手法が示されて
いる。

【０００５】この手法は、例えば書込みを３ｆｓｃ（ｆ
ｓｃ：色副搬送波周波数）、読出しを４ｆｓｃで動作さ
せれば、読出し側は単位時間当たり４／３倍のデータを
出力することになり、３／４の水平圧縮が実現できると
いうものである。この場合、３ｆｓｃと４ｆｓｃのクロ
ックが必要になるが、上記先行技術例のＦＩＧ．５に示
されるように、発振器で１２ｆｓｃのクロックを発生
し、これを１／３分周、１／４分周することで、各々４
ｆｓｃ、３ｆｓｃのクロックを発生することができる。

【０００６】但し、この先行技術１の手法では、書込み
クロック周波数ｍ、読出しクロック周波数ｎに対して、
源発振をその公倍数の周波数で発振させることが望まし
い。このため、４：３画像を１６：９画面に縮小する場
合、例えば書込みを４ｆｓｃで動作させるとすれば、読
出しクロックは１６／３ｆｓｃとすることになり、源発
振は最低でも１６ｆｓｃが必要になる。

【０００７】この場合、４ｆｓｃ書込みクロックは１／
４分周、１６／３ｆｓｃ読出しクロックは１／３分周す
ることで得られるが、読出しクロックは分周比が奇数に
なるために出力ＣＫのデューティ比が不均衡になってし
まう。

【０００８】ところで、近年のＴＶ受信機では、４：３
画像を図１０（ｃ）に示すように１６：９画面一杯に均
一に引き伸ばすのではなく、図１０（ｄ）に示すよう
に、画面中央部分と左右部分で連続的に圧縮比を変化さ
せて１６：９画面一杯に映し出すことで臨状感を増大さ
せるような表示モード（以下、ライブモードと称する）
が搭載されている。

【０００９】従来では、このライブモードの表示を水平
偏向パルスの走査速度制御により実現している。しかし
ながら、この手法は、液晶表示によるＴＶ受信機のよう
に、偏向走査機能を持たないＴＶ受信機には利用できな
い。このような機種には、例えば上記の画面圧縮技術に
より映像信号自身を表示モードに合わせて圧縮伸張処理
を施せばよいと考えられる。

【００１０】ところが、この場合には、図１１に示すよ
うに、ライン記憶装置に対する書込みクロックは一定周
波数でよいが、読出しクロックは画面の左右側面部分と
中央部分で周波数を細かく変化させなければならない。
上記先行技術１に記載される手法ではクロックの周波数
比が固定であるため、このような非線形的な画面圧縮機
能は実現できない。

【００１１】

【発明が解決しようとする課題】以上述べたように、上
記のような従来のワイド画面ＴＶ受信機に搭載されるア
スペクト変換機能では、書込みクロック周波数ｍ、読出
しクロック周波数ｎに対して、源発振をその公倍数の周
波数で発振させなければならず、このため圧縮比も限定
されてしまう。

【００１２】特に、近年のワイド画面ＴＶ受信機には、
４：３画像を画面中央部分と左右部分で連続的に圧縮比
を変化させて１６：９画面一杯に映し出す表示モード機
能を搭載しているが、この機能を偏向走査機能を持たな
い機種で実現する場合、画面の左右側面部分と中央部分
で読出しクロック周波数を細かく変化させなければなら
ない。ところが、前述の手法では、読出しと書込みクロ
ックの周波数比が固定であるため、上記のような非線形
的な画面圧縮は実現できないという問題があった。

【００１３】本発明の課題は、上記の問題を解決し、非
線形的な画面圧縮によるアスペクト変換を実現すること
のできるデジタルテレビジョン信号処理装置を提供する
ことにある。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るデジタルテレビジョン信号処理装置
は、デジタルテレビジョン信号の少なくとも映像部分を
記憶する記憶手段と、前記デジタルテレビジョン信号よ
り周波数の高い第１クロックを発生する第１クロック発
生手段と、前記第１クロックを用いて前記記憶手段の書
込み動作を制御する書込み制御手段と、前記第１のクロ
ックの発振中心周波数を指示する中心周波数指示手段
と、前記第１のクロックに基づいて変調指示信号を発生
する変調指示信号発生手段と、前記中心周波数指示信号
と前記変調指示信号に従って発振するデジタル発振手段
と、このデジタル発振手段の出力をもとに第２クロック
信号を発生する第２クロック発生手段と、前記第２クロ
ックによって駆動し前記記憶手段の読出しを制御する読
出し制御手段とを具備して構成される。

【００１５】すなわち、上記の構成では、画像を記憶す
る記憶手段と、デジタル発振器を用いたクロック発生手
段を利用し、このクロックで記憶された画像を読み出
す。デジタル発振器はデジタル信号でその発振周波数を
一意的に定義できる。そこで、デジタル発振器の発振周
波数制御信号に振幅方向に変化を与えるような変調を与
え、この信号をもとに読出し用クロックの周波数を自由
に変化させるクロック周波数可変機能を備えるものであ
る。

【００１６】上記の機能により、読出しクロック周波数
は自由に発生することが可能である。この結果、一水平
期間内に自由に圧縮率を変化させることが可能になり、
非線形的なアスペクト変換を実現することが可能にな
る。さらに水平偏向パルスを入力ＴＶ信号の状態に関係
なく、安定した周波数のパルス信号で発生することが可
能になる。この結果、弱電界やＶΤＲスキューによる水
平偏向周波数の急激な変動を軽減し、偏向回路への負担
を減少させることが可能になる。

【００１７】

【発明の実施の形態】以下、図１乃至図９を参照して本
発明の実施形態を詳細に説明する。図１は第１の実施形
態の構成を示すもので、端子１１には複合ＴＶ信号が入
力される。この入力複合ＴＶ信号はＦＩＦＯラインメモ
リ１３３に入力される。

【００１８】このＦＩＦＯラインメモリ１３３の書込み
クロックは、詳細を後述する２値化回路１８から供給さ
れる入力ＴＶ信号に含まれる水平同期信号に位相同期し
たｎ倍のｆh （ｆh ：水平同期周波数）クロックであ
り、制御信号発生回路１２４からのリセット信号を受け
てメモリ内の書込みアドレスを制御する。

【００１９】一方、ＦＩＦＯラインメモリ１３３の読出
しクロックは、詳細を後述する２値化回路１１７から供
給されるクロックであり、制御信号発生回路１２７から
のリセット信号を受けてメモリ内の読出しアドレスを制
御する。

【００２０】ＦＩＦＯラインメモリ１３３の出力は選択
回路１３０に供給される。この選択回路１３０は、図１
０（ｂ）の斜線部分で示されるような水平圧縮した場合
に発生する無画部制御を行うものである。具体的には、
読出し制御用水平カウンタ１２６のカウント値に従って
マスク信号発生回路１２８で無画部を示すパルスを発生
し、このパルスが無画部期間を示すときは端子１２９か
ら入力される固定振幅信号を選択し、主画部期間を示す
ときはＦＩＦＯラインメモリ１３３からの出力信号を選
択する。この選択回路１３０で選択された信号は、出力
信号として端子１３２に導かれる。

【００２１】一方、端子１１に入力された複合ＴＶ信号
は同期分離回路１３１に供給される。この同期分離回路
１３１は入力複合ＴＶ信号から水平同期信号を分離抽出
するもので、分離された水平同期信号は位相比較器（Ｐ
Ｄ）１２の一方の入力端に供給される。

【００２２】この位相比較器１２は同期分離回路１３１
で分離された水平同期信号と他方の入力端に供給される
メイン水平カウンタ１２１からの再生水平同期信号とを
位相比較し、双方の位相誤差信号を出力する。この位相
誤差信号は、ループフィルタ１３で平滑化されて加算器
１４に与えられ、端子１３４から入力されるｎ倍のｆh
クロックの中心周波数信号と加算される。

【００２３】この中心周波数信号とルーフィルタ１３か
らの誤差信号を加算合成した信号は第１デジタル発振器
１３９のクロック周波数制御信号としてＮＣＯ（数値制
御発振器）１５に与えられる。このＮＣＯ１５は水晶発
振器１２０で発生されるクロックで駆動される累積積分
型のデジタル発振器である。尚、この累積積分型のデジ
タル発振器は、例えば特願平３−２１４９５６号公報
（以下、先行技術２と称する）の図７、図８に示されて
いるので、ここではその具体的な構成の説明は省略す
る。

【００２４】加算器１４からの発振周波数制御信号をＣ
Ｈ、水晶発振器１２０の発振周波数をｆ0 、ＮＣＯ１５
の累積最大値をＬm とすれば、このようなデジタル発振
器の発振周波数ｆck-rは以下の式で示される。 ｆck-r＝ｆ0 ×ＣＨ／Ｌm ΝＣＯ１５の出力はＳＩＮ変換器１６に入力される。す
なわち、ＮＣＯ１５の出力信号は上記先行技術２の図７
に示されるような鋸波になっており、ＳＩＮ変換器１６
はこれをＳＩＮ波形に波形変換するものである。ＳＩＮ
変換器１６の出力信号はＤ／Α（デジタル／アナログ）
変換器１７でアナログ信号に変換される。変換された発
振信号は、最終的に２値化回路１８で２値の矩形波に波
形整形される。

【００２５】つまり、ΝＣＯ１５の出力信号は上述した
ように鋸波形であるため、そのままではデジタル回路の
駆動クロックとしては使用できない。そこで、ＳＩΝ変
換器１６、Ｄ／Ａ変換器１７、２値化回路１８により鋸
波を矩形波に波形整形している。

【００２６】尚、鋸波を矩形波に波形整形する回路は必
ずしもこのような構成である必要はなく、ＳＩＮ波の代
わりに三角波に波形整形してもデジタル回路のクロック
を得ることは可能である。また、本実施形態では示して
いないが、Ｄ／Α変換器１７と２値化回路１８の間に必
要に応じてＬＰＦまたはΒＰＦを挿入しても問題はな
い。

【００２７】２値化回路１８の出力はデジタル回路のク
ロックとしてＦＩＦＯラインメモリ１３３の書込み制御
用水平カウンタ１２３を含む２点鎖線で囲まれた回路１
３５に供給される。メイン水平カウンタ１２１では２値
化回路１８から出力されるクロックを１／ｎ分周して再
生水平同期信号を出力している。

【００２８】すなわち、位相比較器１２、ループフィル
タ１３、加算器１４、ＮＣＯ１５、ＳＩＮ変換器１６、
Ｄ／Α変換器１７、２値化回路１８、メイン水平カウン
タ１２１はΡＬＬ回路を構成し、同期分離回路１３１か
ら出力される水平同期信号のｎ倍の周波数のクロックを
２値化回路１８から出力し、さらに、メイン水平カウン
タ１２１によって同期分離回路１３１から出力される水
平同期信号に位相同期した再生水平同期信号を生成して
いる。

【００２９】メイン水平カウンタ１２１から出力される
再生水平同期信号はエッジ検出回路１２２に供給され
る。このエッジ検出回路１２２は、再生水平同期信号の
立ち上がりに同期した１クロック幅のパルス信号を発生
する。ここで発生されたパルス信号はＦＩＦＯライメモ
リ１３３の書込み、読出し制御用の水平カウンタ１２
３，１２６にクリアパルスとして与えられる。

【００３０】したがって、書込み制御用水平カウンタ１
２３はメイン水平カウンタ１２１と位相同期している。
そこで、このカウンタ１２３の出力値を制御信号発生回
路１２４でデコードしてＦＩＦＯラインメモリ１３３の
書込みリセット信号を発生する。

【００３１】一方、読出し制御用水平カウンタ１２６を
含む二点鎖線で囲む回路１３６を駆動するクロックは以
下の回路で発生する。まず、リセットパルス発生回路１
１０でメイン水平カウンタ１２１の出力値と端子１３７
から入力される読出しクロック水平位置調整信号とを比
較し、値が一致した場合にアドレスカウンタ１１１のク
リア信号としてパルス信号を発生する。アドレスカウン
タ１１１はこのパルス信号を基準にパラボラ信号発生回
路１１２に駆動タイミングを与える。

【００３２】図２にこのパラボラ信号発生回路１１２の
回路構成例を示し、図３に入出力特性例を示す。図２に
おいて、アドレスカウンタ１１１の出力信号は端子２１
に入力され、次のＲＯΜ２２を駆動する。このＲＯΜ２
２には図３に示されるようなデータが格納されている。
このデータは端子２１から入力されるアドレスカウント
値に従って、画面の両サイドでは１．０より小さい値、
画面の中央部分には１．０より大きな値を出力し、丁度
画面の中央部分では１＋４／３の値を出力するような特
性になっている。

【００３３】ＲＯＭ２２の出力信号は選択回路２５の被
選択信号の一方の入力として与えられている。選択回路
２５の他方の入力としては端子２４からの固定値１．０
が入力される。また、選択制御信号としては、端子２３
を介して端子１３８から入力されるアスペクト変換制御
信号が入力される。

【００３４】すなわち、選択回路２５は端子２３からの
アスペクト変換制御信号に従って、アスペクト変換が必
要な場合にはＲＯＭ２２からのパラボラ信号を選択し、
変換が必要ない場合には端子２４に与えられている固定
値１．０を選択して端子２６へ出力する。

【００３５】上記パラボラ信号発生回路１１２は図４に
示す構成によっても実現できる。尚、図４において、図
２と同一部分には同一符号を付して示す。すなわち、こ
の回路構成は、パラボラ波形として図２のＲＯＭ２２の
ように予め決定された固定波形のデータを格納しておく
のではなく、ＲＡＭ２７を用いることで波形データを自
由に変えられることに特徴がある。この例では端子２３
から入力されるアスペクト変換制御信号をマイクロコン
ピュータ（ＣＰＵ）２８で識別し、その識別結果に従っ
てパラボラ信号を演算発生してＲＡＭ２７に書き込むこ
とで、パラボラ波形特性を任意に変更することができ
る。このようにＲＡＭ化することでユーザーの好みに合
わせて細かい調整を行うことも可能である。

【００３６】尚、選択回路２９は、ＣＰＵ２８で発生し
たパラボラ信号をローディングする場合に、アドレスラ
インを切り替えてＣＰＵ２８からＲＡＭ２７にアドレス
を指示させるために用いられる。

【００３７】図２、図４ではパラボラ波形を一旦メモリ
装置に格納してこれを読み出す例を示したが、メモリは
必ずしも必要不可欠ではなく、専用のハードウェアとし
てパラボラ信号発生回路を構成しても問題ない。

【００３８】パラボラ信号発生回路１１２の出力は乗算
器１１３に与えられ、加算器１４からのｎ・ｆｈ発振周
波数制御信号と乗算される。乗算結果は第２デジタル発
振器１４０の発振周波数制御信号としてＮＣＯ１１４に
与えられる。ＮＣＯ１１４もＮＣＯ１５と同様に水晶発
振器１２０からの出力信号をそのクロックとして動作す
る累積積分型の発振器であり、その出力波形は鋸波であ
る。ＳＩＮ変換器１１５、Ｄ／Ａ変換器１１６、２値化
回路１１７は鋸波を矩形波形に波形整形して、デジタル
回路のクロックを発生させるためのものである。

【００３９】すなわち、加算器１４から出力される信号
はＮＣＯ１５のクロック周波数制御信号であり、乗算器
１１３はその振幅方向に図３や図５に示されるようなパ
ラボラ波形の変調をかける。

【００４０】したがって、ＮＣＯ１１４はこのパラボラ
型に変調がかかった信号で周波数制御がかけられること
になり、結果的にＮＣＯ１１４はＮＣＯ１５と比較する
と、パラボラ型に周波数変調を掛けられた信号を発生す
る。変調方向は、画面左右がＮＣＯ１５より周波数が低
く画面中央部が高くなるように制御され、丁度図１１に
示したような読出しクロックを発生することになる。

【００４１】尚、ライン毎のＮＣＯ１１４の発振周波数
をＮＣＯ１５と揃えるためには、図５中の斜線で示すよ
うに変調信号の正極性側の範囲ａと負極性側の範囲ｂの
面積が一致するようにパラボラ信号を発生させればよ
い。

【００４２】２値化回路１１７の出力信号は、読出し制
御用水平カウンタ１２６、制御信号発生回路１２７等で
構成されるメモリ読出し回路に供給される。読出し制御
用水平カウンタ１２６は基本的に書込み制御用水平カウ
ンタ１２３と同様にエッジ検出回路１２２からのクリア
パルスでクリア動作を行っている。

【００４３】但し、２点鎖線１３５で囲まれているエッ
ジ検出回路１２２の動作クロック（第１デジタル発振器
１３９の出力）と、２点鎖線１３６で囲まれている読出
し側の回路の動作クロック（第２デジタル発振器１４０
の出力）が異なる。このため、マスク回路１２５で読出
し制御用水平カウンタ１２６の値から次回のリセット時
期を推定し、リセット時期±数クロック以内の領域に入
力されたエッジパルスをキャンセルして、水平カウンタ
１２６の値から発生される自己リセットパルスでクリア
するように制御している。

【００４４】この結果、無画部分のマスク信号やメモリ
読出し制御パルスは水平カウンタ１２６の出力を基準に
発生され、第２デジタル発振器１４０の２値化回路１１
７から出力されるクロックで全て駆動される。

【００４５】以上説明したように、本実施形態では読出
しクロックに対してパラボラ発生回路１１２で発生した
変調信号を選択的に周波数変調をかけ、この読出しクロ
ックでメモリ読出し制御を行うことでアスペクト変換を
行うことができる。しかも、読出しクロック周波数はパ
ラボラ信号発生回路１１２で自由に発生することが可能
で、書込み側のクロックとは無関係に一水平期間内に周
波数変動を発生させることができる。この結果、一水平
期間内に自由に圧縮率を変化させることが可能になり、
図１０（ｄ）に示すような非線形的なアスペクト変換を
実現することが可能になる。

【００４６】尚、図１において、水平偏向制御回路１９
は、メイン水平カウンタ１２１から出力される再生水平
同期信号と端子１１９に入力されるディスプレイ装置か
らのフライバックパルスＦＢＰをもとに水平偏向パルス
制御を行い、ディスプレイドライブに必要な水平駆動信
号ＨＤを発生して端子１１８から出力している。

【００４７】これにより、メモリ読出し制御や後段に設
置されるディスプレイ装置の水平垂直同期タイミング制
御を行うことでアスペクト変換を行うことができる。ま
た、水平偏向パルスを、入力ＴＶ信号の状態に関係な
く、再生水平同期信号を基準に発生している。よって、
端子１１８から出力される水平偏向パルス周波数は入力
ＴＶ信号に関係なく安定している。この結果、弱電界や
ＶＴＲスキューによる水平偏向周波数の急激な変動をな
くすことが可能になり、偏向回路への負担を減少させる
ことが可能になるという効果が得られる。

【００４８】図６は第２の実施形態の構成を示すもの
で、端子４１にはＴＶ信号が入力され、端子４８には端
子４１に入力されるＴＶ信号の水平同期タイミング信号
Ｈ1 が入力される。これらの信号が入力される鎖線４３
０で囲まれた各回路はクロック発生回路４１３から発生
されるクロックにて駆動されている。

【００４９】このクロックは特定のクロックである必要
はないが、図１で示したように入力ＴＶ信号の水平サン
プル数を規定できるようなクロックであることが望まし
い。例えば、端子４８から入力された水平タイミング信
号Ｈ1 に位相同期させたクロックであれば良好な処理が
可能である。

【００５０】入力されたＴＶ信号は図１の第１の実施形
態と同じくＦＩＦＯラインメモリ４２に入力される。こ
のＦＩＦＯラインメモリ４２の書込み動作はクロック発
生回路４１３からのクロックと、端子４８から入力され
た水平タイミング信号Ｈ1 を基準に書込みカウンタ４７
と制御信号発生回路４６から発生される書込み制御信号
によって駆動される。

【００５１】エッジ検出回路４９は入力水平タイミング
信号Ｈ1 の立ち上がりかあるいは立ち下がりのエッジを
検出して書込みカウンタ４７のリセットパルスを発生す
る。もし、端子４８から入力される水平タイミング信号
Ｈ1 がそのまま書込みカウンタ４７のリセット信号とし
て使用できるのであれば必要ない。

【００５２】ＦＩＦＯラインメモリ４２に書き込まれた
ＴＶ信号は以下で説明するクロック及び制御パルスに従
って駆動される。まず、水晶発振器４２５から出力され
るクロック信号を分周回路４２４で分周して二点鎖線４
２９で囲まれた読出し側の各制御回路へ入力する。入力
された分周クロックは第２分周回路４１７でさらに分周
され、読出し側の水平タイミング信号Ｈ2 となる。この
水平タイミング信号Ｈ2 はアドレスカウンタ４１５にク
リアパルスとして与えられる。このアドレスカウンタ４
１５の出力信号はパラボラ発生回路４１８に駆動タイミ
ング信号として与えられる。

【００５３】このパラボラ発生回路４１８は、具体的に
は図２または図４のように構成され、図３または図５で
説明したような円弧状の信号を発生する。図２または図
４に示した例では、パラボラ波形を一旦メモリに格納し
てこれを読み出す構成を示したが、必ずしもメモリは必
要不可欠ではなく、専用のハードウェアとしてパラボラ
信号発生回路を構成しても問題ない。

【００５４】パラボラ信号発生回路４１８の出力は乗算
器４１９に与えられ、端子４２７からの読出しクロック
中心周波数制御信号と乗算される。乗算結果は読出しク
ロック用デジタル発振器４２８の発振周波数制御信号と
してＮＣＯ４２１に与えられる。

【００５５】このＮＣＯ４２１は水晶発振器４２５から
の出力信号を動作クロックとする累積積分型の発振器で
あり、その出力波形は鋸波である。ＳＩＮ変換器４２
２、Ｄ／Ａ変換器４２３、２値化回路４２４は鋸波を矩
形波形に波形整形して、デジタル回路のクロックを発生
させるためのものである。

【００５６】すなわち、端子４２７から入力される信号
はＮＣＯ４２１のクロック周波数制御信号であり、乗算
器４１９でその振幅方向に図３または図５に示されるよ
うなパラボラ波形の変調をかける。ＮＣＯ４１２はこの
パラボラ型に変調がかかった信号で周波数制御がかけら
れることになり、結果的にＮＣＯ４２１はパラボラ型に
周波数変調を掛けられた信号を発生する。変調方向は、
画面左右が周波数が低く画面中央部が高くなるように制
御され、丁度図１１に示されるような読出しクロックを
発生することになる。

【００５７】尚、ライン毎のＮＣＯ４２１の発振周波数
を揃えるためには、図５中斜線で示すように、変調信号
の正極性の範囲ａと負極性の範囲ｂの面積が一致するよ
うなパラボラ信号を発生させればよい。

【００５８】このようにして発生した読出し用クロック
は、二点鎖線４３１で囲まれる各種読出し制御回路へ駆
動クロックとして与えられる。端子４２７には読出しク
ロックの中心周波数信号が入力される。読出し制御用カ
ウンタ４１２は基本的に書込みカウンタ４７とは非同期
に動作する。

【００５９】この場合、例えば書込み速度より読出し速
度の方が早ければ追い越し現象が発生し、同一ラインの
途中から別の画像が出力されてしまうことになる。書込
みが読出しよりも早い場合でも同じである。このような
場合、追い越し現象を防ぐために追い越し制御回路４１
４が必要である。

【００６０】図８及び図９は追い越し制御の動作を示し
ている。この例の場合、ＦＩＦＯラインメモリ４２は図
７に示すように２つのフレームメモリ５５，５６が必要
である。図７の例では、端子５１から映像信号、端子５
３，５４からは各々書込み制御信号と読出し制御信号を
入力している。選択回路５７は読出し制御に従ってメモ
リ５５，５６からの映像信号を端子５２に導いている。
これら２つのメモリ５５，５６を用いて、フィールド単
位に追い越しが発生するか否かを管理すればよい。

【００６１】図６の構成では、端子４３５から入力ＴＶ
信号の垂直タイミング信号Ｖ1 を入力し、これと水平分
周回路４１７から出力された水平タイミング信号Ｈ2 を
もとに、追い越し制御回路４１４の内部で発生する垂直
同期パルスとの位相関係から、追い越しが発生するか否
かを監視する。

【００６２】図８、図９にこの制御動作例を示す。これ
らの図において、（ａ）は書込み制御用水平カウンタ４
７の出力、（ｂ）は書込みフィールド、（ｃ）は読出し
制御用水平カウンタ４１２のＡ出力、（ｄ）は制御用水
平読出しカウンタ４１２のＢ出力、（ｅ）は読出しフィ
ールドを示している。

【００６３】図８、図９では、図７の構成において、選
択回路５７で選択出力される側のメモリカウンタ波形
（カウンタは１づつカウントアップするので鋸波形で示
している）を実線で示している。

【００６４】図８に示すように、Ｔ1 ，Ｔ2 の部分で追
い越しが発生し、しかも書込みが読出しを追い越してし
まう場合には、その前段階で選択回路５７で読み出すメ
モリ５５，５６を切り替えて１フィールド画像をスキッ
プさせればよい。図９に示すように、逆に読出しが書込
み側を追い越してしまう場合には、同様に選択回路５７
で読み出すメモリを切り替えて２回同一フィールドを読
み出すような制御を与えればよい。

【００６５】読出し制御用水平カウンタ４１２は基本的
に追い越し制御回路４１４からの制御信号に基づいて動
作し、その出力はメモリ読出し制御信号発生回路４１０
とマスク信号発生回路４１１で発生する無画部分のマス
ク信号の基準となる。

【００６６】尚、この読出し制御用水平カウンタ４１２
は、さらに図示していないディスプレイ装置など、この
回路の後段に接続される装置の垂直基準信号ＶＤを端子
４３４から出力する。

【００６７】水平偏向制御回路４１６では、第２分周回
路４１７で発生した水平タイミング信号Ｈ2 と端子４３
２に入力されるディスプレイ装置からのフライバックパ
ルスＦＢＰをもとに水平偏向パルス制御を行い、ディス
プレイドライブに必要な水平駆動信号ＨＤを発生して端
子４３３から出力している。

【００６８】尚、図６において、選択回路４３はマスク
信号発生回路４１１からのマスク信号に応じてＦＩＦＯ
ラインメモリ４２の出力と端子４４からの固定振幅信号
を選択的に導出し、端子４５から出力する。その機能は
図１の場合と同様である。

【００６９】以上説明したように、第２の実施形態で
は、パラボラ発生回路４１８で発生した変調信号で周波
数変調のかかったクロックを発生させ、メモリ読出し制
御や後段に設置されるディスプレイ装置の水平垂直同期
タイミング制御を行うことでアスペクト変換を行うこと
ができる。しかも、読出しクロック周波数はパラボラ信
号発生回路４１９で自由に発生することが可能で、書込
み側のクロックとは無関係に一水平期間内に周波数変動
を発生させることができる。この結果、一水平期間内に
自由に圧縮率を変化させることが可能になり、図１０
（ｄ）に示すような非線形的なアスペクト変換を実現す
ることが可能になる。

【００７０】さらにこの実施形態では水平偏向パルス
を、入力ＴＶ信号の状態に関係なく、常に水晶発振器４
２５と２つの分周回路４１７，４２４を基準に発生して
いる。これらの分周回路４１７，４２４は固定分周であ
り、端子４３３から出力される水平偏向パルス周波数は
入力ＴＶ信号に関係なく安定している。この結果、弱電
界やＶＴＲスキューによる水平偏向周波数の急激な変動
をなくすことが可能になり、偏向回路への負担を減少さ
せることが可能になるという効果もある。

【００７１】尚、以上の実施形態では、入力信号を複合
ＴＶ信号として説明したが、必ずしも複合ＴＶ信号であ
る必要はなく、例えば分離されたＹ信号、Ｃ信号でもよ
く、またＹ、Ｉ、Ｑのコンポーネント信号形式でも問題
ない。コンポーネント形式である場合には、ＦＩＦＯラ
インメモリ１３３，４２をＹ用とＣあるいはＩ／Ｑ用の
複数個並列して設置すればよい。

【００７２】また、上記実施形態では読出しクロック用
ＮＣＯの発振周波数変調方法として乗算方式で説明した
が、必ずしも乗算である必要はない。特に図６に示した
第２実施形態では、水平偏向パルスが水晶発振器４２５
と２つの分周回路４１７，４２４を基準に発生され固定
周波数であるため、乗算の代わりに加算器を用いても同
様の非線形圧縮機能を安定して実現することが可能であ
る。

【００７３】さらに、変調波形も図３または図５に示す
ようなパラボラ波形である必要はなく、例えばＳＩＮ波
形にすれば波状の圧縮画像を得ることが可能である。そ
の他、上記実施形態では、ブラウン管式の表示装置を備
えたテレビジョン受信機に対応するように同期制御とし
て偏向制御回路１９，４１６を加えた構成を示したが、
必ずしもこのような表示装置である必要はない。例え
ば、液晶またはプラズマディスプレイではＦＢＰ（フラ
イバックパルス）を用いるような偏向制御は必要ない。

【００７４】また、このような表示装置は１画素単位に
固定周波数クロックで駆動することが望ましく、上記実
施形態では、例えば出力端子１３２，４５にＤ／Ａ変換
器を接続して一旦アナログ信号に戻すことで対応可能で
ある。

【００７５】さらに、書き込み側のクロックと読出し側
のクロックを互いに独立させることにより、読出し出力
が入力ＴＶ信号の変動に影響しなくなり、これによって
安定した映像出力が得られるようになる。

【００７６】

【発明の効果】以上説明したように、本発明では圧縮伸
張比に対応する変調信号で周波数変調のかかったクロッ
クを発生させ、メモリ読出し制御や後段に設置されるデ
ィスプレイ装置の水平垂直同期タイミング制御を行うこ
とでアスペクト変換を行うことができる。しかも、読出
しクロック周波数は自由に発生することが可能である。
この結果、一水平期間内に自由に圧縮率を変化させるこ
とが可能になり、非線形的なアスペクト変換を実現する
ことが可能になる。

【００７７】さらに水平偏向パルスを入力ＴＶ信号の状
態に関係なく、安定した周波数のパルス信号で発生する
ことが可能になる。この結果、弱電界やＶＴＲスキュー
による水平偏向周波数の急激な変動を軽減し、偏向回路
への負担を減少させることが可能になるという効果もあ
る。

【図面の簡単な説明】

【図１】本発明に係るデジタルテレビジョン信号処理装
置の第１の実施形態の構成を示すブロック回路図。

【図２】同実施形態のパラボラ発生回路の具体的な構成
を示すブロック回路図。

【図３】図２のパラボラ発生回路の入出力特性例を示す
特性図。

【図４】上記パラボラ発生回路の他の具体的な構成を示
すブロック回路図。

【図５】図４のパラボラ発生回路の入出力特性例を示す
特性図。

【図６】本発明に係るデジタルテレビジョン信号処理装
置の第２の実施形態の構成を示すブロック回路図。

【図７】同実施形態のＦＩＦＯラインメモリの具体的な
構成を示すブロック回路図。

【図８】同実施形態において、書込みが読出しを追い越
してしまう場合の動作を説明するための波形図。

【図９】同実施形態において、読出しが書込みを追い越
してしまう場合の動作を説明するための波形図。

【図１０】本発明が利用されるワイド画面ＴＶ受信機の
アスペクト変換機能を説明するための図。

【図１１】画面中央部分と左右部分で連続的に圧縮比を
変化させてワイド画面一杯に映し出す場合に、メモリに
よる圧縮伸張処理を利用する場合の書込みクロックと読
出しクロックの関係を示すタイミング図。

【符号の説明】

１１…複合ＴＶ信号入力端子 １２…位相比較器（Ｐ
Ｄ） １３…ループフィルタ １４…加算器 １５…ＮＣＯ １６…ＳＩＮ変換器 １７…Ｄ／Ａ変換器 １８…２値化回路 １９…水平偏向制御回路 １１０…リセットパルス発生
回路 １１１…アドレスカウンタ １１２…パラボラ発生回路 １１３…乗算器 １１４…ＮＣＯ １１５…ＳＩＮ変換器 １１６…Ｄ／Ａ変換器 １１７…２値化回路 １１８…水平駆動信号出力端子 １１９…フライバックパルス入力端子 １２０…水晶発
振器 １２１…メイン水平カウンタ １２２…エッジ検出回路 １２３…書込み制御用水平カウンタ １２４…制御信号
発生回路 １２５…マスク回路 １２６…制御用水平カウンタ １２７…制御信号発生回路 １２８…マスク信号発生回
路 １２９…固定振幅信号入力端子 １３０…選択回路 １３１…同期分離回路 １３２…ＴＶ信号出力端子 １３３…ＦＩＦＯラインメモリ １３４…ｎ・ｆh 中心
周波数信号 １３７…読出しクロック水平位置調整信号入力端子 １３８…アスペクト変換制御信号 １３９…第１デジタル発振器 １４０…第２デジタル発
振器 ４１…複合ＴＶ信号入力端子 ４２…ＦＩＦＯラインメ
モリ ４３…選択回路 ４４…固定振幅信号入力端子 ４５…ＴＶ信号出力端子 ４６…制御信号発生回路 ４７…書込みカウンタ ４８…水平タイミング信号入力
端子 ４９…エッジ検出回路 ４１０…制御信号発生回路 ４１１…マスク信号発生回路 ４１２…読出しカウンタ ４１３…クロック発生回路 ４１４…追い越し制御回路 ４１５…アドレスカウンタ ４１６…水平偏向制御回路 ４１７…水平分周回路 ４１８…パラボラ発生回路 ４１９…乗算器 ４２０…ＮＣＯ ４２１…ＳＩＮ変換器 ４２２…Ｄ／Ａ変換器 ４２３…２値化回路 ４２４…クロック分周回路 ４２５…水晶発振器 ４２７…読出しクロック中心周波
数制御信号 ４２８…デジタル発振器 ４３２…フライバックパルス
入力端子 ４３３…水平駆動信号出力端子 ４３４…垂直駆動信号
出力端子 ４３５…垂直タイミング信号入力端子

Claims (7)

【特許請求の範囲】
1. 【請求項１】デジタルテレビジョン信号の少なくとも映
   像部分を記憶する記憶手段と、 前記デジタルテレビジョン信号より周波数の高い第１ク
   ロックを発生する第１クロック発生手段と、 前記第１クロックを用いて前記記憶手段の書込み動作を
   制御する書込み制御手段と、 前記第１のクロックの発振中心周波数を指示する中心周
   波数指示手段と、 前記第１のクロックに基づいて変調指示信号を発生する
   変調指示信号発生手段と、 前記中心周波数指示信号と前記変調指示信号に従って発
   振するデジタル発振手段と、 このデジタル発振手段の出力をもとに第２クロック信号
   を発生する第２クロック発生手段と、 前記第２クロックによって駆動し前記記憶手段の読出し
   を制御する読出し制御手段とを具備することを特徴とす
   るデジタルテレビジョン信号処理装置。
2. 【請求項２】さらに、前記記憶手段から読み出されたテ
   レビジョン信号を表示する表示装置に対して、前記読出
   し制御手段の読出し制御タイミングをもとに同期制御を
   行う同期制御手段を備えることを特徴とする請求項１記
   載のデジタルテレビジョン信号処理装置。
3. 【請求項３】 前記デジタル発振手段は、前記中心周波
   数指示手段で指示される発振中心周波数に対して前記変
   調指示信号に従って発振周波数に変調をかけることを特
   徴とする請求項１記載のデジタルテレビジョン信号処理
   装置。
4. 【請求項４】 前記変調指示信号発生手段は、前記第２
   のクロックに対して、前記テレビジョン信号の表示画面
   左右部分における周波数が画面中央部分における周波数
   より低くなるように発振周波数に変調をかける特性を持
   つ変調指示信号を発生することを特徴とする請求項１記
   載のデジタルテレビジョン信号処理装置。
5. 【請求項５】 前記変調指示信号発生手段は、前記テレ
   ビジョン信号の画面上の圧縮伸長状態に従って変調指示
   信号を発生する請求項１記載のデジタルテレビジョン信
   号処理装置。
6. 【請求項６】 前記第１クロック発生手段は、前記テレ
   ビジョン信号の水平同期信号に位相同期した前記第１ク
   ロックを発生する請求項１記載のデジタルテレビジョン
   信号処理装置。
7. 【請求項７】 前記第１クロック発振手段と第２クロッ
   ク発振手段は互いに独立していることを特徴とする請求
   項１記載のデジタルテレビジョン信号処理装置。