JP2012208342A - 信号処理回路と信号処理方法および表示装置 - Google Patents
信号処理回路と信号処理方法および表示装置 Download PDFInfo
- Publication number
- JP2012208342A JP2012208342A JP2011074348A JP2011074348A JP2012208342A JP 2012208342 A JP2012208342 A JP 2012208342A JP 2011074348 A JP2011074348 A JP 2011074348A JP 2011074348 A JP2011074348 A JP 2011074348A JP 2012208342 A JP2012208342 A JP 2012208342A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- video
- processing circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
Abstract
【解決手段】書込制御部21は、入力映像信号に同期した書込制御信号とフレーム識別情報を生成して、入力映像信号をフレーム識別情報と対応させてフレームメモリ202に蓄積する。読出制御部22は、外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、外部から供給されたフレーム識別情報に対応する映像信号をフレームメモリ202から読み出す。外部から供給された同期信号やフレーム識別信号を複数の信号処理回路に供給した場合に信号処理回路から出力される映像信号の位相差が少なくなるので、ラインバッファを用いて、信号処理回路から出力される映像信号の位相を一致させて、高解像度の映像表示を行うことができる。
【選択図】 図3
Description
1.第1の実施の形態
1−1.第1の実施の形態の構成
1−2.第1の実施の形態の動作
2.第2の実施の形態
2−1.第2の実施の形態の構成
2−2.第2の実施の形態の動作
3.第3の実施の形態
3−1.第3の実施の形態の構成
3−2.第3の実施の形態の動作
[1−1.第1の実施の形態の構成]
図2は、第1の実施の形態の構成を例示している。表示装置10は、信号処理回路20-A〜20-D、ラインバッファ30-A〜30-D、タイミングコントロール回路35-A〜35-D、信号処理回路制御部40、発振器45-A〜45-Dを備えている。
次に、第1の実施の形態の動作について説明する。図4は、信号処理回路の動作を示すタイミング図である。図4の(A)は、各信号処理回路20-A〜20-Dに入力される映像信号IW_Dataのフレーム信号IW_FLD、垂直同期信号IW_V、水平同期信号IW_Hを示している。図4の(B)は、フレーム識別信号WF_IDを示している。図4の(C)は、信号処理回路制御部40から各信号処理回路20-A〜20-Dに供給される水平同期信号Ext_Hと垂直同期信号Ext_Vとフレーム信号Ext_FLDを示している。
第1の実施の形態では、信号処理回路毎に設けられた発振器からシステムクロック信号を供給する構成としているが、各信号処理回路に供給するシステムクロック信号を同期させることで、信号処理回路の後段に設けられるラインバッファの容量をさらに削減できる。
次に、第2の実施の形態として、各信号処理回路に供給するシステムクロック信号を同期させた場合について説明する。
このように構成された表示装置10aでは、信号処理回路において、自走して生成される水平読出タイミング信号RT_Hと信号処理回路制御部40から供給される水平同期信号Ext_Hの位相関係を計測する。また、垂直読出タイミング信号RT_Vと信号処理回路制御部40から供給される垂直同期信号Ext_Vの位相関係を計測する。例えば信号選択部222に、位相差を計測する機能を設けて、計測結果を読出制御信号生成部224に出力する。
第1の実施の形態と第2の実施の形態では、信号処理回路制御部40から供給される信号に基づき各信号処理回路でフレームメモリ202から映像信号を読み出すことで、各信号処理回路から出力される映像信号の位相差を少なくしている。ここで、フレームメモリ202への映像信号の書き込みや、書き込まれている映像信号の読み出しを制御することで、表示装置のみで映像表示を停止させて動画から静止画の表示に切り替えることができる。
図9は、第3の実施の形態の構成として、表示停止機能を設けた信号処理回路の構成を示している。なお、図9において、図3に対応する部分については同一符号を付している。また、信号処理回路20-A〜20-Dは等しい構成とされており、以下、信号処理回路20-Aについて説明する。
図10は、表示停止機能を設けた信号処理回路の動作を示すタイミング図である。図10の(A)は、映像信号IW_Dataと、映像信号IW_Dataのフレーム信号IW_FLD、垂直同期信号IW_Vを示している。図10の(B)は、書込制御信号生成部211aで生成されるフレーム識別信号WF_IDを示している。図10の(C)は、インタフェース部231から出力される表示停止指示信号FZSと表示停止信号出力部235から出力される表示停止制御信号FZ_ONを示している。また、図10の(D)は、信号処理回路制御部40から供給された垂直同期信号Ext_Vとフレーム信号Ext_FLDを示している。さらに、図10の(E)は、読出制御信号生成部224aで生成される読出フレーム識別信号RF_IDを示している。
(1) 映像信号を蓄積するメモリと、
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、
外部から供給された垂直同期信号を出力水平周波数の水平同期信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部と
を備える信号処理回路。
前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、
前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す(1)乃至(4)の何れかに記載の信号処理回路。
前記各信号処理回路は、
映像信号を蓄積するメモリと、
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、
外部から前記各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から前記各信号処理回路に共通に供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部と
を備える表示装置。
前記発振部は、前記生成した基準周波数信号を前記信号処理回路のそれぞれに供給し、
前記各信号処理回路の読出制御部は、前記出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の同期信号を用いて前記読出制御信号を生成する(11)に記載の表示装置。
前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、
前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す(11)乃至(13)の何れかに記載の表示装置。
Claims (16)
- 映像信号を蓄積するメモリと、
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、
外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込み読出制御信号を生成して、該読出制御信号と外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部と
を備える信号処理回路。 - 前記読出制御部は、複数の信号処理回路を同時に用いて映像表示を行う場合に、前記読出制御信号を生成して、該読出制御信号と前記フレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す請求項1記載の信号処理回路。
- 前記読出制御部は、出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の信号を用いて前記読出制御信号を生成する請求項1記載の信号処理回路。
- 前記入力映像信号と他の信号処理回路に入力される入力映像信号がスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する請求項1記載の信号処理回路。
- 表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、
前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、
前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す請求項1記載の信号処理回路。 - 表示停止制御部は、フレーム単位または複数フレーム単位で、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行う請求項5記載の信号処理回路。
- 前記読出制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出してキャプチャ映像信号として外部に出力させる請求項5記載の信号処理回路。
- 前記書込制御部は、外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて差し替え映像信号を前記メモリに記憶する請求項5記載の信号処理回路。
- 前記読出制御部は、前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応させて前記メモリに記憶されている差し替え映像信号を読み出す請求項8記載の信号処理回路。
- 表示停止制御部は、フレーム単位または複数フレーム単位で、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行う請求項5記載の信号処理回路。
- 前記メモリは、信号処理に用いる映像信号を蓄積する請求項1記載の信号処理回路。
- 入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させてメモリに蓄積させる工程と、
外部から供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と前記外部から供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す工程と
を含む映像信号処理方法。 - 1画面を構成する複数の表示領域毎に信号処理回路を設けて、各信号処理回路は対応する表示領域の映像信号の処理を行う表示装置であり、
前記各信号処理回路は、
映像信号を蓄積するメモリと、
入力映像信号に同期した書込制御信号と、フレーム識別情報を生成して、該書込制御信号に基づき前記入力映像信号を前記フレーム識別情報と対応させて前記メモリに蓄積させる書込制御部と、
外部から前記各信号処理回路に共通に供給された垂直同期信号を出力水平周波数のタイミング信号で取り込んで読出制御信号を生成して、該読出制御信号と外部から前記各信号処理回路に共通に供給されたフレーム識別情報に基づき、該フレーム識別情報に対応する映像信号を前記メモリから読み出す読出制御部と
を備える表示装置。 - 基準周波数信号を生成する発振部をさらに有し、
前記発振部は、前記生成した基準周波数信号を前記信号処理回路のそれぞれに供給し、
前記各信号処理回路の読出制御部は、前記出力水平周波数のタイミング信号に基づいて生成した垂直同期信号と前記外部から供給された垂直同期信号との位相差、前記出力水平周波数のタイミング信号と外部から供給された水平同期信号の位相差を検出して、該位相差が所定未満となるように、前記出力水平周波数のタイミング信号と該タイミング信号に基づいて生成した垂直同期信号の位相を調整して、該調整後の信号を用いて前記読出制御信号を生成する請求項13記載の表示装置。 - 前記複数の信号処理回路は、前記複数の信号処理回路に入力される入力映像信号が信号処理回路間でスキューを生じても、前記読出制御信号と前記フレーム識別情報に基づき、前記フレーム識別情報に対応する映像信号を前記メモリから読み出すことができるように、前記外部から供給された同期信号を遅延させるスキュー補償部を有する請求項13記載の表示装置。
- 前記複数の信号処理回路は、表示停止指示信号が供給された場合、入力ラッチ信号に基づいて前記表示停止指示信号の取り込みを行い、取り込んだ前記表示停止指示信号を前記書込制御部と前記読出制御部に出力する表示停止制御部をさらに備え、
前記書込制御部は、前記表示停止指示信号に基づき、表示停止期間中は前記メモリへの前記入力映像信号の蓄積を停止し、
前記読出制御部は、前記表示停止指示信号に基づき、表示停止期間中は表示停止前に読み出していたフレーム識別情報に対応する映像信号を前記メモリから読み出す請求項13記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074348A JP2012208342A (ja) | 2011-03-30 | 2011-03-30 | 信号処理回路と信号処理方法および表示装置 |
TW101109666A TW201301257A (zh) | 2011-03-30 | 2012-03-21 | 訊號處理電路、訊號處理方法及顯示設備 |
KR1020120029400A KR20120112059A (ko) | 2011-03-30 | 2012-03-22 | 신호 처리 회로, 신호 처리 방법 및 표시 장치 |
US13/428,129 US20120249565A1 (en) | 2011-03-30 | 2012-03-23 | Signal processing circuit, signal processing method, and display apparatus |
CN2012100843465A CN102737618A (zh) | 2011-03-30 | 2012-03-23 | 信号处理电路、信号处理方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011074348A JP2012208342A (ja) | 2011-03-30 | 2011-03-30 | 信号処理回路と信号処理方法および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012208342A true JP2012208342A (ja) | 2012-10-25 |
JP2012208342A5 JP2012208342A5 (ja) | 2014-04-03 |
Family
ID=46926598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011074348A Pending JP2012208342A (ja) | 2011-03-30 | 2011-03-30 | 信号処理回路と信号処理方法および表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120249565A1 (ja) |
JP (1) | JP2012208342A (ja) |
KR (1) | KR20120112059A (ja) |
CN (1) | CN102737618A (ja) |
TW (1) | TW201301257A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015136571A1 (ja) * | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその駆動方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI463432B (zh) * | 2012-10-05 | 2014-12-01 | Genesys Logic Inc | 圖像資料處理方法 |
KR101695007B1 (ko) * | 2012-12-14 | 2017-01-10 | 한국전자통신연구원 | 대용량 비디오 데이터의 병렬 처리 장치 및 방법 |
JP6034703B2 (ja) * | 2013-01-21 | 2016-11-30 | サターン ライセンシング エルエルシーSaturn Licensing LLC | 変換回路、画像処理装置および変換方法 |
KR20140112892A (ko) * | 2013-03-14 | 2014-09-24 | 삼성디스플레이 주식회사 | 터치 스크린 패널 및 그 제조 방법 |
JP2015001549A (ja) * | 2013-06-13 | 2015-01-05 | ソニー株式会社 | 信号出力装置、信号出力方法、及び映像表示装置 |
KR102631190B1 (ko) * | 2016-10-31 | 2024-01-29 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
JP7174926B2 (ja) * | 2019-12-17 | 2022-11-18 | パナソニックIpマネジメント株式会社 | 表示制御システム、移動体、表示制御方法、表示装置、表示方法及びプログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04144387A (ja) * | 1990-10-05 | 1992-05-18 | Hitachi Ltd | ワイドテレビジョン受信機 |
JPH1055161A (ja) * | 1996-08-13 | 1998-02-24 | Fujitsu General Ltd | デジタル映像処理装置用のpll回路 |
JP2000513169A (ja) * | 1997-04-21 | 2000-10-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数のビデオ及びグラフィック源の低速pll手法を用いたディスプレイへの同期 |
JP2006148765A (ja) * | 2004-11-24 | 2006-06-08 | Seiko Epson Corp | テレビ受像機 |
JP2008236277A (ja) * | 2007-03-20 | 2008-10-02 | Mitsubishi Electric Corp | 表示装置 |
JP2009258416A (ja) * | 2008-04-17 | 2009-11-05 | Canon Inc | メモリ制御装置及びメモリの制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841430A (en) * | 1992-01-30 | 1998-11-24 | Icl Personal Systems Oy | Digital video display having analog interface with clock and video signals synchronized to reduce image flicker |
CA2263221C (en) * | 1996-08-13 | 2002-05-28 | Masanori Kurita | Pll circuit for digital display apparatus |
US6333750B1 (en) * | 1997-03-12 | 2001-12-25 | Cybex Computer Products Corporation | Multi-sourced video distribution hub |
JP3582382B2 (ja) * | 1998-11-13 | 2004-10-27 | 株式会社日立製作所 | マルチディスプレイ装置の表示制御装置、表示装置及びマルチディスプレイ装置 |
JP2000232649A (ja) * | 1998-12-10 | 2000-08-22 | Fujitsu Ltd | Mpegビデオ復号器及びmpegビデオ復号方法 |
JP5099406B2 (ja) * | 2006-11-14 | 2012-12-19 | ソニー株式会社 | 信号処理回路および方法 |
JP2011061323A (ja) * | 2009-09-07 | 2011-03-24 | Toshiba Corp | 同期信号制御回路及び表示装置 |
-
2011
- 2011-03-30 JP JP2011074348A patent/JP2012208342A/ja active Pending
-
2012
- 2012-03-21 TW TW101109666A patent/TW201301257A/zh unknown
- 2012-03-22 KR KR1020120029400A patent/KR20120112059A/ko not_active Application Discontinuation
- 2012-03-23 CN CN2012100843465A patent/CN102737618A/zh active Pending
- 2012-03-23 US US13/428,129 patent/US20120249565A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04144387A (ja) * | 1990-10-05 | 1992-05-18 | Hitachi Ltd | ワイドテレビジョン受信機 |
JPH1055161A (ja) * | 1996-08-13 | 1998-02-24 | Fujitsu General Ltd | デジタル映像処理装置用のpll回路 |
JP2000513169A (ja) * | 1997-04-21 | 2000-10-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数のビデオ及びグラフィック源の低速pll手法を用いたディスプレイへの同期 |
JP2006148765A (ja) * | 2004-11-24 | 2006-06-08 | Seiko Epson Corp | テレビ受像機 |
JP2008236277A (ja) * | 2007-03-20 | 2008-10-02 | Mitsubishi Electric Corp | 表示装置 |
JP2009258416A (ja) * | 2008-04-17 | 2009-11-05 | Canon Inc | メモリ制御装置及びメモリの制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015136571A1 (ja) * | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | 表示装置及びその駆動方法 |
US9972264B2 (en) | 2014-03-11 | 2018-05-15 | Panasonic Liquid Crystal Display Co., Ltd. | Display device and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20120249565A1 (en) | 2012-10-04 |
CN102737618A (zh) | 2012-10-17 |
KR20120112059A (ko) | 2012-10-11 |
TW201301257A (zh) | 2013-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012208342A (ja) | 信号処理回路と信号処理方法および表示装置 | |
JP6538179B2 (ja) | 表示制御装置、表示装置、表示制御装置の制御方法、および制御プログラム | |
US10049642B2 (en) | Sending frames using adjustable vertical blanking intervals | |
CN101491090B (zh) | 用于同步显示流的方法和系统 | |
JP2010210896A (ja) | 画像処理装置 | |
TW201411591A (zh) | 顯示驅動器積體電路及其顯示資料處理方法 | |
JP2000322039A (ja) | 表示装置、制御装置および多画面表示システム | |
JP2015096920A (ja) | 画像処理装置および画像処理システムの制御方法 | |
JP6500198B2 (ja) | 遊技機 | |
US9691355B2 (en) | Method of reading data, method of transmitting data and mobile device thereof | |
JP2019139060A (ja) | 画像処理装置および画像処理方法 | |
JP2015125411A (ja) | 映像処理装置 | |
JP6359435B2 (ja) | 画像表示システム | |
JP4984630B2 (ja) | 映像信号変換装置 | |
CN112785980B (zh) | 显示驱动装置、方法及oled显示装置 | |
JP2011048238A (ja) | 表示コントローラ及びそれを用いた電子機器 | |
US11430410B2 (en) | Display cycle control system | |
JP5388540B2 (ja) | 画像処理装置、画像処理方法、コンピュータプログラム及び記憶媒体 | |
JP2006011074A (ja) | 表示コントローラ、電子機器及び画像データ供給方法 | |
US11688031B2 (en) | Resynchronization of a display system and GPU after panel self refresh | |
JP4825929B2 (ja) | 映像信号変換装置 | |
JP2016206368A (ja) | ブリッジic及び電子機器 | |
TWI493537B (zh) | 顯示系統及其資料傳遞方法 | |
JP2004341149A (ja) | 画像表示装置および画像表示方法 | |
JP2009008809A (ja) | 表示制御回路および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150414 |