JP5099406B2 - 信号処理回路および方法 - Google Patents

Description

本発明は、信号処理回路および方法に関し、特に、表示装置の信号処理系として、複数の信号処理回路を用いた場合でも、１dot単位の位置調整や補正処理などを容易に行うことができるようにした信号処理回路および方法に関する。

アクティブマトリクス型液晶表示装置(LCD;Liquid Crystal Display)などの画素が行列状に配置された表示装置においては、その信号処理系として、ゲートアレイのＭＯＳプロセスで構成されるデジタル信号処理回路（DSD;Digital Signal Driver,IC;Integrated Circuit)を用いるのが一般的となっている。このデジタル信号処理回路で所定の信号処理がなされたデジタルデータは、S/H(Sample / Hold)ドライバなどにより、アナログ信号に変換された後、液晶表示装置に供給されることになる。

このような液晶表示装置においては、近年、高画素規格の主流が、XGA(1024×768)の規格から、SXGA+(1400×1050)の規格になってきているなどの高画素化が進んでいるとともに、フリッカ対策などのため、フレームレートの主流が、60Hzから120Hz、さらに、240Hzなどに移行するなど高フレームレート化が進んでいることにより、信号処理を行うためのデジタル信号処理回路の高速化が求められている。

例えば、XGAの場合のマスタークロック（駆動周波数）は、65MHzであり、SXGA+の場合のマスタークロックは、108MHzである。しかしながら、デジタル信号処理ICは、マスタークロックが高すぎると動作できなくなったり、高周波クロックに起因する不要輻射によってノイズが増えてしまうなど、デジタル信号処理回路の動作速度に限界があり、SXGA+の場合のマスタークロックでの動作が困難である。このため、液晶表示装置においては、１つのデジタル信号処理IC内で並列処理を行うか、あるいは、複数のデジタル信号処理ICを用いて並列処理を行うことにより、個々のデジタル信号処理回路のマスタークロックを低くして、その高速化に対応している。

また、液晶表示装置の書き込み速度は、入力される映像信号を1dot（画素）ずつ順に書き込んでいけるほど速くないため、一般に水平方向において複数画素ずつ並列に書き込む方式が採用されており、S/Hドライバも、液晶表示装置の画面解像度などによっては複数用いられることがある。

以上のように、高画素化および高フレームレート化に対応するため、液晶表示装置においては、複数のデジタル信号処理回路、および複数のS/Hドライバが用いられて接続されるが、この場合、デジタル信号処理回路、S/Hドライバ、および液晶表示装置間の配線が必然的に決まってしまう。

図１は、従来の液晶表示システムの構成例を示す図である。図１の例においては、デジタル信号処理回路としてのDSDICを２個用いた場合の例を示しており、RGT=Hは、左右反転表示ではない通常表示であることを表している。

図１の液晶表示システムは、スキャンコンバータ１１、DSDIC１２−１および１２−２、S/Hドライバ１３−１および１３−２、並びに、液晶表示装置１４で構成されている。なお、図１の例においては、DSDIC１２−１がマスタとして機能し、DSDIC１２−２がスレーブとして機能するので、以下、それぞれ、単に、マスタIC１２−１およびスレーブIC１２−２とも称する。

スキャンコンバータ１１は、図示せぬ前段から入力されるアナログの映像信号に対して、A/D(Analog/Digital)変換、画素数変換、ライン数変換、周波数変換などを行い、変換後のデジタルの映像信号を交互にマスタIC１２−１およびスレーブIC１２−２に入力する。すなわち、映像信号のODDデータ（1,3,5,7,9,11番目のデータ）はマスタIC１２−１に入力され、映像信号のEVENデータ（2,4,6,8,10,12番目のデータ）はスレーブIC１２−２に入力される。

マスタIC１２−１は、入力されたODDデータに対して所定の信号処理を行い、信号処理後の信号SIG1（1,3,5,7,9,11番目のデータ）を、S/Hドライバ１３−１に出力する。また、マスタIC１２−１は、クロックCLKOUT1をS/Hドライバ１３−１に供給するとともに、駆動のためのタイミングパルスを発生し、発生したタイミングパルスを、S/Hドライバ１３−１、S/Hドライバ１３−２、および液晶表示装置１４に供給している。

スレーブIC１２−２は、入力されたEVENデータに対して所定の信号処理を行い、信号処理後の信号SIG2（2,4,6,8,10,12番目のデータ）を、S/Hドライバ１３−２に出力する。また、スレーブIC１２−２は、クロックCLKOUT2をS/Hドライバ１３−２に供給している。

S/Hドライバ１３−１は、マスタIC１２−１からのクロックCLKOUT1に基づいて、点線に示されるように、信号SIG1（液晶表示装置１４の６画素分の1,3,5,7,9,11番目のデータ）を、液晶表示装置１４の水平表示位置が、図中上から1,3,5,7,9,11番の画素に同時に入力する。

S/Hドライバ１３−２は、スレーブIC１２−２からのクロックCLKOUT2に基づいて、実線に示されるように、信号SIG2（液晶表示装置１４の６画素分の2,4,6,8,10,12番目のデータ）を、液晶表示装置１４の水平表示位置が、図中上から2,4,6,8,10,12番の画素に同時に入力する。

液晶表示装置１４は、画素が行列状に配置されて構成されており、例えば、１２画素並列に書き込む１２画素同時書き込み方式の液晶パネルである。図１の例においては、図中上から順に、水平方向における並び順１番目の画素から１２個の画素が示されている。なお、各画素に示される数字は、各画素に書き込まれる信号のデータ番号を表している。

液晶表示装置１４は、マスタIC１２−１からのタイミングパルスに基づいて、S/Hドライバ１３−１からの信号SIG1と、S/Hドライバ１３−２からの信号SIG2を、それぞれ６画素分ずつ、水平方向において並列に書き込む。このとき、液晶表示装置１４の上から1,3,5,7,9,11番目の画素には、それぞれ、S/Hドライバ１３−１からの信号SIG1の1,3,5,7,9,11番目のデータが一度に書き込まれるとともに、液晶表示装置１４の上から2,4,6,8,10,12番の画素には、それぞれ、S/Hドライバ１３−２からの信号SIG2の2,4,6,8,10,12番のデータが一度に書き込まれる。

以上のように、液晶表示装置１４の水平表示位置が初期状態である(HP:Horizontal Point=Default)場合、S/Hドライバ１３−１および１３−２からの1乃至12番目のデータが、液晶表示装置１４の画素に、図中上から順に書き込まれる。すなわち、図１の例の場合、S/Hドライバ１３−１からは、液晶表示装置１４の奇数番号の画素に書き込まれるデータが入力され、S/Hドライバ１３−２からは、液晶表示装置１４の偶数番号の画素に書き込まれるデータが入力されるように、S/Hドライバ１３−１および１３−２と液晶表示装置１４の配線が決まっている。

このように、デジタル信号処理回路およびS/Hドライバを複数用いて、液晶表示装置に接続する場合には、デジタル信号処理回路、S/Hドライバ、および液晶表示装置間の配線が必然的に決まってしまうため、水平表示位置を初期状態から１ポジション動かすと、右側の矢印に示されるように、必然的に複数画素（図１の場合、２画素）動いてしまう。

すなわち、液晶表示装置１４の水平表示位置を１ポジション動かした(HP=Default+1)場合、S/Hドライバ１３−１および１３−２からの3乃至14番のデータが、液晶表示装置１４の画素に、図中上から順に書き込まれる。したがって、１画素（dot）単位で水平表示位置を動かす場合には、図２に示されるように、スキャンコンバータ１１から、マスタIC１２−１およびスレーブIC１２−２に入力するデータを入れ替えを行い、スレーブIC１２−２に入力されるデータを１データずらす必要がある。

図２は、図１の液晶表示システムにおいて、マスタIC１２−１およびスレーブIC１２−２に入力するデータを入れ替えた場合の例を示している。すなわち、図２の例の場合、スキャンコンバータ１１からの映像信号のEVENデータ（2,4,6,8,10,12番目のデータ）はマスタIC１２−１に入力されており、映像信号のODDデータ（3,5,7,9,11,13番目のデータ）はスレーブIC１２−２に入力されている。

したがって、S/Hドライバ１３−１は、点線に示されるように、マスタIC１２−１からの信号SIG1（2,4,6,8,10,12番目のデータ）を、液晶表示装置１４の、上から1,3,5,7,9,11番の画素に同時に入力する。

S/Hドライバ１３−２は、実線に示されるように、スレーブIC１２−２からの信号SIG2（3,5,7,9,11,13番目のデータ）を、液晶表示装置１４の、上から2,4,6,8,10,12番の画素に同時に入力する。

これにより、図２の液晶表示装置１４の水平表示位置が初期状態である(HP:Horizontal Point=Default)場合、S/Hドライバ１３−１および１３−２からの2乃至13番目のデータが、液晶表示装置１４の画素に、図中上から順に書き込まれる。このように、スキャンコンバータ１１から、マスタIC１２−１およびスレーブIC１２−２に入力するデータの入れ替えおよびデータずらしを行えば、水平表示位置を、図１の映像表示装置１４の水平表示位置から１dotずらすことができた。

また、図１の液晶表示システムにおいては、左右反転表示を行う場合にも、図３に示されるように、スキャンコンバータ１１から、マスタIC１２−１およびスレーブIC１２−２に入力するデータを入れ替えなければならない。

図３は、図１の液晶表示システムにおいて、左右反転表示(RGT=L)が設定されるとともに、マスタIC１２−１およびスレーブIC１２−２に入力するデータを入れ替えた場合の例を示している。すなわち、図３の例の場合、スキャンコンバータ１１からの映像信号のEVENデータ（2,4,6,8,10,12番目のデータ）はマスタIC１２−１に入力されており、映像信号のODDデータ（1,3,5,7,9,11番目のデータ）はスレーブIC１２−２に入力されている。

したがって、S/Hドライバ１３−１は、点線に示されるように、マスタIC１２−１からの信号SIG1（2,4,6,8,10,12番目のデータ）を逆から順に、液晶表示装置１４の、図中上から1,3,5,7,9,11番の画素に同時に入力する。

S/Hドライバ１３−２は、実線に示されるように、スレーブIC１２−２からの信号SIG2（1,3,5,7,9,11番目のデータ）を逆から順に、液晶表示装置１４の、図中上から2,4,6,8,10,12番の画素に同時に入力する。

これにより、図３の液晶表示装置１４の水平表示位置が初期状態である(HP:Horizontal Point=Default)場合、S/Hドライバ１３−１および１３−２からの12乃至1番目のデータが、液晶表示装置１４の画素に、図中上から順に書き込まれる。このように、スキャンコンバータ１１から、マスタIC１２−１およびスレーブIC１２−２に入力するデータの入れ替えを行えば、図１の映像表示装置１４の水平表示位置に対して、左右反転表示を行うことができた。

ここで、例えば、特許文献１に記載の発明では、デジタル信号処理回路１つで、複数入力、複数同時処理を行い、入力または出力にてポートの入れ替えを行うことで、1dot単位での水平表示位置の移動を実現している。

図４は、ポートの入れ替えを行う場合の液晶表示システムの構成例を示している。図４に示される液晶表示システムは、DSDIC１２−１および１２−２が、DSDIC２１に入れ替わった点が図１の液晶表示システムと異なるが、スキャンコンバータ１１、S/Hドライバ１３−１および１３−２、並びに液晶表示装置１４を備える点は共通している。

すなわち、スキャンコンバータ１１は、映像信号のODDデータ（1,3,5,7,9,11番目のデータ）と、映像信号のEVENデータ（2,4,6,8,10,12番目のデータ）を、それぞれDSDIC２１の２つの入力ポートに入力する。

DSDIC２１は、ポート入れ替え部３１、信号処理部３２、およびポート入れ替え部３３により構成されている。ポート入れ替え部３１またはポート入れ替え部３３は、各入力ポートから入力されたODDデータおよびEVENデータを、S/Hドライバ１３−１への出力ポートまたはS/Hドライバ１３−２への出力ポートから出力されるようにポートを入れ替える。

信号処理部３２は、ポート入れ替え部３１から入力された２系統のデータに対して、並列で信号処理を行い、信号処理後の信号をポート入れ替え部３３に出力する。また、信号処理部３２は、クロックCLKOUT1およびクロックCLKOUT2をS/Hドライバ１３−１および１３−２にそれぞれ供給するとともに、駆動のためのタイミングパルスを発生し、発生したタイミングパルスを、S/Hドライバ１３−１、S/Hドライバ１３−２、および液晶表示装置１４に供給している。

したがって、DSDIC２１からは、1,3,5,7,9,11番目のデータおよび2,4,6,8,10,12番目のデータのうちの一方で構成される信号SIG1が、S/Hドライバ１３−１に出力され、2,4,6,8,10,12番目のデータおよび1,3,5,7,9,11番目のデータのうちの他方で構成される信号SIG2が、S/Hドライバ１３−２に出力される。

例えば、信号SIG1が1,3,5,7,9,11番目のデータで構成され、信号SIG2が2,4,6,8,10,12番目のデータで構成される場合、S/Hドライバ１３−１は、点線に示されるように、DSDIC２１からの信号SIG1（1,3,5,7,9,11番目のデータ）を、液晶表示装置１４の、図中上から1,3,5,7,9,11番の画素に同時に入力する。S/Hドライバ１３−２は、実線に示されるように、DSDIC２１からの信号SIG2（2,4,6,8,10,12番目のデータ）を、液晶表示装置１４の、図中上から2,4,6,8,10,12番の画素に同時に入力する。

これにより、図３の液晶表示装置１４の水平表示位置が初期状態である(HP:Horizontal Point=Default)場合、S/Hドライバ１３−１および１３−２からの1乃至12番のデータが、液晶表示装置１４の図中上から順に書き込まれる。

なお、図示されないが、ポート入れ替え部３１またはポート入れ替え部３３によるポートの入れ替えにより、S/Hドライバ１３−１は、DSDIC２１からの信号SIG1（2,4,6,8,10,12番目のデータ）を、液晶表示装置１４の、図中上から1,3,5,7,9,11番の画素に同時に入力することもでき、S/Hドライバ１３−２は、DSDIC２１からの信号SIG2（1,3,5,7,9,11番目のデータ）を、液晶表示装置１４の、図中上から2,4,6,8,10,12番の画素に同時に入力することもできる。

以上のように、図４の液晶表示システムにおいては、要求に応じて、水平表示位置の1dotずらしを行うことができた。

しかしながら、図４の例の液晶表示システムは、デジタル信号処理回路を１つ用いた場合のシステムであり、図４の例の液晶表示システムでは、デジタル信号処理回路自体を複数用いる場合には、対応することができなかった。

また、従来の液晶表示システムにおいて、デジタル信号処理回路を複数用いる場合には、映像信号がデジタル信号処理回路に入力される前の段階でデータを入れ替えなければ、1dot単位での水平表示位置の移動ができないだけでなく、さらに、特許文献２に示される輝点補正機能、特許文献３に示される色ムラ補正機能、シャープネス機能、および縦スジ補正機能など、１dot単位の精度が要求される補正機能についても、精度が複数dot（デジタル信号処理回路を２個用いる場合には、２dot）単位となってしまうため、それらの機能の精度が得られなかったり、機能自体を使用できない場合があった。

特開２００２−１１１２４９号公報 特開２００３−３１６３３０号公報 特開２０００−１２２０２３号公報

以上のように、液晶表示装置の信号処理系として、複数のデジタル信号処理回路を用いる場合、従来においては、映像信号がデジタル信号処理回路に入力される前の段階でデータの入れ替えおよびデータずらしを行わなければ、１dot（画素）単位での調整ができなかった。

したがって、位置調整や補正機能を使用する際には、本来、デジタル信号処理回路の設定値のみを変更すればよいはずが、入力の映像信号もデジタル信号処理回路の設定に合わせて変更しなければならなかった。

本発明は、このような状況に鑑みてなされたものであり、表示装置の信号処理系として、複数の信号処理回路を用いた場合でも、１dot単位の表示位置調整や補正処理などを容易に行うことができるようにするものである。

本発明の一側面の信号処理回路は、映像信号を処理して、画素の集合体からなる表示部に出力する信号処理回路において、入力される映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方を選択する選択手段と、前記選択手段により選択された映像信号の１フィールド分のデータをフィールドメモリに書き込みつつ、前記フィールドメモリから前記１フィールド分のデータを倍速で２回読み出すことで、前記映像信号の周波数を、２倍の周波数の映像信号に倍速化する倍速化手段と、前記倍速化手段により倍速化され、ラインメモリに一旦蓄積された映像信号を読み出す読み出し手段と、前記読み出し手段により読み出された映像信号に対して、所定の補正処理を行う補正処理手段とをそれぞれ備え、並列に動作する複数のデジタル信号処理手段と、前記映像信号の偶数番目のデータおよび奇数番目のデータを、前記複数のデジタル信号処理手段に並行に出力する出力手段と、前記複数のデジタル信号処理手段の前記選択手段による前記映像信号の偶数番目のデータまたは奇数番目のデータの選択の制御、および前記読み出し手段による前記ラインメモリからの映像信号の読み出し位置の制御を行う制御手段と、前記複数のデジタル信号処理手段からの映像信号を、前記表示部の偶数画素および奇数画素に同時に入力させる入力制御手段とを備える。

前記複数のデジタル信号処理手段の補正処理手段は、前記複数のデジタル信号処理手段の前記倍速化手段により倍速化された、補正対象となるすべての映像信号に対しての線形補間の値をそれぞれ求め、求めた線形補間の値のうち、対応する線形補間の値を用いて、自己の前記倍速化手段により倍速化された補正対象となる映像信号に対して、前記所定の補正処理を行う
ことができる。

本発明の一側面の信号処理方法は、出力手段、並列に動作する複数のデジタル信号処理手段、制御手段、および入力制御手段を備え、映像信号を処理して、画素の集合体からなる表示部に出力する信号処理回路の信号処理方法において、前記出力手段が、入力される映像信号の偶数番目のデータおよび奇数番目のデータを、前記複数のデジタル信号処理手段に並行に出力し、前記制御手段が、前記複数のデジタル信号処理手段における前記映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方の選択の制御、およびラインメモリに一旦蓄積される映像信号の読み出し位置の制御を行い、前記複数のデジタル信号処理手段が、前記選択の制御に基づいて、前記映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方を選択し、選択された映像信号の１フィールド分のデータを前記フィールドメモリに書き込みつつ、前記フィールドメモリから前記１フィールド分のデータを倍速で２回読み出すことで、前記映像信号の周波数を、２倍の周波数の映像信号に倍速化し、倍速化され、前記ラインメモリに一旦蓄積された映像信号を、前記読み出し位置の制御に基づいて読み出し、読み出された映像信号に対して所定の補正処理を行い、前記入力制御手段が、前記複数のデジタル信号処理手段からの映像信号を、前記表示部の偶数画素および奇数画素に同時に入力させるステップを含む。

本発明の一側面においては、入力される映像信号の偶数番目のデータおよび奇数番目のデータが、並列に動作する複数のデジタル信号処理手段に並行に出力され、前記複数のデジタル信号処理手段における前記映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方の選択の制御、およびラインメモリに一旦蓄積される映像信号の読み出し位置の制御が行われる。また、前記複数のデジタル信号処理手段により、前記選択の制御に基づいて、前記映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方が選択され、選択された映像信号の１フィールド分のデータを前記フィールドメモリに書き込みつつ、前記フィールドメモリから前記１フィールド分のデータを倍速で２回読み出すことで、前記映像信号の周波数が、２倍の周波数の映像信号に倍速化され、前記ラインメモリに一旦蓄積された映像信号が、前記読み出し位置の制御に基づいて読み出され、読み出された映像信号に対して所定の補正処理が行われる。さらに、前記複数のデジタル信号処理手段からの映像信号が、画素の集合体からなる表示部の偶数画素および奇数画素に同時に入力される。

本発明の一側面によれば、表示装置の信号処理系として、複数の信号処理回路を用いた場合でも、１dot単位での位置調整や、１dot単位での補正処理を容易に行うことができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の一側面の信号処理回路は、映像信号を処理して、画素の集合体からなる表示部に出力する信号処理回路（例えば、図５の液晶表示システム）において、入力される映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方を選択する選択手段（例えば、図５のデータパススイッチ１３１−１および１３１−２）と、前記選択手段により選択された映像信号の１フィールド分のデータをフィールドメモリ（例えば、図５のフィールドメモリ１３３−１および１３３−２）に書き込みつつ、前記フィールドメモリから前記１フィールド分のデータを倍速で２回読み出すことで、前記映像信号の周波数を、２倍の周波数の映像信号に倍速化する倍速化手段（例えば、図５のメモリ制御部１３２−１および１３２−２）と、前記倍速化手段により倍速化され、ラインメモリに一旦蓄積された映像信号を読み出す読み出し手段（例えば、図５の読み出し開始位置制御部１３８−１および１３８−２）と、前記読み出し手段により読み出された映像信号に対して、所定の補正処理を行う補正処理手段（例えば、図５の信号補正処理回路１３４−１および１３４−２）とをそれぞれ備え、並列に動作する複数のデジタル信号処理手段（例えば、図５のデジタルシグナルドライバIC１１２−１および１１２−２）と、前記映像信号の偶数番目のデータおよび奇数番目のデータを、前記複数のデジタル信号処理手段に並行に出力する出力手段と、前記複数のデジタル信号処理手段の前記選択手段による前記映像信号の偶数番目のデータまたは奇数番目のデータの選択の制御、および前記読み出し手段による前記ラインメモリからの映像信号の読み出し位置の制御を行う制御手段（例えば、図５のマイクロコンピュータ１１５）と、前記複数のデジタル信号処理手段からの映像信号を、前記表示部の偶数画素および奇数画素に同時に入力させる入力制御手段とを備える。

本発明の一側面の信号処理方法は、出力手段、並列に動作する複数のデジタル信号処理手段、制御手段、および入力制御手段を備え、映像信号を処理して、画素の集合体からなる表示部に出力する信号処理回路の信号処理方法において、前記出力手段が、入力される映像信号の偶数番目のデータおよび奇数番目のデータを、前記複数のデジタル信号処理手段に並行に出力し、前記制御手段が、前記複数のデジタル信号処理手段における前記映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方の選択の制御、およびラインメモリに一旦蓄積される映像信号の読み出し位置の制御を行い（例えば、図１７のステップＳ１１）、前記複数のデジタル信号処理手段が、前記選択の制御に基づいて、前記映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方を選択し（例えば、図１７のステップＳ１３）、選択された映像信号の１フィールド分のデータを前記フィールドメモリに書き込みつつ、前記フィールドメモリから前記１フィールド分のデータを倍速で２回読み出すことで、前記映像信号の周波数を、２倍の周波数の映像信号に倍速化し（例えば、図１７のステップＳ１４）、倍速化され、前記ラインメモリに一旦蓄積された映像信号を、前記読み出し位置の制御に基づいて読み出し（例えば、図１７のステップＳ１５）、読み出された映像信号に対して所定の補正処理を行い（例えば、図１７のステップＳ１６）、前記入力制御手段が、前記複数のデジタル信号処理手段からの映像信号を、前記表示部の偶数画素および奇数画素に同時に入力させるステップを含む。

以下、図を参照して本発明の実施の形態について説明する。

図５は、本発明を適用した液晶表示システムの構成例を示すブロック図である。

図５の例において、液晶表示システムは、スキャンコンバータ１１１、デジタルシグナルドライバ（DSD;Digital Signal Driver）IC(Integrated Circuit)１１２−１および１１２−２、S/H(Sample / Hold)ドライバ１１３−１および１１３−２、LCD(Liquid Crystal Display)パネル１１４、並びにマイクロコンピュータ１１５により構成されており、LCDパネル１１４に表示させるための映像信号の信号処理を行う。

以下、デジタルシグナルドライバIC１１２−１および１１２−２、並びに、S/Hドライバ１１３−１および１１３−２を個々に区別する必要のない場合、それぞれ、まとめて、デジタルシグナルドライバIC１１２、並びに、S/Hドライバ１１３とも称する。

なお、図５の例においては、並列処理可能な２つのデジタルシグナルドライバIC１１２−１および１１２−２を用いた場合、すなわち、４つの信号をパラレルで処理する場合の例が示されているが、デジタルシグナルドライバIC１１２は、２個に限定されない。

また、デジタルシグナルドライバIC１１２−１および１１２−２のうち、デジタルシグナルドライバIC１１２−１がマスタとして機能し、デジタルシグナルドライバIC１１２−２がスレーブとして機能するので、以下、それらを個々に区別する必要のある場合、それぞれ、マスタIC１１２−１およびスレーブIC１１２−２とも称する。

スキャンコンバータ１１１には、図示せぬ外部（例えば、パーソナルコンピュータ）などからアナログの映像信号がシリアル入力される。スキャンコンバータ１１１は、図示せぬA/D(Analog/Digital)変換回路を内蔵しており、アナログの映像信号に対して、A/D変換、画素数変換、ライン数変換、周波数変換などを行い、変換された映像信号を、パラレルで、マスタIC１１２−１およびスレーブIC１１２−２の両方に出力する。

すなわち、映像信号の奇数番目のデータ(ODDデータ)および映像信号の偶数番目のデータ(EVENデータ)の両方（２系統のデータ）が、それぞれ、マスタIC１１２−１およびスレーブIC１１２−２の両方に入力される。この映像信号の奇数番目、偶数番目とは、時間的に最も早いデータを１番目とした順番を表している。時間的に早いデータとは、表示順が早いデータ、すなわち、通常表示であれば、LCDパネル１１４の水平方向のより左側の画素に書き込まれるデータであることを表している。

スキャンコンバータ１１１は、また、マスタIC１１２−１およびスレーブIC１１２−２に、マスタークロックCLKと、映像信号の水平同期信号 HSYNCおよび垂直同期信号VSYNCを供給している。

マスタIC１１２−１は、マイクロコンピュータ１１５の制御のもと、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータの一方を選択し、選択した映像信号に対して、倍速変換処理およびLCDパネル１１４用の映像信号処理を行い、処理が行われた映像信号を、信号SIG1および信号SIG2として、S/Hドライバ１１３−１に出力する。また、マスタIC１１２−１は、供給されたマスタークロックCLKに対応して、クロックCLKOUT1をS/Hドライバ１１３−１に供給するとともに、マイクロコンピュータ１１５の制御のもと、マスタークロックCLK、映像信号の水平同期信号 HSYNCおよび垂直同期信号VSYNCに基づいて、各種のタイミングパルスを発生し、LCDパネル１１４、スレーブIC１１２−２、並びに、S/Hドライバ１１３−１および１１３−２に供給する。

具体的には、マスタIC１１２−１は、データパススイッチ１３１−１、メモリ制御部１３２−１、フィールドメモリ１３３−１、信号補正処理回路１３４−１、データパススイッチ１３５−１、タイミングジェネレータ（TG）１３６−１、レジスタ１３７−１、および読み出し開始位置制御部１３８−１により構成される。

データパススイッチ１３１−１は、レジスタ１３７−１の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータの一方を選択し、タイミングジェネレータ１３６−１からのタイミングパルスに基づき、選択したデータを、メモリ制御部１３２−１に出力する。

メモリ制御部１３２−１は、フィールドメモリ１３３−１とともに、主に表示画面のフリッカの防止策として、１フレーム分の画像信号をフィールドメモリ１３３−１に蓄え、時間軸を圧縮して読み出すことにより、駆動周波数をあげることを目的とした倍速駆動回路を構成する。また、このとき、シリアル／パラレル変換が行われることで、内部の処理速度を上げることなく動作が可能となる。

すなわち、メモリ制御部１３２−１は、タイミングジェネレータ１３６−１からのタイミングパルスに基づき、フィールドメモリ１３３−１に、１垂直期間内で１フィールド分のデータの書き込みを行いつつ、フィールドメモリ１３３−１から、１垂直期間内で１フィールド分のデータを２回読み出すことにより、倍速化された倍速化データを得る処理を行う。倍速化データは、読み出し開始位置制御部１３８−１に出力される。

読み出し開始位置制御部１３８−１は、メモリ制御部１３２−１からのデータを一旦蓄積し、蓄積したデータを読み出す際に、レジスタ１３７−１の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPに基づいて、蓄積したデータの読み出し順および読み出し開始位置を制御している。なお、倍速化データのうち、読み出す順が時間的に早い方、換言すると、表示順が早い方のデータをデータ1-1と称し、遅い方のデータをデータ1-2と称する。

信号補正処理回路１３４−１は、タイミングジェネレータ１３６−１からのタイミングパルスに基づき、レジスタ１３７−１の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPを参照して、読み出し開始位置制御部１３８−１からのデータ1-1および1-2に対して、並列に、ガンマ補正、輝点補正、シャープネス機能、縦スジ補正、および色ムラ補正などの信号補正処理を行う。

例えば、色ムラ補正時などには、信号補正処理回路１３４−１は、１ポート分の画素の先頭のデータを基準に、線形補間演算を行い、補正が必要な４パラレルの各データ（LCDパネル１１４の４画素分の各データ）分の線形補間の値を求め、そのうち、対象となるデータに対応する線形補間の値を選んで、対象となるデータの補正を行っている。

データパススイッチ１３５−１は、レジスタ１３７−１の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPを参照して、信号補正処理回路１３４−１により信号補正処理されたデータ1-1およびデータ1-2のどちらか一方を、信号SIG1として、S/Hドライバ１１３−１に出力し、どちらか他方を、信号SIG2として、S/Hドライバ１１３−１に出力する。

タイミングジェネレータ１３６−１は、スキャンコンバータ１１１から供給されるマスタークロックCLK、垂直同期信号VSYNC、および水平同期信号HSYNCに基づいて、各種のタイミングパルスを生成し、マスタIC１１２−１の各部（すなわち、データパススイッチ１３１−１、メモリ制御部１３２−１、信号補正処理回路１３４−１、データパススイッチ１３５−１、および読み出し開始位置制御部１３８−１）、スレーブIC１１２−２、並びに、LCDパネル１１４のタイミング制御を行う。

例えば、タイミングジェネレータ１３６−１は、左右反転設定RGTを反映させるタイミングパルスを、スレーブIC１１２−２のタイミングジェネレータ１３６−２および信号補正処理回路１３４−２に供給し、駆動タイミングパルスを、LCDパネル１１４に供給する。

レジスタ１３７−１には、マイクロコンピュータ１１５により設定される各種の値が記憶されている。例えば、レジスタ１３７−１には、LCDパネル１１４の左右のスキャン方向を設定する左右反転設定RGT、DSDIC１１２−１および１１２−２のどちらかをマスタのDSDICに設定するマスタスレーブ設定、および、LCDパネル１１４の水平方向の表示位置を設定する水平表示位置設定HPなどの値が記憶されている。

スレーブIC１１２−２は、マスタIC１１２−１と同様に、マイクロコンピュータ１１５の制御のもと、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータの他方（すなわち、マスタIC１１２−１が選択しない方）を選択し、選択した映像信号に対して、倍速変換処理およびLCDパネル１１４用の映像信号処理を行い、処理が行われた映像信号を、信号SIG3および信号SIG4として、S/Hドライバ１１３−２に出力する。また、スレーブIC１１２−２は、供給されたマスタークロックCLKに対応して、クロックCLKOUT2をS/Hドライバ１１３−２に供給する。

具体的には、スレーブIC１１２−２は、データパススイッチ１３１−２、メモリ制御部１３２−２、フィールドメモリ１３３−２、信号補正処理回路１３４−２、データパススイッチ１３５−２、タイミングジェネレータ（TG）１３６−２、レジスタ１３７−２、および読み出し開始位置制御部１３８−２により構成される。

データパススイッチ１３１−２は、データパススイッチ１３１−１と基本的に同様に構成され、レジスタ１３７−２の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータの他方を選択し、タイミングジェネレータ１３６−２からのタイミングパルスに基づき、選択したデータを、メモリ制御部１３２−２に出力する。

メモリ制御部１３２−２は、メモリ制御部１３２−１と基本的に同様に構成され、フィールドメモリ１３３−２とともに、倍速駆動回路を構成する。すなわち、メモリ制御部１３２−２は、タイミングジェネレータ１３６−２からのタイミングパルスに基づき、フィールドメモリ１３３−２に、１垂直期間内で１フィールド分のデータの書き込みを行いつつ、フィールドメモリ１３３−２から、１垂直期間内で１フィールド分のデータを２回読み出すことにより、倍速化されたデータを得る処理を行う。倍速化データは、読み出し開始位置制御部１３８−２に出力される。

読み出し開始位置制御部１３８−２は、読み出し開始位置制御部１３８−１と基本的に同様に構成され、メモリ制御部１３２−２からのデータを一旦蓄積し、蓄積したデータを読み出す際に、レジスタ１３７−２の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPに基づいて、蓄積したデータの読み出し順および読み出し開始位置を制御している。なお、倍速化データのうち、読み出す順が時間的に早い方、換言すると、表示順が早い方のデータをデータ2-1と称し、遅い方のデータをデータ2-2と称する。

信号補正処理回路１３４−２は、タイミングジェネレータ１３６−２からのタイミングパルスおよびタイミングジェネレータ１３６−１からの左右反転設定RGTを反映させるタイミングパルスに基づき、レジスタ１３７−２の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPを参照して、読み出し開始位置制御部１３８−２からのデータ2-1および2-2に対して、並列に、ガンマ補正、輝点補正、シャープネス機能、縦スジ補正、および色ムラ補正などの信号補正処理を行う。

信号補正処理回路１３４−２も、色ムラ補正時などには、１ポート分の画素の先頭のデータを基準に、線形補間演算を行い、補正が必要な４パラレルの各データ（LCDパネル１１４の４画素分の各データ）分の線形補間の値を求め、そのうち、対象となるデータに対応する線形補間の値を選んで、対象となるデータの補正を行っている。

データパススイッチ１３５−２は、レジスタ１３７−２の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPを参照して、信号補正処理回路１３４−２により信号補正処理されたデータ2-1およびデータ2-2のどちらか一方を、信号SIG3として、S/Hドライバ１１３−２に出力し、どちらか他方を、信号SIG4として、S/Hドライバ１１３−２に出力する。

タイミングジェネレータ１３６−２は、スキャンコンバータ１１１から供給されるマスタークロックCLK、垂直同期信号VSYNC、および水平同期信号HSYNCなどに基づいて、各種のタイミングパルスを生成し、スレーブIC１１２−２の各部（すなわち、データパススイッチ１３１−２、メモリ制御部１３２−２、信号補正処理回路１３４−２、データパススイッチ１３５−２、および読み出し開始位置制御部１３８−２）のタイミング制御を行う。

なお、タイミングジェネレータ１３６−２は、マスタIC１１２−１のタイミングジェネレータ１３６−１からの左右反転設定RGTを反映させるタイミングパルスにも基づいて、スレーブIC１１２−２の各部に、左右反転設定RGTを反映させるタイミングパルスを生成する。

レジスタ１３７−２には、レジスタ１３７−１と同様に、マイクロコンピュータ１１５により設定される各種の値が記憶されている。例えば、左右反転設定RGT、マスタスレーブ設定、および、水平表示位置設定HPなどの値が記憶されている。

なお、以下、データパススイッチ１３１−１および１３１−２、メモリ制御部１３２−１および１３２−２、フィールドメモリ１３３−１および１３３−２、信号補正処理回路１３４−１および１３４−２、データパススイッチ１３５−１および１３５−２、タイミングジェネレータ１３６−１および１３６−２、レジスタ１３７−１および１３７−２、並びに、読み出し開始位置制御部１３８−１および１３８−２をそれぞれ個々に区別する必要がない場合、単に、それぞれ、データパススイッチ１３１、メモリ制御部１３２、フィールドメモリ１３３、信号補正処理回路１３４、データパススイッチ１３５、タイミングジェネレータ１３６、レジスタ１３７、並びに読み出し開始位置制御部１３８とも称する。

S/Hドライバ１１３−１は、マスタIC１１２−１からのクロックCLKOUT1に基づいて、マスタIC１１２−１から入力されるデジタルの映像信号である信号SIG1および信号SIG2を、アナログの映像信号に変換し、信号SIG1が変換されたアナログの映像信号と信号SIG2が変換されたアナログの映像信号を、複数画素分ずつ、LCDパネル１１４に入力する。例えば、LCDパネル１１４が１２画素並列に書き込む１２画素同時書き込み方式の液晶パネルの場合には、S/Hドライバ１１３−１およびスレーブIC１１２−２が６画素分ずつ書き込むことになるため、S/Hドライバ１１３−１からの信号SIG1および信号SIG2が３画素分ずつLCDパネル１１４に入力される。

S/Hドライバ１１３−２は、スレーブIC１１２−２からのクロックCLKOUT2に基づいて、スレーブIC１１２−２から入力されるデジタルの映像信号である信号SIG3および信号SIG4を、アナログの映像信号に変換し、信号SIG3が変換されたアナログの映像信号と信号SIG4が変換されたアナログの映像信号を、複数画素分ずつ、LCDパネル１１４に入力する。

LCDパネル１１４は、電気光学素子である液晶セルを含む画素が行列状に２次元配置されてなる画素アレイ部が形成された透明絶縁基板、例えば、第１のガラス基板と第２のガラス基板とが所定の間隙を持って対向配置され、間隙内に液晶材料が封止されて構成されている。LCDパネル１１４は、例えば、１２画素並列に書き込む１２画素同時書き込み方式の液晶パネルであり、マスタIC１１２−１のタイミングジェネレータ１３６−１からの駆動タイミングパルスに基づいて、S/Hドライバ１１３−１および１１３−２から、それぞれ６画素ずつの映像信号を、１２画素同時に、LCDパネル１１４の各画素に書き込むことにより、映像信号に対応する映像を表示する。

なお、２４画素並列に書き込む２４画素同時書き込み方式の液晶パネルの場合には、それぞれ１２画素ずつ、２４画素の映像信号が入力される。したがって、この場合には、S/Hドライバ１１３−１および１１３−２からの映像信号が、２４画素同時に、各画素に書き込まれる。

マイクロコンピュータ１１５は、例えばCPU（Central Processing Unit）、ROM（Read Only Memory）、およびRAM（Random Access Memory）等を含んで構成され、図示せぬ操作部からのユーザの指示や各種のプログラムなどを実行することにより、液晶表示システムの各部の処理を制御する。例えば、マイクロコンピュータ１１５は、操作部からのユーザの指示に基づいて、液晶表示システムの各種設定を行い、各種設定に応じた値を、マスタIC１１２−１に内蔵されるレジスタ１３７−１およびスレーブIC１１２−２に内蔵されるレジスタ１３７−２に書き込むことにより、マスタIC１１２−１およびスレーブIC１１２−２の処理を制御する。

図６は、RGT=HにおけるS/Hドライバ１１３とLCDパネル１１４の配線の例を示している。RGT=Hとは、左右反転表示ではない通常表示であることを表している。なお、図６のLCDパネル１１４のスキャン方向は、図中下向きに示されている。また、LCDパネル１１４上には、LCDパネル１１４を構成する画素のうち、図中上から順に、水平方向における並び順１番目の画素から、１２個の画素が示されている。

図６の例において、S/Hドライバ１１３−１は、点線に示されるように、図中上からの（すなわち、水平方向における）並び順が奇数番目（1,3,5,7,9,11番目）の画素に、データを入力するように配線されており、S/Hドライバ１１３−２は、実線に示されるように、図中上からの並び順が奇数番目（2,4,6,8,10,12番目）の画素に、データを入力するように配線されている。

また、LCDパネル１１４の各画素に示される数字は、左列から順に、RGT=Hにおける水平表示位置設定HPがDefaultの場合、Default+1の場合（Defaultから1dotずらした場合）、およびDefault+2の場合（Defaultから2dotずらした場合）の各画素に書き込まれる信号の有効映像期間のデータ番号を表しており、画素に付されたハッチは、その画素に、有効映像期間外のデータが書き込まれていることを表している。

まず、水平表示位置設定HPがDefaultの場合を説明する。水平表示位置設定HPがDefaultの場合、マスタIC１１２−１は、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択し、選択したODDデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行う。なお、このとき、マスタIC１１２−１からは、左右反転設定RGTを反映させるタイミングパルスがスレーブIC１１２−２に供給されている。

マスタIC１１２−１は、処理が行われた映像信号である信号SIG1（例えば、1,5,9番目のデータ）および信号SIG2（3,7,11番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−１に出力するとともに、クロックCLKOUT1をS/Hドライバ１１３−１に供給する。なお、これらのデータ番号は、有効映像期間における時間的に早い順番を表している。

そして、S/Hドライバ１１３−１は、マスタIC１１２−１からのクロックCLKOUT1に基づいて、マスタIC１１２−１から入力されるデジタルの映像信号である信号SIG1および信号SIG2を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−１からは、LCDパネル１１４の図中上から奇数番目の画素に、上から順に、1,3,5,7,9,11番目のデータが入力される。

一方、スレーブIC１１２−２は、レジスタ１３７−２の左右反転設定RGT（H）、マスタスレーブ設定、および水平表示位置設定HP(Default)、並びに、マスタIC１１２−１から供給される左右反転設定RGTを反映させるタイミングパルスを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択し、選択したEVENデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行い、処理が行われた映像信号である信号SIG3（例えば、2,6,10番目のデータ）および信号SIG4（4,8,12番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−２に出力するとともに、クロックCLKOUT2をS/Hドライバ１１３−２に供給する。

そして、S/Hドライバ１１３−２は、スレーブIC１１２−２からのクロックCLKOUT2に基づいて、スレーブIC１１２−２から入力されるデジタルの映像信号である信号SIG3および信号SIG4を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−２からは、LCDパネル１１４の図中上から偶数番目の画素に、上から順に、2,4,6,8,10,12番目のデータが入力される。

これにより、RGT=Hにおける水平表示位置設定HPがDefaultの場合、LCDパネル１１４の図中上から１番目乃至１２番目の画素には、上から順に、有効映像期間における1乃至12番目のデータが同時に書き込まれる。

次に、水平表示位置設定HPがDefault＋1の場合を説明する。水平表示位置設定HPがDefault＋1の場合、マスタIC１１２−１は、レジスタ１３７−１の左右反転設定RGT（H）、マスタスレーブ設定、および水平表示位置設定HP（Default＋1）を参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択し、選択したEVENデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行う。

マスタIC１１２−１は、処理が行われた映像信号である信号SIG1（例えば、有効映像期間外のデータと4,8番目のデータ）および信号SIG2（2,6,10番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−１に出力するとともに、クロックCLKOUT1をS/Hドライバ１１３−１に供給する。

そして、S/Hドライバ１１３−１は、マスタIC１１２−１からのクロックCLKOUT1に基づいて、マスタIC１１２−１から入力されるデジタルの映像信号である信号SIG1および信号SIG2を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−１からは、LCDパネル１１４の図中上から奇数番目の画素に、上から順に、有効映像期間外のデータと2,4,6,8,10番目のデータが入力される。

一方、スレーブIC１１２−２は、レジスタ１３７−２の左右反転設定RGT（H）、マスタスレーブ設定、および水平表示位置設定HP（Default＋1）、並びに、マスタIC１１２−１から供給される左右反転設定RGTを反映させるタイミングパルスを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択し、選択したODDデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行い、処理が行われた映像信号である信号SIG3（例えば、1,5,9番目のデータ）および信号SIG4（3,7,11番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−２に出力するとともに、クロックCLKOUT2をS/Hドライバ１１３−２に供給する。

そして、S/Hドライバ１１３−２は、スレーブIC１１２−２からのクロックCLKOUT2に基づいて、スレーブIC１１２−２から入力されるデジタルの映像信号である信号SIG3および信号SIG4を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−２からは、LCDパネル１１４の図中上から偶数番目の画素に、上から順に、1,3,5,7,9,11番目のデータが入力される。

これにより、RGT=Hにおける水平表示位置設定HPがDefault＋1の場合、LCDパネル１１４の、図中上から２番目乃至１２番目の画素（上から１番目の画素を除く）には、上から順に、有効映像期間における1乃至11番目のデータが同時に書き込まれる。すなわち、LCDパネル１１４には、水平表示位置がDefaultの場合から１dot分ずれた画像が表示される。

さらに、水平表示位置設定HPがDefault＋2の場合を説明する。水平表示位置設定HPがDefault＋2の場合、マスタIC１１２−１は、レジスタ１３７−１の左右反転設定RGT（H）、マスタスレーブ設定、および水平表示位置設定HP（Default＋2）を参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択し、選択したODDデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行う。

マスタIC１１２−１は、処理が行われた映像信号である信号SIG1（例えば、有効映像期間外のデータと3,7番目のデータ）および信号SIG2（1,5,9番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−１に出力するとともに、クロックCLKOUT1をS/Hドライバ１１３−１に供給する。

そして、S/Hドライバ１１３−１は、マスタIC１１２−１からのクロックCLKOUT1に基づいて、マスタIC１１２−１から入力されるデジタルの映像信号である信号SIG1および信号SIG2を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−１からは、LCDパネル１１４の図中上から奇数番目の画素に、上から順に、有効映像期間外のデータと1,3,5,7,9番目のデータが入力される。

一方、スレーブIC１１２−２は、レジスタ１３７−２の左右反転設定RGT（H）、マスタスレーブ設定、および水平表示位置設定HP（Default＋2）、並びに、マスタIC１１２−１から供給される左右反転設定RGTを反映させるタイミングパルスを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択し、選択したEVENデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行い、処理が行われた映像信号である信号SIG3（例えば、有効映像期間外のデータと4,8番目のデータ）および信号SIG4（2,6,10番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−２に出力するとともに、クロックCLKOUT2をS/Hドライバ１１３−２に供給する。

そして、S/Hドライバ１１３−２は、スレーブIC１１２−２からのクロックCLKOUT2に基づいて、スレーブIC１１２−２から入力されるデジタルの映像信号である信号SIG3および信号SIG4を、アナログの映像信号に変換し、３画素ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−２からは、LCDパネル１１４の図中上から偶数番目の画素に、上から順に、有効映像期間外のデータと2,4,6,8,10番目のデータが入力される。

これにより、RGT=Hにおける水平表示位置設定HPがDefault＋2の場合、LCDパネル１１４の、図中上から３番目乃至１２番目の画素（上から１および２番目の画素を除く）には、上から順に、1乃至10番目のデータが同時に書き込まれる。すなわち、LCDパネル１１４には、水平表示位置がDefaultの場合から2dot分ずれた画像が表示される。

図７は、図６のRGT=Hの場合に対して、RGT=LにおけるS/Hドライバ１１３とLCDパネル１１４の配線の例を示している。RGT=Lとは、左右反転表示であることを表している。なお、図７のLCDパネル１１４のスキャン方向は、図中上向きに示されている。また、LCDパネル１１４上には、LCDパネル１１４を構成する画素のうち、図中下から順に、水平方向における並び順１番目の画素から、１２個の画素が示されている。

図７の例において、S/Hドライバ１１３−１は、図６の場合と同様にLCDパネル１１４に配線されている。なお、図中下から見ると、S/Hドライバ１１３−１は、点線に示されるように、図中下からの（すなわち、水平方向における）並び順が偶数番目（2,4,6,8,10,12番目）の画素に、データを書き込むように配線されており、S/Hドライバ１１３−２は、実線に示されるように、図中下からの並び順が奇数番目（1,3,5,7,9,11番目）の画素に、データを入力するように配線されている。

また、LCDパネル１１４の各画素に示される数字は、図６の例の場合と同様に、左列から順に、RGT=Lにおける水平表示位置設定HPがDefaultの場合、Default+1の場合、およびDefault+2の場合の各画素に書き込まれる信号の有効映像期間のデータ番号を表しており、画素に付されたハッチは、その画素に、有効映像期間外のデータが書き込まれていることを表している。

まず、水平表示位置設定HPがDefaultの場合を説明する。水平表示位置設定HPがDefaultの場合、マスタIC１１２−１は、レジスタ１３７−１の左右反転設定RGT（L）、マスタスレーブ設定、および水平表示位置設定HP(Default)を参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択し、選択したEVENデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行う。なお、このとき、マスタIC１１２−１からは、図６の例の場合と同様に、左右反転設定RGTを反映させるタイミングパルスがスレーブIC１１２−２に供給されている。

マスタIC１１２−１は、処理が行われた映像信号である信号SIG1（例えば、4,8,12番目のデータ）および信号SIG2（2,6,10番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−１に出力するとともに、クロックCLKOUT1をS/Hドライバ１１３−１に供給する。

そして、S/Hドライバ１１３−１は、マスタIC１１２−１からのクロックCLKOUT1に基づいて、マスタIC１１２−１から入力されるデジタルの映像信号である信号SIG1および信号SIG2を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−１からは、LCDパネル１１４の図中下から偶数番目の画素に、下から順に、2,4,6,8,10,12番目の画素が入力される。

一方、スレーブIC１１２−２は、レジスタ１３７−２の左右反転設定RGT（L）、マスタスレーブ設定、および水平表示位置設定HP(Default)、並びに、マスタIC１１２−１から供給される左右反転設定RGTを反映させるタイミングパルスを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択し、選択したODDデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行い、処理が行われた映像信号である信号SIG3（例えば、3,7,11番目のデータ）および信号SIG4（1,5,9番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−２に出力するとともに、クロックCLKOUT2をS/Hドライバ１１３−２に供給する。

そして、S/Hドライバ１１３−２は、スレーブIC１１２−２からのクロックCLKOUT2に基づいて、スレーブIC１１２−２から入力されるデジタルの映像信号である信号SIG3および信号SIG4を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−２からは、LCDパネル１１４の図中下から奇数番目の画素に、下から順に、1,3,5,7,9,11番目のデータが入力される。

これにより、RGT=Lにおける水平表示位置設定HPがDefaultの場合、LCDパネル１１４の図中下から１番目乃至１２番目の画素には、下から順に、有効映像期間における1乃至12番目のデータが同時に書き込まれる。

次に、水平表示位置設定HPがDefault＋1の場合を説明する。水平表示位置設定HPがDefault＋1の場合、マスタIC１１２−１は、レジスタ１３７−１の左右反転設定RGT（L）、マスタスレーブ設定、および水平表示位置設定HP（Default＋1）を参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択し、選択したODDデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行う。

マスタIC１１２−１は、処理が行われた映像信号である信号SIG1（例えば、3,7,11番目のデータ）および信号SIG2（1,5,9番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−１に出力するとともに、クロックCLKOUT1をS/Hドライバ１１３−１に供給する。

そして、S/Hドライバ１１３−１は、マスタIC１１２−１からのクロックCLKOUT1に基づいて、マスタIC１１２−１から入力されるデジタルの映像信号である信号SIG1および信号SIG2を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−１からは、LCDパネル１１４の図中下から偶数番目の画素に、下から順に、1,3,5,7,9,11番目のデータが入力される。

一方、スレーブIC１１２−２は、レジスタ１３７−２の左右反転設定RGT（L）、マスタスレーブ設定、および水平表示位置設定HP（Default＋1）、並びに、マスタIC１１２−１から供給される左右反転設定RGTを反映させるタイミングパルスを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択し、選択したEVENデータに対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行い、処理が行われた映像信号である信号SIG3（例えば、2,6,10番目のデータ）および信号SIG4（有効映像期間外のデータと4,8番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−２に出力するとともに、クロックCLKOUT2をS/Hドライバ１１３−２に供給する。

そして、S/Hドライバ１１３−２は、スレーブIC１１２−２からのクロックCLKOUT2に基づいて、スレーブIC１１２−２から入力されるデジタルの映像信号である信号SIG3および信号SIG4を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−２からは、LCDパネル１１４の図中下から奇数番目の画素に、下から順に、有効映像期間外のデータと2,4,6,8,10番目のデータが入力される。

これにより、RGT=Lにおける水平表示位置設定HPがDefault＋1の場合、LCDパネル１１４の図中下から２番目乃至１２番目の画素（下から１番目の画素を除く）には、下から順に、1乃至11番目のデータが同時に書き込まれる。すなわち、LCDパネル１１４には、水平表示位置がDefaultの場合から１dot分ずれた画像が表示される。

さらに、水平表示位置設定HPがDefault＋2の場合を説明する。水平表示位置設定HPがDefault＋2の場合、マスタIC１１２−１は、レジスタ１３７−１の左右反転設定RGT（L）、マスタスレーブ設定、および水平表示位置設定HP（Default＋2）を参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択し、選択した映像信号に対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行う。

マスタIC１１２−１は、処理が行われた映像信号である信号SIG1（例えば、2,6,10番目のデータ）および信号SIG2（有効映像期間外のデータと4,8番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−１に出力するとともに、クロックCLKOUT1をS/Hドライバ１１３−１に供給する。

そして、S/Hドライバ１１３−１は、マスタIC１１２−１からのクロックCLKOUT1に基づいて、マスタIC１１２−１から入力されるデジタルの映像信号である信号SIG1および信号SIG2を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−１からは、LCDパネル１１４の図中下から偶数番目の画素に、下から順に、有効映像期間外のデータと2,4,6,8,10番目のデータが入力される。

一方、スレーブIC１１２−２は、レジスタ１３７−２の左右反転設定RGT（L）、マスタスレーブ設定、および水平表示位置設定HP（Default＋2）、並びに、マスタIC１１２−１から供給される左右反転設定RGTを反映させるタイミングパルスを参照して、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択し、選択した映像信号に対して、倍速変換処理、読み出し順および読み出し開始位置変更処理、並びにLCDパネル１１４用の映像信号処理を行い、処理が行われた映像信号である信号SIG3（例えば、1,5,9番目のデータ）および信号SIG4（有効映像期間外のデータと3,7番目のデータ）を、12ビットパラレルで、S/Hドライバ１１３−２に出力するとともに、クロックCLKOUT2をS/Hドライバ１１３−２に供給する。

そして、S/Hドライバ１１３−２は、スレーブIC１１２−２からのクロックCLKOUT2に基づいて、スレーブIC１１２−２から入力されるデジタルの映像信号である信号SIG3および信号SIG4を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−２からは、LCDパネル１１４の図中下から奇数番目の画素に、下から順に、有効映像期間外のデータと1,3,5,7,9番目のデータが入力される。

これにより、RGT=Lにおける水平表示位置設定HPがDefault＋2の場合、LCDパネル１１４の、図中下から３番目乃至１２番目の画素（下から１および２番目の画素を除く）には、下から順に、1乃至10番目の画素が同時に書き込まれる。すなわち、LCDパネル１１４には、水平表示位置がDefaultの場合から2dot分ずれた画像が表示される。

以上のように、S/Hドライバ１１３を複数使用して、LCDパネル１１４に画像を表示させる場合、複数のS/Hドライバ１１３に入力する信号を、マイクロコンピュータ１１５が制御する左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPに基づいて、その前段のマスタIC１１２−１およびスレーブIC１１２−２において選択させるようにした。これにより、図６および図７におけるDefaultの場合に示されるように、特定の画素に対し、必然と、どのS/Hドライバ１１３からのデータが書き込まれるかが決まってしまうLCDパネル１１４における水平表示位置を、Defaultの場合から1dotや2dotずらすことができるなど、1dot単位での設定が可能になり、LCDパネル１１４における特定の画素に任意のデータを書き込ませることができる。

なお、S/Hドライバ１１３への入力信号の選択処理は、具体的には、次に説明するマスタIC１１２−１およびスレーブIC１１２−２におけるデータの切り替え処理と、読み出し開始位置制御部１３８−１および１３８−２におけるデータの読み出し順および読み出し開始位置変更処理により実現される。なお、マスタIC１１２−１およびスレーブIC１１２−２におけるこれらの処理の制御は、マイクロコンピュータ１１５により実行される。

図８は、図６の場合の（すなわち、RGT=Hにおける）マスタIC１１２−１およびスレーブIC１１２−２の動作を説明する図である。なお、実際には、図８に示されるように、マスタIC１１２−１の読み出し開始位置制御部１３８−１は、ラインメモリ１５１−１Ａおよび１５１−１Ｂを有して構成され、スレーブIC１１２−２の読み出し開始位置制御部１３８−２は、ラインメモリ１５１−２Ａおよび１５１−２Ｂを有して構成される。また、ラインメモリ１５１−１Ａ，１５１−１Ｂ，１５１−２Ａ，および１５１−２Ｂを個々に区別する必要がない場合、単にラインメモリ１５１とも称する。

マスタIC１１２−１のデータパススイッチ１３１−１は、水平表示位置設定HPがDefaultの場合およびDefault+2の場合、実線に示されるように、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択する。データパススイッチ１３１−１は、水平表示位置設定HPがDefault+1の場合およびDefault+3の場合、点線に示されるように、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択する。

スレーブIC１１２−２のデータパススイッチ１３１−２は、水平表示位置設定HPがDefaultの場合およびDefault+2の場合、実線に示されるように、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択する。データパススイッチ１３１−２は、水平表示位置設定HPがDefault+1の場合およびDefault+3の場合、点線に示されるように、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択する。

このように、水平表示位置設定HPがDefaultの場合に、マスタIC１１２−１およびスレーブIC１１２−２において、それぞれ、ODDデータおよびEVENデータが選択されているとき、1dotずらす毎に、ODDデータ／EVENデータの選択を、マスタIC１１２−１およびスレーブIC１１２−２で切り替える必要がある。

データパススイッチ１３１−１により選択されたデータは、マスタIC１１２−１のメモリ制御部１３２−１に入力される。メモリ制御部１３２−１は、選択されたデータの１フィールド分をフィールドメモリ１３３−１に書き込み、２倍速で読み出し、水平表示位置設定HPに応じて、ラインメモリ１５１−１Ａおよび１５１−１Ｂのどちらか一方に、読み出す順が時間的に早い方の信号であるデータ1-1を書き込むように切り替え、どちらか他方に、読み出す順が時間的に遅い方の信号であるデータ1-2を書き込むように切り替える。

そして、読み出し開始位置制御部１３８−１は、水平表示位置設定HPに応じた読み出す順で、ラインメモリ１５１−１Ａおよびラインメモリ１５１−１Ｂから、書き込まれているデータ1-1およびデータ1-2をそれぞれ読み出す。すなわち、読み出し開始位置制御部１３８−１においては、水平表示位置設定HPに応じて、ラインメモリ１５１−１Ａおよびラインメモリ１５１−１Ｂからのデータの読み出し順が変更される。

また、このとき、読み出し開始位置制御部１３８−１は、水平表示位置設定HPに応じて、ラインメモリ１５１−１Ａからの有効映像期間のデータの読み出しを開始する読み出し開始位置Ａや、ラインメモリ１５１−１Ｂからの有効映像期間のデータの読み出しを開始する読み出し開始位置Ｂも変更する。

そして、読み出し開始位置制御部１３８−１においては、これらの制御に基づいて、ラインメモリ１５１−１Ａおよびラインメモリ１５１−１Ｂから、データ1-1およびデータ1-2が並列に読み出される。読み出されたデータ1-1およびデータ1-2は、信号補正処理回路１３４−１において所定の補正処理が行われて、データパススイッチ１３５−１により、信号SIG1および信号SIG2として、S/Hドライバ１１３−１に出力される。

データパススイッチ１３１−２により選択されたデータは、スレーブIC１１２−２のメモリ制御部１３２−２に入力される。メモリ制御部１３２−２は、選択されたデータの１フィールド分をフィールドメモリ１３３−２に書き込み、２倍速で読み出し、水平表示位置設定HPに応じて、ラインメモリ１５１−２Ａおよび１５１−２Ｂのどちらか一方に、読み出す順が時間的に早い方の信号であるデータ2-1を書き込むように切り替え、どちらか他方から、読み出す順が時間的に遅い方の信号であるデータ2-2を書き込むように切り替える。

そして、読み出し開始位置制御部１３８−２は、水平表示位置設定HPに応じた読み出す順で、ラインメモリ１５１−２Ａおよびラインメモリ１５１−２Ｂから、書き込まれているデータ2-1およびデータ2-2をそれぞれ読み出す。すなわち、読み出し開始位置制御部１３８−２においては、水平表示位置設定HPに応じて、ラインメモリ１５１−２Ａおよびラインメモリ１５１−２Ｂからのデータの読み出し順が変更される。

また、このとき、読み出し開始位置制御部１３８−２は、水平表示位置設定HPに応じて、ラインメモリ１５１−２Ａからの有効映像期間のデータの読み出しを開始する読み出し開始位置Ｃや、ラインメモリ１５１−２Ｂからの有効映像期間のデータの読み出しを開始する読み出し開始位置Ｄも変更する。

そして、読み出し開始位置制御部１３８−２においては、これらの制御に基づいて、ラインメモリ１５１−２Ａおよび１５１−２Ｂから、データ2-1およびデータ2-2が並列に読み出される。読み出されたデータ2-1およびデータ2-2は、信号補正処理回路１３４−２において所定の補正処理が行われて、データパススイッチ１３５−２により、信号SIG3および信号SIG4として、S/Hドライバ１１３−２に出力される。

次に、図９乃至図１２を参照して、水平表示位置設定HPに応じたデータの読み出し順および読み出し開始位置の制御について詳しく説明する。

図９は、水平表示位置設定HPがDefaultの場合のLCDパネル１１４の各画素に書き込まれるデータと、それらのデータの読み出し開始位置の例を示している。なお、図９の例においては、上から１段目の複数の矩形は、ラインメモリ１５１−１Ａから読み出されたデータが書き込まれるLCDパネル１１４の各画素を表しており、上から２段目の複数の矩形は、ラインメモリ１５１−１Ｂから読み出されたデータが書き込まれるLCDパネル１１４の各画素を表しており、上から３段目の複数の矩形は、ラインメモリ１５１−２Ａから読み出されたデータが書き込まれるLCDパネル１１４の各画素を表しており、上から４段目の複数の矩形は、ラインメモリ１５１−２Ｂから読み出されたデータが書き込まれるLCDパネル１１４の各画素を表している。また、これらの矩形に付されている数字は、各画素に書き込まれる、有効映像期間における時間的に早いデータ番号（表示順が早いデータ番号）を表している。

また、各画素の下に示される実線は、その立ち上がりエッジが位置する画素に書き込まれるデータを各ラインメモリ１５１から読み出す位置が、各ラインメモリ１５１における有効映像期間の読み出し開始位置であることを示している。すなわち、立ち上がりエッジから立ち下がりエッジまでの期間の画素には、有効映像期間内のデータが書き込まれている。なお、図５の液晶表示システムにおいては、４パラレルで信号処理がなされるので、時間軸としては、[1]｛1,2,3,4｝番目のデータ、[2]｛5,6,7,8｝番目のデータ、以下、図示されないが、同様に、[3]｛9,10,11,12｝番目のデータ、[4]｛9,10,11,12｝番目のデータ、…の単位でデータが処理される。

水平表示位置設定HPがDefaultの場合、マスタIC１１２−１においては、データパススイッチ１３１−１により選択されたODDデータが、フィールドメモリ１３３−１に書き込まれており、スレーブIC１１２−２においては、データパススイッチ１３１−２により選択されたEVENデータが、フィールドメモリ１３３−２に書き込まれている。

マスタIC１１２−１のメモリ制御部１３２−１は、フィールドメモリ１３３−１から２倍速でデータを読み出し、読み出したデータのうち、読み出す順が時間的に早い方の信号であるODDデータ1-1をラインメモリ１５１−１Ａに書き込み、読み出す順が時間的に遅い方の信号であるODDデータ1-2をラインメモリ１５１−１Ｂに書き込む。そして、読み出し開始位置制御部１３８−１は、ラインメモリ１５１−１Ａから、読み出す順が時間的に早い方の信号であるODDデータ1-1を読み出し、ラインメモリ１５１−１Ｂから、読み出す順が時間的に遅い方の信号であるODDデータ1-2を読み出す制御を行う。

スレーブIC１１２−２のメモリ制御部１３２−２は、フィールドメモリ１３３−２から２倍速でデータを読み出し、読み出したデータのうち、読み出す順が時間的に早い方の信号であるEVENデータ2-1をラインメモリ１５１−２Ａに書き込み、読み出す順が時間的に遅い方の信号であるEVENデータ2-2をラインメモリ１５１−２Ｂに書き込む。そして、読み出し開始位置制御部１３８−２は、ラインメモリ１５１−２Ａから、読み出す順が時間的に早い方の信号であるEVENデータ2-1を読み出し、ラインメモリ１５１−２Ｂから、読み出す順が時間的に遅い方の信号であるEVENデータ2-2を読み出す制御を行う。

また、このとき、読み出し開始位置制御部１３８−１の制御により、読み出し開始位置Ａは、１段目の左端の画素に書き込まれるデータ（図９の場合、有効映像期間内の1番目のデータ）が読み出される位置に設定されており、読み出し開始位置Ｂは、２段目の左端の画素に書き込まれるデータ（図９の場合、有効映像期間内の3番目のデータ）が読み出される位置に設定されている。また、読み出し開始位置制御部１３８−２の制御により、読み出し開始位置Ｃは、３段目の左端の画素に書き込まれるデータ（図９の場合、有効映像期間内の2番目のデータ）が読み出される位置に設定されており、読み出し開始位置Ｄは、４段目の左端の画素に書き込まれるデータ（図９の場合、有効映像期間内の4番目のデータ）が読み出される位置に設定されている。すなわち、水平表示位置設定HPがDefaultの場合、各読み出し開始位置は、各左端の画素に書き込まれるデータが読み出される位置に設定されている。

これらの制御に基づいて、各ラインメモリ１５１からは、 [1]の処理単位の４画素分の｛1,2,3,4｝番目のデータ、[2]の処理単位の４画素分の｛5,6,7,8｝番目のデータ、それ以降の４画素分の各データが、各読み出し開始位置Ａ乃至Ｄを開始位置として、並列に読み出されて、S/Hドライバ１１３を介して、LCDパネル１１４の各画素に入力される。

以上により、水平表示位置設定HPがDefaultの場合、マスタIC１１２−１におけるラインメモリ１５１−１Ａから早い信号として読み出されたODDデータ1-1(有効映像期間における1,5,9,13,17,21,25,29,33,37,41,45番目のデータ)が、１段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。マスタIC１１２−１におけるラインメモリ１５１−１Ｂから遅い信号として読み出されたODDデータ1-2(有効映像期間における3,7,11,15,19,23,27,31,35,39,43,47番目のデータ)が、２段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。

また、スレーブIC１１２−２におけるラインメモリ１５１−２Ａから早い信号として読み出されたEVENデータ2-1(有効映像期間における2,6,10,14,18,22,26,30,34,38,42,46番目のデータ)が、３段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。スレーブIC１１２−２におけるラインメモリ１５１−２Ｂから遅い信号として読み出されたEVENデータ2-2(有効映像期間における4,8,12,16,20,24,28,32,36,40,44,48番目のデータ)が、４段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。

図１０は、図９の水平表示位置設定HPがDefaultの場合から１dotずらした、水平表示位置設定HPがDefault+1の場合のLCDパネル１１４の各画素に書き込まれるデータと、それらのデータの読み出し開始位置の例を示している。なお、図１０の例において、矩形に付されたハッチは、画素に書き込まれるデータが有効映像期間外のデータであることを表している。

水平表示位置設定HPがDefaultから、Defaultの場合から１dotずらしたDefault+1に変更されると、マスタIC１１２−１においては、データパススイッチ１３１−１の選択が、ODDデータからEVENデータに切り替えられ、データパススイッチ１３１−１により選択されたEVENデータが、フィールドメモリ１３３−１に書き込まれている。またスレーブIC１１２−２においては、データパススイッチ１３１−２の選択が、EVENデータからODDデータに切り替えられ、データパススイッチ１３１−２により選択されたODDデータがフィールドメモリ１３３−２に書き込まれている。

水平表示位置設定HPがDefault+1の場合、マスタIC１１２−１のメモリ制御部１３２−１は、フィールドメモリ１３３−１から２倍速でデータを読み出し、読み出したデータのうち、読み出す順が時間的に遅い方の信号であるEVENデータ1-2をラインメモリ１５１−１Ａに書き込み、読み出す順が時間的に早い方の信号であるEVENデータ1-1をラインメモリ１５１−１Ｂに書き込む。

したがって、水平表示位置設定HPがDefault+1の場合、読み出し開始位置制御部１３８−１は、水平表示位置設定HPがDefaultの場合から、ラインメモリ１５１−１Ａおよび１５１−１Ｂからのデータの読み出し順を切り替えて、ラインメモリ１５１−１Ａから、読み出す順が時間的に遅い方の信号であるEVENデータ1-2を読み出し、ラインメモリ１５１−１Ｂから、読み出す順が時間的に早い方の信号であるEVENデータ1-1を読み出す制御を行う。

水平表示位置設定HPがDefault+1の場合、スレーブIC１１２−２のメモリ制御部１３２−２は、フィールドメモリ１３３−２から２倍速でデータを読み出し、読み出したデータのうち、読み出す順が時間的に早い方の信号であるODDデータ2-1をラインメモリ１５１−２Ａに書き込み、読み出す順が時間的に遅い方の信号であるODDデータ2-2をラインメモリ１５１−２Ｂに書き込む。

したがって、水平表示位置設定HPがDefault+1の場合、読み出し開始位置制御部１３８−２は、水平表示位置設定HPがDefaultの場合と同様に、ラインメモリ１５１−２Ａから、読み出す順が時間的に早い方の信号であるODDデータ2-1を読み出し、ラインメモリ１５１−２Ｂから、読み出す順が時間的に遅い方の信号であるODDデータ2-2を読み出す制御を行う。

また、このとき、読み出し開始位置制御部１３８−１は、読み出し開始位置Ａを、図９のDefaultの場合よりも時間的に１つ後のデータが読み出される位置に変更する。すなわち、図１０の例においては、読み出し開始位置Ａは、図９のDefaultの場合に、有効映像期間内の1番目のデータが書き込まれていた１段目の左端の画素から、１データ分後の左から２番目の画素（図９の場合、有効映像期間内の5番目のデータが書き込まれていた画素）に書き込まれるデータ（図１０の場合、有効映像期間内の4番目のデータ）が読み出される位置に変更される。

なお、図９のDefaultの場合と同様に、読み出し開始位置制御部１３８−１の制御により、読み出し開始位置Ｂは、２段目の左端の画素に書き込まれるデータ（図１０の場合、有効映像期間内の2番目のデータ）が読み出される位置に設定されている。また、読み出し開始位置制御部１３８−２の制御により、読み出し開始位置Ｃは、３段目の左端の画素に書き込まれるデータ（図１０の場合、有効映像期間内の1番目のデータ）が読み出される位置に設定されており、読み出し開始位置Ｄは、４段目の左端の画素に書き込まれるデータ（図１０の場合、有効映像期間内の3番目のデータ）が読み出される位置に設定されている。

これらの制御に基づいて、各ラインメモリ１５１から、 [1]の処理単位の４画素分の｛1,2,3,4｝番目のデータ、[2]の処理単位の４画素分の｛5,6,7,8｝番目のデータ、それ以降の４画素分の各データが、各読み出し開始位置Ａ乃至Ｄを開始位置として、並列に読み出されて、S/Hドライバ１１３を介して、LCDパネル１１４の各画素に入力される。

以上により、水平表示位置設定HPがDefault+1の場合、マスタIC１１２−１におけるラインメモリ１５１−１Ａから遅い信号として読み出されたEVENデータ1-2(有効映像期間外のデータと、有効映像期間における4,8,12,16,20,24,28,32,36,40,44,48番目のデータ)が、１段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。マスタIC１１２−１におけるラインメモリ１５１−１Ｂから早い信号として読み出されたEVENデータ1-1(有効映像期間における2,6,10,14,18,22,26,30,34,38,42,46番目のデータ)が、２段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。

スレーブIC１１２−２におけるラインメモリ１５１−２Ａから早い信号として読み出されたODDデータ2-1(有効映像期間における1,5,9,13,17,21,25,29,33,37,41,45番目のデータ)が、３段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。スレーブIC１１２−２におけるラインメモリ１５１−２Ｂから遅い信号として読み出されたODDデータ2-2(有効映像期間における3,7,11,15,19,23,27,31,35,39,43,47番目のデータ)が、４段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。

すなわち、図１０の例において、図９のDefaultの場合に１番目のデータが書き込まれていた画素（１段目の左端の画素）には、有効映像期間外のデータが書き込まれ、２番目のデータが書き込まれていた画素（３段目の左端の画素）には、１番目のデータが書き込まれ、３番目のデータが書き込まれていた画素（２段目の左端の画素）には、２番目のデータが書き込まれ、４番目のデータが書き込まれていた画素（４段目の左端の画素）には、３番目のデータが書き込まれ、５番目のデータが書き込まれていた画素（１段目の左端から２番目の画素）には、４番目のデータが書き込まれる。

以上のように、マスタIC１１２−１およびスレーブIC１１２−２に入力されるデータを切り替え、ラインメモリ１５１−１Ａおよび１５１−１Ｂからのデータの読み出し順を切り替えて、さらに、ラインメモリ１５１−１Ａにおけるデータの読み出し開始位置Ａを変更することで、水平表示位置を、Defaultの場合から、１dotずらすことができる。

図１１は、図９の水平表示位置設定HPがDefaultの場合から２dotずらした、水平表示位置設定HPがDefault+2の場合のLCDパネル１１４の各画素に書き込まれるデータと、それらのデータの読み出し開始位置の例を示している。なお、図１１の例においても、矩形に付されたハッチは、画素に書き込まれるデータが有効映像期間外のデータであることを表している。

水平表示位置設定HPがDefaultから、Defaultの場合から２dotずらしたDefault+2に変更されると、マスタIC１１２−１においては、水平表示位置設定HPがDefault の場合と同様に、データパススイッチ１３１−１により選択されたODDデータが、フィールドメモリ１３３−１に書き込まれている。また、スレーブIC１１２−２においては、水平表示位置設定HPがDefault の場合と同様に、データパススイッチ１３１−２により選択されたEVENデータが、フィールドメモリ１３３−２に書き込まれている。

水平表示位置設定HPがDefault+2の場合、マスタIC１１２−１のメモリ制御部１３２−１は、フィールドメモリ１３３−１から２倍速でデータを読み出し、読み出したデータのうち、読み出す順が時間的に遅い方の信号であるODDデータ1-2をラインメモリ１５１−１Ａに書き込み、読み出す順が時間的に早い方の信号であるODDデータ1-1をラインメモリ１５１−１Ｂに書き込む。

したがって、水平表示位置設定HPがDefault+2の場合、読み出し開始位置制御部１３８−１は、水平表示位置設定HPがDefaultの場合から、ラインメモリ１５１−１Ａおよび１５１−１Ｂからのデータの読み出し順を切り替えて、ラインメモリ１５１−１Ａから、読み出す順が時間的に遅い方の信号であるODDデータ1-2を読み出し、ラインメモリ１３８−１Ｂから、読み出す順が時間的に早い方の信号であるODDデータ1-1を読み出す制御を行う。

水平表示位置設定HPがDefault+2の場合、スレーブIC１１２−２のメモリ制御部１３２−２は、フィールドメモリ１３３−２から２倍速でデータを読み出し、読み出したデータのうち、読み出す順が時間的に遅い方の信号であるEVENデータ2-2をラインメモリ１５１−２Ａに書き込み、読み出す順が時間的に早い方の信号であるEVENデータ2-1をラインメモリ１５１−２Ｂに書き込む。

したがって、水平表示位置設定HPがDefault+２の場合、読み出し開始位置制御部１３８−２も、水平表示位置設定HPがDefaultの場合から、ラインメモリ１５１−２Ａおよび１５１−２Ｂからのデータの読み出し順を切り替えて、ラインメモリ１５１−２Ａから、読み出す順が時間的に遅い方の信号であるEVENデータ2-2を読み出し、ラインメモリ１５１−２Ｂから、読み出す順が時間的に早い方の信号であるEVENデータ2-1を読み出す制御を行う。

また、このとき、読み出し開始位置制御部１３８−１は、読み出し開始位置Ａを、図９のDefaultの場合よりも時間的に１つ後のデータが読み出される位置に変更し、読み出し開始位置制御部１３８−２は、読み出し開始位置Ｃを、図９のDefaultの場合よりも時間的に１つ後のデータが読み出される位置に変更する。

すなわち、図１１の例においては、読み出し開始位置Ａは、図９のDefaultの場合に、有効映像期間内の1番目のデータが書き込まれていた１段目の左端の画素から、１データ分後の左から２番目の画素（図９の場合、有効映像期間内の5番目のデータが書き込まれていた画素）に書き込まれるデータ（図１１の場合、有効映像期間内の3番目のデータ）が読み出される位置に変更される。また、読み出し開始位置Ｃは、図９のDefaultの場合に、有効映像期間内の2番目のデータが書き込まれていた３段目の左端の画素から、１データ分後の左から２番目の画素（図９の場合、有効映像期間内の6番目のデータが書き込まれていた画素）に書き込まれるデータ（図１１の場合、有効映像期間内の4番目のデータ）が読み出される位置に変更される。

なお、図９のDefaultの場合と同様に、読み出し開始位置制御部１３８−１の制御により、読み出し開始位置Ｂは、２段目の左端の画素に書き込まれるデータ（図１１の場合、有効映像期間内の1番目のデータ）が読み出される位置に設定されている。また、読み出し開始位置制御部１３８−２の制御により、読み出し開始位置Ｄは、４段目の左端の画素に書き込まれるデータ（図１１の場合、有効映像期間内の2番目のデータ）が読み出される位置に設定されている。

これらの制御に基づいて、各ラインメモリ１５１から、 [1]の処理単位の４画素分の｛1,2,3,4｝番目のデータ、[2]の処理単位の４画素分の｛5,6,7,8｝番目のデータ、それ以降の４画素分の各データが、各読み出し開始位置Ａ乃至Ｄを開始位置として、並列に読み出されて、S/Hドライバ１１３を介して、LCDパネル１１４の各画素に入力される。

以上により、水平表示位置設定HPがDefault+2の場合、マスタIC１１２−１におけるラインメモリ１５１−１Ａから遅い信号として読み出されたODDデータ1-2(有効映像期間外のデータと、有効映像期間における3,7,11,15,19,23,27,31,35,39,43,47番目のデータ)が、１段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。マスタIC１１２−１におけるラインメモリ１５１−１Ｂから早い信号として読み出されたODDデータ1-1(有効映像期間における1,5,9,13,17,21,25,29,33,37,41,45番目のデータ)が、２段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。

スレーブIC１１２−２におけるラインメモリ１５１−２Ａから遅い信号として読み出されたEVENデータ2-2(有効映像期間外のデータと、有効映像期間における4,8,12,16,20,24,28,32,36,40,44,48番目のデータ)が、３段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。スレーブIC１１２−２におけるラインメモリ１５１−２Ｂから遅い信号として読み出されたEVENデータ2-1(有効映像期間における2,6,10,14,18,22,26,30,34,38,42,46番目のデータ)が、４段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。

すなわち、図１１の例において、図９のDefaultの場合に１番目のデータが書き込まれていた画素（１段目の左端の画素）、および２番目のデータが書き込まれていた画素（３段目の左端の画素）には、有効映像期間外のデータが書き込まれ、３番目のデータが書き込まれていた画素（２段目の左端の画素）には、１番目のデータが書き込まれ、４番目のデータが書き込まれていた画素（４段目の左端の画素）には、２番目のデータが書き込まれ、５番目のデータが書き込まれていた画素（１段目の左端から２番目の画素）には、３番目のデータが書き込まれ、６番目のデータが書き込まれていた画素（３段目の左端から２番目の画素）には、４番目のデータが書き込まれる。

以上のように、ラインメモリ１５１−１Ａおよび１５１−１Ｂからのデータの読み出し順と、ラインメモリ１５１−２Ａおよび１５１−２Ｂからのデータの読み出し順を切り替えて、さらに、ラインメモリ１５１−１Ａにおけるデータの読み出し開始位置Ａおよびラインメモリ１５１−２Ａにおけるデータの読み出し開始位置Ｃを変更することで、水平表示位置を、Defaultの場合から、２dotずらすことができる。

図１２は、図９の水平表示位置設定HPがDefaultの場合から３dotずらした、水平表示位置設定HPがDefault+3の場合のLCDパネル１１４の各画素に書き込まれるデータと、それらのデータの読み出し開始位置の例を示している。なお、図１２の例においても、矩形に付されたハッチは、画素に書き込まれるデータが有効映像期間外のデータであることを表している。

水平表示位置設定HPがDefaultから、Defaultの場合から３dotずらしたDefault+3に変更されると、マスタIC１１２−１においては、図１０のDefault+1の場合と同様に、データパススイッチ１３１−１の選択が、ODDデータからEVENデータに切り替えられ、選択されたEVENデータが、フィールドメモリ１３３−１に書き込まれている。また、スレーブIC１１２−２においては、図１０のDefault+1の場合と同様に、データパススイッチ１３１−２の選択が、EVENデータからODDデータに切り替えられ、選択されたODDデータがフィールドメモリ１３３−２に書き込まれている。

水平表示位置設定HPがDefault+3の場合、マスタIC１１２−１のメモリ制御部１３２−１は、フィールドメモリ１３３−１から２倍速でデータを読み出し、読み出したデータのうち、読み出す順が時間的に早い方の信号であるEVENデータ1-1をラインメモリ１５１−１Ａに書き込み、読み出す順が時間的に遅い方の信号であるEVENデータ1-2をラインメモリ１５１−１Ｂに書き込む。

したがって、水平表示位置設定HPがDefault+3の場合、読み出し開始位置制御部１３８−１は、水平表示位置設定HPがDefaultの場合と同様に、ラインメモリ１５１−１Ａから、読み出す順が時間的に早い方の信号であるEVENデータ1-1を読み出し、ラインメモリ１５１−１Ｂから、読み出す順が時間的に遅い方の信号であるEVENデータ1-2を読み出す制御を行う。

水平表示位置設定HPがDefault+3の場合、スレーブIC１１２−２のメモリ制御部１３２−２は、フィールドメモリ１３３−２から２倍速でデータを読み出し、読み出したデータのうち、読み出す順が時間的に遅い方の信号であるODDデータ2-2をラインメモリ１５１−２Ａに書き込み、読み出す順が時間的に早い方の信号であるODDデータ2-1をラインメモリ１５１−２Ｂに書き込む。

したがって、水平表示位置設定HPがDefault+３の場合、読み出し開始位置制御部１３８−２は、水平表示位置設定HPがDefaultの場合から、ラインメモリ１５１−２Ａおよび１５１−２Ｂからのデータの読み出し順を切り替えて、ラインメモリ１５１−２Ａから、読み出す順が時間的に遅い方の信号であるODDデータ2-2を読み出し、ラインメモリ１５１−２Ｂから、読み出す順が時間的に早い方の信号であるODDデータ2-1を読み出す制御を行う。

また、このとき、読み出し開始位置制御部１３８−１は、読み出し開始位置ＡおよびＢを、図９のDefaultの場合よりも時間的に１つ後のデータが読み出される位置に変更し、読み出し開始位置制御部１３８−２は、読み出し開始位置Ｃを、図９のDefaultの場合よりも時間的に１つ後のデータが読み出される位置に変更する。

すなわち、図１２の例においては、読み出し開始位置Ａは、図９のDefaultの場合に、有効映像期間内の1番目のデータが書き込まれていた１段目の左端の画素から、１データ分後の左から２番目の画素（図９の場合、有効映像期間内の5番目のデータが書き込まれていた画素）に書き込まれるデータ（図１２の場合、有効映像期間内の2番目のデータ）が読み出される位置に変更される。読み出し開始位置Ｂは、図９のDefaultの場合に、有効映像期間内の3番目のデータが書き込まれていた１段目の左端の画素から、１データ分後の左から２番目の画素（図９の場合、有効映像期間内の7番目のデータが書き込まれていた画素）に書き込まれるデータ（図１２の場合、有効映像期間内の4番目のデータ）が読み出される位置に変更される。

また、読み出し開始位置Ｃは、図９のDefaultの場合に有効映像期間内の2番目のデータが書き込まれていた３段目の左端の画素から、１データ分後の左から２番目の画素（図９の場合、有効映像期間内の6番目のデータが書き込まれていた画素）に書き込まれるデータ（図１２の場合、有効映像期間内の3番目のデータ）が読み出される位置に変更される。

なお、図９のDefaultの場合と同様に、読み出し開始位置Ｄは、読み出し開始位置制御部１３８−２の制御により、４段目の左端の画素に書き込まれるデータ（図１２の場合、有効映像期間内の1番目のデータ）が読み出される位置に設定されている。

これらの制御に基づいて、各ラインメモリ１５１から、並列に、[1]の処理単位の４画素分の｛1,2,3,4｝番目のデータ、[2]の処理単位の４画素分の｛5,6,7,8｝番目のデータ、それ以降の４画素分の各データが、各読み出し開始位置Ａ乃至Ｄを開始位置として、並列に読み出されて、S/Hドライバ１１３を介して、LCDパネル１１４の各画素に入力される。

以上により、水平表示位置設定HPがDefault+3の場合、マスタIC１１２−１におけるラインメモリ１５１−１Ａから早い信号として読み出されたEVENデータ1-1(有効映像期間外のデータと、有効映像期間における2,6,10,14,18,22,26,30,34,38,42,46番目のデータ)が、１段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。マスタIC１１２−１におけるラインメモリ１５１−１Ｂから遅い信号として読み出されたEVENデータ1-2(有効映像期間外のデータと、有効映像期間における4,8,12,16,20,24,28,32,36,40,44,48番目のデータ)が、２段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。

スレーブIC１１２−２におけるラインメモリ１５１−２Ａから遅い信号として読み出されたODDデータ2-2(有効映像期間外のデータと、有効映像期間における3,7,11,15,19,23,27,31,35,39,43,47番目のデータ)が、３段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。スレーブIC１１２−２におけるラインメモリ１５１−２Ｂから遅い信号として読み出されたODDデータ2-1(有効映像期間における1,5,9,13,17,21,25,29,33,37,41,45番目のデータ)が、４段目の矩形に示されるように、左から順に、LCDパネル１１４の各画素に書き込まれる。

すなわち、図１２の例において、図９のDefaultの場合に１番目のデータが書き込まれていた画素（１段目の左端の画素）、２番目のデータが書き込まれていた画素（３段目の左端の画素）および３番目のデータが書き込まれていた画素（２段目の左端の画素）には、有効映像期間外のデータが書き込まれ、４番目のデータが書き込まれていた画素（４段目の左端の画素）には、１番目のデータが書き込まれ、５番目のデータが書き込まれていた画素（１段目の左端から２番目の画素）には、２番目のデータが書き込まれ、６番目のデータが書き込まれていた画素（３段目の左端から２番目の画素）には、３番目のデータが書き込まれ、７番目のデータが書き込まれていた画素（２段目の左端から２番目の画素）には、４番目のデータが書き込まれる。

以上のように、マスタIC１１２−１およびスレーブIC１１２−２に入力されるデータを切り替え、ラインメモリ１５１−２Ａおよび１５１−２Ｂからのデータの読み出し順を切り替えて、さらに、ラインメモリ１５１−１Ａにおけるデータの読み出し開始位置Ａ、ラインメモリ１５１−１Ｂにおけるデータの読み出し開始位置Ｂ、およびラインメモリ１５１−２Ａにおけるデータの読み出し開始位置Ｃを変更することで、水平表示位置を、Defaultの場合から、３dotずらすことができる。

図１３は、図７の場合の（すなわち、RGT=Lにおける）マスタIC１１２−１およびスレーブIC１１２−２の動作を説明する図である。なお、図１３の例においては、図８の場合と同様に、マスタIC１１２−１の読み出し開始位置制御部１３８−１は、ラインメモリ１５１−１Ａおよび１５１−１Ｂを有して構成され、スレーブIC１１２−２の読み出し開始位置制御部１３８−２は、ラインメモリ１５１−２Ａおよび１５１−２Ｂを有して構成される。

マスタIC１１２−１のデータパススイッチ１３１−１は、水平表示位置設定HPがDefaultの場合およびDefault+2の場合、実線に示されるように、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択する。データパススイッチ１３１−１は、水平表示位置設定HPがDefault+1の場合およびDefault+3の場合、点線に示されるように、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択する。

スレーブIC１１２−２のデータパススイッチ１３１−２は、水平表示位置設定HPがDefaultの場合およびDefault+2の場合、実線に示されるように、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、ODDデータを選択する。データパススイッチ１３１−２は、水平表示位置設定HPがDefault+1の場合およびDefault+3の場合、点線に示されるように、スキャンコンバータ１１１から入力されるODDデータおよびEVENデータのうち、EVENデータを選択する。

このように、図８で上述したRGT=Hの場合から、左右反転設定RGTを反転させた場合（すなわち、RGT=Lの場合）も、図８の水平表示位置設定HPがDefaultの場合に、マスタIC１１２−１およびスレーブIC１１２−２において、それぞれ、ODDデータおよびEVENデータが選択されているとき、ODDデータ／EVENデータの選択を、マスタIC１１２−１およびスレーブIC１１２−２でそれぞれ切り替える必要がある。また、RGT=Lの場合も、水平表示位置設定HPがDefaultの場合から、１dotずらすときには、１dotずらす毎に、ODDデータ／EVENデータの選択を、マスタIC１１２−１およびスレーブIC１１２−２で切り替える必要がある。

データパススイッチ１３１−１により選択されたデータは、マスタIC１１２−１のメモリ制御部１３２−１に入力される。マスタIC１１２−１のメモリ制御部１３２−１は、選択された１フィールド分のデータをフィールドメモリ１３３−１に書き込み、２倍速で読み出し、水平表示位置設定HPに応じて、ラインメモリ１５１−１Ａおよび１５１−１Ｂのどちらか一方に、時間的に早い方の信号であるデータ1-1を書き込むように切り替え、どちらか他方に、時間的に遅い方の信号であるデータ1-2を書き込むように切り替える。

そして、読み出し開始位置制御部１３８−１は、水平表示位置設定HPに応じた読み出す順で、ラインメモリ１５１−１Ａおよびラインメモリ１５１−１Ｂから、書き込まれているデータ1-1およびデータ1-2をそれぞれ読み出す。すなわち、読み出し開始位置制御部１３８−１においては、水平表示位置設定HPに応じて、ラインメモリ１５１−１Ａおよび１５１−１Ｂからのデータの読み出し順が変更される。

また、このとき、読み出し開始位置制御部１３８−１は、水平表示位置設定HPに応じて、ラインメモリ１５１−１Ａからデータの読み出しを開始する読み出し開始位置Ａや、ラインメモリ１５１−１Ｂからデータの読み出しを開始する読み出し開始位置Ｂも変更する。

そして、読み出し開始位置制御部１３８−１においては、これらの制御に基づいて、ラインメモリ１５１−１Ａおよび１５１−１Ｂから、データ1-1およびデータ1-2が並列に読み出される。読み出されたデータ1-1およびデータ1-2は、信号補正処理回路１３４−１において所定の補正処理が行われて、データパススイッチ１３５−１により、信号SIG1および信号SIG2として、S/Hドライバ１１３−１に出力される。

データパススイッチ１３１−２により選択されたデータは、スレーブIC１１２−２のメモリ制御部１３２−２に入力されるスレーブIC１１２−２のメモリ制御部１３２−２は、選択された１フィールド分のデータをフィールドメモリ１３３−２に書き込み、２倍速で読み出し、水平表示位置設定HPに応じて、ラインメモリ１５１−２Ａおよび１５１−２Ｂのどちらか一方に、時間的に早い方の信号であるデータ2-1を書き込むように切り替え、どちらか他方に、時間的に遅い方の信号であるデータ2-2を書き込むように切り替える。

そして、読み出し開始位置制御部１３８−２は、水平表示位置設定HPに応じた読み出す順で、ラインメモリ１５１−２Ａおよびラインメモリ１５１−２Ｂから、書き込まれているデータ2-1およびデータ2-2をそれぞれ読み出す。すなわち、読み出し開始位置制御部１３８−２においては、水平表示位置設定HPに応じて、ラインメモリ１５１−２Ａおよび１５１−２Ｂからのデータの読み出し順が変更される。

また、このとき、読み出し開始位置制御部１３８−２は、水平表示位置設定HPに応じて、ラインメモリ１５１−２Ａからデータの読み出しを開始する読み出し開始位置Ｃや、ラインメモリ１５１−２Ｂからデータの読み出しを開始する読み出し開始位置Ｄも変更する。

そして、読み出し開始位置制御部１３８−２においては、これらの制御に基づいて、ラインメモリ１５１−２Ａおよび１５１−２Ｂから、データ2-1およびデータ2-2が並列に読み出される。読み出されたデータ2-1およびデータ2-2は、信号補正処理回路１３４−２において所定の補正処理が行われて、データパススイッチ１３５−２により、信号SIG3および信号SIG4として、S/Hドライバ１１３−２に出力される。

なお、RGT=Lにおける水平表示位置設定HPに応じた読み出し順および読み出し開始位置の制御は、図９乃至図１２を参照して上述したRGT=Hにおける水平表示位置設定HPに応じた読み出し順および読み出し開始位置の制御と基本的に同様であるため、その説明は繰り返しになるので省略するが、RGT=Lの場合においては、マスタIC１１２−１およびスレーブIC１１２−２に入力されるデータを切り替え、ラインメモリ１５１−２Ａおよび１５１−２Ｂからのデータの読み出し順を切り替えて、さらに、ラインメモリ１５１−２Ａにおけるデータの読み出し開始位置Ｃを変更することで、水平表示位置を、Defaultの場合から、１dotずらすことができる。

また、RGT=Lの場合においては、ラインメモリ１５１−１Ａおよび１５１−１Ｂからのデータの読み出し順と、ラインメモリ１５１−２Ａおよび１５１−２Ｂからのデータの読み出し順を切り替えて、さらに、ラインメモリ１５１−１Ｂにおけるデータの読み出し開始位置Ｂおよびラインメモリ１５１−２Ａにおけるデータの読み出し開始位置Ｃを変更することで、水平表示位置を、Defaultの場合から、２dotずらすことができる。

さらに、RGT=Lの場合においては、マスタIC１１２−１およびスレーブIC１１２−２に入力されるデータを切り替え、ラインメモリ１５１−１Ａおよび１５１−１Ｂからのデータの読み出し順を切り替えて、さらに、ラインメモリ１５１−１Ｂにおけるデータの読み出し開始位置Ｂ、ラインメモリ１５１−２Ａにおけるデータの読み出し開始位置Ｃ、およびラインメモリ１５１−２Ｂにおけるデータの読み出し開始位置Ｄを変更することで、水平表示位置を、Defaultの場合から、３dotずらすことができる。

以上のように、マスタIC１１２−１およびスレーブIC１１２−２におけるデータの入れ替え処理と、ラインメモリ１５１−１および１５１−２からの読み出し順および読み出し開始位置変更処理を、マイクロコンピュータ１１５により制御するようにしたので、S/Hドライバ１１３およびDSDIC１１２を複数使用して、LCDパネル１１４に画像を表示させる場合であっても、LCDパネル１１４における水平表示位置を、Defaultの場合から1dotや２dotずらすことができるなど、１dot単位での設定が可能になり、特定の画素に任意のデータを書き込ませることができる。

また、LCDパネル１１４における水平表示位置の調整を、各ラインメモリ１５１からの読み出し制御により行うようにしたので、S/Hドライバ１１３およびDSDIC１１２を複数使用して、LCDパネル１１４に画像を表示させる場合であっても、１dot単位での補正処理が可能になる。

すなわち、信号補正処理回路１３４−１および１３４−２が行う輝点補正や色ムラ補正などは、LCDパネル１１４の特定の画素または箇所に発生する不具合を補正するための機能であり、特定の画素または箇所に表示される映像信号に対し予め補正分を加えることで、補正を行っているため、表示位置をLCDパネルの駆動タイミングパルスで調整していた従来においては、図１４に示されるように、駆動タイミングパルスと補正ポイントを連動させていないために、表示位置を動かすと補正ポイントを再度設定しなければならなかった。

図１４は、従来の駆動タイミングパルスとLCDパネルにおける補正位置との関係を示す図である。従来のデジタルシグナルドライバ(DSD)IC２０１には、図示せぬスキャンコンバータから、映像信号、マスタークロックCLK、映像信号の水平同期信号 HSYNC、および垂直同期信号VSYNCが入力されている。

なお、図１４の例においては、デジタルシグナルドライバIC２０１には、説明の便宜上、タイミングジェネレータ(TG)２１１と信号補正処理回路２１２のみが示されている。

また、LCDパネルの表示領域２０３が３つ示されており、各表示領域２０３には、図中上から順に、それぞれ、Defaultの水平表示位置で表示される映像２２１、駆動タイミングパルスの調整により、Defaultの水平表示位置に対して、図中左方向に変更された水平表示位置で表示される映像２２２、および駆動タイミングパルスの調整により、Defaultの水平表示位置に対して、図中右方向に変更された水平表示位置で表示される映像２２３が表示されている。これらの映像２２１乃至２２３は、図中左から右にかけて黒から白へのグラデーション画像である。

さらに、各表示領域２０３の上部には、それぞれ、映像２２１乃至２２３が表示されるLCDパネルの駆動タイミングパルスＰ，Ｐ１，およびＰ２、並びに、LCDパネルの電圧V1-1，V1-2，およびV1-3が示されている。

デジタルシグナルドライバIC２０１の図示せぬレジスタには、水平表示位置の設定や、各種補正の補正ポイント（例えば、輝点補正の補正ポイントｍ）の設定が記憶されている。補正ポイントｍは、補正する画素が駆動タイミングパルスの立ち上がりエッジから何画素目であるかを示す値である。

デジタルシグナルドライバIC２０１のタイミングジェネレータ２１１は、レジスタの設定、マスタークロックCLK、水平同期信号HSYNC、および垂直同期信号VSYNCに基づいて、Defaultの水平表示位置（水平表示位置の変更前）の駆動タイミングパルスＰを生成し、生成した駆動タイミングパルスＰをLCDパネルに供給する。

デジタルシグナルドライバIC２０１の信号補正処理回路２１２は、駆動タイミングパルスＰの立ち上がりエッジとレジスタの補正ポイントｍに基づいて、LCDパネルの表示領域２０３の補正位置Ｈの映像信号に対して輝点補正する。補正後の映像信号は、S/Hドライバ２０２を介して、LCDパネルに入力される。LCDパネルは、駆動タイミングパルスＰに基づいて、補正位置Ｈが輝点補正された映像信号を書き込む。これにより、LCDパネルの表示領域２０３には、補正位置Ｈが輝点補正された映像信号に対応する映像２２１が、Defaultの表示位置で表示される。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネルの電圧V1-1は、映像２２１が、図中左から右にかけて黒から白へのグラデーション画像であるので、図中左から右にかけてなだらかに、例えば、０Ｖ（グランド）から５Ｖまでの直線となるような値をとるが、補正位置Ｈの電圧のみ、その直線から図中上に外れた値となる。これは、補正位置Ｈの映像信号の輝点補正によるものであり、これにより、補正位置Ｈの映像信号が輝点補正されていることがわかる。

ここで、ユーザの操作に応じて、レジスタにおける水平表示位置の設定が表示領域２０３に対して図中左方向に変更された場合、タイミングジェネレータ２１１は、レジスタの設定に応じて、図中左方向に変更された水平表示位置の駆動タイミングパルスＰ１を生成し、生成した駆動タイミングパルスＰ１をLCDパネルに供給する。

しかしながら、従来においては、駆動タイミングパルスと補正ポイントが連動されていないため、信号補正処理回路２１２は、駆動タイミングパルスＰ１の立ち上がりエッジとレジスタの補正ポイントｍに基づいて、LCDパネルの表示領域２０３の位置Ｇ１の映像信号に対して、輝点補正してしまう。

補正後の映像信号は、S/Hドライバ２０２を介して、LCDパネルに入力されるので、LCDパネルは、駆動タイミングパルスＰ１に基づいて、位置Ｇ１が輝点補正された映像信号を書き込む。これにより、LCDパネルの表示領域２０３には、位置Ｇ１が輝点補正された映像信号に対応する映像２２２が、表示領域２０３に対して図中左方向に変更された水平表示位置で表示される。なお、表示領域２０３には、映像２２２の右側に、水平表示位置の変更に応じて映像信号の表示映像期間外のデータに対応する黒い映像が表示されている。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネルの電圧V1-2は、映像２２２が、図中左から右にかけて黒から白へのグラデーション画像であるので、図中左から右にかけてなだらかに、０Ｖ（グランド）から５Ｖまでの直線となるような値をとり、水平表示位置がずれた分だけ０Ｖの値をとるが、位置Ｇ１の電圧のみ、その直線から図中上に外れた値となる。これは、位置Ｇ１の映像信号の輝点補正によるものであり、これにより、位置Ｇ１の映像信号が輝点補正されていることがわかる。

さらに、ユーザの操作に応じて、レジスタにおける水平表示位置の設定が表示領域２０３に対して図中右方向に変更された場合、タイミングジェネレータ２１１は、レジスタの設定に応じて、図中右方向に変更された水平表示位置の駆動タイミングパルスＰ２を生成し、生成した駆動タイミングパルスＰ２をLCDパネルに供給する。

上述したように、従来においては、駆動タイミングパルスと補正ポイントが連動されていないため、信号補正処理回路２１２は、駆動タイミングパルスＰ２の立ち上がりエッジとレジスタの補正ポイントｍに基づいて、LCDパネルの表示領域２０３の位置Ｇ２の映像信号に対して、輝点補正してしまう。

補正後の映像信号は、S/Hドライバ２０２を介して、LCDパネルに入力されるので、LCDパネルは、駆動タイミングパルスＰ２に基づいて、位置Ｇ２が輝点補正された映像信号を書き込む。これにより、LCDパネルの表示領域２０３には、位置Ｇ２が輝点補正された映像信号に対応する映像２２３が、表示領域２０３に対して図中右方向に変更された水平表示位置で表示される。なお、表示領域２０３には、映像２２３の左側に、水平表示位置の変更に応じて映像信号の表示映像期間外のデータに対応する黒い映像も表示されている。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネルの電圧V1-3は、映像２２３が、図中左から右にかけて黒から白へのグラデーション画像であるので、水平表示位置がずれた分だけ０Ｖの値をとり、その後、図中左から右にかけてなだらかに、０Ｖ（グランド）から５Ｖまでの直線となるような値をとるが、位置Ｇ２の電圧のみ、その直線から図中上に外れた値となっている。これは、位置Ｇ２の映像信号の輝点補正によるものであり、これにより、位置Ｇ２の映像信号が輝点補正されていることがわかる。

以上のように、従来は、駆動タイミングパルスと補正ポイントが連動されていないために、水平表示位置を駆動タイミングパルスで動かすと、補正がかかった映像信号も一緒に動いてしまい、本来補正がかかるべき画素または箇所に補正がかからず、補正がかからないはずの画素または箇所に補正がかかってしまっていた。このため、水平表示位置を動かした場合には、補正ポイントを再設定しなければならなかった。

これに対して、図５の液晶表示システムは、上述したように、読み出し開始位置制御部１３８−１または１３８−２により読み出し開始位置を制御することで、水平表示位置を動かすことができる。

図１５は、図５の液晶表示システムの駆動タイミングパルス、メモリ読み出し開始位置、およびLCDパネルにおける補正位置の関係を示す図である。

なお、図１５の例においては、説明の便宜上、デジタルシグナルドライバIC１１２−１およびS/Hドライバ１１３−１のみが示されており、さらに、デジタルシグナルドライバIC１１２−１には、メモリ制御部１３２−１、フィールドメモリ１３３−１、信号補正処理回路１３４−１、タイミングジェネレータ１３６−１、および読み出し開始位置制御部１３８−１のみが示されている。

また、LCDパネル１１４の表示領域２５１が３つ示されており、各表示領域２５１には、図中上から順に、それぞれ、Defaultの水平表示位置で表示される映像２６１、メモリ読み出し開始位置の制御により、Defaultの水平表示位置に対して、図中左方向に変更された水平表示位置で表示される映像２６２、およびメモリ読み出し開始位置の制御により、Defaultの水平表示位置に対して、図中右方向に変更された水平表示位置で表示される映像２６３が表示されている。これらの映像２６１乃至２６３は、図中左から右にかけて黒から白へのグラデーション画像である。

さらに、各表示領域２５１の上部には、それぞれ、LCDパネル１１４の駆動タイミングパルスＰ、メモリ読み出し開始位置Ｑ，Ｑ１，およびＱ２、並びに、映像２６１乃至２６３が表示されるLCDパネル１１４の電圧V2-1，V2-2，およびV2-3が示されている。

デジタルシグナルドライバIC１１２−１には、図示せぬスキャンコンバータから、映像信号、マスタークロックCLK、映像信号の水平同期信号 HSYNC、および垂直同期信号VSYNCが入力されている。また、従来の場合と同様に、デジタルシグナルドライバIC１１２−１のレジスタ１３７−１（図５）には、水平表示位置の設定や、各種補正の補正ポイント（例えば、輝点補正の補正ポイントｍ）の設定が記憶されている。補正ポイントｍは、補正する画素が駆動タイミングパルスの立ち上がりエッジから何画素目であるかを示す値である。

タイミングジェネレータ１３６−１は、マスタークロックCLK、水平同期信号HSYNC、および垂直同期信号VSYNCに基づいて、駆動タイミングパルスＰを生成し、生成した駆動タイミングパルスＰをLCDパネル１１４に供給する。

メモリ制御部１３２−１は、映像信号のデータをフィールドメモリ１３３−１に書き込みつつ、フィールドメモリ１３３−１に書き込まれたデータを２回読み出し、読み出し開始位置制御部１３８−１に映像信号を出力する。

読み出し開始位置制御部１３８−１は、レジスタ１３７−１のdefaultの水平表示位置の設定に基づいて、映像信号の有効映像期間（すなわち、映像２６１）が表示領域２５１に表示されるように、例えば、有効映像期間の開始のデータ位置を、defaultのメモリ読み出し開始位置Ｑとして設定する。そして、読み出し開始位置制御部１３８−１は、映像信号のデータを、内蔵するラインメモリ１５１−１Ａおよび１５１−１Ｂに書き込みつつ、defaultのメモリ読み出し開始位置Ｑに基づいて、ラインメモリ１５１−１Ａおよび１５１−１Ｂに書き込まれたデータをそれぞれ読み出し、信号補正処理回路１３４−１に映像信号を出力する。

信号補正処理回路１３４−１は、駆動タイミングパルスＰとレジスタの補正ポイントｍに基づいて、LCDパネル１１４の表示領域２５１の補正位置Ｈの映像信号に対して輝点補正する。補正後の映像信号は、S/Hドライバ１１３−１を介して、LCDパネル１１４に入力される。LCDパネル１１４は、駆動タイミングパルスＰに基づいて、補正位置Ｈが輝点補正された映像信号を書き込む。これにより、LCDパネル１１４の表示領域２５１には、補正位置Ｈが輝点補正された映像信号に対応する映像２６１が、Defaultの水平表示位置で表示される。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネル１１４の電圧V2-1は、映像２６１が、図中左から右にかけて黒から白へのグラデーション画像であるので、図中左から右にかけてなだらかに、例えば、０Ｖ（グランド）から５Ｖまでの直線となるような値をとるが、補正位置Ｈの電圧のみ、その直線から図中上に外れた値となっている。これは、補正位置Ｈの映像信号の輝点補正によるものであり、これにより、補正位置Ｈの映像信号が輝点補正されていることがわかる。

ここで、ユーザの操作に応じて、レジスタ１３７−１における水平表示位置の設定が表示領域２５１に対して図中左方向に変更された場合、読み出し開始位置制御部１３８−１は、レジスタ１３７−１の変更された水平表示位置の設定に基づいて、映像信号の有効映像期間（すなわち、映像２６２）が表示領域２５１に対して図中左側にずれるように、例えば、有効映像期間よりも時間的に先のデータ位置を、メモリ読み出し開始位置Ｑ１として設定する。そして、読み出し開始位置制御部１３８−１は、映像信号のデータを内蔵するラインメモリ１５１−１Ａおよび１５１−１Ｂに書き込みつつ、メモリ読み出し開始位置Ｑ１に基づいて、ラインメモリ１５１−１Ａおよび１５１−１Ｂに書き込まれたデータをそれぞれ読み出し、信号補正処理回路１３４−１に映像信号を出力する。

なお、このとき、タイミングジェネレータ１３６−１は、マスタークロックCLK、水平同期信号HSYNC、および垂直同期信号VSYNCに基づいて、駆動タイミングパルスＰを生成し、生成した駆動タイミングパルスＰをLCDパネル１１４に供給している。

したがって、信号補正処理回路１３４−１は、駆動タイミングパルスＰとレジスタの補正ポイントｍに基づいて、LCDパネル１１４の表示領域２５１の補正位置Ｈの映像信号に対して輝点補正する。補正後の映像信号は、S/Hドライバ１１３−１を介して、LCDパネル１１４に入力される。

LCDパネル１１４は、駆動タイミングパルスＰに基づいて、補正位置Ｈが輝点補正された映像信号を書き込む。これにより、LCDパネル１１４の表示領域２５１には、補正位置Ｈが輝点補正された映像信号に対応する映像２６２が、表示領域２５１に対して、図中左方向に変更された水平表示位置で表示される。なお、表示領域２５１には、映像２６２の右側に、水平表示位置の変更に応じて映像信号の表示映像期間外のデータに対応する黒い映像も表示されている。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネル１１４の電圧V2-2は、映像２６２が、図中左から右にかけて黒から白へのグラデーション画像であるので、図中左から右にかけてなだらかに、０Ｖ（グランド）から５Ｖまでの直線となるような値をとり、表示位置がずれた分だけ０Ｖの値をとるが、補正位置Ｈの電圧のみ、その直線から図中上に外れた値となっている。これは、補正位置Ｈの映像信号の輝点補正によるものであり、これにより、補正位置Ｈの映像信号が輝点補正されていることがわかる。

さらに、ユーザの操作に応じて、レジスタ１３７−１における水平表示位置の設定が表示領域２５１に対して図中右方向に変更された場合、読み出し開始位置制御部１３８−１は、レジスタ１３７−１の変更された水平表示位置の設定に基づいて、映像信号の有効映像期間（すなわち、映像２６３）が表示領域２５１に対して図中右側にずれるように、例えば、有効映像期間よりも時間的に後のデータ位置を、メモリ読み出し開始位置Ｑ２として設定する。そして、読み出し開始位置制御部１３８−１は、映像信号のデータを内蔵するラインメモリ１５１−１Ａおよび１５１−１Ｂに書き込みつつ、メモリ読み出し開始位置Ｑ２に基づいて、ラインメモリ１５１−１Ａおよび１５１−１Ｂに書き込まれたデータをそれぞれ読み出し、信号補正処理回路１３４−１に映像信号を出力する。

なお、このとき、タイミングジェネレータ１３６−１は、マスタークロックCLK、水平同期信号HSYNC、および垂直同期信号VSYNCに基づいて、駆動タイミングパルスＰを生成し、生成した駆動タイミングパルスＰをLCDパネル１１４に供給している。

したがって、信号補正処理回路１３４−１は、駆動タイミングパルスＰとレジスタの補正ポイントｍに基づいて、LCDパネル１１４の表示領域２５１の補正位置Ｈの映像信号に対して輝点補正する。補正後の映像信号は、S/Hドライバ１１３−１を介して、LCDパネル１１４に入力される。

LCDパネル１１４は、駆動タイミングパルスＰに基づいて、補正位置Ｈが輝点補正された映像信号を書き込む。これにより、LCDパネル１１４の表示領域２５１には、補正位置Ｈが輝点補正された映像信号に対応する映像２６３が、表示領域２５１に対して、図中右方向に変更された水平表示位置で表示される。なお、表示領域２５１には、映像２６３の左側に、水平表示位置の変更に応じて映像信号の表示映像期間外のデータに対応する黒い映像も表示されている。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネルの電圧V2-3は、映像２６３が、図中左から右にかけて黒から白へのグラデーション画像であるので、表示位置がずれた分だけ０Ｖの値をとり、その後、図中左から右にかけてなだらかに、０Ｖ（グランド）から５Ｖまでの直線となるような値をとるが、補正位置Ｈの電圧のみ、その直線から図中上に外れた値となっている。これは、補正位置Ｈの映像信号の輝点補正によるものであり、これにより、補正位置Ｈの映像信号が輝点補正されていることがわかる。

以上のように、図５の液晶表示システムにおいては、読み出し開始位置制御部１３８のラインメモリ１５１の読み出し開始位置を制御することで、水平表示位置を調整するようにしたので、表示パネル１１４の駆動タイミングパルスを動かす必要はなくなり、水平表示位置を変更しても、輝点補正される位置が変わることがなくなる。これにより、輝度補正や色ムラ補正などの補正位置の調整が容易になる。

なお、駆動タイミングパルスによる水平表示位置変更を行う場合でも、補正ポイントを駆動タイミングパルスに連動することにより対応することができる。

図１６は、駆動タイミングパルスに補正ポイントを連動させる場合の駆動タイミングパルスとLCDパネルにおける補正位置との関係を示す図である。

なお、図１６の例においては、説明の便宜上、デジタルシグナルドライバIC１１２−１およびS/Hドライバ１１３−１のみが示されており、さらに、デジタルシグナルドライバIC１１２−１には、信号補正処理回路１３４−１、およびタイミングジェネレータ１３６−１のみが示されている。

また、LCDパネル１１４の表示領域２５１が３つ示されており、各表示領域２５１には、図中上から順に、それぞれ、Defaultの水平表示位置で表示される映像２７１、駆動タイミングパルスの調整により、Defaultの水平表示位置に対して、図中左方向に変更された水平表示位置で表示される映像２７２、および駆動タイミングパルスの調整により、Defaultの水平表示位置に対して、図中右方向に変更された表示位置で表示される映像２７３が表示されている。これらの映像２７１乃至２７３は、図中左から右にかけて黒から白へのグラデーション画像である。

さらに、各表示領域２５１の上部には、それぞれ、映像２７１乃至２７３が表示されるLCDパネル１１４の駆動タイミングパルスＰ，Ｐ１，およびＰ２、並びに、LCDパネル１１４の電圧V3-1，V3-2，およびV3-3が示されている。

デジタルシグナルドライバIC１１２−１には、図示せぬスキャンコンバータから、映像信号、マスタークロックCLK、映像信号の水平同期信号 HSYNC、および垂直同期信号VSYNCが入力されている。また、従来の場合と同様に、デジタルシグナルドライバIC１１２−１のレジスタ１３７−１（図５）には、表示位置の設定や、各種補正の補正ポイント（例えば、輝点補正の補正ポイントｎ）の設定が記憶されている。補正ポイントｎは、補正する画素が駆動タイミングパルスの立ち上がりエッジから何画素目であるかを示す値であり、駆動タイミングパルスに連動して変更される。

タイミングジェネレータ１３６−１は、レジスタ１３７−１の設定、マスタークロックCLK、水平同期信号HSYNC、および垂直同期信号VSYNCに基づいて、Defaultの表示位置（表示位置の変更前）の駆動タイミングパルスＰを生成し、生成した駆動タイミングパルスＰをLCDパネル１１４に供給する。

信号補正処理回路１３４−１は、駆動タイミングパルスＰの立ち上がりエッジとレジスタの補正ポイントｎに基づいて、LCDパネル１１４の表示領域２５１の補正位置Ｈの映像信号に対して輝点補正する。補正後の映像信号は、S/Hドライバ１１３−１を介して、LCDパネル１１４に入力される。LCDパネル１１４は、駆動タイミングパルスＰに基づいて、補正位置Ｈが輝点補正された映像信号を書き込む。これにより、LCDパネル１１４の表示領域２５１には、補正位置Ｈが輝点補正された映像信号に対応する映像２７１が、Defaultの水平表示位置で表示される。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネル１１４の電圧V3-1は、映像２７１が、図中左から右にかけて黒から白へのグラデーション画像であるので、図中左から右にかけてなだらかに、例えば、０Ｖ（グランド）から５Ｖまでの直線となるような値をとるが、補正位置Ｈの電圧のみ、その直線から図中上に外れた値となっている。これは、補正位置Ｈの映像信号の輝点補正によるものであり、これにより、補正位置Ｈの映像信号が輝点補正されていることがわかる。

ここで、ユーザの操作に応じて、レジスタ１３７−１における水平表示位置の設定が表示領域２５１に対して図中左方向に変更された場合、タイミングジェネレータ１３６−１は、レジスタ１３７−１の設定に応じて、図中左方向に変更された水平表示位置の駆動タイミングパルスＰ１を生成し、生成した駆動タイミングパルスＰ１をLCDパネル１１４に供給する。なお、このとき、レジスタ１３７−１における補正ポイントの設定も、駆動タイミングパルスＰ１の変更に連動して、例えば、補正ポイントｎ１に変更される。

信号補正処理回路２１２は、駆動タイミングパルスＰ１の立ち上がりエッジとレジスタ１３７−１の変更された補正ポイントｎ１に基づいて、LCDパネル１１４の表示領域２５１の補正位置Ｈの映像信号に対して輝点補正する。補正後の映像信号は、S/Hドライバ１１３−１を介して、LCDパネル１１４に入力される。

LCDパネル１１４は、駆動タイミングパルスＰ１に基づいて、補正位置Ｈが輝点補正された映像信号を書き込む。これにより、LCDパネル１１４の表示領域２５１には、補正位置Ｈが輝点補正された映像信号に対応する映像２７２が、表示領域２５１に対して図中左方向に変更された水平表示位置で表示される。なお、表示領域２５１には、映像２７２の右側に、水平表示位置の変更に応じて映像信号の表示映像期間外のデータに対応する黒い映像も表示されている。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネル１１４の電圧V3-2は、映像２７２が、図中左から右にかけて黒から白へのグラデーション画像であるので、図中左から右にかけてなだらかに、０Ｖ（グランド）から５Ｖまでの直線となるような値をとり、表示位置がずれた分だけ０Ｖの値をとるが、補正位置Ｈの電圧のみ、その直線から外れた値となっている。これは、補正位置Ｈの映像信号の輝点補正によるものであり、これにより、補正位置Ｈの映像信号が輝点補正されていることがわかる。

さらに、ユーザの操作に応じて、レジスタ１３７−１における水平表示位置の設定が表示領域２５１に対して図中右方向に変更された場合、タイミングジェネレータ１３６−１は、レジスタ１３７−１の設定に応じて、図中右方向に変更された水平表示位置の駆動タイミングパルスＰ２を生成し、生成した駆動タイミングパルスＰ２をLCDパネル１１４に供給する。なお、このとき、レジスタ１３７−１における補正ポイントの設定も、駆動タイミングパルスＰ２の変更に連動して、例えば、補正ポイントｎ２に変更される。

信号補正処理回路２１２は、駆動タイミングパルスＰ２の立ち上がりエッジとレジスタ１３７−１の変更された補正ポイントｎ２に基づいて、LCDパネル１１４の表示領域２５１の補正位置Ｈの映像信号に対して輝点補正する。補正後の映像信号は、S/Hドライバ１１３−１を介して、LCDパネル１１４に入力される。

LCDパネル１１４は、駆動タイミングパルスＰ２に基づいて、補正位置Ｈが輝点補正された映像信号を書き込む。これにより、LCDパネル１１４の表示領域２５１には、補正位置Ｈが輝点補正された映像信号に対応する映像２７３が、表示領域２５１に対して図中右方向に変更された水平表示位置で表示される。なお、表示領域２５１には、映像２７３の左側に、水平表示位置の変更に応じて映像信号の表示映像期間外のデータに対応する黒い映像も表示されている。

このとき、補正位置Ｈが位置する水平方向におけるLCDパネルの電圧V3-3は、映像２７３が、図中左から右にかけて黒から白へのグラデーション画像であるので、表示位置がずれた分だけ０Ｖの値をとり、その後、図中左から右にかけてなだらかに、０Ｖ（グランド）から５Ｖまでの直線となるような値をとるが、補正位置Ｈの電圧のみ、その直線から図中上に外れた値となっている。これは、補正位置Ｈの映像信号の輝点補正によるものであり、これにより、補正位置Ｈの映像信号が輝点補正されていることがわかる。

以上のように、駆動タイミングパルスによる水平表示位置変更を行う場合でも、補正ポイントを駆動タイミングパルスに連動することにより水平表示位置を変更しても、輝点補正される位置が変わることがなくなる。これにより、輝度補正や色ムラ補正などの補正位置の調整が容易になる。

なお、上記説明においては、水平方向についての場合を説明してきたが、垂直方向においても、水平方向の場合に読み出し開始制御部１３８がラインメモリ１５１に対して行っていた読み出し開始位置制御を、メモリ制御部１３２がフィールドメモリ１３３に対しておいて同様に行うことで、実現可能である。

次に、図１７のフローチャートを参照して、図５の液晶表示システムによるLCDパネル１１４に表示させるための映像信号の信号処理について説明する。

ステップＳ１１において、マイクロコンピュータ１１５は、操作部からのユーザの指示に基づいて、液晶表示システムの各種設定（例えば、左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HP）を行い、各種設定に応じた値を、マスタIC１１２−１に内蔵されるレジスタ１３７−１およびスレーブIC１１２−２に内蔵されるレジスタ１３７−２に書き込み、レジスタ１３７−１および１３７−２の値を設定する。

ステップＳ１３以降においては、これらのレジスタ１３７−１および１３７−２の値に基づいて、マスタIC１１２−１およびスレーブIC１１２−２により、それぞれ、処理が並列に行われる。

スキャンコンバータ１１１には、図示せぬ外部（例えば、パーソナルコンピュータ）などからアナログの映像信号がシリアル入力される。ステップＳ１２において、スキャンコンバータ１１１は、入力信号（アナログの映像信号）に対して、A/D変換、画素数変換、ライン数変換、周波数変換などを行い、変換された映像信号を、パラレルで、マスタIC１１２−１およびスレーブIC１１２−２の両方に出力する。

すなわち、映像信号の奇数番目のデータ(ODDデータ)および映像信号の偶数番目のデータ(EVENデータ)の両方（２系統のデータ）が、それぞれ、マスタIC１１２−１のデータパススイッチ１３１−１およびスレーブIC１１２−２のデータパススイッチ１３１−２の両方に入力される。また、スキャンコンバータ１１１から、マスタIC１１２−１およびスレーブIC１１２−２に、マスタークロックCLKと、映像信号の水平同期信号 HSYNCおよび垂直同期信号VSYNCが供給される。

ステップＳ１３において、データパススイッチ１３１−１およびデータパススイッチ１３１−２は、それぞれ、レジスタ１３７−１および１３７−２の値に基づいて、ODDデータまたはEVENデータを選択する。

例えば、レジスタ１３７−１および１３７−２に、左右反転設定RGT=H、マスタスレーブ設定（デジタルシグナルドライバIC１１２−１＝マスタ）、および水平表示位置設定HP=Defalut+1が記憶されている場合、データパススイッチ１３１−１は、EVENデータを選択し、タイミングジェネレータ１３６−１からのタイミングパルスに基づき、選択したデータを、メモリ制御部１３２−１に出力する。一方、データパススイッチ１３１−２は、ODDデータを選択し、タイミングジェネレータ１３６−２からのタイミングパルスに基づき、選択したデータを、メモリ制御部１３２−２に出力する。

ステップＳ１４において、メモリ制御部１３２−１および１３２−２は、タイミングジェネレータ１３６−１および１３６−２からのタイミングパルスに基づき、１垂直期間内で１フィールド分のデータの書き込みを行いつつ、フィールドメモリ１３３−１および１３３−２から、データを２倍速で読み出し、それぞれのデータを、レジスタ１３７−１および１３７−２の値に基づく各ラインメモリ１５１−１および１５１−２に書き込む。

ステップＳ１５において、読み出し開始位置制御部１３８−１は、レジスタ１３７−１および１３７−２の値に基づく読み出し順および読み出し開始位置で、ラインメモリ１５１−１および１５１−２から、それぞれのデータを読み出し、信号補正処理回路１３４−１および１３４−２に出力する。

具体的には、レジスタ１３７−１および１３７−２に、左右反転設定RGT=H、マスタスレーブ設定（デジタルシグナルドライバIC１１２−１＝マスタ）、および水平表示位置設定HP=Defalut+1が記憶されている場合、図８乃至図１０を参照して上述したように、メモリ制御部１３２−１は、ラインメモリ１５１−１Ａに時間的に遅い方のEVENデータ1-2を書き込み、ラインメモリ１５１−１Ｂに時間的に早い方のEVENデータ1-1を書き込む。

そして、読み出し開始位置制御部１３８−１は、ラインメモリ１５１−１Ａから、時間的に遅い方のEVENデータ1-2(有効映像期間外のデータと、4,8,12,16,20番目のデータ)を、水平表示位置設定HP=Defaultの場合よりも、時間的に１つ後のデータが読み出される位置に変更された読み出し開始位置Ａから読み出し、ラインメモリ１５１−１Ｂから、時間的に早い方のEVENデータ1-1(2,6,10,14,18番目のデータ)を、水平表示位置設定HP=Defaultの場合と同じ読み出し開始位置Ｂから読み出すように制御する。

すなわち、水平表示位置設定HPがDefault+1の場合、読み出し開始位置制御部１３８−１は、図９の水平表示位置設定HPがDefaultの場合から、データの読み出し順を入れ替えて、さらに、ラインメモリ１５１−１Ａの読み出し開始位置Ａを時間的に１つ後のデータが読み出される位置に変更して、ラインメモリ１５１−１Ａおよび１５１−１Ｂから各EVENデータ1-2および1-1をそれぞれ読み出している。

一方、メモリ制御部１３２−２は、ラインメモリ１５１−２Ａに時間的に早い方のODDデータ2-1を書き込み、ラインメモリ１５１−２Ｂに時間的に遅い方のODDデータ2-2を書き込む。

そして、読み出し開始位置制御部１３８−２は、ラインメモリ１５１−２Ａから、時間的に早い方のODDデータ2-1(1,5,9,13,17番目のデータ)を、水平表示位置設定HP=Defaultの場合と同じ読み出し開始位置Ｃから読み出し、ラインメモリ１５１−２Ｂから、時間的に遅い方のODDデータ2-2(3,7,11,15,19番目のデータ)を、水平表示位置設定HP=Defaultの場合と同じ読み出し開始位置Ｄから読み出すように制御する。

すなわち、水平表示位置設定HPがDefault+1の場合、読み出し開始位置制御部１３８−２は、図９の水平表示位置設定HPがDefaultの場合から、データの読み出し順も、各データの読み出し開始位置も変更することなく、ラインメモリ１５１−２Ａおよび１５１−２Ｂから各ODDデータ2-1および2-2をそれぞれ読み出している。

なお、上述したステップＳ１４の倍速化処理においては、タイミングジェネレータ１３６−１および１３６−２が、メモリ制御部１３２−１および１３２−２に対して、スキャンコンバータ１１１からの垂直同期信号（以下、入力垂直同期信号とも称する）を基に生成される倍速後の垂直同期信号（以下、倍速垂直同期信号とも称する）に基づく、タイミングパルスを供給している。

ここで、垂直同期信号の倍速化処理について説明する。

LCDパネル１１４などの一般的なアクティブマトリクス型液晶装置の駆動においては、液晶の劣化や配向膜に焼き付けが生じることを防止するために、交流駆動が行われている。液晶パネルの交流駆動方式の中でも、各フィールド単位でパネルに入力される映像信号の極性を反転させるフィールド反転駆動方式で駆動を行う場合、フリッカを抑制するために、フレームレートを少なくとも90Hz以上で駆動する必要がある。したがって、デジタルシグナルドライバIC１１２に入力される映像信号のフレームレートがそれよりも遅い場合、デジタルシグナルドライバIC１１２内部で映像信号が倍速変換されて、LCDパネル１１４に出力される。

その際、LCDパネル１１４にDC成分がかかるのを防ぐために、倍速により新たに生成される２つのフレーム期間が同じになるように倍速垂直同期信号は生成される必要がある。しかしながら、従来においては、倍速垂直同期信号の生成位置は、デジタルシグナルドライバICのレジスタ３０１に保持されており、ある特定のフレームレートに対してのみしか、２つのフレーム期間が一定になるように倍速垂直同期信号を生成することができなかった。

図１８の例においては、図１９のタイミングジェネレータ１３６−１および１３６−２の倍速化処理と比較するための従来の倍速化処理が示されている。

例えば、従来のデジタルシグナルドライバICに入力されるフレームレートが、時刻ｔを境に、６０Hzから５０Hzに変更される。なお、図１８の例においては、従来のデジタルシグナルドライバICのレジスタ３０１には、倍速垂直同期信号の生成位置として、フレームレートが６０Hzの場合のフィールドのライン数806（レジスタ設定値）が記憶されている。

時刻ｔ以前においては、従来のデジタルシグナルドライバICには、フィールドのライン数が806ラインで、16.67msの映像信号が入力されている。従来のデジタルシグナルドライバICにおけるタイミングジェネレータは、レジスタ３０１に記憶されているフィールドのライン数806を参照して、そのライン数806の位置で、倍速垂直同期信号を生成し、生成した倍速後の垂直同期信号に基づくタイミングパルスを従来のメモリ制御部に供給していた。

これにより、従来のフィールドメモリからは、フィールドのライン数が806ラインで、8.33msの映像信号が２回読み出されていた。

一方、時刻ｔ以降においては、従来のデジタルシグナルドライバICには、フィールドのライン数が968ラインで、20.00msの映像信号が入力されている。しかしながら、レジスタ３０１のライン数806は変更されないため、この場合も、タイミングジェネレータは、レジスタ３０１のライン数806の位置で、倍速垂直同期信号を生成し、生成した倍速後の垂直同期信号に基づくタイミングパルスを従来のメモリ制御部に供給していた。

これにより、従来のフィールドメモリからは、フィールドのライン数が806ラインで、8.33msの映像信号と、フィールドのライン数が1068ラインで、11.67msの映像信号が読み出されていた。

このため、図１８の図中下に示されるように、時刻ｔ以前は、従来のLCDパネルの画素電位極性が負極性（−）と正極性（＋）を同じだけ繰り返していたが、時刻ｔ以降は、画素電位極性が正極性（＋）の割合が、負極性（−）の割合よりも多くなり、LCDパネルの画素に対してかかる正極性と負極性の電位に偏りが生じてしまい（すなわち、画素にDCがかかり）、倍速駆動によるLCDパネルの焼きつきの悪化を招いていた。

これに対応するためには、レジスタ３０１を制御するマイクロコンピュータなどで倍速垂直同期信号の生成位置を変更しなければならなかった。

これに対して、図５の液晶表示システムのタイミングジェネレータ１３６−１および１３６−２は、それぞれ、図示せぬラインカウンタおよび図１９のメモリ３２１を有しており、スキャンコンバータ１１１からの垂直同期信号を参照し、各フィールドのライン数をラインカウンタでカウントし、それをメモリ３２１に保持している。

そして、タイミングジェネレータ１３６−１および１３６−２は、それぞれ、メモリ３２１に保持されたライン数の位置で、次のフィールドの倍速後の垂直同期信号を生成し、生成した倍速後の垂直同期信号に基づくタイミングパルスを、メモリ制御部１３２−１および１３２−２に供給している。

図１９を参照して詳しく説明する。なお、図１９においては、マスタIC１１２−１の場合を例に説明するが、スレーブIC１１２−２においても同様の処理が行われる。なお、図５の例においてはその図示が省略されているが、映像信号は、タイミングジェネレータ１３６−１にも入力されている。

図１８の例と同様に、マスタIC１１２−１に入力されるフレームレートが時刻Ｔを境に、６０Hzから５０Hzに変更される。

時刻Ｔ以前においては、マスタIC１１２−１には、フィールドのライン数が806ラインで、16.67msの映像信号が入力されている。タイミングジェネレータ１３６−１は、スキャンコンバータ１１１からの垂直同期信号を参照して、図示せぬn-1フィールドの目のライン数(806)をカウントし、それをメモリ３２１に保持し、保持したライン数(806)の位置で、nフィールド目の倍速後の倍速垂直同期信号を生成し、生成した倍速垂直同期信号に基づくタイミングパルスを、メモリ制御部１３２−１に供給している。

これにより、フィールドメモリ１３３−１からは、フィールドのライン数が806ラインで、8.33msの映像信号が２回読み出される。

一方、時刻Ｔ以降においては、マスタIC１１２−１には、フィールドのライン数が968ラインで、20.00msの映像信号が入力されている。タイミングジェネレータ１３６−１は、スキャンコンバータ１１１からの入力垂直同期信号を参照して、例えば、mフィールドの目のライン数(968)をカウントし、それをメモリ３２１に保持し、保持したライン数(968)の位置で、m+1フィールド目の倍速垂直同期信号を生成し、生成した倍速後の垂直同期信号に基づくタイミングパルスを、メモリ制御部１３２−１に供給している。

これにより、フィールドメモリ１３３−１からは、フィールドのライン数が968ラインで、10.00msの映像信号が２回読み出される。

以上のようにすることで、１つのフィールドを構成するライン数がいかなる値であっても、または、途中でトータルライン数が変動したとしても、常に入力垂直同期信号の中心に、倍速垂直同期信号を生成することができる。

これにより、図１９の図中下に示されるように、画素電位極性が負極性（−）と正極性（＋）を同じだけ繰り返すので、LCDパネル１１４の画素に対してかかる正極性と負極性の電位の偏りが生じず（すなわち、画素にDCがかからなくなり）、図１８に示した従来の場合に生じていた倍速駆動によるLCDパネル１１４の焼きつきの悪化を防ぐことができる。

なお、フレームレートの切り替え直後のフィールド（例えば、mフィールド）は、切り替え前のライン数（例えば、図示せぬm-1フィールドのライン数806lines）に基づくため、図１９に示されるように、従来のように電位が偏ってしまうが、次のフィールド（例えば、m+1フィールド）からは、倍速前のライン数の略半分で倍速垂直同期信号が生成され、電位の偏りはなくなるので、LCDパネルの焼きつきにあまり影響はない。

また、図１９の例においては、１つの前フィールド（例えば、mフィールド）から、次のフィールド（例えば、m+1フィールド）の倍速垂直同期信号を生成する例を説明したが、例えば、倍速同期信号を生成するフィールド（例えば、m+1フィールド）の前の複数のフィールド（例えば、m-3乃至mフィールド）のトータルライン数をメモリ３２１に保持し、その平均値から、m+1フィールドの倍速垂直同期信号を生成することもできる。これにより、信号源となるアナログテープの劣化などによる入力垂直同期信号の変動などに対応することができる。

さらに、上記説明においては、垂直同期信号の例を説明したが、水平同期信号についてもmライン目のトータルクロック数をカウントし、それをメモリに保持し、その値を用いて、m+1ライン目の水平同期信号を生成することも可能である。

図１７に戻って、ステップＳ１５の処理により、信号補正処理回路１３４−１には、ラインメモリ１５１−１Ａから読み出された時間的に遅い方のEVENデータ1-2(有効映像期間外のデータと、4,8,12,16,20番目のデータ)およびラインメモリ１５１−１Ｂから読み出された時間的に早い方のEVENデータ1-1(2,6,10,14,18番目のデータ)が入力されている。また、信号補正処理回路１３４−２には、ラインメモリ１５１−２Ａから読み出された時間的に早い方のODDデータ2-1(1,5,9,13,17番目のデータ)およびラインメモリ１５１−２Ｂから読み出された時間的に遅い方のODDデータ2-2(3,7,11,15,19番目のデータ)が入力されている。

ステップＳ１６において、信号補正処理回路１３４−１は、タイミングジェネレータ１３６−１からのタイミングパルスに基づき、レジスタ１３７−１の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPを参照して、読み出し開始位置制御部１３８−１からのEVENデータ1-2およびEVENデータ 1-1に対して、並列に、ガンマ補正、輝点補正、シャープネス機能、縦スジ補正、および色ムラ補正などの信号補正処理を行う。

また、信号補正処理回路１３４−２も、タイミングジェネレータ１３６−２からのタイミングパルスおよびタイミングジェネレータ１３６−１からの左右反転設定RGTを反映させるタイミングパルスに基づき、レジスタ１３７−２の左右反転設定RGT、マスタスレーブ設定、および水平表示位置設定HPを参照して、メモリ制御部１３２−２からのODDデータ2-1およびODD 2-2に対して、並列に、ガンマ補正、輝点補正、シャープネス機能、縦スジ補正、および色ムラ補正などの信号補正処理を行う。

なお、色ムラ補正などの時には、信号補正処理回路１３４−１および信号補正処理回路１３４−２は、それぞれ、１ポート分の画素の先頭のデータを基準に、線形補間演算を行って、補正が必要な４パラレルの各データ（LCDパネル１１４の４画素分の各データ）分の線形補間の値を求める。そして、信号補正処理回路１３４−１および信号補正処理回路１３４−２は、求めた線形補間の値のうち、それぞれ、対象となるデータに対応する線形補間の値を選択し、選択した線形補間の値を用いて、その対象となるデータの補正を行っている。

すなわち、デジタルシグナルドライバICを複数使用した場合、正確に線形補間を行うためには、他のデジタルシグナルドライバICの線形補間の設定値を連動させる必要があり、設定値および演算が複雑になってしまう。したがって、従来においては、例えば、４パラレル処理の場合は、LCDパネル１１４の４つの画素に書き込まれるデータ（例えば、図９における時間軸が同じ[1]である｛1,2,3,4｝番目のデータ）に対する補正の設定を全て同じにしていた。しかしながら、従来の方法では、４画素分のデータの補正量が同じになってしまうため、色ムラ機能の精度が悪かった。

そこで、図５の液晶表示システムにおいては、マスタIC１１２−１の信号補正処理回路１３４−１およびスレーブIC１１２−２の信号補正処理回路１３４−２によりそれぞれ同じ４画素分のデータの線形補間演算が行われる。信号補正処理回路１３４−１および１３４−２は、１ポート分の画素の先頭のデータを基準に、４画素分のデータの線形補間の値（例えば、F1,F2,F3,F4）を求める。

そして、信号補正処理回路１３４−１は、図９の１段目の左端の画素に書き込まれる1番目のデータに対しては、線形補間の値を、F1に挿げ替えて、色ムラ補正を行い、図９の２段目の左端の画素に書き込まれる3番目のデータに対しては、線形補間の値を、F3に挿げ替えて、色ムラ補正を行う。また、信号補正処理回路１３４−２は、図９の３段目の左端の画素に書き込まれる2番目のデータに対しては、線形補間の値を、F2に挿げ替えて、色ムラ補正を行い、図９の４段目の左端の画素に書き込まれる4番目のデータに対しては、線形補間の値を、F4に挿げ替えて、色ムラ補正を行う。

このように、信号補正処理回路１３４−１および１３４−２それぞれが同じ線形補間演算を行うため、データのやり取りを行う必要はなく、また、線形補間演算により求められる線形補間の値も、それぞれ１つずつとなるので、容易に、正確に、色ムラ補正を行うことができる。

信号補正処理後のEVENデータ1-2(有効映像期間外のデータと、4,8,12,16,20番目のデータ)およびEVENデータ 1-1(2,6,10,14,18番目のデータ)は、データパススイッチ１３５−１を介して、信号SIG1および信号SIG2として、S/Hドライバ１１３−１に入力される。信号補正処理後のODDデータ2-1(1,5,9,13,17番目のデータ)およびODDデータ 2-2(3,7,11,15,19番目のデータ)は、データパススイッチ１３５−２を介して、信号SIG3および信号SIG4として、S/Hドライバ１１３−２に入力される。

なお、このとき、EVENデータ1-2およびEVENデータ 1-1を、信号SIG2および信号SIG1として入れ替え、ODDデータ2-1およびODDデータ 2-2を、信号SIG4と信号SIG3を入れ替えることもできる。

ステップＳ１６において、S/Hドライバ１１３−１は、マスタIC１１２−１からのクロックCLKOUT1に基づいて、マスタIC１１２−１から入力されるデジタルの映像信号である信号SIG1および信号SIG2を、アナログの映像信号に変換し、LCDパネル１１４が１２ドット同時書き込みパネルの場合、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−１からは、LCDパネル１１４の左端から水平方向に、奇数番目の画素に、有効映像期間外のデータと、有効映像期間内の2,4,6,8,10番目のデータが入力される。

また、S/Hドライバ１１３−２は、スレーブIC１１２−２からのクロックCLKOUT2に基づいて、スレーブIC１１２−２から入力されるデジタルの映像信号である信号SIG3および信号SIG4を、アナログの映像信号に変換し、３画素分ずつ、LCDパネル１１４に入力する。すなわち、S/Hドライバ１１３−２からは、LCDパネル１１４の左端から水平方向に、偶数番目の画素に、有効映像期間内の1,3,5,7,9,11番目のデータが入力される。

これにより、RGT=Hにおける水平表示位置設定HPがDefault＋1の場合、図６に示したように、LCDパネル１１４の図中上から２番目乃至１２番目の画素（１番目の画素を除く）には、上から順に、有効映像期間内の1乃至11番目のデータが同時に書き込まれる。すなわち、LCDパネル１１４には、水平表示位置がDefaultの場合から１dot分ずれた画像が表示される。

以上のように、図５の液晶表示システムにおいては、マスタIC１１２−１およびスレーブIC１１２−２におけるデータの入れ替え処理と、ラインメモリ１５１−１および１５１−２からの読み出し順および読み出し開始位置の変更処理を、マイクロコンピュータ１１５により連動して制御するようにしたので、S/Hドライバ１１３およびDSDIC１１２を複数使用して、LCDパネル１１４に画像を表示させる場合であっても、LCDパネル１１４における水平表示位置を、Defaultの場合から1dotや2dot（画素）ずらすことができるなど、1dot単位での設定が可能になり、特定の画素に任意のデータを書き込ませることができる。

また、LCDパネル１１４における水平表示位置の調整を、各ラインメモリ１５１からの読み出し制御により行うようにしたので、S/Hドライバ１１３およびDSDIC１１２を複数使用して、LCDパネル１１４に画像を表示させる場合であっても、1dot単位での補正処理が可能になる。

なお、上記説明においては、水平表示位置の場合を説明したが、複数のDSDICを連動させて、マイクロコンピュータで制御することで、垂直表示位置の場合も同様に、1line単位での設定が可能になり、1line単位での補正処理が可能になる。

また、上記説明においては、画素の表示エレメントとして液晶セルを用いたLCDパネルを用いて輝点補正処理や表示位置をずらす処理などを行う例を説明したが、本発明は、LCDパネルに限られるものではなく、例えば、液晶プロジェクタに表示させるための映像信号の信号処理を行う表示システムなど、ドットライン反転駆動方式を採用した表示装置全般に適用することができる。

さらに、上記説明においては、単に映像信号を用いて説明を行ったが、R,G,Bの各映像信号に対しても1dot単位での表示位置の設定が可能になり、特定の画素に任意のデータを書き込ませることができる。

RGB毎に1dot単位での表示位置の設定ができるので、例えば、RGBの３板式で映像を表示しようとする場合、３色で１画素を構成するため３板間で対応する画素がずれていると生じてしまうレジずれを抑制することができる。

なお、本明細書において、プログラム記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

従来の液晶表示システムの構成例を示すブロック図である。 図１の液晶表示システムにおいて入力するデータを入れ替えた場合を示すブロック図である。 図１の液晶表示システムにおいて左右反転表示が行われた場合を示すブロック図である。 従来の液晶表示システムの構成の他の例を示すブロック図である。 本発明を適用した液晶表示システムの構成例を示すブロック図である。 RGT=Hにおける図５のS/HドライバとLCDパネルの配線の例を示す図である。 RGT=Lにおける図５のS/HドライバとLCDパネルの配線の例を示す図である。 RGT=HにおけるマスタICおよびスレーブICの動作を説明する図である。 RGT=Hにおける水平表示位置設定HPがDefaultの場合のデータの読み出し順および読み出し開始位置について説明する図である。 RGT=Hにおける水平表示位置設定HPがDefault+1の場合のデータの読み出し順および読み出し開始位置について説明する図である。 RGT=Hにおける水平表示位置設定HPがDefault+2の場合のデータの読み出し順および読み出し開始位置について説明する図である。 RGT=Hにおける水平表示位置設定HPがDefault+3の場合のデータの読み出し順および読み出し開始位置について説明する図である。 RGT=LにおけるマスタICおよびスレーブICの動作を説明する図である 従来の駆動タイミングパルスとLCDパネルにおける補正位置との関係を示す図である。 図５の液晶表示システムの駆動タイミングパルス、メモリ読み出し開始位置、およびLCDパネルにおける補正位置の関係を示す図である。 駆動タイミングパルスに補正ポイントを連動させる場合の駆動タイミングパルスとLCDパネルにおける補正位置との関係を示す図である。 図５の液晶表示システムによるLCDパネルに表示させるための映像信号の信号処理を説明するフローチャートである。 従来の倍速化処理を説明する図である。 図５の液晶表示システムによる倍速化処理を説明する図である。

符号の説明

１１１ スキャンコンバータ， １１２−１，１１２−２ デジタルシグナルドライバIC， １１３−１，１１３−２ S/Hドライバ， １１４ LCDパネル， １１５ マイクロコンピュータ， １３１−１，１３１−２ データパススイッチ， １３２−１，１３２−２ メモリ制御部， １３３−１，１３３−２ フィールドメモリ， １３４−１，１３４−２ 信号補正処理回路， １３５−１，１３５−２ データパススイッチ， １３６−１，１３６−２ タイミングジェネレータ， １３７−１，１３７−２ レジスタ，１３８−１，１３８−１ 読み出し開始位置制御部，１５１−１，１５１−２ ラインメモリ

Claims (3)

1. 映像信号を処理して、画素の集合体からなる表示部に出力する信号処理回路において、
   入力される映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方を選択する選択手段と、
   前記選択手段により選択された映像信号の１フィールド分のデータをフィールドメモリに書き込みつつ、前記フィールドメモリから前記１フィールド分のデータを倍速で２回読み出すことで、前記映像信号の周波数を、２倍の周波数の映像信号に倍速化する倍速化手段と、
   前記倍速化手段により倍速化され、ラインメモリに一旦蓄積された映像信号を読み出す読み出し手段と、
   前記読み出し手段により読み出された映像信号に対して、所定の補正処理を行う補正処理手段と
   をそれぞれ備え、並列に動作する複数のデジタル信号処理手段と、
   前記映像信号の偶数番目のデータおよび奇数番目のデータを、前記複数のデジタル信号処理手段に並行に出力する出力手段と、
   前記複数のデジタル信号処理手段の前記選択手段による前記映像信号の偶数番目のデータまたは奇数番目のデータの選択の制御、および前記読み出し手段による前記ラインメモリからの映像信号の読み出し位置の制御を行う制御手段と、
   前記複数のデジタル信号処理手段からの映像信号を、前記表示部の偶数画素および奇数画素に同時に入力させる入力制御手段と
   を備える信号処理回路。
2. 前記複数のデジタル信号処理手段の補正処理手段は、前記複数のデジタル信号処理手段の前記倍速化手段により倍速化された、補正対象となるすべての映像信号に対しての線形補間の値をそれぞれ求め、求めた線形補間の値のうち、対応する線形補間の値を用いて、自己の前記倍速化手段により倍速化された補正対象となる映像信号に対して、前記所定の補正処理を行う
   請求項１に記載の信号処理回路。
3. 出力手段、並列に動作する複数のデジタル信号処理手段、制御手段、および入力制御手段を備え、映像信号を処理して、画素の集合体からなる表示部に出力する信号処理回路の信号処理方法において、
   前記出力手段が、入力される映像信号の偶数番目のデータおよび奇数番目のデータを、前記複数のデジタル信号処理手段に並行に出力し、
   前記制御手段が、前記複数のデジタル信号処理手段における前記映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方の選択の制御、およびラインメモリに一旦蓄積される映像信号の読み出し位置の制御を行い、
   前記複数のデジタル信号処理手段が、前記選択の制御に基づいて、前記映像信号の偶数番目のデータおよび奇数番目のデータのうちの一方を選択し、
   選択された映像信号の１フィールド分のデータを前記フィールドメモリに書き込みつつ、前記フィールドメモリから前記１フィールド分のデータを倍速で２回読み出すことで、前記映像信号の周波数を、２倍の周波数の映像信号に倍速化し、
   倍速化され、前記ラインメモリに一旦蓄積された映像信号を、前記読み出し位置の制御に基づいて読み出し、
   読み出された映像信号に対して所定の補正処理を行い、
   前記入力制御手段が、前記複数のデジタル信号処理手段からの映像信号を、前記表示部の偶数画素および奇数画素に同時に入力させる
   ステップを含む信号処理方法。

Images