KR20210047417A - 구동 컨트롤러 및 그것을 포함하는 표시 장치 - Google Patents

구동 컨트롤러 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210047417A
KR20210047417A KR1020190130766A KR20190130766A KR20210047417A KR 20210047417 A KR20210047417 A KR 20210047417A KR 1020190130766 A KR1020190130766 A KR 1020190130766A KR 20190130766 A KR20190130766 A KR 20190130766A KR 20210047417 A KR20210047417 A KR 20210047417A
Authority
KR
South Korea
Prior art keywords
signal
image
data
synchronization
output
Prior art date
Application number
KR1020190130766A
Other languages
English (en)
Inventor
안국환
김홍수
정준형
유영욱
이준규
임현준
전병기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190130766A priority Critical patent/KR20210047417A/ko
Priority to US16/893,326 priority patent/US11127335B2/en
Priority to EP20202128.3A priority patent/EP3813046A1/en
Priority to CN202011119678.3A priority patent/CN112767865A/zh
Publication of KR20210047417A publication Critical patent/KR20210047417A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치의 구동 컨트롤러는 영상 신호를 수신하고, 상기 영상 신호에 근거해서 구동 주파수를 결정하고, 상기 구동 주파수에 대응하는 마스킹 인에이블 신호를 출력하는 구동 주파수 컨트롤러 및 상기 영상 신호를 데이터 신호로 변환해서 출력하는 영상 프로세서를 포함하며, 상기 영상 프로세서는 상기 마스킹 인에이블 신호가 활성 레벨일 때 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 상기 데이터 신호로 변화한다.

Description

구동 컨트롤러 및 그것을 포함하는 표시 장치{DRIVING CONTROLLER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로, 좀 더 구체적으로는 구동 컨트롤러를 포함하는 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 전자 장치에 사용되는 다양한 표시 장치들이 개발되고 있다. 특히, 휴대용 전자 장치들은 배터리에 의해 동작하므로 전력 소모를 감소시키기 위한 다양한 노력들이 계속되고 있다.
전력 소모 감소를 위한 노력 가운데 하나는 표시 장치의 동작 주파수를 낮추는 것이다. 예를 들어 정지 영상 표시와 같은 특정 동작 환경에서 표시 장치의 동작 주파수를 낮추면 표시 장치의 소비 전력이 감소할 수 있다.
또한 표시 장치의 전력 소모를 감소시키되 표시 품질 저하를 방지하기 위한 기술이 요구된다.
본 발명의 목적은 표시 장치의 전력 소모를 감소시키되 표시 영상의 품질 저하를 방지할 수 있는 구동 컨트롤러 및 그것을 포함하는 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 구동 컨트롤러는 영상 신호를 수신하고, 상기 영상 신호에 근거해서 구동 주파수를 결정하고, 상기 구동 주파수에 대응하는 마스킹 인에이블 신호를 출력하는 구동 주파수 컨트롤러 및 상기 영상 신호를 데이터 신호로 변환해서 출력하는 영상 프로세서를 포함한다. 상기 영상 프로세서는, 상기 마스킹 인에이블 신호가 활성 레벨일 때 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 상기 데이터 신호로 변환한다.
예시적인 실시예에서, 상기 영상 프로세서는 상기 마스킹 인에이블 신호가 상기 활성 레벨일 때 입력 동기 신호에 동기해서 상기 영상 신호를 상기 데이터 신호로 변환하고, 상기 영상 프로세서는 상기 마스킹 인에이블 신호가 상기 활성 레벨이 아닐 때 상기 영상 신호를 상기 데이터 신호로 변환하는 동작을 중지한다.
예시적인 실시예에서, 상기 영상 프로세서는 상기 마스킹 인에이블 신호가 상기 활성 레벨인 동안 상기 복수 개의 디더 패턴들을 소정의 순서대로 선택하고, 선택된 디더 패턴을 이용하여 상기 영상 신호의 일부 비트들을 상기 데이터 신호로 변환하되, 상기 마스킹 인에이블 신호가 상기 활성 레벨이 아닐 때 상기 복수 개의 디더 패턴들의 선택 순서를 홀딩할 수 있다.
예시적인 실시예에서, 상기 구동 컨트롤러는, 입력 동기 신호를 수신하고, 상기 구동 주파수에 대응하는 출력 동기 신호를 출력하는 제어 신호 발생부를 더 포함할 수 있다.
예시적인 실시예에서, 상기 영상 프로세서는, 상기 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 디더링부 및 상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력하는 출력부를 포함할 수 있다.
예시적인 실시예에서, 상기 입력 동기 신호의 주파수와 상기 구동 주파수가 동일할 때 상기 마스킹 인에이블 신호는 상기 활성 레벨로 유지될 수 있다.
예시적인 실시예에서, 상기 구동 주파수가 상기 입력 동기 신호의 주파수와 다를 때 상기 마스킹 인에이블 신호의 주파수는 상기 구동 주파수에 대응할 수 있다.
예시적인 실시예에서, 상기 영상 프로세서는 상기 입력 동기 신호에 동기해서 상기 영상 신호의 계조 레벨을 보정하고, 보정된 영상 신호를 출력하는 감마 보정기, 상기 보정된 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 디더링부 및 상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력하는 출력부를 포함할 수 있다.
예시적인 실시예에서, 상기 영상 프로세서는, 상기 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 복수 개의 얼룩 보정 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 얼룩 보정기 및 상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력하는 출력부를 포함할 수 있다.
예시적인 실시예에서, 상기 구동 주파수 컨트롤러는, 상기 영상 신호가 정지 영상인지 판별하는 정지 영상 판별부, 상기 영상 신호가 정지 영상일 때 상기 영상 신호의 플리커 지수를 결정하는 플리커 판별부 및 상기 플리커 지수에 근거해서 상기 구동 주파수를 결정하는 주파수 결정부를 포함할 수 있다.
예시적인 실시예에서, 상기 주파수 결정부는 상기 영상 신호가 정지 영상이고, 상기 영상 신호의 플리커 지수가 소정값 이하일 때 상기 구동 주파수를 상기 입력 동기 신호의 주파수보다 낮은 주파수로 결정할 수 있다.
본 발명의 다른 특징에 따른 표시 장치는 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널과, 상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로와, 상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로 및 입력 동기 신호 및 영상 신호를 수신하고, 상기 표시 패널에 영상이 표시되도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함한다. 상기 구동 컨트롤러는, 상기 영상 신호에 근거해서 구동 주파수를 결정하고, 상기 구동 주파수에 대응하는 마스킹 인에이블 신호를 출력하는 구동 주파수 컨트롤러 및 상기 영상 신호를 데이터 신호로 변환해서 출력하는 영상 프로세서를 포함한다. 상기 영상 프로세서는, 상기 마스킹 인에이블 신호가 활성 레벨일 때 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 상기 데이터 신호로 변환한다.
예시적인 실시예에서, 상기 영상 프로세서는 상기 마스킹 인에이블 신호가 상기 활성 레벨인 동안 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 미리 결정된 순서의 상기 복수 개의 디더 패턴들에 대응하는 상기 데이터 신호로 변환할 수 있다.
예시적인 실시예에서, 상기 구동 컨트롤러는, 입력 동기 신호를 수신하고, 상기 구동 주파수에 대응하는 출력 동기 신호를 출력하는 제어 신호 발생부를 더 포함할 수 있다.
예시적인 실시예에서, 상기 영상 프로세서는, 상기 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 디더링부 및 상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력부를 포함한다.
예시적인 실시예에서, 상기 구동 주파수가 상기 입력 동기 신호의 주파수보다 낮을 때 상기 마스킹 인에이블 신호는 상기 활성 레벨 및 비활성 레벨로 주기적으로 천이하는 신호이고, 상기 마스킹 인에이블 신호의 주파수는 상기 구동 주파수에 대응할 수 있다.
예시적인 실시예에서, 상기 영상 프로세서는, 상기 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 복수 개의 얼룩 보정 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 얼룩 보정기 및 상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력하는 출력부를 포함할 수 있다.
예시적인 실시예에서, 상기 표시 패널은 제1 표시 영역 및 제2 표시 영역을 포함하고, 상기 구동 주파수 컨트롤러는 상기 영상 신호에 근거해서 상기 제1 표시 영역에 대응하는 제1 구동 주파수 및 상기 제2 표시 영역에 대응하는 제2 구동 주파수를 결정하고, 상기 제1 구동 주파수에 대응하는 제1 마스킹 인에이블 신호 및 상기 제2 표시 영역에 대응하는 제2 마스킹 인에이블 신호를 출력하며, 상기 영상 프로세서는 상기 제1 마스킹 인에이블 신호가 활성 레벨일 때 상기 입력 동기 신호에 동기해서 상기 영상 신호 중 상기 제1 표시 영역에 대응하는 제1 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 제1 데이터 신호로 변환하고, 상기 제2 마스킹 인에이블 신호가 활성 레벨일 때 상기 입력 동기 신호에 동기해서 상기 영상 신호 중 상기 제2 표시 영역에 대응하는 제2 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 제2 데이터 신호로 변환하며, 상기 제1 데이터 신호 및 상기 제2 데이터 신호를 상기 데이터 신호로서 출력할 수 있다.
예시적인 실시예에서, 상기 제1 구동 주파수는 입력 동기 신호와 동일한 주파수이고, 상기 제2 구동 주파수는 상기 입력 동기 신호보다 낮은 주파수일 수 있다.
예시적인 실시예에서, 상기 영상 프로세서는 상기 제1 마스킹 인에이블 신호가 상기 활성 레벨인 동안 상기 입력 동기 신호에 동기해서 상기 제1 영상 신호의 일부 비트들을 미리 결정된 순서의 상기 복수 개의 디더 패턴들에 대응하는 상기 제1 데이터 신호로 변환할 수 있다.
예시적인 실시예에서, 상기 영상 프로세서는 상기 제2 마스킹 인에이블 신호가 상기 활성 레벨인 동안 상기 입력 동기 신호에 동기해서 상기 제2 영상 신호의 일부 비트들을 미리 결정된 순서의 상기 복수 개의 디더 패턴들에 대응하는 상기 제2 데이터 신호로 변환하고, 상기 영상 프로세서는 상기 제2 마스킹 인에이블 신호가 비활성 레벨인 동안 상기 제2 영상 신호를 상기 제2 데이터 신호로 변환하는 동작을 중지할 수 있다.
예시적인 실시예에서, 상기 영상 프로세서는 상기 제2 마스킹 인에이블 신호가 비활성 레벨인 동안 상기 제2 영상 신호를 소정의 디더 패턴에 대응하는 상기 제2 데이터 신호로 변환할 수 있다.
이와 같은 구성을 갖는 구동 컨트롤러는 영상 신호에 근거해서 구동 주파수를 결정하고, 결정된 구동 주파수에 대응하는 마스킹 인에이블 신호를 출력할 수 있다. 구동 컨트롤러는 마스킹 인에이블 신호가 활성 레벨일 때에만 디더링을 수행하여 저주파 모드에서 영상의 표시 품질이 저하되는 것을 방지할 수 있다. 또한 본 발명의 구동 컨트롤러는 얼룩 보정기를 포함하여 저계조에서 얼룩이 발생하는 것을 방지하되, 저주파 모드에서는 얼룩 보정기의 동작을 선택적으로 중지할 수 있다. 따라서 저주파 모드에서 영상의 표시 품질이 저하되는 것을 방지할 수 있다. 한편 본 발명의 구동 컨트롤러는 표시 패널의 제1 표시 영역 및 제2 표시 영역을 서로 다른 구동 주파수로 동작시킬 수 있다. 이때, 저주파 모드로 동작하는 제2 표시 영역으로 출력되는 디더 패턴의 출력 순서를 변경하여 저주파 모드에서 영상의 표시 품질이 저하되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다.
도 3은 본 발명의 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 구동 컨트롤러의 블록도이다.
도 5는 도 4에 도시된 구동 주파수 컨트롤러의 예시적인 실시예에 따른 블록도이다.
도 6은 본 발명의 일 실시예에 따른 구동 컨트롤러의 블록도이다.
도 7a 내지 도 7d은 도 6에 도시된 디더링부의 동작을 예시적으로 설명하기 위한 도면이다.
도 8a 내지 도 8c는 도 6에 도시된 구동 컨트롤러의 동작을 예시적으로 설명하기 위한 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 구동 컨트롤러의 블록도이다.
도 10은 본 발명의 다른 실시예에 따른 구동 컨트롤러의 블록도이다.
도 11a 및 도 11b는 도 10에 도시된 얼룩 보정기의 동작을 예시적으로 설명하기 위한 도면이다.
도 12a 및 도 12b는 도 10에 도시된 구동 컨트롤러의 동작을 예시적으로 설명하기 위한 타이밍도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치에 표시되는 영상을 예시적으로 보여준다.
도 14는 본 발명의 일 실시예에 따른 구동 컨트롤러의 블록도이다.
도 15은 본 발명의 일 실시예에 따른 구동 컨트롤러의 블록도이다.
도 16a 및 도 16b는 도 15에 도시된 디더링부의 동작을 예시적으로 설명하기 위한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수 개의 표현을 포함한다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서의 실시예에서 "부(part)", "유닛"이라는 용어는 특정 기능을 수행하는 소프트웨어 구성 요소(component) 또는 하드웨어 구성 요소를 의미한다. 하드웨어 구성 요소는 예를 들어, FPGA(field-programmable gate array) 또는 ASIC(application-specific integrated circuit)을 포함할 수 있다. 소프트웨어 구성 요소는 실행 가능한 코드 및/또는 어드레스 가능 저장 매체 내의 실행 가능 코드에 의해 사용되는 데이터를 지칭할 수 있다. 따라서 소프트웨어 구성 요소들은 예를 들어, 객체 지향 소프트웨어 구성 요소들, 클래스 구성 요소들 및 작업 구성 요소들일 수 있으며, 프로세스들, 기능들, 속성들, 절차들, 서브 루틴들, 프로그램 코드 세그먼트들, 드라이버들, 펌웨어들, 마이크로 코드들, 회로들, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 배열들 또는 변수들을 포함할 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1에는 본 발명의 실시예에 따른 표시 장치(DD)의 예로써 휴대용 단말기를 도시하였다. 휴대용 단말기는 태블릿 PC, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 게임기, 손목 시계형 전자 기기 등을 포함할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다.
본 발명은 텔레비전 또는 외부 광고판과 같은 대형 전자 장비를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 자동차 네비게이션 유닛, 카메라와 같은 중소형 전자 장비 등에 사용될 수 있다. 이것들은 단지 실시예로 제시된 것들이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
도 1에 도시된 것과 같이, 표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(DD-IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(DD-IS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다. 표시 장치(DD)는 표시면(DD-IS) 상에서 구분되는 복수 개의 영역들을 포함한다. 표시면은 영상(IM)이 표시되는 표시 영역(DD-DA) 및 표시 영역(DD-DA)에 인접한 비표시 영역(DD-NDA)을 포함한다. 비표시 영역(DD-NDA)은 베젤 영역으로 불리울 수 있다. 일 예로, 표시 영역(DD-DA)은 사각 형상일 수 있다. 비표시 영역(DD-NDA)은 표시 영역(DD-DA)을 둘러싼다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(DD-NDA)은 표시 영역(DA)의 일측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 또한, 도시되지 않았지만, 일 예로, 표시 장치(DD)는 부분적으로 굴곡된 형상을 포함할 수 있다. 그 결과, 표시 영역(DD-DA)의 일 영역이 굴곡된 형상을 가질 수 있다. 예를 들어, 표시 영역(DD-DA)이 일부 절곡되어 제3 방향(DR3)뿐만 아니라 제1 방향(DR1)을 향해 영상을 표시할 수 있다.
이미지가 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면, 또는 제1 면)과 배면(또는 하면, 또는 제2 면)이 정의된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다. 도 2에는 신호 회로도를 간략히 도시하였다. 또한, 도 2에서 용이한 설명을 위해 일부 구성 요소는 생략하여 도시하였다.
도 2에 도시된 것과 같이, 표시 패널(DP)은 평면상에서 표시 영역(DP-DA)과 비표시 영역(DP-NDA)을 포함한다. 본 실시예에서 비표시 영역(DP-NDA)은 표시 영역(DP-DA)의 테두리를 따라 정의될 수 있다. 표시 패널(DP)의 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)은 도 1에 도시된 표시 장치(DD)의 표시 영역(DA) 및 비표시 영역(NDA)에 각각 대응한다.
표시 패널(DP)은 스캔 구동 회로(SDC), 복수 개의 신호 라인들(SGL, 이하 신호 라인들), 복수 개의 신호 패드들(DP-PD, 이하 신호 패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기 발광 다이오드와 그에 연결된 화소 구동 회로를 포함할 수 있다. 이하 설명에서 표시 패널(DP)은 유기 발광 다이오드를 포함하는 유기 발광 표시 패널인 것으로 설명하나, 본 발명은 이에 한정되지 않는다. 예를 들어, 표시 패널(DP)은 액정 표시(Liquid Crystal Display, LCD) 패널, 플라즈마 표시 패널(Plasma Display Panel, PDP), 전계 방출 표시(Field Emission Display, FED) 패널 중 하나일 수 있다.
스캔 구동 회로(SDC)는 복수 개의 스캔 신호들(이하, 스캔 신호들)을 생성하고, 스캔 신호들을 후술하는 복수 개의 스캔 라인들(SL, 이하 스캔 라인들)에 순차적으로 출력한다.　스캔 구동 회로(SDC)는 화소들(PX)의 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다.
스캔 구동 회로(SDC)는 화소들(PX)의 구동 회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 그리고/또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 스캔 라인들(SL), 데이터 라인들(DL), 전원 라인(PL), 및 제어 신호 라인(CSL)을 포함한다. 스캔 라인들(SL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어 신호 라인(CSL)은 스캔 구동 회로(SDC)에 제어 신호들을 제공할 수 있다.
신호 라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 신호 라인들(SGL)은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시 영역(DP-NDA)에 배치되고, 신호 패드들(DP-PD) 중 대응하는 신호 패드에 중첩한다.
실질적으로 화소(PX)에 연결된 라인부가 신호 라인들(SGL)의 대부분을 구성한다. 라인부는 화소(PX)의 트랜지스터들(미 도시됨)에 연결된다. 라인부는 단층/다층 구조를 가질 수 있고, 라인부는 일체의 형상(single body)이거나, 2 이상의 부분들을 포함할 수 있다. 2 이상의 부분들은 서로 다른 층 상에 배치되고, 2 이상의 부분들 사이에 배치된 절연층을 관통하는 컨택홀을 통해 서로 연결될 수 있다.
도 2에는 표시 패널(DP)에 전기적으로 연결되는 회로 기판(PCB)을 추가 도시하였다. 회로 기판(PCB)은 리지드 회로 기판 또는 플렉서블 회로 기판일 수 있다. 회로 기판(PCB)은 표시 패널(DP)에 직접 결합되거나, 또 다른 회로 기판을 통해 표시 패널(DP)에 전기적으로 연결될 수 있다.
회로 기판(PCB)에는 표시 패널(DP)의 동작을 제어하는 제어 모듈(CM)이 배치될 수 있다. 제어 모듈(CM)은 집적 칩의 형태로 회로 기판(PCB)에 실장될 수 있다. 회로 기판(PCB)은 표시 패널(DP)과 전기적으로 연결되는 기판 패드들(PCB-PD)을 포함할 수 있다. 미 도시되었으나, 회로 기판(PCB)은 기판 패드들(PCB-PD)과 제어 모듈(CM)을 연결하는 신호 라인들을 더 포함할 수 있다.
도 3은 본 발명의 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 제어 모듈(CM)을 포함한다. 표시 패널(DP)은 스캔 구동 회로(SDC), 복수 개의 화소들(PX), 복수 개의 데이터 라인들(DL1-DLm) 및 복수 개의 스캔 라인들(SL1-SLn)을 포함한다. 복수 개의 화소들(PX) 각각은 복수 개의 데이터 라인들(DL1-DLm) 중 대응하는 데이터 라인과 연결되고, 복수 개의 스캔 라인들(SL1-SLn) 중 대응하는 스캔 라인과 연결된다.
제어 모듈(CM)은 구동 컨트롤러(100), 데이터 구동 회로(110) 및 전압 발생기(120)를 포함한다.
구동 컨트롤러(100)는 외부로부터 영상 신호(RGB) 및 이의 표시를 제어하기 위한 제어 신호(CTRL)를 수신한다. 예를 들면, 제어 신호(CTRL)는 입력 동기 신호(I_VSYNC) 및 입력 데이터 인에이블 신호(I_DE)를 포함할 수 있다. 또한 수평 동기 신호, 메인 클럭 신호 등을 더 포함할 수 있다. 구동 컨트롤러(100)는 영상 신호(RGB)를 표시 패널(DP)의 동작 조건에 맞게 처리한 데이터 신호(DS)를 데이터 구동 회로(110)로 제공한다. 구동 컨트롤러(100)는 제어 신호(CTRL)에 기초하여 제1 제어 신호(DCS)를 데이터 구동 회로(110)로 제공하고, 제2 제어 신호(FLM)를 스캔 구동 회로(FLM)로 제공한다. 제1 제어 신호(DCS)는 수평 동기 시작 신호, 클럭 신호 및 라인 래치 신호를 포함하고, 제2 제어 신호(FLM)는 수직 동기 시작 신호 및 출력 인에이블 신호를 포함할 수 있다. 도면에 도시되지 않았으나, 구동 컨트롤러(100)는 전압 발생기(120)의 동작을 제어하기 위한 제어 신호들을 더 출력할 수 있다.
데이터 구동 회로(110)는 구동 컨트롤러(100)로부터의 제1 제어 신호(DCS) 및 데이터 신호(DS)에 응답해서 복수 개의 데이터 라인들(DL1-DLm)을 구동하기 위한 계조 전압들을 출력할 수 있다.
스캔 구동 회로(SDC)는 구동 컨트롤러(100)로부터의 제2 제어 신호(FLM)에 응답해서 복수 개의 스캔 라인들(SL1-SLn)을 구동한다. 예시적인 실시예에서, 스캔 구동 회로(SDC)는 표시 패널(DP) 상에서 화소들(PX)의 구동 회로와 동일한 공정으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 스캔 구동 회로(SDC)는 집적 회로 (Integrated circuit, IC)로 구현되어서 표시 패널(DP)의 소정 영역에 직접 실장되거나 별도의 인쇄 회로 기판에 칩 온 필름(chip on film: COF) 방식으로 실장되어서 표시 패널(DP)과 전기적으로 연결될 수 있다.
전압 발생기(120)는 표시 패널(DP)의 동작에 필요한 전압들 예를 들면, 제1 전압(ELVDD) 및 제2 전압(ELVSS)을 전원 라인(PL)을 통해 표시 패널(DP)로 제공할 수 있다. 또한 전압 발생기(120)는 구동 컨트롤러(100) 및 데이터 구동 회로(110)의 동작에 필요한 전압들을 더 발생할 수 있다.
도 4는 본 발명의 일 실시예에 따른 구동 컨트롤러(100)의 블록도이다.
도 4에 도시된 것과 같이, 구동 컨트롤러(100)는 구동 주파수 컨트롤러(210), 제어 신호 발생부(220) 및 영상 프로세서(230)를 포함한다.
구동 주파수 컨트롤러(210)는 외부로부터 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 제어 신호(CTRL)는 입력 동기 신호를 포함할 수 있다. 구동 주파수 컨트롤러(210)는 영상 신호(RGB)에 근거해서 구동 주파수를 결정하고, 결정된 구동 주파수에 대응하는 구동 주파수 신호(FREQ)를 출력한다. 또한 구동 주파수 컨트롤러(210)는 결정된 구동 주파수에 대응하는 마스킹 인에이블 신호(ME)를 출력한다.
제어 신호 발생부(220)는 제어 신호(CTRL) 및 구동 주파수 신호(FREQ)에 응답해서 제1 제어 신호(DCS), 제2 제어 신호(FLM), 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 출력한다. 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)는 제1 제어 신호(DCS) 및 제2 제어 신호(FLM)에 포함되는 신호들 중 일부일 수 있다. 도 3에서 설명한 바와 같이, 제1 제어 신호(DCS)는 데이터 구동 회로(110)로 제공되고, 제2 제어 신호(FLM)는 스캔 구동 회로 (FLM)로 제공된다.
영상 프로세서(230)는 영상 신호(RGB), 제어 신호(CTRL), 마스킹 인에이블 신호(ME), 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 수신한다. 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 통칭하여 출력 동기 신호로 부를 수 있다.
영상 프로세서(230)는 제어 신호(CTRL) 및 마스킹 인에이블 신호(ME)에 동기해서 영상 신호(RGB)를 데이터 신호(DS)로 변환하고, 출력 동기 신호에 동기해서 데이터 신호(DS)를 데이터 구동 회로(110)로 출력한다. 또한 영상 프로세서(230)는 마스킹 인에이블 신호(ME)가 활성(active) 레벨(예를 들면, 로우 레벨)일 때 제어 신호(CTRL)에 동기해서 영상 신호(RGB)의 일부 비트들(bits)을 복수 개의 디더 패턴들에 순차적으로 대응하는 데이터 신호(DS)로 변환할 수 있다.
영상 프로세서(230)는 마스킹 인에이블 신호(ME)가 활성 레벨일 때 제어 신호(CTRL)에 동기해서 영상 신호(RGB)를 데이터 신호(DS)로 변환하고, 마스킹 인에이블 신호(ME)가 활성 레벨이 아닐 때 즉, 마스킹 인에이블 신호(ME)가 비활성(inactive) 레벨(예를 들면, 하이 레벨)인 동안 영상 신호(RGB)를 데이터 신호(DS)로 변환하는 동작을 중지(holding)할 수 있다.
도 5는 도 4에 도시된 구동 주파수 컨트롤러의 예시적인 실시예에 따른 블록도이다.
도 5를 참조하면, 구동 주파수 컨트롤러(210)는 정지 영상 판별부(212), 플리커 판별부(214) 및 주파수 결정부(216)를 포함한다.
정지 영상 판별부(212)는 영상 신호(RGB)가 정지 영상인 지의 여부를 판별하고, 정지 영상 플래그 신호(SI)를 출력한다. 정지 영상 판별부(212)는 이전 프레임의 영상 신호(RGBk-1으로 표기함)와 현재 프레임의 영상 신호(RGBk로 표기함)를 비교하고, 그들의 차가 소정값 이하일 때 현재 프레임의 영상 신호(RGBk)를 정지 영상으로 판별한다. 다른 실시예에서, 정지 영상 판별부(212)는 표시 패널(DP, 도 3 참조)의 소정 영역에 대응하는 이전 프레임의 영상 신호(RGBk-1)의 일부와 현재 프레임의 영상 신호(RGBk)의 일부를 비교해서 현재 프레임의 영상 신호(RGBk)가 정지 영상인 지의 여부를 판별할 수 있다. 현재 프레임의 영상 신호(RGBk)가 정지 영상인 것으로 판별될 때 정지 영상 판별부(212)는 정지 영상 플래그 신호(SI)를 제1 레벨(예를 들면, 하이 레벨)로 출력한다.
정지 영상 판별부(212)는 이전 프레임의 영상 신호(RGBk-1)의 전부 또는 일부를 저장하기 위한 메모리를 포함할 수 있다.
플리커 판별부(214)는 영상 신호(RGB)가 정지 영상인 것으로 판별될 때, 즉, 정지 영상 플래그 신호(SI)가 제1 레벨일 때, 영상 신호(RGB)의 플리커 지수(FK)를 판별한다.
주파수 결정부(216)는 플리커 판별부(214)로부터 출력되는 플리커 지수(FK)에 따라서 구동 주파수를 결정할 수 있다. 영상 신호(RGB)가 정지 영상이고, 플리커 지수(FK)가 소정값 이하일 때 주파수 결정부(216)는 구동 주파수를 변경하고, 변경된 구동 주파수에 대응하는 구동 주파수 신호(FREQ)를 출력한다. 예를 들어, 영상 신호(RGB)가 정지 영상이 아닐 때 주파수 결정부(216)는 구동 주파수를 60Hz로 결정할 수 있다. 영상 신호(RGB)가 정지 영상이고, 플리커 지수(FK)가 소정값 이하일 때 주파수 결정부(216)는 구동 주파수를 1Hz~10Hz 범위 내에서 변경할 수 있다.
예를 들어, 영상 신호(RGB)가 특정 패턴을 포함할 때 구동 주파수를 낮추면 플리커가 사용자에게 인지될 수 있다. 즉, 영상 신호(RGB)가 특정 패턴을 포함하여 플리커 지수(FK)가 높다면 영상 신호(RGB)가 정지 영상으로 판별되었다 하더라도 주파수 결정부(216)는 구동 주파수를 변경하지 않을 수 있다.
예시적인 실시예의 구동 주파수 컨트롤러(210)는 영상 신호(RGB)가 정지 영상인지의 여부 및 플리커 유발 패턴을 포함하는 지의 여부에 따라 주파수를 선택적으로 변경함으로써 표시 장치의 전력 소비를 감소시키되, 영상의 표시 품질 저하를 방지할 수 있다.
도 6은 본 발명의 일 실시예에 따른 구동 컨트롤러(100_1)의 블록도이다.
도 6에 도시된 것과 같이, 구동 컨트롤러(100_1)는 구동 주파수 컨트롤러(210), 제어 신호 발생부(220) 및 영상 프로세서(230)를 포함한다. 도 6에 도시된 구동 컨트롤러(100_1)는 도 4에 도시된 구동 컨트롤러(100)와 일부 유사한 구성을 가지므로 중복되는 설명은 생략한다.
영상 프로세서(230)는 디더링부(232) 및 출력부(234)를 포함한다. 디더링부(232)는 영상 신호(RGB), 제어 신호(CTRL) 및 마스킹 인에이블 신호(ME)를 수신하고 영상 데이터(DATA)를 출력한다. 디더링부(232)는 마스킹 인에이블 신호(ME)가 활성 레벨인 동안 제어 신호(CTRL)에 동기해서 영상 신호(RGB)의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 영상 데이터(DATA)를 출력한다.
출력부(234)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 영상 데이터(DATA)를 데이터 신호(DS)로 출력한다.
도 7a 내지 도 7d은 도 6에 도시된 디더링부(232)의 동작을 예시적으로 설명하기 위한 도면이다.
도 6, 도 7a 내지 도 7d를 참조하면, 디더링부(232)는 데이터 신호(DS)의 비트 폭(bit width 또는 bit depth)이 영상 신호(RGB)의 비트 폭보다 작을 때 표시 패널(DP, 도 3 참조)에 표시되는 영상의 계조 범위를 데이터 신호(DS)의 비트 폭보다 확장된 효과를 유도할 수 있다.
예를 들어, 영상 신호(RGB)는 12비트(12bit) 신호이고, 데이터 신호(DS)는 10비트(10bit) 신호일 때 디더링부(232)는 영상 신호(RGB)의 상위 10비트를 영상 데이터(DATA)로 출력하고, 영상 신호(RGB)의 하위 2비트는 시간적(temporal)/공간적(spatial)으로 분산된 디더 패턴들(dither patters)을 이용하여 표현할 수 있다.
디더링부(232)는 axb 크기의(단, a, b 각각은 자연수) 복수의 디더 패턴들을 포함한다. 예시적인 실시예에서, 디더링부(232)는 4x4 크기의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34)을 이용하여 영상 신호(RGB)를 디더링할 수 있다. 4x4 크기의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34) 각각은 4x4 크기의 화소들에 대응할 수 있다. 다시 말하면, 4x4 크기의 1개의 디더 패턴은 4x4 크기의 화소에 대응한다.
디더링부(232)는 공간적 분산 방식으로 '1'의 위치가 분산되어 있는 제1 내지 제4 그룹(PG1 내지 PG4)의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34)을 채용하며, 매 프레임마다 제1 내지 제4 그룹(PG1 내지 PG4) 중 어느 한 그룹 내 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34)을 번갈아 출력하는 시간적 분산 방식을 채용한다. 디더링부(232)는 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34)을 저장하기 위한 메모리(또는 룩업 테이블)를 포함할 수 있다.
디더링부(232)는 영상 신호(RGB)의 하위 2비트가 '00'일 때 제1 그룹(PG1)의 디더 패턴들(P01-P04)을 사용하고, '01'일 때 제2 그룹(PG2)의 디더 패턴들(P11-P14)을 사용하며, '10'일 때 제3 그룹(PG3)의 디더 패턴들(P21-P24)을 사용하고, 그리고 '11'일 때 제4 그룹(PG4)의 디더 패턴(P31-P34)을 사용한다. 디더링부(232)는 제2 내지 제4 그룹(PG2 내지 PG4)의 디더 패턴들(P11-P14, P21-P24, P31-P34) 중 '1'에 대응하는 영상 신호(RGB)를 '1'만큼 증가시켜서 영상 데이터(DATA)로 출력하고, '0'에 대응하는 영상 신호(RGB)는 그대로 영상 데이터(DATA)로 출력한다.
도 6 및 도 7a를 참조하면, 영상 신호(RGB)의 하위 2비트가 '00'일 때 디더링부(232)는 제1 그룹(PG1)의 디더 패턴들(P01-P04)을 이용하여 영상 신호(RGB)를 영상 데이터(DATA)로 변환한다. 제1 그룹(PG1)의 디더 패턴들(P01-P04)은 '0'만 포함한다. 따라서 연속하는 4개의 프레임들에서 디더 패턴들(P01-P04)을 순차적으로 영상 신호(RGB)에 적용하면 영상 데이터(DATA)는 영상 신호(RGB)의 상위 10비트와 동일하다.
도 6 및 도 7b를 참조하면, 영상 신호(RGB)의 하위 2비트가 '01'일 때 디더링부(232)는 제2 그룹(PG2)의 디더 패턴들(P11-P14)을 이용하여 영상 신호(RGB)를 영상 데이터(DATA)로 변환한다. 제2 그룹(PG2)의 디더 패턴들(P11-P14) 각각은 '1'을 4개씩 포함한다. 또한 디더 패턴들(P11-P14)에서 '1'의 위치는 매 프레임마다 변화하도록 배치될 수 있다. 디더링부(232)가 연속하는 4개의 프레임들에서 디더 패턴들(P11-P14)을 순차적으로 영상 신호(RGB)에 적용하면 영상 신호(RGB)의 상위 8비트 신호에 0.25 계조만큼 높은 계조가 영상 데이터(DATA)로서 출력되는 것과 같다. 예를 들어, 영상 신호(RGB)의 상위 8비트가 126 계조를 나타낼 때, 연속하는 4개의 프레임들에서 표시 패널(DP, 도 3 참조)의 소정 화소에 127 계조, 126 계조, 126 계조 및 126 계조에 대응하는 영상이 순차적으로 표시됨에 따라 사용자는 126.25 계조의 영상으로 인지할 수 있다.
도 6 및 도 7c를 참조하면, 영상 신호(RGB)의 하위 2비트가 '10'일 때 디더링부(232)는 제3 그룹(PG3)의 디더 패턴들(P21-P24)을 이용하여 영상 신호(RGB)를 영상 데이터(DATA)로 변환한다. 제3 그룹(PG3)의 디더 패턴들(P21-P24) 각각은 '1'을 8개씩 포함한다. 또한 제3 그룹(PG3)의 디더 패턴들(P21-P24)에서 '1'의 위치는 매 프레임마다 변화하도록 배치될 수 있다. 디더링부(232)가 연속하는 4개의 프레임들에서 디더 패턴들(P21-P24)을 순차적으로 영상 신호(RGB)에 적용하면 영상 신호(RGB)의 상위 8비트 신호에 0.5 계조만큼 높은 계조가 영상 데이터(DATA)로서 출력되는 것과 같다. 예를 들어, 영상 신호(RGB)의 상위 8비트가 126 계조를 나타낼 때, 연속하는 4개의 프레임들에서 표시 패널(DP, 도 3 참조)의 소정 화소에 127 계조, 126 계조, 127 계조 및 126 계조에 대응하는 영상이 순차적으로 표시됨에 따라 사용자는 126.5 계조의 영상으로 인지할 수 있다.
도 6 및 도 7d를 참조하면, 영상 신호(RGB)의 하위 2비트가 '11'일 때 디더링부(232)는 제4 그룹(PG4)의 디더 패턴들(P31-P34)을 이용하여 영상 신호(RGB)를 영상 데이터(DATA)로 변환한다. 제4 그룹(PG4)의 디더 패턴들(P31-P34) 각각은 '1'을 12개씩 포함한다. 또한 디더 패턴들(P31-P34)에서 '1'의 위치는 매 프레임마다 변화하도록 배치될 수 있다. 디더링부(232)가 연속하는 4개의 프레임들에서 디더 패턴들(P31-P34)을 순차적으로 영상 신호(RGB)에 적용하면 영상 신호(RGB)의 상위 8비트 신호에 0.75 계조만큼 높은 계조가 영상 데이터(DATA)로서 출력되는 것과 같다. 예를 들어, 영상 신호(RGB)의 상위 8비트가 126 계조를 나타낼 때, 연속하는 4개의 프레임들에서 표시 패널(DP, 도 3 참조)의 소정 화소에 127 계조, 127 계조, 127 계조 및 126 계조에 대응하는 영상이 순차적으로 표시됨에 따라 사용자는 126.75 계조의 영상으로 인지할 수 있다.
영상 신호(RGB)가 12비트신호이고, 데이터 신호(DS)는 10비트 신호일 때, 디더링부(232)는 영상 신호(RGB)의 하위 2비트를 도 7a 내지 도 7d에 예시적으로 도시된 제1 내지 제4 그룹(PG1 내지 PG4)의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34)을 이용하여 4 프레임동안 연속적으로 영상 데이터 신호(DATA)를 출력한다. 이와 같은 디더링부(232)에 의하면, 데이터 신호(DS)의 비트 폭이 10비트이더라도 사용자는 12비트 데이터 신호(DS)에 대응하는 영상이 표시되는 것으로 인지할 수 있다.
도 7a 내지 도 7d은 디더링부(232)가 영상 신호(RGB)의 하위 2비트를 4개의 프레임들에서 변화시켜 출력하는 것을 예시적으로 도시하나, 본 발명은 이에 한정되지 않는다. 즉, 디더링부(232)는 영상 신호(RGB)의 하위 x비트(x는 자연수)를 y 개의 프레임들에서 변화시키면서 영상 데이터(DATA)를 출력할 수 있다. 또한 도 7a 내지 도 7d에 도시된 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34)은 예시적인 실시예에 따른 예시일 뿐이며 본 발명은 이에 한정되지 않는다. 제1 내지 제4 그룹(PG1 내지 PG4) 내에서 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34)의 변경 순서도 다양하게 변화될 수 있다.
도 8a 내지 도 8c는 도 6에 도시된 구동 컨트롤러(100_1)의 동작을 예시적으로 설명하기 위한 타이밍도이다.
도 6 및 도 8a를 참조하면, 제어 신호(CTRL)는 입력 동기 신호(I_VSYNC) 및 입력 데이터 인에이블 신호(I_DE)를 포함할 수 있다. 입력 동기 신호(I_VSYNC)는 한 프레임의 시작을 나타내는 수직 동기 신호일 수 있다.
구동 주파수 컨트롤러(210)는 입력 동기 신호(I_VSYNC) 및 입력 데이터 인에이블 신호(I_DE)에 동기해서 영상 신호(RGB)를 수신한다. 구동 주파수 컨트롤러(210)는 영상 신호(RGB)에 근거해서 구동 주파수를 결정하고, 결정된 구동 주파수에 대응하는 구동 주파수 신호(FREQ)를 출력한다. 또한 구동 주파수 컨트롤러(210)는 결정된 구동 주파수에 대응하는 마스킹 인에이블 신호(ME)를 출력한다.
제어 신호 발생부(220)는 입력 동기 신호(I_VSYNC), 입력 데이터 인에이블 신호(I_DE) 및 구동 주파수 신호(FREQ)에 응답해서 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 출력한다.
예시적인 실시예에서, 영상 신호(RGB)가 정지 영상이 아닐 때 구동 주파수 컨트롤러(210)는 활성 레벨(예를 들면, 로우 레벨)의 마스킹 인에이블 신호(ME)를 출력한다. 마스킹 인에이블 신호(ME)가 활성 레벨인 동안 디더링부(232)는 입력 동기 신호(I_VSYNC)에 동기해서 영상 신호(RGB)를 매 프레임마다 디더링한 후 영상 데이터(DATA)를 출력한다. 제어 신호 발생부(220)는 구동 주파수 신호(FREQ)가 입력 동기 신호(I_VSYNC)와 동일한 주파수를 나타낼 때 입력 동기 신호(I_VSYNC) 및 입력 데이터 인에이블 신호(I_DE)와 동일한 주파수의 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 출력한다.
디더링부(232)는 영상 신호(RGB)의 하위 2비트에 따라서 도 7a 내지 도 7d에 예시적으로 도시된 제1 내지 제4 그룹(PG1 내지 PG4)의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34) 중 어느 하나의 그룹을 디더 패턴(DIP)으로 선택하고, 선택된 디더 패턴(DIP)에 따라 디더링을 수행한다. 예를 들어, 영상 신호(RGB)의 하위 2비트가 '01'이면 디더링부(232)는 도 7b에 도시된 제2 그룹의 디더 패턴들(P11-P14)을 디더 패턴(DIP)으로 선택하고, 영상 신호(RGB)를 디더링한다.
도 8a 내지 도 8c에서 영상 신호(RGB)의 #1, #2, #3 및 #4는 대응하는 프레임 번호를 나타내며, 제1 프레임(F1)의 영상 신호(RGB, #1), 제2 프레임(F2)의 영상 신호(RGB, #2), 제3 프레임(F3)의 영상 신호(RGB, #3) 및 제4 프레임(F4)의 영상 신호(RGB, #4)를 의미한다. 또한 영상 데이터(DATA)의 #1, #2, #3 및 #4는 제1 프레임(F1)의 영상 데이터(DATA, #1), 제2 프레임(F2)의 영상 데이터(DATA, #2), 제3 프레임(F3)의 영상 데이터(DATA, #3) 및 제4 프레임(F4)의 영상 데이터(DATA, #4)를 의미한다.
예를 들어, 디더링부(232)는 제1 프레임(F1)동안 디더 패턴(P11)을 이용하여 영상 신호(RGB1)를 디더링하고 영상 데이터(DATA #1)를 출력한다. 디더링부(232)는 제2 프레임(F2)동안 디더 패턴(P12)을 이용하여 영상 신호(RGB, #2)를 디더링하고 영상 데이터(DATA, #2)를 출력한다. 디더링부(232)는 마스킹 인에이블 신호(ME)가 활성 레벨(예를 들면, 로우 레벨)인 동안 디더링 동작을 수행할 수 있다.
출력부(234)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 영상 데이터(DATA)를 데이터 신호(DS)로 출력한다.
도 6 및 도 8b를 참조하면, 영상 신호(RGB)가 정지 영상인 것으로 판별될 때 구동 주파수 컨트롤러(210)는 구동 주파수를 입력 동기 신호(I_VSYNC)의 주파수보다 낮은 주파수로 변경하는 구동 주파수 신호(FREQ)를 출력한다. 예를 들어, 입력 동기 신호(I_VSYNC)의 주파수가 60Hz일 때 구동 주파수는 10Hz로 변경될 수 있다. 구동 주파수 컨트롤러(210)는 변경된 구동 주파수에 대응하는 마스킹 인에이블 신호(ME)를 출력한다. 마스킹 인에이블 신호(ME)는 구동 주파수 변경에 따라 영상 데이터(DATA)의 출력을 홀딩(holding) 또는 마스킹(masking)하기 위해 활성 레벨 및 비활성 레벨로 주기적으로 천이하는 신호일 수 있다. 마스킹 인에이블 신호(ME)의 주파수는 구동 주파수에 대응할 수 있다. 예를 들어, 구동 주파수가 60Hz에서 10Hz로 감소하면 마스킹 인에이블 신호(ME)는 5 프레임동안 하이 레벨의 비활성 레벨로 유지되고, 6번째 프레임에서 로우 레벨의 활성 레벨로 천이하는 신호일 수 있다. 만일 구동 주파수가 5Hz이면, 마스킹 인에이블 신호(ME)는 12 프레임마다 로우 레벨의 활성 레벨로 천이하는 신호일 수 있다.
디더링부(232)는 마스킹 인에이블 신호(ME)가 활성 레벨(예를 들면, 로우 레벨)인 동안 입력 동기 신호(I_VSYNC)에 동기해서 영상 신호(RGB)를 디더링한 후 영상 데이터(DATA)를 출력한다. 디더링부(232)는 마스킹 인에이블 신호(ME)가 비활성 레벨(예를 들면, 하이 레벨)인 동안 디더링 동작을 홀딩하고, 영상 데이터(DATA)를 출력하지 않는다.
제어 신호 발생부(220)는 구동 주파수 신호(FREQ)에 응답해서 입력 동기 신호(I_VSYNC)의 주파수를 변경한 출력 동기 신호(O_VSYNC) 및 그에 대응하는 출력 데이터 인에이블 신호(O_DE)를 출력한다.
도 8b는 영상 신호(RGB)가 정지 영상인 것으로 판별되었을 때 구동 주파수 컨트롤러(210)가 활성 레벨(예를 들면, 로우 레벨)의 마스킹 인에이블 신호(ME)를 출력하는 경우 구동 컨트롤러(100_1)의 동작을 설명하는 타이밍도이다.
도 8b에 도시된 것과 같이, 디더링부(232)는 마스킹 인에이블 신호(ME)가 활성 레벨(예를 들면, 로우 레벨)인 동안 입력 동기 신호(I_VSYNC)에 동기해서 영상 신호(RGB)를 디더링하고, 영상 데이터(DATA)를 출력한다.
출력부(234)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 영상 데이터(DATA)를 데이터 신호(DS)로 출력한다.
출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 출력부(234)로부터 연속적으로 출력되는 데이터 신호들(DS, #1), (DS, #7), (DS, #13), 및 (DS, #19)은 디더 패턴들(P11, P13, P11, P13)에 의해 각각 디더링된 신호들이다.
즉, 디더링부(232)는 도 7b에 도시된 제2 그룹의 디더 패턴들(P11-P14) 중 디더 패턴들(P11, P13)만을 이용하여 디더링을 수행하게 된다. 도 7a 내지 도 7d에서 설명한 바와 같이, 제1 내지 제4 그룹의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34)은 시간적(temporal)/공간적(spatial)으로 '1'을 분산시킨다. 디더링부(232)가 제1 내지 제4 그룹의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34) 중 일부만을 반복적으로 사용하여 디더링을 수행하는 경우 원하는 계조가 표시되지 않거나 계조 변화가 사용자에게 시인될 수 있다.
도 8c는 영상 신호(RGB)가 정지 영상인 것으로 판별되었을 때 구동 주파수 컨트롤러(210)가 변경된 구동 주파수에 대응하는 마스킹 인에이블 신호(ME)를 출력하는 경우 구동 컨트롤러(100_1)의 동작을 설명하는 타이밍도이다.
도 8c에 도시된 것과 같이, 디더링부(232)는 마스킹 인에이블 신호(ME)가 활성 레벨(예를 들면, 로우 레벨)인 동안 입력 동기 신호(I_VSYNC)에 동기해서 영상 신호(RGB)를 디더링하고, 영상 데이터(DATA)를 출력한다. 또한 디더링부(232)는 마스킹 인에이블 신호(ME)가 비활성 레벨(예를 들면, 하이 레벨)인 동안 디더링 동작을 중지(또는 홀딩)하고, 영상 데이터(DATA)를 출력하지 않는다.
디더링부(232)는 마스킹 인에이블 신호(ME)가 비활성 레벨(예를 들면, 하이 레벨)인 동안 디더 패턴의 디더링 동작을 중지(또는 홀딩)한다. 즉, 디더링부(232)는 마스킹 인에이블 신호(ME)가 비활성 레벨인 동안 디더 패턴들의 선택 순서를 홀딩함으로써 마스킹 인에이블 신호(ME)가 다시 활성 레벨로 천이할 때 이전 프레임에서 사용된 디더 패턴의 다음 디더 패턴을 이용하여 디더링을 수행할 수 있다.
예를 들어, 디더링부(232)는 마스킹 인에이블 신호(ME)가 활성 레벨인 제1 프레임(F1)동안 디더 패턴(P11)을 이용하여 영상 신호(RGB, #1)를 디더링하고 영상 데이터(DATA, #1)를 출력한다. 디더링부(232)는 마스킹 인에이블 신호(ME)가 비활성 레벨(예를 들면, 하이 레벨)인 제2 내지 제6 프레임(F2 내지 F6)동안 디더링 동작을 홀딩한다. 디더링부(232)는 제7 프레임(F7)에서 마스킹 인에이블 신호(ME)가 다시 활성 레벨로 천이하면, 디더 패턴(P12)을 이용하여 영상 신호(RGB, #7)를 디더링하고 영상 데이터(DATA, #7)를 출력한다.
출력부(234)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 영상 데이터(DATA)를 데이터 신호(DS)로 출력한다.
출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 출력부(234)로부터 연속적으로 출력되는 데이터 신호들(DS, #1), (DS, #7), (DS, #13) 및 (DS, #19)은 디더 패턴들(P11, P12, P13, P14)에 의해 각각 디더링된 신호들이다.
소비 전력 감소를 위해 표시 장치(DD, 도 3 참조)가 저주파 모드로 동작할 때 구동 컨트롤러(100_1)는 디더링부(232)의 디더링 동작을 홀딩함으로써 디더 패턴의 적용 순서를 조정할 수 있다. 따라서 저주파 모드에서 표시 영상의 품질 저하를 방지할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 구동 컨트롤러(100_2)의 블록도이다.
도 9에 도시된 것과 같이, 구동 컨트롤러(100_2)는 구동 주파수 컨트롤러(210), 제어 신호 발생부(220) 및 영상 프로세서(240)를 포함한다. 도 9에 도시된 구동 컨트롤러(100_2)는 도 6에 도시된 구동 컨트롤러(100_1)와 일부 유사한 구성을 가지므로 중복되는 설명은 생략한다.
영상 프로세서(240)는 감마 보정기(242), 디더링부(244) 및 출력부(246)를 포함한다. 다른 실시예에서, 영상 프로세서(240)는 영상 신호 처리를 위한 다양한 기능 블록들을 더 포함할 수 있다.
감마 보정기(242)는 영상 신호(RGB)에 대한 감마 보정을 수행하고, 보정된 영상 신호(RGB')를 출력한다. 감마 보정기(242)는 이전 프레임의 영상 신호와 현재 프레임의 영상 신호의 차에 따른 응답 속도 보상을 수행하는 DCC(Dynamic Capacitance Compensation) 기능 블록, 유닛 또는 회로로 구현될 수 있다. 다른 실시예에서, 감마 보정기(242)는 영상 신호(RGB)의 특성에 따른 휘도 보상을 위한 유닛, 기능 블록 또는 회로일 수 있다. 다른 실시예에서, 감마 보정기(242)는 사용자 설정에 따라 변경된 계조 곡선에 대응하는 감마 변경을 위한 기능 블록, 유닛 또는 회로일 수 있다.
디더링부(244)는 보정된 영상 신호(RGB'), 제어 신호(CTRL) 및 마스킹 인에이블 신호(ME)를 수신하고 영상 데이터(DATA)를 출력한다. 디더링부(244)는 제어 신호(CTRL)에 동기해서 영상 신호(RGB)의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 영상 데이터(DATA)를 출력한다.
출력부(246)는 출력 데이터 인에이블 신호(O_DE) 및 출력 동기 신호(O_VSYNC)에 동기해서 영상 데이터(DATA)를 데이터 신호(DS)로 출력한다.
디더링부(244) 및 출력부(246)는 도 6에 도시된 디더링부(232) 및 출력부(246)와 동일하게 동작할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 구동 컨트롤러(100_3)의 블록도이다.
도 10에 도시된 것과 같이, 구동 컨트롤러(100_3)는 구동 주파수 컨트롤러(210), 제어 신호 발생부(220) 및 영상 프로세서(250)를 포함한다. 도 10에 도시된 구동 컨트롤러(100_3)는 도 6에 도시된 구동 컨트롤러(100_1)와 일부 유사한 구성을 가지므로 중복되는 설명은 생략한다.
영상 프로세서(250)는 얼룩 보정기(252) 및 출력부(254)를 포함한다.
얼룩 보정기(252)는 영상 신호(RGB)에 대한 얼룩 보정을 수행하고, 영상 데이터(DATA)를 출력한다. 표시 패널(DP, 도 3)의 넓은 영역에 특정 계조에 대응하는 영상 신호(RGB)가 표시될 때 얼룩과 같이 계조가 다르게 보이는 현상이 생길 수 있다. 특히, 블랙에 가까운 저계조에 대응하는 영상 신호(RGB)에서 이러한 현상이 발생한다. 얼룩 보정기(252)는 특정 계조의 영상 신호(RGB)를 보정하여 사용자가 얼룩을 시인하지 않도록 할 수 있다.
출력부(254)는 출력 데이터 인에이블 신호(O_DE) 및 출력 동기 신호(O_VSYNC)에 동기해서 영상 데이터(DATA)를 데이터 신호(DS)로 출력한다.
도 11a 및 도 11b는 도 10에 도시된 얼룩 보정기(252)의 동작을 예시적으로 설명하기 위한 도면이다.
도 10, 도 11a 및 도 11b를 참조하면, 얼룩 보정기(252)는 영상 신호(RGB)의 하위 일부 비트들을 다른 값으로 변경한 영상 데이터(DATA)를 출력할 수 있다. 예를 들어, 얼룩 보정기(252)는 특정 계조의 영상 신호(RGB)가 수신될 때 영상 신호(RGB)의 하위 일부 비트의 신호를 다른 값으로 변경해서 영상 데이터(DATA)를 출력한다.
예를 들어, 영상 신호(RGB)는 12비트 신호이고, 영상 데이터(DATA)도 12비트일 수 있다. 얼룩 보정기(252)는 영상 신호(RGB)의 상위 9비트를 영상 데이터(DATA)로 그대로 출력하고, 영상 신호(RGB)의 하위 3비트는 시간적(temporal)/공간적(spatial)으로 분산된 디더 패턴들(dither patters)을 이용하여 표현할 수 있다.
얼룩 보정기(252)는 axb 크기의(단, a, b 각각은 자연수) 복수의 디더 패턴들을 포함한다. 예시적인 실시예에서, 얼룩 보정기(252)는 4x2 크기의 디더 패턴들(Q01-Q08, Q11-P18, Q21-P28, Q31-Q38, Q41-Q48, Q51-P58, Q61-P68, Q71-Q78)을 이용하여 영상 신호(RGB)를 디더링할 수 있다. 4x2 크기의 디더 패턴들(Q01-Q08, Q11-P18, Q21-P28, Q31-Q38, Q41-Q48, Q51-P58, Q61-P68, Q71-Q76) 각각은 4x2 크기의 화소들에 대응할 수 있다. 다시 말하면, 4x2 크기의 1개의 디더 패턴은 4x2 크기의 화소들로 제공될 영상 신호(RGB)에 대응한다.
얼룩 보정기(252)는 공간적 분산 방식으로 '1'의 위치가 분산되어 있는 제1 내지 제8 그룹(PG01 내지 PG08)의 디더 패턴들(Q01-Q08, Q11-P18, Q21-P28, Q31-Q38, Q41-Q48, Q51-P58, Q61-P68, Q71-Q78)을 채용하며, 매 프레임마다 제1 내지 제8 그룹(PG01 내지 PG08) 중 어느 한 그룹 내 디더 패턴들(Q01-Q08, Q11-P18, Q21-P28, Q31-Q38, Q41-Q48, Q51-P58, Q61-P68, Q71-Q78)을 번갈아 출력하는 시간적 분산 방식을 채용한다. 얼룩 보정기(252)는 디더 패턴들(Q01-Q08, Q11-P18, Q21-P28, Q31-Q38, Q41-Q48, Q51-P58, Q61-P68, Q71-Q78)을 저장하기 위한 메모리(또는 룩업 테이블)를 포함할 수 있다.
얼룩 보정기(252)는 영상 신호(RGB)의 하위 3비트가 '000', '001', '010', '011', '100', '101', '110' 및 '111' 중 어느 하나일 때 제1 내지 제8 그룹(PG01 내지 PG08) 중 대응하는 그룹의 디더 패턴들을 사용한다. 얼룩 보정기(252)는 제2 내지 제8 그룹(PG02 내지 PG08)의 디더 패턴들(Q11-P18, Q21-P28, Q31-Q38, Q41-Q48, Q51-P58, Q61-P68, Q71-Q78)에서 '1'에 대응하는 영상 신호(RGB)를 '1'만큼 증가시켜서 영상 데이터(DATA)로 출력하고, '0'에 대응하는 영상 신호(RGB)를 그대로 영상 데이터(DATA)로 출력한다. 얼룩 보정기(252)가 블랙에 가까운 저계조에 대응하는 영상 신호(RGB)에서만 얼룩 보정 동작을 수행하는 경우, 영상 신호(RGB)의 상위 9비트는 '000000000'일 수 있다.
예를 들어, 영상 신호(RGB)의 하위 3비트가 '000'일 때 얼룩 보정기(252)는 제1 그룹(PG01)의 디더 패턴들(Q01-Q08)을 이용하여 영상 신호(RGB)를 영상 데이터(DATA)로 변환한다. 제1 그룹(QG01)의 디더 패턴들(Q01-Q08)은 '0'만 포함한다. 따라서 연속하는 8개의 프레임들에서 디더 패턴들(Q01-Q08)을 순차적으로 영상 신호(RGB)에 적용하면 영상 데이터(DATA)는 영상 신호(RGB)와 동일하다.
예를 들어, 영상 신호(RGB)의 하위 3비트가 '010'일 때 얼룩 보정기(252)는 제3 그룹(QG03)의 디더 패턴들(Q21-Q28)을 이용하여 영상 신호(RGB)를 영상 데이터(DATA)로 변환한다. 제3 그룹(PG03)의 디더 패턴들(Q21-Q28) 각각은 '1'을 2개씩 포함한다. 또한 디더 패턴들(Q11-Q18)에서 '1'의 위치는 매 프레임마다 변화하도록 배치될 수 있다. 예를 들어, 영상 신호(RGB)가 '000000000010' 즉, 2 계조에 대응할 때 연속하는 8개의 프레임들에서 표시 패널(DP, 도 3 참조)의 소정 화소에 3 계조, 2 계조, 2 계조, 2 계조, 3 계조, 2 계조, 2 계조 및 2 계조에 대응하는 영상이 순차적으로 표시될 수 있다. 이와 같이, 얼룩이 유발될 수 있는 저계조에서 계조 레벨을 변화시킴으로서 사용자가 얼룩을 인지하는 것을 방지할 수 있다.
도 12a 및 도 12b는 도 10에 도시된 구동 컨트롤러(100_1)의 동작을 예시적으로 설명하기 위한 타이밍도이다.
도 10, 도 11a 및 도 12a를 참조하면, 제어 신호(CTRL)는 입력 동기 신호(I_VSYNC) 및 입력 데이터 인에이블 신호(I_DE)를 포함할 수 있다. 입력 동기 신호(I_VSYNC)는 한 프레임의 시작을 나타내는 수직 동기 신호일 수 있다.
구동 주파수 컨트롤러(210)는 입력 동기 신호(I_VSYNC) 및 입력 데이터 인에이블 신호(I_DE)에 동기해서 영상 신호(RGB)를 수신한다. 구동 주파수 컨트롤러(210)는 영상 신호(RGB)에 근거해서 구동 주파수를 결정하고, 결정된 구동 주파수에 대응하는 구동 주파수 신호(FREQ)를 출력한다. 또한 구동 주파수 컨트롤러(210)는 결정된 구동 주파수에 대응하는 마스킹 인에이블 신호(ME)를 출력한다.
제어 신호 발생부(220)는 입력 동기 신호(I_VSYNC), 입력 데이터 인에이블 신호(I_DE) 및 구동 주파수 신호(FREQ)에 응답해서 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 출력한다.
예시적인 실시예에서, 영상 신호(RGB)가 정지 영상이 아닐 때 구동 주파수 컨트롤러(210)는 활성 레벨(예를 들면, 로우 레벨)의 마스킹 인에이블 신호(ME)를 출력한다. 마스킹 인에이블 신호(ME)가 활성 레벨인 동안 얼룩 보정기(252)는 입력 동기 신호(I_VSYNC)에 동기해서 영상 신호(RGB)를 매 프레임마다 디더링한 후 영상 데이터(DATA)를 출력한다. 제어 신호 발생부(220)는 구동 주파수 신호(FREQ)가 입력 동기 신호(I_VSYNC)와 동일한 주파수를 나타낼 때 입력 동기 신호(I_VSYNC) 및 입력 데이터 인에이블 신호(I_DE)와 동일한 주파수의 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 출력한다.
얼룩 보정기(252)는 영상 신호(RGB)의 하위 3비트에 따라서 도 11a 및 도 11b에 예시적으로 도시된 제1 내지 제8 그룹(PG01 내지 PG08)의 디더 패턴들(Q01-Q08, Q11-P18, Q21-P28, Q31-Q38, Q41-Q48, Q51-P58, Q61-P68, Q71-Q78) 중 어느 하나의 그룹을 디더 패턴(DIP)으로 선택하고, 선택된 디더 패턴(DIP)에 따라 디더링을 수행한다. 예를 들어, 영상 신호(RGB)의 하위 3비트가 '011'이면 얼룩 보정기(252)는 도 11a에 도시된 제4 그룹(PG04)의 디더 패턴들(Q31-Q38)을 디더 패턴(DIP)으로 선택하고, 영상 신호(RGB)를 디더링한다.
도 12a 및 도 12b에서 영상 신호(RGB)의 #1, #2, #3 및 #4는 대응하는 프레임 번호를 나타내며, 제1 프레임(F1)의 영상 신호(RGB, #1), 제2 프레임(F2)의 영상 신호(RGB, #2), 제3 프레임(F3)의 영상 신호(RGB, #3) 및 제4 프레임(F4)의 영상 신호(RGB, #4)를 의미한다. 또한 영상 데이터(DATA)의 #1, #2, #3 및 #4는 제1 프레임(F1)의 영상 데이터(DATA, #1), 제2 프레임(F2)의 영상 데이터(DATA, #2), 제3 프레임(F3)의 영상 데이터(DATA, #3) 및 제4 프레임(F4)의 영상 데이터(DATA, #4)를 의미한다. 마찬가지로 데이터 신호(DS)의 #1, #2, #3 및 #4는 제1 프레임(F1)의 데이터 신호(DS, #1), 제2 프레임(F2)의 데이터 신호(DS, #2), 제3 프레임(F3)의 데이터 신호(DS, #3) 및 제4 프레임(F4)의 데이터 신호(DS, #4)를 의미한다.
예를 들어, 얼룩 보정기(252)는 제1 프레임(F1)동안 디더 패턴(Q31)을 이용하여 영상 신호(RGB1)를 디더링하고 영상 데이터(DATA1)를 출력한다. 얼룩 보정기(252)는 제2 프레임(F2)동안 디더 패턴(Q32)을 이용하여 영상 신호(RGB, #2)를 디더링하고 영상 데이터(DATA, #2)를 출력한다. 얼룩 보정기(252)는 마스킹 인에이블 신호(ME)가 활성 레벨(예를 들면, 로우 레벨)인 동안 디더링 동작을 수행할 수 있다.
출력부(254)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 영상 데이터(DATA)를 데이터 신호(DS)로 출력한다.
도 10, 도 11a 및 도 12b를 참조하면, 예시적인 실시예에서, 영상 신호(RGB)가 정지인 것으로 판별될 때 구동 주파수 컨트롤러(210)는 결정된 구동 주파수에 대응하는 마스킹 인에이블 신호(ME)를 출력한다. 마스킹 인에이블 신호(ME)가 활성 레벨인 동안 얼룩 보정기(252)는 입력 동기 신호(I_VSYNC)에 동기해서 영상 신호(RGB)를 매 프레임마다 디더링한 후 영상 데이터(DATA)를 출력한다. 또한 얼룩 보정기(252)는 마스킹 인에이블 신호(ME)가 비활성 레벨(예를 들면, 하이 레벨)인 동안 디더링 동작을 중지(또는 홀딩)하고, 영상 데이터(DATA)를 출력하지 않는다.
제어 신호 발생부(220)는 구동 주파수 신호(FREQ)에 대응하는 구동 주파수의 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 출력한다.
얼룩 보정기(252)는 영상 신호(RGB)의 하위 3비트에 따라서 도 11a 및 도 11b에 예시적으로 도시된 제1 내지 제8 그룹(PG01 내지 PG08)의 디더 패턴들(Q01-Q08, Q11-P18, Q21-P28, Q31-Q38, Q41-Q48, Q51-P58, Q61-P68, Q71-Q78) 중 어느 하나의 그룹을 디더 패턴(DIP)으로 선택하고, 선택된 디더 패턴(DIP)에 따라 디더링을 수행한다. 예를 들어, 영상 신호(RGB)의 하위 3비트가 '011'이면 얼룩 보정기(252)는 도 11a에 도시된 제4 그룹(PG04)의 디더 패턴들(Q31-Q38)을 디더 패턴(DIP)으로 선택하고, 영상 신호(RGB)를 디더링한다.
얼룩 보정기(252)는 마스킹 인에이블 신호(ME)가 비활성 레벨(예를 들면, 하이 레벨)인 동안 디더 패턴의 디더링 동작을 중지(또는 홀딩)함으로써 마스킹 인에이블 신호(ME)가 다시 활성 레벨로 천이할 때 이전 프레임에서 사용된 디더 패턴의 다음 디더 패턴을 이용하여 디더링을 수행할 수 있다.
예를 들어, 얼룩 보정기(252)는 마스킹 인에이블 신호(ME)가 활성 레벨인 제1 프레임(F1)동안 디더 패턴(Q31)을 이용하여 영상 신호(RGB, #1)를 디더링하고 영상 데이터(DATA, #1)를 출력한다. 디더링부(232)는 디더링부(232)는 마스킹 인에이블 신호(ME)가 비활성 레벨(예를 들면, 하이 레벨)인 제2 내지 제6 프레임(F2 내지 F6)동안 디더링 동작을 홀딩한다. 얼룩 보정기(252)는 제7 프레임(F7)에서 마스킹 인에이블 신호(ME)가 다시 활성 레벨로 천이하면, 디더 패턴(Q32)을 이용하여 영상 신호(RGB, #7)를 디더링하고 영상 데이터(DATA, #7)를 출력한다.
출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 출력부(254)로부터 연속적으로 출력되는 데이터 신호들(DS, #1), (DS, #7), (DS, #13) 및 (DS, #19)은 디더 패턴들(Q31, Q32, Q33, Q34)에 의해 각각 디더링된 신호들이다.
소비 전력 감소를 위해 표시 장치(DD, 도 3 참조)가 저주파 모드로 동작할 때 구동 컨트롤러(100_1)는 디더링부(232)의 디더링 동작을 홀딩함으로써 디더 패턴의 적용 순서를 조정할 수 있다. 따라서 저주파 모드에서 표시 영상의 품질 저하를 방지할 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치에 표시되는 영상을 예시적으로 보여준다.
도 13을 참조하면, 표시 장치(DD)의 표시 영역(DD-DA)는 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함한다. 특정 어플리케이션 프로그램에서, 제1 표시 영역(DA1)에는 동영상이 표시되고, 제2 표시 영역(DA2)에는 정지 영상 또는 변화 주기가 긴 텍스트 정보가 표시될 수 있다.
동영상이 표시되는 제1 표시 영역(DA1)은 노말 구동 주파수로 동작하고, 정지 영상이 표시되는 제2 표시 영역(DA2)은 노말 구동 주파수보다 낮은 구동 주파수로 동작할 수 있다. 표시 장치(DD)의 일부 표시 영역의 구동 주파수를 낮춤으로써 표시 장치(DD)에서 소비되는 전력을 감소시킬 수 있다.
제1 표시 영역(DA1) 및 제2 표시 영역(DA2) 각각의 크기는 미리 설정된 크기일 수 있고, 어플리케이션 프로그램에 의해 변경될 수 있다.
도 14는 본 발명의 일 실시예에 따른 구동 컨트롤러(100_4)의 블록도이다.
도 14에 도시된 것과 같이, 구동 컨트롤러(100_4)는 구동 주파수 컨트롤러(310), 제어 신호 발생부(320) 및 영상 프로세서(330)를 포함한다.
구동 주파수 컨트롤러(310)는 외부로부터 영상 신호(RGB) 및 제어 신호(CTRL)를 수신한다. 제어 신호(CTRL)는 입력 동기 신호를 포함할 수 있다. 구동 주파수 컨트롤러(310)는 영상 신호(RGB) 및 제어 신호(CTRL)에 근거해서 제1 표시 영역(DA1, 도 13 참조)에 대응하는 제1 구동 주파수를 결정하고, 결정된 제1 구동 주파수에 대응하는 제1 구동 주파수 신호(FREQ1)를 출력한다. 또한 구동 주파수 컨트롤러(310)는 영상 신호(RGB) 및 제어 신호(CTRL)에 근거해서 제2 표시 영역(DA2, 도 13 참조)에 대응하는 제2 구동 주파수를 결정하고, 결정된 제2 구동 주파수에 대응하는 제2 구동 주파수 신호(FREQ1)를 출력한다. 구동 주파수 컨트롤러(210)는 제1 구동 주파수에 대응하는 제1 마스킹 인에이블 신호(ME1) 및 제2 구동 주파수에 대응하는 제2 마스킹 인에이블 신호(ME2)를 출력한다.
제어 신호 발생부(320)는 제어 신호(CTRL), 제1 구동 주파수 신호(FREQ1) 및 제2 구동 주파수 신호(FREQ2)에 응답해서 제1 제어 신호(DCS), 제2 제어 신호(FLM), 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 출력한다. 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)는 제1 제어 신호(DCS) 및 제2 제어 신호(FLM)에 포함되는 신호들 중 일부일 수 있다. 도 3에서 설명한 바와 같이, 제1 제어 신호(DCS)는 데이터 구동 회로(110)로 제공되고, 제2 제어 신호(FLM)는 스캔 구동 회로(SDC)로 제공된다.
영상 프로세서(330)는 영상 신호(RGB), 제어 신호(CTRL), 제1 마스킹 인에이블 신호(ME1), 제2 마스킹 인에이블 신호(ME2), 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 수신한다. 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)를 통칭하여 출력 동기 신호로 부를 수 있다.
영상 프로세서(330)는 제어 신호(CTRL), 제1 마스킹 인에이블 신호(ME1) 및 제2 마스킹 인에이블 신호(ME2)에 동기해서 영상 신호(RGB)를 데이터 신호(DS)로 변환하고, 출력 동기 신호에 동기해서 데이터 신호(DS)를 데이터 구동 회로(110, 도 3 참조)로 출력한다. 또한 영상 프로세서(230)는 제1 마스킹 인에이블 신호(ME1)가 활성 레벨일 때 제어 신호(CTRL)에 동기해서 제1 표시 영역(DA1)에 대응하는 영상 신호(RGB)의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 제1 영상 데이터로 변환하고, 제2 마스킹 인에이블 신호(ME2)가 활성 레벨일 때 제어 신호(CTRL)에 동기해서 제2 표시 영역(DA2)에 대응하는 영상 신호(RGB)의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 제2 영상 데이터로 변환한다. 영상 프로세서(230)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 제1 영상 데이터 및 제2 영상 데이터를 데이터 신호(DS)로 출력할 수 있다.
도 15은 본 발명의 일 실시예에 따른 구동 컨트롤러(100_5)의 블록도이다.
도 15에 도시된 것과 같이, 구동 컨트롤러(100_5)는 구동 주파수 컨트롤러(310), 제어 신호 발생부(320) 및 영상 프로세서(330)를 포함한다. 도 15에 도시된 구동 컨트롤러(100_5)는 도 14에 도시된 구동 컨트롤러(100_4)와 일부 유사한 구성을 가지므로 중복되는 설명은 생략한다.
영상 프로세서(330)는 디더링부(332) 및 출력부(334)를 포함한다. 디더링부(332)는 영상 신호(RGB), 제어 신호(CTRL), 제1 마스킹 인에이블 신호(ME1) 및 제2 마스킹 인에이블 신호(ME2)를 수신하고 제1 영상 데이터(DATA_DA1) 및 제2 영상 데이터(DATA_DA2)를 출력한다. 디더링부(332)는 제1 마스킹 인에이블 신호(ME1)가 활성 레벨인 동안 제어 신호(CTRL)에 동기해서 제1 표시 영역(DA1)에 대응하는 영상 신호(RGB)의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 제1 영상 데이터(DATA_DA1)를 출력한다. 디더링부(332)는 제2 마스킹 인에이블 신호(ME2)가 활성 레벨인 동안 제어 신호(CTRL)에 동기해서 제2 표시 영역(DA2)에 대응하는 영상 신호(RGB)의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 제2 영상 데이터(DATA_DA2)를 출력한다.
출력부(334)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 제1 영상 데이터(DATA_DA1) 및 제2 영상 데이터(DATA_DA2)를 데이터 신호(DS)로 출력한다.
도 16a 및 도 16b는 도 15에 도시된 디더링부(332)의 동작을 예시적으로 설명하기 위한 도면이다.
도 13, 도 15 및 도 16a를 참조하면, 구동 주파수 컨트롤러(310)는 영상 신호(RGB) 중 제1 표시 영역(DA1)에 대응하는 영상 신호가 동영상일 때 입력 동기 신호(I_VSYNC)에 대응하는 제1 구동 주파수 신호(FREQ1)를 출력하고, 제1 마스킹 인에이블 신호(ME1)를 활성 레벨(예를 들면, 로우 레벨)로 유지한다.
구동 주파수 컨트롤러(310)는 영상 신호(RGB) 중 제2 표시 영역(DA2)에 대응하는 영상 신호가 정지 영상일 때 입력 동기 신호(I_VSYNC)보다 낮은 구동 주파수에 대응하는 제2 구동 주파수 신호(FREQ2)를 출력하고, 결정된 구동 주파수에 대응하는 제2 마스킹 인에이블 신호(ME2)를 출력한다.
디더링부(332)는 입력 동기 신호(I_VSYNC) 및 입력 데이터 인에이블 신호(I_DE)에 동기해서 영상 신호(RGB)를 수신한다.
디더링부(332)는 제1 마스킹 인에이블 신호(ME1)가 활성 레벨(예를 들면, 로우 레벨)인 동안 영상 신호(RGB) 중 제1 표시 영역(DA1)에 대응하는 영상 신호를 제1 디더 패턴(DIP1)을 이용하여 디더링한다. 디더링부(332)는 영상 신호(RGB)의 하위 2비트에 따라서 도 7a 내지 도 7d에 예시적으로 도시된 제1 내지 제4 그룹(PG1 내지 PG4)의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34) 중 어느 하나의 그룹을 제1 디더 패턴(DIP1)으로 선택하고, 선택된 제1 디더 패턴(DIP1)에 따라 디더링을 수행한 후 제1 영상 데이터(DATA_DA1)를 출력한다. 예를 들어, 영상 신호(RGB)의 하위 2비트가 '11'이면 디더링부(332)는 도 7d에 도시된 제4 그룹의 디더 패턴들(P31-P34)을 제1 디더 패턴(DIP)으로 선택한다.
디더링부(332)는 제2 마스킹 인에이블 신호(ME2)가 활성 레벨(예를 들면, 로우 레벨)인 동안 영상 신호(RGB) 중 제2 표시 영역(DA2)에 대응하는 영상 신호를 제2 디더 패턴(DIP2)을 이용하여 디더링한 후 제2 영상 데이터(DATA_DA2)를 출력한다. 디더링부(332)는 제2 마스킹 인에이블 신호(ME2)가 비활성 레벨(예를 들면, 하이 레벨)인 동안 디더링 동작을 홀딩하고, 제2 영상 데이터(DATA_DA2)를 출력하지 않는다.
디더링부(332)는 영상 신호(RGB)의 하위 2비트에 따라서 도 7a 내지 도 7d에 예시적으로 도시된 제1 내지 제4 그룹의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34) 중 어느 하나의 그룹을 제1 디더 패턴(DIP1)으로 선택하고, 선택된 제2 디더 패턴(DIP2)에 따라 디더링을 수행한다. 예를 들어, 영상 신호(RGB)의 하위 2비트가 '01'이면 디더링부(332)는 도 7b에 도시된 제2 그룹의 디더 패턴들(P11-P14)을 제1 디더 패턴(DIP)으로 선택한다.
디더링부(332)는 제2 마스킹 인에이블 신호(ME2)가 비활성 레벨(예를 들면, 하이 레벨)인 동안 디더 패턴의 디더링 동작을 중지(또는 홀딩)함으로써 마스킹 인에이블 신호(ME)가 다시 활성 레벨로 천이할 때 이전 프레임에서 사용된 디더 패턴의 다음 디더 패턴을 이용하여 디더링을 수행할 수 있다.
예를 들어, 디더링부(332)는 제2 마스킹 인에이블 신호(ME2)가 활성 레벨인 제1 프레임(F1)동안 디더 패턴(P11)을 이용하여 제2 표시 영역(DA2)에 대응하는 영상 신호(RGB, #1)를 디더링하고 제2 영상 데이터(DATA_DA2)를 출력한다. 디더링부(332)는 디더링부(332)는 제2 마스킹 인에이블 신호(ME2)가 비활성 레벨인 제2 내지 제6 프레임(F2 내지 F6)동안 디더링 동작을 홀딩한다. 디더링부(332)는 제7 프레임(F7)에서 제2 마스킹 인에이블 신호(ME2)가 다시 활성 레벨로 천이하면, 디더 패턴(P12)을 이용하여 제2 표시 영역(DA2)에 대응하는 영상 신호(RGB, #7)를 디더링하고 제2 영상 데이터(DATA_DA2, #7)를 출력한다. 디더링부(323)로부터 순차적으로 출력되는 제2 영상 데이터(DATA_DA2, #1), (DATA_DA2, #7), (DATA_DA2, #13) 및 (DATA_DA2, #19)은 디더 패턴들(P11, P12, P13, P14)에 의해 각각 디더링된 신호들이다.
소비 전력 감소를 위해 구동 컨트롤러(100_5)가 저주파 모드로 동작할 때 구동 컨트롤러(100_5)는 디더링부(332)의 디더링 동작을 홀딩함으로써 디더 패턴의 적용 순서를 조정할 수 있다. 따라서 저주파 모드에서 표시 영상의 품질 저하를 방지할 수 있다.
출력부(334)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 제1 영상 데이터(DATA1) 및 제2 영상 데이터(DATA2)를 데이터 신호(DS)로 출력한다.
출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 출력부(334)로부터 출력되는 데이터 신호(DS) 중 제1 프레임의 데이터 신호(DS, #1), 제7 프레임의 데이터 신호(DS, #7), 제13 프레임의 데이터 신호(DS, #13) 및 제19 프레임의 데이터 신호(DS, #19)는 제1 표시 영역(DA1)에 대응하는 데이터 신호 및 제2 표시 영역(DA2)에 대응하는 데이터 신호를 모두 포함한다. 나머지 프레임의 데이터 신호들 예를 들면, 제2 내지 제6 프레임의 데이터 신호들(DS, #2 내지 DS, #6)은 제1 표시 영역(DA1)에 대응하는 데이터 신호를 포함할 수 있다.
도 13, 도 15 및 도 16b를 참조하면, 구동 주파수 컨트롤러(310)는 영상 신호(RGB) 중 제1 표시 영역(DA1)에 대응하는 영상 신호가 동영상일 때 입력 동기 신호(I_VSYNC)에 대응하는 제1 구동 주파수 신호(FREQ1)를 출력하고, 제1 마스킹 인에이블 신호(ME1)를 활성 레벨(예를 들면, 로우 레벨)로 유지한다.
구동 주파수 컨트롤러(310)는 영상 신호(RGB) 중 제2 표시 영역(DA2)에 대응하는 영상 신호가 정지 영상일 때 입력 동기 신호(I_VSYNC)보다 낮은 구동 주파수에 대응하는 제2 구동 주파수 신호(FREQ2)를 출력하고, 제2 마스킹 인에이블 신호(ME2)를 비활성 레벨(예를 들면, 하이 레벨)로 유지한다.
디더링부(332)는 제2 마스킹 인에이블 신호(ME2)가 비활성 레벨(예를 들면, 하이 레벨)인 동안 디더링 동작을 수행하지 않고, 영상 신호(RGB) 중 제2 표시 영역(DA2)에 대응하는 영상 신호의 상위 10비트를 제2 데이터 신호(DATA_DA2)로 그대로 출력한다.
출력부(334)는 출력 동기 신호(O_VSYNC) 및 출력 데이터 인에이블 신호(O_DE)에 동기해서 제1 영상 데이터(DATA1) 및 제2 영상 데이터(DATA2)를 데이터 신호(DS)로 출력한다.
제2 표시 영역(DA2)이 저주파 모드로 동작할 때 제2 표시 영역(DA2)에 대한 디더링 동작을 중지함으로써 전력 소비를 더욱 감소시키고, 표시 품질이 저하되는 것을 방지할 수 있다.
다른 실시예에서, 제2 표시 영역(DA2)이 저주파 모드로 동작할 때 제2 디더 패턴(DIP2)은 도 7a 내지 도 7d에 도시된 제1 내지 제4 그룹의 디더 패턴들(P01-P04, P11-P14, P21-P24, P31-P34) 중 어느 하나로 고정될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD 표시 장치
CM 제어 모듈
100, 100-1, 100-2, 100-3, 100-4, 100-5 구동 컨트롤러
110 데이터 구동 회로
120 전압 발생기
210, 310 구동 주파수 컨트롤러
212 정지 영상 판별부
214 플리커 판별부
216 주파수 결정부
220, 320 제어 신호 발생부
230 영상 프로세서
232, 244, 323, 332 디더링부
234, 334 출력부
240, 250 영상 프로세서
242 감마 보정기

Claims (22)

  1. 영상 신호를 수신하고, 상기 영상 신호에 근거해서 구동 주파수를 결정하고, 상기 구동 주파수에 대응하는 마스킹 인에이블 신호를 출력하는 구동 주파수 컨트롤러; 및
    상기 영상 신호를 데이터 신호로 변환해서 출력하는 영상 프로세서를 포함하되,
    상기 영상 프로세서는,
    상기 마스킹 인에이블 신호가 활성 레벨일 때 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 상기 데이터 신호로 변환하는 구동 컨트롤러.
  2. 제 1 항에 있어서,
    상기 영상 프로세서는 상기 마스킹 인에이블 신호가 상기 활성 레벨일 때 입력 동기 신호에 동기해서 상기 영상 신호를 상기 데이터 신호로 변환하고,
    상기 영상 프로세서는 상기 마스킹 인에이블 신호가 상기 활성 레벨이 아닐 때 상기 영상 신호를 상기 데이터 신호로 변환하는 동작을 중지하는 구동 컨트롤러.
  3. 제 1 항에 있어서,
    상기 영상 프로세서는 상기 마스킹 인에이블 신호가 상기 활성 레벨인 동안 상기 복수 개의 디더 패턴들을 소정의 순서대로 선택하고, 선택된 디더 패턴을 이용하여 상기 영상 신호의 일부 비트들을 상기 데이터 신호로 변환하되, 상기 마스킹 인에이블 신호가 상기 활성 레벨이 아닐 때 상기 복수 개의 디더 패턴들의 선택 순서를 홀딩하는 구동 컨트롤러.
  4. 제 1 항에 있어서,
    상기 구동 컨트롤러는,
    입력 동기 신호를 수신하고, 상기 구동 주파수에 대응하는 출력 동기 신호를 출력하는 제어 신호 발생부를 더 포함하는 구동 컨트롤러.
  5. 제 4 항에 있어서,
    상기 영상 프로세서는,
    상기 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 디더링부; 및
    상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력하는 출력부를 포함하는 구동 컨트롤러.
  6. 제 5 항에 있어서,
    상기 입력 동기 신호의 주파수와 상기 구동 주파수가 동일할 때 상기 마스킹 인에이블 신호는 상기 활성 레벨로 유지되는 구동 컨트롤러.
  7. 제 6 항에 있어서,
    상기 구동 주파수가 상기 입력 동기 신호의 주파수와 다를 때 상기 마스킹 인에이블 신호의 주파수는 상기 구동 주파수에 대응하는 구동 컨트롤러.
  8. 제 4 항에 있어서,
    상기 영상 프로세서는
    상기 입력 동기 신호에 동기해서 상기 영상 신호의 계조 레벨을 보정하고, 보정된 영상 신호를 출력하는 감마 보정기;
    상기 보정된 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 디더링부; 및
    상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력하는 출력부를 포함하는 구동 컨트롤러.
  9. 제 4 항에 있어서,
    상기 영상 프로세서는,
    상기 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 복수 개의 얼룩 보정 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 얼룩 보정기; 및
    상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력하는 출력부를 포함하는 구동 컨트롤러.
  10. 제 4 항에 있어서,
    상기 구동 주파수 컨트롤러는,
    상기 영상 신호가 정지 영상인지 판별하는 정지 영상 판별부;
    상기 영상 신호가 정지 영상일 때 상기 영상 신호의 플리커 지수를 결정하는 플리커 판별부; 및
    상기 플리커 지수에 근거해서 상기 구동 주파수를 결정하는 주파수 결정부를 포함하는 구동 컨트롤러.
  11. 제 10 항에 있어서,
    상기 주파수 결정부는 상기 영상 신호가 정지 영상이고, 상기 영상 신호의 플리커 지수가 소정값 이하일 때 상기 구동 주파수를 상기 입력 동기 신호의 주파수보다 낮은 주파수로 결정하는 구동 컨트롤러.
  12. 복수 개의 데이터 라인들과 복수 개의 스캔 라인들에 각각 연결된 복수 개의 화소들을 포함하는 표시 패널과;
    상기 복수 개의 데이터 라인들을 구동하는 데이터 구동 회로와;
    상기 복수 개의 스캔 라인들을 구동하는 스캔 구동 회로; 및
    입력 동기 신호 및 영상 신호를 수신하고, 상기 표시 패널에 영상이 표시되도록 상기 데이터 구동 회로 및 상기 스캔 구동 회로를 제어하는 구동 컨트롤러를 포함하되;
    상기 구동 컨트롤러는,
    상기 영상 신호에 근거해서 구동 주파수를 결정하고, 상기 구동 주파수에 대응하는 마스킹 인에이블 신호를 출력하는 구동 주파수 컨트롤러; 및
    상기 영상 신호를 데이터 신호로 변환해서 출력하는 영상 프로세서를 포함하되,
    상기 영상 프로세서는,
    상기 마스킹 인에이블 신호가 활성 레벨일 때 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 상기 데이터 신호로 변환하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 영상 프로세서는 상기 마스킹 인에이블 신호가 상기 활성 레벨인 동안 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 미리 결정된 순서의 상기 복수 개의 디더 패턴들에 대응하는 상기 데이터 신호로 변환하는 표시 장치.
  14. 제 12 항에 있어서,
    상기 구동 컨트롤러는,
    입력 동기 신호를 수신하고, 상기 구동 주파수에 대응하는 출력 동기 신호를 출력하는 제어 신호 발생부를 더 포함하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 영상 프로세서는,
    상기 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 디더링부; 및
    상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력부를 포함하는 표시 장치.
  16. 제 14 항에 있어서,
    상기 구동 주파수가 상기 입력 동기 신호의 주파수보다 낮을 때 상기 마스킹 인에이블 신호는 상기 활성 레벨 및 비활성 레벨로 주기적으로 천이하는 신호이고, 상기 마스킹 인에이블 신호의 주파수는 상기 구동 주파수에 대응하는 표시 장치.
  17. 제 14 항에 있어서,
    상기 영상 프로세서는,
    상기 입력 동기 신호에 동기해서 상기 영상 신호의 일부 비트들을 복수 개의 얼룩 보정 패턴들에 순차적으로 대응시켜 영상 데이터를 출력하는 얼룩 보정기; 및
    상기 출력 동기 신호에 동기해서 상기 영상 데이터를 상기 데이터 신호로 출력하는 출력부를 포함하는 표시 장치.
  18. 제 14 항에 있어서,
    상기 표시 패널은 제1 표시 영역 및 제2 표시 영역을 포함하고,
    상기 구동 주파수 컨트롤러는 상기 영상 신호에 근거해서 상기 제1 표시 영역에 대응하는 제1 구동 주파수 및 상기 제2 표시 영역에 대응하는 제2 구동 주파수를 결정하고, 상기 제1 구동 주파수에 대응하는 제1 마스킹 인에이블 신호 및 상기 제2 표시 영역에 대응하는 제2 마스킹 인에이블 신호를 출력하며,
    상기 영상 프로세서는 상기 제1 마스킹 인에이블 신호가 활성 레벨일 때 상기 입력 동기 신호에 동기해서 상기 영상 신호 중 상기 제1 표시 영역에 대응하는 제1 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 제1 데이터 신호로 변환하고, 상기 제2 마스킹 인에이블 신호가 활성 레벨일 때 상기 입력 동기 신호에 동기해서 상기 영상 신호 중 상기 제2 표시 영역에 대응하는 제2 영상 신호의 일부 비트들을 복수 개의 디더 패턴들에 순차적으로 대응하는 제2 데이터 신호로 변환하며, 상기 제1 데이터 신호 및 상기 제2 데이터 신호를 상기 데이터 신호로서 출력하는 표시 장치.
  19. 제 18 항에 있어서,
    상기 제1 구동 주파수는 입력 동기 신호와 동일한 주파수이고, 상기 제2 구동 주파수는 상기 입력 동기 신호보다 낮은 주파수인 표시 장치.
  20. 제 19 항에 있어서,
    상기 영상 프로세서는 상기 제1 마스킹 인에이블 신호가 상기 활성 레벨인 동안 상기 입력 동기 신호에 동기해서 상기 제1 영상 신호의 일부 비트들을 미리 결정된 순서의 상기 복수 개의 디더 패턴들에 대응하는 상기 제1 데이터 신호로 변환하는 표시 장치.
  21. 제 19 항에 있어서,
    상기 영상 프로세서는 상기 제2 마스킹 인에이블 신호가 상기 활성 레벨인 동안 상기 입력 동기 신호에 동기해서 상기 제2 영상 신호의 일부 비트들을 미리 결정된 순서의 상기 복수 개의 디더 패턴들에 대응하는 상기 제2 데이터 신호로 변환하고,
    상기 영상 프로세서는 상기 제2 마스킹 인에이블 신호가 비활성 레벨인 동안 상기 제2 영상 신호를 상기 제2 데이터 신호로 변환하는 동작을 중지하는 표시 장치.
  22. 제 19 항에 있어서,
    상기 영상 프로세서는 상기 제2 마스킹 인에이블 신호가 비활성 레벨인 동안 상기 제2 영상 신호를 소정의 디더 패턴에 대응하는 상기 제2 데이터 신호로 변환하는 표시 장치.
KR1020190130766A 2019-10-21 2019-10-21 구동 컨트롤러 및 그것을 포함하는 표시 장치 KR20210047417A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190130766A KR20210047417A (ko) 2019-10-21 2019-10-21 구동 컨트롤러 및 그것을 포함하는 표시 장치
US16/893,326 US11127335B2 (en) 2019-10-21 2020-06-04 Driving controller for displaying image using dither patterns and display device having the same
EP20202128.3A EP3813046A1 (en) 2019-10-21 2020-10-15 Driving controller and display device having the same
CN202011119678.3A CN112767865A (zh) 2019-10-21 2020-10-19 驱动控制器及具有驱动控制器的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190130766A KR20210047417A (ko) 2019-10-21 2019-10-21 구동 컨트롤러 및 그것을 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210047417A true KR20210047417A (ko) 2021-04-30

Family

ID=73005292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190130766A KR20210047417A (ko) 2019-10-21 2019-10-21 구동 컨트롤러 및 그것을 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US11127335B2 (ko)
EP (1) EP3813046A1 (ko)
KR (1) KR20210047417A (ko)
CN (1) CN112767865A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11900888B2 (en) 2022-01-13 2024-02-13 Samsung Display Co., Ltd. Electronic device and driving method of electronic device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681582B (zh) * 2020-06-02 2021-08-24 Tcl华星光电技术有限公司 扫描驱动方法、扫描驱动装置、电子设备及存储介质
KR20220116873A (ko) * 2021-02-16 2022-08-23 엘지전자 주식회사 디스플레이 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229623B1 (ko) * 1996-12-27 1999-11-15 구자홍 다계조 처리장치
US6219838B1 (en) * 1998-08-24 2001-04-17 Sharewave, Inc. Dithering logic for the display of video information
JP2006227272A (ja) * 2005-02-17 2006-08-31 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP5099406B2 (ja) * 2006-11-14 2012-12-19 ソニー株式会社 信号処理回路および方法
JP2008294899A (ja) 2007-05-28 2008-12-04 Funai Electric Co Ltd 放送受信装置
US8610705B2 (en) 2007-11-12 2013-12-17 Lg Display Co., Ltd. Apparatus and method for driving liquid crystal display device
US8446527B2 (en) * 2009-07-21 2013-05-21 Qualcomm Incorporated System of programmable time intervals used for video signal synchronization
KR101201722B1 (ko) * 2010-02-23 2012-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
US20120236021A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Methods and apparatus for dither selection
KR101954934B1 (ko) 2011-08-08 2019-03-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6046413B2 (ja) 2011-08-08 2016-12-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
KR102068165B1 (ko) 2012-10-24 2020-01-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
US9349160B1 (en) * 2013-12-20 2016-05-24 Google Inc. Method, apparatus and system for enhancing a display of video data
KR102107567B1 (ko) 2014-02-04 2020-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102234512B1 (ko) 2014-05-21 2021-04-01 삼성디스플레이 주식회사 표시 장치, 표시 장치를 포함하는 전자 기기 및 그의 구동 방법
KR102454982B1 (ko) 2015-09-24 2022-10-17 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11900888B2 (en) 2022-01-13 2024-02-13 Samsung Display Co., Ltd. Electronic device and driving method of electronic device

Also Published As

Publication number Publication date
US11127335B2 (en) 2021-09-21
US20210118354A1 (en) 2021-04-22
EP3813046A1 (en) 2021-04-28
CN112767865A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN108257560B (zh) 有机发光显示装置、数据驱动器及驱动数据驱动器的方法
KR102207190B1 (ko) 영상 처리 방법 및 영상 처리 회로와, 그를 이용한 표시 장치
KR102218606B1 (ko) 표시 패널 모듈, 이를 구비하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
EP3813046A1 (en) Driving controller and display device having the same
KR20160083157A (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20170077937A (ko) 타이밍 컨트롤러, 데이터 드라이버, 표시장치 및 그 구동방법
KR20220099169A (ko) 표시 장치 및 이의 전원 설정 방법
CN115995197A (zh) 显示装置和显示驱动方法
US11393374B2 (en) Display device and method of driving the same
CN114283733A (zh) 显示设备的控制方法及控制装置、驱动芯片和显示设备
US20130127804A1 (en) Data driving apparatus, display device including the same, and driving method thereof
KR101469036B1 (ko) 표시 장치 및 이를 포함하는 전자 장치
US10290278B2 (en) Electrooptical device, electronic device, and control method of electrooptical device
KR20120139564A (ko) 화상 처리 장치, 전기 광학 장치, 전자 기기 및 화상 처리 방법
US11803212B2 (en) Foldable display device and driving method thereof
JP2008122745A (ja) ガンマ補正用テーブルの作成方法、表示装置用駆動回路、及び電気光学装置
US11120723B2 (en) Display panel driver and display device including the same
JP2018017802A (ja) 電気光学装置、電子機器、および電気光学装置の駆動方法
JP2018017793A (ja) 電気光学装置および電子機器
KR20200020387A (ko) 멀티 비전 장치 및 멀티 비전 장치에 포함된 표시 장치
US11521538B2 (en) Display device and method of driving the same
US20230206830A1 (en) Stacked display driver integrated circuit and display device including the same
KR20190078181A (ko) 표시장치 및 그 구동방법
US20210201725A1 (en) Foldable Display Device
KR20060014795A (ko) 전원 공급 장치 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal