JP4016183B2 - 映像信号処理装置および表示装置 - Google Patents

映像信号処理装置および表示装置 Download PDF

Info

Publication number
JP4016183B2
JP4016183B2 JP2002123535A JP2002123535A JP4016183B2 JP 4016183 B2 JP4016183 B2 JP 4016183B2 JP 2002123535 A JP2002123535 A JP 2002123535A JP 2002123535 A JP2002123535 A JP 2002123535A JP 4016183 B2 JP4016183 B2 JP 4016183B2
Authority
JP
Japan
Prior art keywords
correction
video signal
pixel
defective pixel
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002123535A
Other languages
English (en)
Other versions
JP2003316330A (ja
Inventor
孝 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002123535A priority Critical patent/JP4016183B2/ja
Publication of JP2003316330A publication Critical patent/JP2003316330A/ja
Application granted granted Critical
Publication of JP4016183B2 publication Critical patent/JP4016183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、映像信号処理装置および表示装置に関し、特に表示パネル上の欠陥画素の輝度を補正する機能を有する映像信号処理装置および当該映像信号処理装置を備えた液晶表示装置に代表される表示装置に関する。
【0002】
【従来の技術】
従来、画素の集合体からなる液晶表示装置などの表示装置において、画素を構成するトランジスタなどの回路素子に不具合があり、製造上のばらつき等によってその欠陥画素に他の正常な画素(以下、単に「正常画素」と記す)に対して輝度差があった場合に、その輝度差が数%の誤差範囲内であったとしても表示パネルの不良として扱われるため、歩留まりを落とす原因の一つとなっている。この場合、正常画素に対して、欠陥画素に書き込まれる映像信号のレベルが異なるため、通常は、映像表示画面上に輝点または滅点として反映される。
【0003】
このように、画素を構成する回路素子に欠陥がある場合には、画素に書き込まれている電圧が正常画素と欠陥画素では異なっているため、実際に画素に書き込まれる輝度レベルに差異が生じていることが考えられる。電圧非印加時に透過率が最大となるノーマリホワイトモードの液晶表示装置において、実際に映像として見えるのは、図6の画素回路において、液晶セル31および保持容量32の両端間にかかっている電圧Vlcに依存するが、画素トランジスタ33のリーク等により欠陥画素では他の正常画素に対してこの電圧Vlcが異なっているために、電圧Vlcが高い場合は滅点として、電圧Vlcが低い場合は輝点としてみえてしまう(図11を参照)。
【0004】
図12に、電圧非印加時に透過率が最大となる液晶パネルを例に挙げて正常に動作している画素(正常画素)と欠陥画素との電圧-透過率特性(V−T特性)を示す。図12において、実線(a)で示す特性が正常画素のV−T特性例であり、破線(b)で示す特性が欠陥画素の特性例である。
【0005】
この欠陥画素の輝度を補正するシステムとして、従来、R(赤),G(緑),B(青)の3つの表示パネルを有する投射型表示装置において、1つの表示パネルが欠陥画素を有する場合に、当該欠陥画素と同座標の他の2つの表示パネル上の画素の輝度を下げる補正を行う構成のものが知られている(特開2001−21861号公報参照)。この欠陥画素補正システムにおいては、3つの表示パネルの映像を合成した合成映像において欠陥画素が目立たなくなるため、映像の劣化を極力防ぐことができる。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来例に係る欠陥画素補正システムでは、1つの表示パネル上の欠陥画素に対して他の表示パネル上の正常画素の輝度を合わせるため、欠陥画素が輝点の場合は輝点のまま、滅点の場合は滅点のまま残り、色の補正のみ行うことになり、調整の手間がかかる割に補正効果としては最適とは言えない。またより問題として取り上げられるのは輝点であるため、その問題を解決する手法として十分であるとは言えない。
【0007】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、画素欠陥を効率良く目立たなく、またはほぼ完全に目立たなくすることが可能な映像信号処理装置および当該映像信号処理装置を用いた表示装置を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明では、画素の集合体からなる表示部を表示駆動する映像信号の処理に際し、前記表示部の欠陥画素に対応する映像信号の時間軸上の位置を特定し、当該欠陥画素に対応する映像信号に欠陥画素と正常画素との輝度差を補正する補正信号を重畳するとともに、複数の特定の階調について補正値を設定し、その間の階調での補正量については上下の補正点の補正量を線形あるいは非線形に補間し、前記補正信号の信号レベルを前記欠陥画素に対応する映像信号の信号レベルに応じて制御する構成を採っている。
【0009】
表示部上の特定の画素が製造上やその他の欠陥によって他の画素に対して輝度が異なる場合、先ず、その欠陥画素に対応する映像信号の時間軸上の位置を特定する。そして、特定した位置のタイミングで欠陥画素に対応する映像信号に補正信号を重畳する。この補正信号は、正常画素に対する欠陥画素の輝度差に応じた信号である。これにより、欠陥画素そのものの輝度が正常画素の輝度と同等となるように欠陥画素の輝度補正が行われる。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0011】
図1は、本発明の一実施形態に係る映像信号処理装置の構成を示すブロック図である。本実施形態では、駆動対象の映像表示デバイスが画素の集合体、具体的には例えば液晶セルを含む画素が行列状に配置されてなる液晶パネルであるとして話を進めるものとする。図1から明らかなように、本実施形態に係る映像信号処理装置は、ホワイトバランス調整回路11、γ(ガンマ)補正回路12、加算器13、補正値演算回路14、タイミングコントロール回路15およびセレクタ16を有する構成となっている。
【0012】
ホワイトバランス調整回路11は、入力される映像信号に対してゲインやブライトネス等のホワイトバランス調整を行う。このホワイトバランス調整後の映像信号はγ補正回路12に入力される。ここで、一般的に、映像表示デバイスの入力信号に対する出力は、人間の目に対して線形に変化しているように見えない。そこで、γ補正回路12においては、入力される映像信号に対して駆動の対象となる素子、本例では液晶のV−Tカーブから人の目の特性に合わせた入出力特性になるようにするためのγ補正が行われる。
【0013】
γ補正後の映像信号は、加算器13の一方の加算入力になるとともに補正値演算回路14に供給される。タイミングコントロール回路15は、水平同期信号をカウントする水平カウンタ151、垂直同期信号をカウントする垂直カウンタ152およびこれらカウンタ151,152の各カウント値をデコードするデコーダ153を有する構成となっている。
【0014】
このタイミングコントロール回路15において、水平カウンタ151が水平画素位置に相当するマスタクロックをカウントし、垂直カウンタ152が水平同期信号をカウントする。デコーダ153は、例えば図2に示すような輝点(欠陥画素)の位置(座標)情報をあらかじめ内蔵のメモリに保持しており、水平カウンタ151および垂直カウンタ152の各カウント値をデコードし、輝点位置となったタイミングで輝点補正を必要とする欠陥画素に対応する映像信号の時間軸上の位置を特定し、その特定したタイミングで得られる位置信号をセレクタ16にそのセレクト信号として与える。
【0015】
補正値演算回路14は、欠陥画素に対する補正値を設定する。この補正値はセレクタ16にその一方の入力として与えられる。セレクタ16は、補正“0”をその他方の入力としており、タイミングコントロール回路15からセレクト信号が与えられたときに補正値演算回路14から与えられる補正値を選択し、それ以外では補正“0”を選択する。このセレクタ16で選択された補正値または補正“0”は加算器13にその他方の加算入力として供給される。
【0016】
加算器13においては、補正を必要としない正常画素に対応する映像信号に対してはセレクタ16により選択された補正“0”がγ補正後の映像信号に足し合わされ、輝点補正を必要とする欠陥画素に対応する映像信号に対してはセレクタ16により選択された補正値がγ補正後の映像信号に足し合わされる。このときの補正値としては正負両方の値をとることが可能である。
【0017】
ここで、補正値演算回路14での補正値の設定に関して説明する。入力された映像信号の階調レベルによって欠陥画素と正常画素との輝度差が異なるため、本例に係る補正値演算回路14では、欠陥画素に対応するγ補正後の映像信号の信号レベルによって補正値(補正信号の信号レベル)を変化させるようにする。具体的には、例えば図3に示すように、いくつかの特定の階調について補正値を設定し、その間の階調での補正量については上下の補正点の補正量を線形あるいは非線形に補間することで算出する手法が考えられる。
【0018】
次に、上記構成の本実施形態に係る映像信号処理装置の回路動作について説明する。
【0019】
入力される映像信号は、ホワイトバランス調整回路11でホワイトバランスの調整が行われた後、γ補正回路12において液晶のV−Tカーブから人の目の特性に合わせた入出力特性になるようにするためのγ補正が行われる。この信号処理と並行して、タイミングコントロール回路15が動作する。具体的には、水平カウンタ151が水平画素位置に相当するマスタクロックをカウントし、垂直カウンタ152が水平同期信号をカウントする。そして、デコーダ153はこれらカウント値デコードすることにより、欠陥画素に対応する映像信号の時間軸上の位置を特定し、その特定したタイミングでセレクタ16にセレクト信号として与える。
【0020】
ここで、欠陥画素に対応する映像信号の時間軸上の位置を特定するには、デコーダ153は欠陥画素の液晶パネル上の位置(図2を参照)を知っている必要がある。そのため、当該位置情報がデコーダ153の内蔵メモリにあらかじめ格納されている。この欠陥画素の液晶パネル上の位置情報については、例えば、液晶パネルの出荷前の検査段階で取得しておき、その情報をデコーダ153にロードするようにすれば良い。あるいは、本映像信号処理装置において、補正値を極端な値に設定して一連の補正処理を実行することで、その補正画素が水平走査および垂直走査を行うに連れて徐々に移動し、いずれ欠陥画素の位置を通過することになるから、その補正画素が欠陥画素に位置したタイミングでのデコーダ153のデコード値を欠陥画素の液晶パネル上の位置情報として取り込むようにすれば良い。ただし、これらは一例に過ぎず、これら手法に限られるものではない。
【0021】
一方、補正値演算回路14では、欠陥画素が1個とは限らないため、デコーダ153に格納されている欠陥画素数に対応した数の補正値を設定するとともに、各欠陥画素の位置情報に応じて対応する欠陥画素についての補正値を出力することになる。
【0022】
セレクタ16は、通常、補正“0”を選択している。そして、デコーダ153からセレクタ16に対してセレクト信号が与えられると、セレクタ16は補正値演算回路14で設定された補正値を補正“0”に代えて選択する。これにより、輝点補正を必要とする欠陥画素に対応する映像信号に対して、補正値演算回路14で設定された補正値が加算器13で重畳される。その結果、図4のデジタル入力に対する出力変換テーブル例に示すように、正常画素の入出力特性(a)に対して差を補正値分だけシフトされた欠陥画素の入出力特性(b)を得ることができる。
【0023】
上述したように、液晶パネルに代表される表示パネルを表示駆動する映像信号の処理に際し、表示パネルの欠陥画素に対応する映像信号の時間軸上の位置を特定し、当該欠陥画素に対応する映像信号に、正常画素に対する欠陥画素の輝度差を補正する補正信号(補正値)を重畳することにより、欠陥画素そのものの輝度が正常画素の輝度と同等となるように欠陥画素の輝度補正が行われるため、画素欠陥を効率良く目立たなくすることができる。特に、補正信号の信号レベルを欠陥画素に対応する映像信号の信号レベルに応じて変えるようにしていることにより、たとえ欠陥画素に必要とされる補正量が輝度レベルによって異なったとしても、より最適な補正量を設定できるため、画素欠陥をほぼ完全に目立たなくすることが可能となる。
【0024】
なお、本実施形態では、映像信号の信号レベルに応じて補正値を変えるのに、いくつかの特定の階調について補正値を設定し、その間の階調での補正量については上下の補正点の補正量を線形あるいは非線形に補間するようにしたが、これに限られるものではなく、その変形例として例えば、全階調に対して輝点についてのみ独立に補正値をあらかじめ設定したγ補正テーブルを持ち、このγ補正テーブルを用いて映像信号の信号レベルに応じた補正値を設定するようにすることも可能である。
【0025】
また、補正値演算回路14での補正値の演算による回路規模の増大が懸念される場合は、演算を行わない構成を採ることも可能である。具体的には、最も視認性が良く輝度レベルの差として認識されやすい階調、例えば視覚上最も目立つ中間調における欠陥画素の正常画素に対する輝度差を固定の補正値として設定し、この補正値を全階調に対して同じように重畳するようにしても輝点の改善は可能である。
【0026】
さらに、人間の目の視認性という観点から、輝点よりも滅点の方が目立たないため、電圧を印加しない状態で最大透過率となる表示装置、即ちノーマリホワイト型の液晶表示装置では、輝点として見えている欠陥画素に対しては入力される映像信号の信号レベルにかかわらず黒信号(黒レベル)を書き込むようにすることも可能である。このように、黒信号を書き込むことによって輝点を滅点とすることができるため、人間の目の視認性という観点から欠陥画素が目立たないようにすることができる。
【0027】
なお、本実施形態においては、輝点として見える欠陥画素について補正する場合を例に挙げて説明をしてきたが、補正の方式から勿論、滅点として見える欠陥画素について補正する場合にも適用可能であることは明らかである。
【0028】
以上説明した上記実施形態に係る映像信号処理装置は、一例として、3板式液晶投影映像表示装置の信号処理系として用いることができる。図5に、3板式液晶投影映像表示装置の構成の概略を示す。
【0029】
この3板式液晶投影映像表示装置は、液晶パネルモジュール21R,21G,21Bと、これらパネルモジュール21R,21G,21Bを駆動する液晶ドライバ22R,22G,22Bと、液晶パネルモジュール21R,21G,21Bを駆動するための各種のタイミングパルスを発生するタイミングジェネレータ23と、R,G,Bの各映像信号を処理する映像信号処理回路24とを有する構成となっている。
【0030】
液晶パネルモジュール21R,21G,21Bは、2枚の透明絶縁基板(例えば、ガラス基板)間に液晶材料が封入されることによって作製され、行列状に配置された各単位画素上にR,G,Bの各カラーフィルタが配された構成となっている。これら液晶パネルモジュール21R,21G,21Bには、走査系を構成するシフトレジスタが内蔵されている。
【0031】
図6に、単位画素の周辺回路の構成例を示す。同図から明らかなように、単位画素は、互いに並列に接続され、対向電極がCs線34に接続された液晶セル31と、この液晶セル31に対して並列に接続された保持容量32と、液晶セル31の画素電極にドレイン電極が、データ線(信号線)35にソース電極が、ゲート線36にゲート電極がそれぞれ接続された画素トランジスタ33とを有する構成となっている。
【0032】
図7に、3板式液晶投影映像表示装置の光学系の構成を示す。図7において、白色ランプ等の光源41から発せられる白色光は、ダイクロイックミラー42で特定の色成分、例えばRの光成分のみが反射され、残りの色の光成分は当該ダイクロイックミラー42を透過する。第1のダイクロイックミラー42で反射されたRの光成分は、ダイクロイックミラー43で光路が変更され、偏光板44Rを通してRの液晶パネルモジュール21Rに入射する。
【0033】
ダイクロイックミラー42を透過した光成分については、ダイクロイックミラー45で例えばGの光成分が反射され、Bの光成分が当該ダイクロイックミラー45を透過する。ダイクロイックミラー45で反射されたGの光成分は、偏光板44Gを通してGの液晶パネルモジュール21Gに入射する。ダイクロイックミラー45を透過したBの光成分は、ダイクロイックミラー46,47で光路が変更され、偏光板44Bを通してBの液晶パネルモジュール21Bに入射する。
【0034】
液晶パネルモジュール21R,21G,21Bをそれぞれ経由したR,G,Bの各光成分は、偏光板48R,48G,48Bを通してダイクロイックプリズム49に入射し、このダイクロイックプリズム49で合成される。そして、このダイクロイックプリズム49から出射される合成光は、投射レンズ50によってスクリーン(図示せず)に投射される。
【0035】
上記構成の3板式液晶投影映像表示装置において、映像信号処理回路24として、先述した実施形態に係る映像信号処理装置が用いられる。これにより、外部から入力されるR,G,Bの各映像信号に対して、映像信号処理回路24で液晶のV−Tカーブに合ったγ補正がかけられて出力される。映像信号処理回路24を経たR,G,Bの各映像信号は、液晶ドライブ22R,22G,22Bで液晶を交流反転するような駆動波形に変換される。
【0036】
この交流駆動化された映像信号は、液晶パネルモジュール21R,21G,21Bに入力され、タイミングジェネレータ23から出力される各パネルの表示領域に合ったタイミングパルスによって特定の画素数ずつ信号線に電圧が書き込まれていく。これらの処理が光の三原色R,G,Bそれぞれによって行われ、図7に示す光学系に従って3色が合成されて投影されることになる。
【0037】
このとき、液晶パネルモジュール21R,21G,21Bのある特定の画素において、例えば画素トランジスタのON電流特性が正常画素のトランジスタの特性に対して低く、ON時の抵抗が大きい場合には、他の正常画素に対して十分に電圧を書き込むことができず、結果として、ノーマリホワイト型液晶パネルの場合には、欠陥画素が輝点となって見えることになる。これは先に述べたように欠陥画素の外部からの電圧に対する透過率の特性が正常画素に対して異なっているためである。
【0038】
この欠陥画素の輝度の補正を行うために、先述した実施形態に係る映像信号処理装置では、同一の映像信号レベルが入力されている場合において正常画素に信号が書き込まれている場合と同等の透過率を欠陥画素に対しても得られるように欠陥画素に対応する映像信号に補正信号を重畳するようにしている。欠陥画素の外部駆動電圧から見た動作は、他の正常画素に対してV−T特性が異なっているように見えるため、この欠陥画素についてのみγ補正を他の画素に対するそれと変えて、同一の入力信号のときに正常画素と同じ透過率となるような補正をかければ良いのである。
【0039】
このように、例えば3板式液晶投影映像表示装置において、映像信号処理回路24として、先述した実施形態に係る映像信号処理装置が用いることで、当該映像信号処理装置では液晶パネルもモジュール21R,21G,21B各々について欠陥画素そのものの輝度を正常画素の輝度と同等となるように輝度補正を行われることになるため、従来技術のように、欠陥画素が輝点の場合は輝点のまま、滅点の場合は滅点のまま残り、色の補正のみが行われるということはなく、画素欠陥をより確実に目立たなくすることができる。
【0040】
図8に、交流化された液晶駆動映像信号の波形を示す。同図から明らかなように、補正値(補正信号)を映像信号の信号レベルに応じて変化させたとしても、欠陥画素用信号(b)は正常画素用信号(a)の動作範囲X内で変化することになる。ただし、このように、欠陥画素用信号(b)を正常画素用信号(a)の動作範囲内で変化させる輝点補正では、通常の黒レベルの信号よりも大きな電圧をかけることができないため、黒レベルでの補正が不可能である。
【0041】
そこで、正常な画素の駆動状態では輝度レベルが異なってしまう欠陥画素に対して、正常な画素の駆動範囲を超える信号を入力可能とする。具体的には、デジタル入力に対する出力変換テーブルを図9に示すような特性にし、輝点となる画素に通常の黒レベルの信号よりも大きな電圧をかけるようにする。この場合の交流化された液晶駆動映像信号の波形を図10に示す。同図から明らかなように、欠陥画素用信号(b)の動作範囲Yが正常画素用信号(a)の動作範囲Xよりも拡大する。
【0042】
このように、正常画素に対する黒信号よりも欠陥画素に対する黒信号を大きくかけることにより、黒信号入力時に対しても補正をかけることが可能となる。すなわち、画素欠陥によって黒として表示されなくなった画素を本来の黒として表示できることになる。
【0043】
なお、ここでは、液晶投射映像表示装置に適用した場合を例に挙げて説明してきたが、本発明は投射型に限らず一般的な液晶表示装置、さらには液晶表示装置に限らず、EL(electroluminescence;エレクトロルミネッセンス)素子を表示エレメントとして用いたEL表示装置など、画素を制御する素子を有する表示装置全般に対して適用可能である。
【0044】
【発明の効果】
以上説明したように、本発明によれば、液晶パネルに代表される表示パネルを表示駆動する映像信号の処理に際し、表示パネルの欠陥画素に対応する映像信号の時間軸上の位置を特定し、当該欠陥画素に対応する映像信号に正常画素との輝度差を補正する補正信号を重畳することにより、欠陥画素そのものの輝度が正常画素の輝度と同等となるように欠陥画素の輝度補正が行われるため、画素欠陥を効率良く目立たなくすることができる。特に、複数の特定の階調について補正値を設定し、その間の階調での補正量については上下の補正点の補正量を線形あるいは非線形に補間し、補正信号の信号レベルを欠陥画素に対応する映像信号の信号レベルに応じて制御することにより、たとえ欠陥画素に必要とされる補正量が輝度レベルによって異なったとしても、より最適な補正量を設定できるため、画素欠陥をほぼ完全に目立たなくすることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る映像信号処理装置の構成を示すブロック図である。
【図2】表示パネルに対する輝点の位置(座標)関係を示す図である。
【図3】階調による補正量の変化を示す特性図である。
【図4】デジタル入に対する出力変換テーブル例(その1)を示す図である。
【図5】3板式液晶投影映像表示装置の構成の概略を示すブロック図である。
【図6】単位画素の構成の一例を示す回路図である。
【図7】3板式液晶投影映像表示装置の光学系を示す構成図である。
【図8】交流化された液晶駆動映像信号(その1)を示す波形図である。
【図9】デジタル入に対する出力変換テーブル例(その2)を示す図である。
【図10】交流化された液晶駆動映像信号(その2)を示す波形図である。
【図11】画素欠陥による輝点の状態を示す図である。
【図12】液晶パネルの電圧−透過率(V−T)の特性図である。
【符号の説明】
11…ホワイトバランス調整回路、12…γ(ガンマ)補正回路、14…補正値演算回路、15…タイミングコントロール回路、16…セレクタ、21R,21G,21B…液晶パネルモジュール、22R,22G,22B…液晶ドライバ、23…タイミングジェネレータ、24…映像信号処理回路

Claims (2)

  1. 画素の集合体からなる表示部を表示駆動する映像信号の処理装置であって、
    前記表示部の欠陥画素に対応する映像信号の時間軸上の位置を検出する検出手段と、
    前記検出手段の検出出力に応答して前記欠陥画素に対応する映像信号に前記欠陥画素と正常画素との輝度差を補正する補正信号を重畳する補正手段とを備え
    前記補正手段は、複数の特定の階調について補正値を設定し、その間の階調での補正量については上下の補正点の補正量を線形あるいは非線形に補間し、前記補正信号の信号レベルを前記欠陥画素に対応する映像信号の信号レベルに応じて制御する
    ことを特徴とする映像信号処理装置。
  2. 画素の集合体からなる表示部と、
    前記表示部の欠陥画素に対応する映像信号の時間軸上の位置を特定し、前記欠陥画素に対応する映像信号に前記欠陥画素と正常画素との輝度差を補正する補正信号を重畳する信号処理手段とを具備し、
    前記信号処理手段は、複数の特定の階調について補正値を設定し、その間の階調での補正量については上下の補正点の補正量を線形あるいは非線形に補間し、前記補正信号の信号レベルを前記欠陥画素に対応する映像信号の信号レベルに応じて制御する
    ことを特徴とする表示装置。
JP2002123535A 2002-04-25 2002-04-25 映像信号処理装置および表示装置 Expired - Fee Related JP4016183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002123535A JP4016183B2 (ja) 2002-04-25 2002-04-25 映像信号処理装置および表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002123535A JP4016183B2 (ja) 2002-04-25 2002-04-25 映像信号処理装置および表示装置

Publications (2)

Publication Number Publication Date
JP2003316330A JP2003316330A (ja) 2003-11-07
JP4016183B2 true JP4016183B2 (ja) 2007-12-05

Family

ID=29538797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002123535A Expired - Fee Related JP4016183B2 (ja) 2002-04-25 2002-04-25 映像信号処理装置および表示装置

Country Status (1)

Country Link
JP (1) JP4016183B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005195832A (ja) * 2004-01-07 2005-07-21 Sony Corp 画像表示装置および画像表示方法
JP4549762B2 (ja) * 2004-07-13 2010-09-22 シャープ株式会社 画像信号処理装置及び方法
JP4622425B2 (ja) 2004-09-29 2011-02-02 セイコーエプソン株式会社 表示制御装置及び方法
KR101127843B1 (ko) * 2005-10-25 2012-03-21 엘지디스플레이 주식회사 평판표시장치 및 그 화질제어방법
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101243817B1 (ko) 2006-07-28 2013-03-18 엘지디스플레이 주식회사 평판표시장치와 그 데이터 다중 변조방법
WO2008047495A1 (fr) * 2006-10-18 2008-04-24 Sharp Kabushiki Kaisha Dispositif d'affichage
JP5099406B2 (ja) 2006-11-14 2012-12-19 ソニー株式会社 信号処理回路および方法
JP2010101926A (ja) * 2008-10-21 2010-05-06 Sony Corp 画像表示装置及び画像表示装置の駆動方法
JP5426562B2 (ja) * 2009-04-07 2014-02-26 パナソニック株式会社 画像表示装置及びその補正方法

Also Published As

Publication number Publication date
JP2003316330A (ja) 2003-11-07

Similar Documents

Publication Publication Date Title
JP4462234B2 (ja) 電気光学装置及び電子機器
JP4622425B2 (ja) 表示制御装置及び方法
US7973781B2 (en) Image display device and projector
US20050094056A1 (en) Field sequential LCD device and color image display method thereof
US7852307B2 (en) Multi-mode pulse width modulated displays
US7602362B2 (en) Liquid crystal display device and method for driving the same
US20080122874A1 (en) Display apparatus and method of driving the same
US20080074445A1 (en) Image display apparatus and method of driving image display apparatus
US7116320B2 (en) Display device, method of controlling the same, and projection-type display apparatus
JP3985981B2 (ja) 表示装置および表示装置補正システム
JP4016183B2 (ja) 映像信号処理装置および表示装置
US20060139239A1 (en) Liquid crystal display device and projector
KR100572788B1 (ko) 잔상 억제 회로, 프로젝터, 액정 표시 장치 및 잔상 억제방법
US20070040783A1 (en) Liquid crystal display apparatus and method for driving liquid crystal display apparatus
JPH1185110A (ja) 表示装置及び表示方法
JP2005195832A (ja) 画像表示装置および画像表示方法
US10475402B2 (en) Liquid crystal driving apparatus, image display apparatus, liquid crystal driving method, and liquid crystal driving program
JP2005148386A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP4345445B2 (ja) 画像処理装置、画像表示装置および画像処理装置における演算パラメータの設定方法
JP4569081B2 (ja) 表示装置および投射型表示装置
JP2010055111A (ja) 電気光学装置及び画像処理装置、並びに電子機器
JP2009300961A (ja) 投写型表示装置
JP4507630B2 (ja) 光学機能装置及び光学表示方法
KR101012791B1 (ko) 액정 표시 장치 및 그 구동 방법
JP2021026195A (ja) 投射型ディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070903

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees