JP2010210896A - 画像処理装置 - Google Patents

Abstract

【課題】画像の切り出しを画像の入力と並行して行う処理において、入力画像に含まれる切出領域の位置やサイズに依存することなく、表示画像の適切な表示を可能にする。
【解決手段】領域切出回路３２ａは、時系列的に順次入力される入力画像Ｄinから、表示装置の表示画像を規定する切出領域を切り出す。クロック生成回路３５ａは、入力ドットクロックＤＣＫinを切出領域のサイズに応じて分周することにより、出力ドットクロックＤＣＫaを生成する。画像出力回路３４ａは、切出領域内の画素データを出力ドットクロックDＣＫaに基づいて表示装置に順次出力する。同期信号生成回路３６ａは、入力画像のスキャン開始点を基準とした切出領域の水平／垂直方向のオフセット量と、切出領域のサイズとに応じた水平／垂直同期信号ＨＳａ，ＶＳaを生成して表示装置に出力する。
【選択図】図８

Description

本発明は、特にマルチディスプレイの構築に適した画像処理装置に関する。

近年、パチンコ台といった遊技機の演出効果の向上等を図るために、複数の液晶パネルを実装して、遊技機のマルチディスプレイ化を図りたいというニーズが高まっている。このマルチディスプレイに関して、特許文献１には、時系列的に順次入力された入力画像を分配装置を介して複数の表示装置に分配し、それぞれに分割画像を表示させることによって、全体として１画面を表示するマルチディスプレイシステムが開示されている。このシステムにおいて、分配装置は、１フレーム分の入力画像を格納するフレームメモリを有し、これに上位装置から供給された１フレーム分の入力画像が一旦格納される。そして、フレームメモリから読み出された１フレーム分の入力画像から複数の分割画像が切り出され、それぞれの分割画像は、拡大処理が施された上で表示装置に個別に出力される。

特開２００２−１１６７４９号公報

しかしながら、上述した従来技術では、１フレームの入力画像をフレームメモリに一旦格納した後に画像の分割を行っているため、１フレーム分のデータを格納できるだけの記憶容量が必要になる。このような大容量のメモリの使用は、システムのコストアップを招く要因となるので好ましくない。メモリの省容量化を図るためには、画像の切り出しを画像の入力と並行してパイプライン的に行うことが有効だが、この場合、入力画像の同期信号をそのまま表示装置に供給すると、表示画像を適切に表示することが困難となる。

そこで、本発明の目的は、画像の切り出しを画像の入力と並行して行う処理において、入力画像に含まれる切出領域の位置やサイズに依存することなく、表示画像の適切な表示を可能にすることである。

また、本発明の別の目的は、画像の切り出しを画像の入力と並行して行うマルチディスプレイ処理において、入力装置に含まれる複数の切出領域の位置やサイズに依存することなく、それぞれの表示画像の適切な表示を可能にすることである。

かかる課題を解決すべく、第１の発明は、領域切出回路と、クロック生成回路と、画像出力回路と、同期信号生成回路とを有する画像処理装置を提供する。領域切出回路は、時系列的に順次入力される１フレームの入力画像から、表示装置の表示画像を規定する切出領域を切り出す。クロック生成回路は、入力画像と共に入力された入力ドットクロックを切出領域のサイズに応じて分周することにより、出力ドットクロックを生成する。画像出力回路は、領域切出回路によって切り出された切出領域内の画素データを、水平方向の位置および垂直方向の位置をカウントしながら、表示装置に順次出力する。同期信号生成回路は、水平方向のカウント結果に基づいて、入力画像のスキャン開始点を基準とした切出領域の水平方向のオフセット量と、切出領域のサイズとに応じた水平同期信号を生成する。また、同期信号生成回路は、垂直方向のカウント結果に基づいて、スキャン開始点を基準とした切出領域の垂直方向のオフセット量と、切出領域のサイズとに応じた垂直同期信号を生成する。同期信号生成回路によって生成された水平同期信号および垂直同期信号は、切出領域内の画素データと共に表示装置に出力される。

ここで、第１の発明において、領域切出回路は、入力画像中の個々の画素データに対応付けられた座標値が、切出領域として予め設定されたカウント範囲内であるか否かを判定することによって、切出領域を切り出すことが好ましい。

第１の発明において、領域切出回路によって切り出された切出領域内の画素データを一時的に保持し、この保持された画素データが画像出力回路によって読み出される記憶部をさらに設けてもよい。

第１の発明において、領域切出回路は、入力ドットクロックに基づいて記憶部への画素データの書き込みを行うことが好ましく、画像出力回路は、出力ドットクロックに基づいて記憶部からの画素データの読み出しを行うことが好ましい。

第２の発明は、マルチディスプレイのための処理を行うために、領域切出回路と、クロック生成回路と、画像出力回路と、同期信号生成回路とからなる処理系を複数有する画像処理装置を提供する。第１の領域切出回路は、時系列的に順次入力される１フレームの入力画像から、第１の表示装置の表示画像を規定する第１の切出領域を切り出す。第２の領域切出回路は、入力画像から、第２の表示装置の表示画像を規定する第２の切出領域を切り出す。第１のクロック生成回路は、入力画像と共に入力された入力ドットクロックを第１の切出領域のサイズに応じて分周することにより、第１の出力ドットクロックを生成する。第２のクロック生成回路は、入力ドットクロックを第２の切出領域のサイズに応じて分周することにより、第２の出力ドットクロックを生成する。第１の画像出力回路は、第１の領域切出回路によって切り出された第１の切出領域内の画素データを、第１のカウンタで水平方向の位置および垂直方向の位置をカウントしながら、第１の表示装置に順次出力する。第２の画像出力回路は、第２の領域切出回路によって切り出された第２の切出領域内の画素データを、第２のカウンタで水平方向の位置および垂直方向の位置をカウントしながら、第２の表示装置に順次出力する。第１の同期信号生成回路は、第１のカウンタによる水平方向のカウント結果に基づいて、入力画像のスキャン開始点を基準とした第１の切出領域の水平方向のオフセット量と、第１の切出領域のサイズとに応じた第１の水平同期信号を生成する。また、第１の同期信号生成回路は、第１のカウンタによる垂直方向のカウント結果に基づいて、スキャン開始点を基準とした第１の切出領域の垂直方向のオフセット量と、第１の切出領域のサイズとに応じた第１の垂直同期信号を生成する。これらの第１の水平／垂直同期信号は、第１の切出領域内の画素データと共に第１の表示装置に出力される。一方、第２の同期信号生成回路は、第２のカウンタによる水平方向のカウント結果に基づいて、スキャン開始点を基準とした第２の切出領域の水平方向のオフセット量と、第２の切出領域のサイズとに応じた第２の水平同期信号を生成する。また、第２の同期信号生成回路は、第２のカウンタによる垂直方向のカウント結果に基づいて、スキャン開始点を基準とした第２の切出領域の垂直方向のオフセット量と、第２の切出領域のサイズとに応じた第２の垂直同期信号を生成する。これらの第２の水平／垂直同期信号は、第２の切出領域内の画素データと共に第２の表示装置に出力される。

ここで、第２の発明において、第１の領域切出回路は、入力画像中の個々の画素データに対応付けられた座標値が、第１の切出領域として予め設定されたカウント範囲内であるか否かを判定することによって、第１の切出領域を切り出すことが好ましい。また、第２の領域切出回路は、入力画像中の個々の画素データに対応付けられた座標値が、第２の切出領域として予め設定されたカウント範囲内であるか否かを判定することによって、第２の切出領域を切り出すことが好ましい。

第２の発明において、第１の領域切出回路によって切り出された第１の切出領域内の画素データと、第２の領域切出回路によって切り出された第２の切出領域内の画素データとを一時的に保持する記憶部を設けてもよい。この場合、記憶部に保持された第１の切出領域内の画素データが第１の画像出力回路によって読み出されるとともに、第２の切出領域回路によって切り出された第２の切出領域内の画素データが第２の画像出力回路によって読み出される。

第２の発明において、第１の領域切出回路および第２の領域切出回路は、入力ドットクロックに基づいて記憶部への画素データの書き込みを行い、第１の画像出力回路は、第１の出力ドットクロックに基づいて記憶部からの画素データの読み出しを行い、第２の画像出力回路は、第２の出力ドットクロックに基づいて記憶部からの画素データの読み出しを行うことが好ましい。

第２の発明において、外部から任意に設定可能な設定内容として、第１の切出領域に関するサイズ、水平方向のオフセット量および垂直方向のオフセット量と、第２の切出領域に関するサイズ、水平方向のオフセット量および垂直方向のオフセット量とを記憶する記憶手段をさらに設けてもよい。

第１の発明によれば、切り出された画像（切出領域）を表示装置に表示させるためのベースとして、入力画像と共に入力された入力ドットクロックそのものではなく、これを切出領域のサイズに応じて分周した出力ドットクロックを用いる。表示装置に対する切出領域内の画素データの出力タイミングは、出力ドットクロックによって規定される。また、表示装置に供給すべき水平／垂直同期信号は、切出領域の水平／垂直方向のオフセット量と、そのサイズとに応じて生成される。これにより、表示装置において、切出領域の位置やサイズがどのように設定されていても、表示画像を適切に表示させることが可能になる。

第２の発明によれば、切り出された画像（切出領域）を表示装置に表示させるためのベースとして、入力画像と共に入力された入力ドットクロックそのものではなく、これを切出領域のサイズに応じて分周した出力ドットクロックを用いる。表示装置に対する切出領域内の画素データの出力タイミングは、出力ドットクロックによって規定される。出力ドットクロックを個々の切出領域に対応付けられた表示装置毎に生成することで、個々の表示に適したタイミングを設定できる。また、表示装置に供給すべき水平／垂直同期信号は、個々の切出領域の水平／垂直方向のオフセット量と、そのサイズとに応じて生成される。これにより、それぞれの表示装置において、切出領域の位置やサイズがどのように設定されていても、表示画像を適切に表示させることが可能になる。

マルチディスプレイシステムの全体構成図である。 ディスプレイトリミングＬＳＩのブロック構成図である。 入力画像の説明図である。 入力画像における切出領域の設定例を示す図である。 表示画像Ａの一例を示す図である。 表示画像Ｂの一例を示す図である。 表示画像Ｃの一例を示す図である。 表示画像Ｄの説明図である。 領域切出処理のフローチャートである。 画像出力処理のフローチャートである。 画像出力処理のフローチャートである。 垂直入出力の動作タイミングチャートである。 水平入出力の動作タイミングチャートである。 ＦＩＦＯの動作タイミングチャートである。 入力画像における切出領域の別の設定例を示す図である。 表示領域Ａの別の例を示す図である。

図１は、マルチディスプレイシステムの全体構成図である。このシステムは、中央処理装置１（以下、「ＣＰＵ１」（ＣＰＵ：Central Processing Unit）という）と、映像表示プロセッサ２（以下、「ＶＤＰ２」（ＶＤＰ：Video Display Processor）という）と、ディスプレイトリミングＬＳＩ３（以下、「ＴＬＳＩ３」（ＬＳＩ：Large Scale Integration）という）と、複数の表示装置４ａ〜４ｄとを有する。ＶＤＰ２は、ＣＰＵ１の指示の下、絵柄の異なる複数の表示画像を含む画像（入力画像）を生成・出力する。ＴＬＳＩ３は、ＶＤＰ２によって供給された１フレームの入力画像から任意の複数領域を切り出し、複数の表示画像を表示装置４ａ〜４ｄに同時に出力する。これにより、入力画像に含まれていた絵柄の異なる表示画像のそれぞれが表示装置４ａ〜４ｄに個別に表示される。ＴＬＳＩ３は、画像の切り出しを画像の入力と並行してパイプライン的に行うことで、１フレームの入力画像のデータ量よりも少ない記憶容量でマルチディスプレイを安価に構築できる。また、ＴＬＳＩ３をＶＤＰ２に外付けした形態の場合には、既存のＶＤＰ２をそのまま使用できるというメリットがある他、ＶＤＰ２自体のピン数も増大させずに済むというメリットもある。ただし、ＴＬＳＩ３の外付けは最も好ましい形態ではあるが、本発明はこれに限定されるものではなく、ＶＤＰ２とＴＬＳＩ３とを１ユニット化した形態であってもよい。

図２は、ＴＬＳＩ３のブロック構成図である。ＴＬＳＩ３は、画像入力回路３０と、レジスタ３１と、互いに並列に動作する４つの処理系Ａ〜Ｄとを主体に構成されている。処理系Ａ〜Ｄのそれぞれは、表示装置４ａ〜４ｄに１対１で対応付けられており、処理系Ａは表示装置４ａのための処理、処理系Ｂは表示装置４ｂのための処理、処理系Ｃは表示装置４ｃのための処理、処理系Ｄは表示装置４ｄのための処理をそれぞれ行う。これらの処理系Ａ〜Ｄは同一の回路構成を有し、領域切出回路３２と、画素データを一時的に保持する記憶回路としてのＦＩＦＯ３３（ＦＩＦＯ：first in first out）と、画像出力回路３４と、クロック生成回路３５と、同期信号生成回路３６とによって構成されている。ただし、処理系Ａ〜Ｄの個々の動作は、レジスタ３１の設定内容に応じて異なっている。以下、図３の入力画像に対して、図４のような４つの切出領域Ａ〜Ｄを設定するケースを例に説明する。

画像入力回路３０には、ＶＤＰ２から出力された１フレームの入力画像Ｄinが入力される。この入力画像Ｄinは、所定の順序（例えばスキャンライン順）で時系列的に順次入力され、並列に設けられた４つの領域切出回路３２ａ〜３２ｄのそれぞれに供給される。図３に示すように、１フレームの入力画像Ｄinは、1344ドット×806ラインの領域を有し、左上のスキャン開始点、すなわち、時系列的な入力画像の順序における最初の位置を基準とした1024ドット×768ラインの領域が表示領域、それ以外の領域が非表示領域である。一例として、入力画像Ｄinのドットクロックは65MHz、フレームレートは600NHzである。また、図４に示すように、入力画像Ｄinには、その表示領域（1024ドット×768ライン）を均等に４分割することによって、表示装置４ａ〜４ｄのそれぞれの表示画像を規定する４つの切出領域Ａ〜Ｄ（512ドット×384ライン）が設定されている。例えば、４つの異なる絵柄を表示装置４ａ〜４ｄに個別に表示したい場合、ＶＤＰ２側で４つの絵柄を切出領域Ａ〜Ｄとした１つの画像を生成し、これをＴＬＳＩ３に供給すればよい。また、画像入力回路３０には、入力画像Ｄinと共に、ＶＤＰ２から出力された入力ドットクロックＤＣＫin、水平同期信号ＨＳin、垂直同期信号ＶＳin、有効表示期間信号ＤＥin等の制御信号も入力される。入力ドットクロックＤＣＫinは入力画像Ｄinのドットクロックを、水平同期信号ＨＳinは入力画像Ｄinの水平周期（１Ｈ）を、垂直同期信号ＶＳinは入力画像Ｄinの垂直周期（１Ｖ）をそれぞれ規定している。また、有効表示期間信号ＤＥinは、入力画像Ｄinの表示領域を規定している。

レジスタ３１には、マルチディスプレイ処理を行うのに必要な各種の設定内容が記憶されている。この設定内容は、ＣＰＵ１または外部ＲＯＭ等の外部から任意に設定され、切出領域Ａ〜Ｄのサイズや入力画像Ｄin内の位置に応じて変更可能である。本実施形態に関係する代表的なものとしては以下の３つがあり、これらを初期設定すべき設定内容としている。

＜レジスタ設定内容＞
（１）切出領域Ａ〜Ｄの範囲
入力画像Ｄinに対する切出領域Ａ〜Ｄの範囲を個別に設定する。例えば、切出領域Ａ〜Ｄを図４のように設定する場合、切出領域Ａに関しては、開始点＝（0,0）、終了点＝（511,383）にセットする。同様に、切出領域Ｂに関しては開始点＝（512,0），終了点＝（1023,383）、切出領域Ｃに関しては開始点＝（0,384），終了点＝（511,767）、切出領域Ｄに関しては開始点＝（512,384），終了点＝（1023,767）にそれぞれセットする。このような座標値ベースの設定によって、切出領域Ａ〜Ｄのサイズおよび入力画像Ｄin内の位置（水平／垂直方向のオフセット量）も一義的に特定される。領域切出回路３２ａ〜３２ｄの動作は、自己に対して設定された設定内容に基づいて行われる。

（２）画像出力回路３４ａ〜３４ｄのパラメータ
画像出力回路３４ａ〜３４ｄのパラメータとして、水平周期、垂直周期、水平有効ドット数、垂直有効ライン数を個別に設定する。例えば、図５に示すように、サイズ＝512ドット×384ライン、ドットクロック＝16.25MHz、フレームレート＝60Hzの表示画像Ａ（切出領域Ａに対応）に関しては、水平周期Ａ＝672ドット、垂直周期Ａ＝403ライン、水平有効ドット数Ａ＝512、有効垂直ライン数Ａ＝384にセットする。これらの設定内容は、表示画像Ａの水平／垂直同期信号ＨＳa，ＶＳa等を生成する際のベースとして用いられる。また、図６から図８に示すように、表示画像Ｂ〜Ｄについても同様の値にセットするが、当然ながら、切出領域Ａ〜Ｄのサイズ等が異なる場合には、ここで設定すべき値も異なってくる。画像出力回路３４ａ〜３４ｄの動作は、自己に対して設定されたここでの設定内容に基づき規定される。

（３）クロック生成回路３５ａ〜３５ｄのパラメータ
入力ドットクロックＤＣＫinを何分周するかを切出領域毎に設定する。何分周するかは、切出領域Ａ〜Ｄのサイズに依存しており、本実施形態では、切出領域Ａ〜Ｄが４等分なので４分周（同一値）にセットしている。当然ながら、切出領域Ａ〜Ｄのサイズが異なる場合には、ここで設定すべき値も異なってくる。クロック生成回路３５ａ〜３５ｄの動作は、自己に対して設定されたここでの設定内容に基づき規定される。

領域切出回路３２ａ〜３２ｄのそれぞれには、スキャンライン順に順次入力される１フレームの入力画像Ｄin（ノンインターレース画像）が同時並行的に入力される。この入力は、入力ドットクロックＤＣＫinによって規定されたタイミングで行われ、領域切出に伴うＦＩＦＯ３３ａ〜３３ｄへのデータの書き込みも入力ドットクロックＤＣＫinと同期して行われる。

画素データを格納・保持する記憶部（メモリ）としてのＦＩＦＯ３３ａ〜３３ｄは、論理的にパイプ状の構造を有している。一般に、ＦＩＦＯの入口から書き込まれたデータは、最奥部まで順次転がり込み、出口では最古のデータから順に読み出される。また、ＦＩＦＯの読み書きは互いに非同期で同時アクセスも可能であり、データの書き込み（入口）および読み出し（出口）は、互いに相手側のタイミングに配慮することなく行うことができる。ＦＩＦＯ内部は、出口から読み出された分だけ入口側に空領域が増えるので、満杯となる前にデータを読み出す動作であればサンプリング点数を制限しない。このような構成を有するＦＩＦＯ３３ａ〜３３ｄは、それぞれの処理系Ａ〜Ｄにおいて互いに独立してアクセス可能である。

図９は、領域切出回路３２ａ〜３２ｄのそれぞれにおいて実行される領域切出処理のフローチャートである。処理系Ａを例に説明すると、まず、ステップ１において、入力画像Ｄin中の個々の画素データに対応付けられた水平／垂直座標値が、画素データと共にスキャンライン順に取り込まれる。つぎに、ステップ２において、ステップ１で入力された水平／垂直座標値が、上述した開始点および終了点によって規定される切出領域Ａ内であるか否かが判定される。切出領域Ａの範囲内でない場合には、この画素データをＦＩＦＯ３３ａに書き込むことなく、ステップ１に戻って次の座標値の処理に移行する。これに対して、切出領域Ａの範囲内である場合には、ステップ３に進み、この画素データがＦＩＦＯ３に書き込まれる。そして、ステップ１に戻って次の座標値の処理に移行する。以上の処理は、入力画像Ｄinのスキャン開始点（画像平面上の左上の座標値）からフレーム終了点（画像平面上の右下の座標値）に至るまで繰り返される。この繰返処理により、領域切出回路３２ａは、入力画像Ｄinの右上１／４画面のみ（図４の切出領域Ａ）でＦＩＦＯ３３ａへのデータ書き込みを行い、それ以外ではデータを破棄する。そして、フレーム終了点の処理が終了したことを以て、１フレームの入力画像Ｄinの処理が完了する。以上のような入力画像Ｄinの入力と並行した領域切出処理は、処理系Ｂ〜Ｄにおいても並行して行われる。その結果、領域切出回路３２ｂによって切り出された右上１／４画像（同図の切出領域Ｂ）がＦＩＦＯ３３ｂに、領域切出回路３２ｃによって切り出された左下１／４画像（同図の切出領域Ｃ）がＦＩＦＯ３３ｃに、そして、領域切出回路３２ｄによって切り出された右下１／４画像（同図の切出領域Ｄ）がＦＩＦＯ３３ｄにそれぞれ書き込まれる。なお、詳細については後述するが、ＦＩＦＯ３３ａ〜３３ｄのデータ書き込みと並行して、そこからのデータ読み出しも行われる関係上、１／４画像全体のデータ量を同時に保持できるだけの記憶容量を記憶部（ＦＩＦＯ３３ａ〜３３ｄ全体）が備える必要はなく、それよりも少ない記憶容量で足りる点に留意されたい。

クロック生成回路３５ａ〜３５ｄのそれぞれは、切出領域Ａ〜Ｄのサイズに応じて予め設定されたパラメータ（レジスタ設定内容）に基づき、入力ドットクロックＤＣＫinを分周し、出力ドットクロックＤＣＫa〜ＤＣＫdを個別に生成する。本実施形態では、クロック生成回路３４ａ〜３４ｄがすべて４分周に設定されているので、出力ドットクロックＤＣＫa〜ＤＣＫdの周波数はすべて16.25MHz（＝65MHz÷4）である。画像入力回路３０、レジスタ３１および領域切出回路３２ａ〜３２ｄは、入力ドットクロックＤＣＫinと同期して動作する。一方、画像出力回路３４ａ〜３４ｄおよび同期信号生成回路３６ａ〜３６ｄは、入力ドットクロックＤＣＫinよりも周期が長い出力ドットクロックＤＣＫa〜ＤＣＫdと同期して動作する。例えば、処理系Ａにおける画像出力回路３４ａおよび同期信号生成回路３６ａは出力ドットクロックＤＣＫaで動作し、処理系Ｂにおける画像出力回路３４ｂおよび同期信号生成回路３６ｂは出力ドットクロックＤＣＫbで動作するといった如くである。また、ＦＩＦＯ３３ａ〜３３ｄのアクセスに関して、データの書き込みは入力ドットクロックＤＣＫinと同期して行われる一方、データの読み出しは出力ドットクロックＤＣＫa〜ＤＣＫdと同期して行われる。例えば、処理系ＡにおけるＦＩＦＯ３３ａからのデータ読み出しは、出力ドットクロックＤＣＫaと同期して行われ、処理系ＢにおけるＦＩＦＯ３３ｂからのデータ読み出しは、出力ドットクロックＤＣＫbと同期して行われるといった如くである。出力ドットクロックＤＣＫa〜ＤＣＫdは入力ドットクロックＤＣＫinよりも長周期なので、ＦＩＦＯ３３ａ〜３３ｄからのデータの読み出しは、そこへのデータの書き込みよりも遅くなる（書込速度＞読出速度）。なお、クロック生成回路３４ａ〜３４ｄによって生成された出力ドットクロックＤＣＫa〜ＤＣＫdは、自己に対応付けられた表示装置４ａ〜４ｄにもそれぞれ出力される。

画像出力回路３４ａ〜３４ｄのそれぞれは、自己に対応するＦＩＦＯ３３ａ〜３３ｄから読み出した画素データを、自己の出力ドットクロックＤＣＫa〜ＤＣＫdをカウントしながら順次出力する。また、同期信号生成回路３６ａ〜３６ｄのそれぞれは、自己に対応する出力ドットクロックＤＣＫa〜ＤＣＫdの水平／垂直カウント結果に基づいて、水平／垂直同期信号ＨSa〜ＨＳd，VＳa〜ＶＳdを生成・出力する。例えば、処理系Ａに関しては、ＦＩＦＯ３３ａから読み出された画素データが、出力ドットクロックＤＣＫaのカウントを伴いながら表示装置４ａに順次出力され、このカウント結果に応じた水平／垂直同期信号ＨＳa，ＶＳaも併せて出力される。また、処理系Ｂに関しては、ＦＩＦＯ３３ｂから読み出された画素データが、出力ドットクロックＤＣＫbのカウントを伴いながら表示装置４ｂに順次出力され、このカウント結果に応じて水平／垂直同期信号ＨＳb，ＶＳbも併せて出力される。

図１０，１１は、画像出力回路３４ａ〜３４ｄのそれぞれにおいて実行される画像出力処理のフローチャートである。処理系Ａを例に説明すると、まず、ステップ１１において、画像出力回路３４ａは、ＦＩＦＯ３３ａ内に画素データがあるか否か、具体的には、表示領域Ａの開始ドットが格納されたか否かを判定する。この判定は、ＦＩＦＯ３３ａの「EMPTY」フラグの監視によって行われる。ＦＩＦＯ３３ａが空の状態から空でない状態に遷移した時が表示領域Ａの開始ドットと判定され、ステップ１２に進む。

ステップ１１の開始ドットの肯定判定（Yes）に伴い、表示画像Ａのドット単位の出力処理が、入力画像Ｄinの入力順（ＦＩＦＯ３３ａの書込順）に従って開始される。具体的には、画像出力回路３４ａに内蔵されたカウンタによる水平／垂直カウント値ＣＴＨ，ＣＴＶを共に０にリセットし（ステップ１２）、ＦＩＦＯ３３ａから画素データが読み込まれる（ステップ１３）。水平カウント値ＣＴＨは、画像平面上における画素の水平方向の位置を示し、垂直カウント値ＣＴＶは、画像平面上における画素の垂直方向の位置を示す。そして、画素データを読み込んだ画像出力回路３４ａは、水平カウント値ＣＴＨをインクリメントした上で、この画素データを順次出力する（ステップ１３）。出力された画素データは、ＲＧＢカラー補正テーブルの内容に従って補正された上で、出力画像Ｄaの一部（１ドット）として表示装置４ａに出力される。ステップ１３，１４の一連の処理は、水平カウント値ＣＴＨが水平有効ドット数に到達するまで繰り返される。これにより、有効水平ドット数に到達するまでは、ＦＩＦＯ３３ａから読み出された画素データが表示領域Ａのデータ（例えば図５の（0,0）から（511,0）まで）として出力され続ける。

水平カウント値ＣＴＨが水平有効ドット数に到達すると、ステップ１５の判定結果が切り替わりステップ１６に移行する。これ以降、水平カウント値ＣＴＨが水平周期に到達するまでが、水平方向における非表示領域のスキャン期間（例えば図５の（512,0）〜（671,0）まで）に相当する。この期間では、画素データの出力は行われず、基本的に水平カウント値ＣＴＨのインクリメントのみが繰り返される（ステップ１６，１７，１９）。ただし、この期間において、水平カウント値ＣＴＨが水平同期信号発生タイミングと一致した場合には、ステップ１７の判定結果よりステップ１８が一度だけ実行され、同期信号生成回路３６ａにその旨が通知される。同期信号生成回路３６ａは、この通知タイミングを時期的な基準として、表示装置４ａの水平周期（１Ｈ）を規定する水平同期信号ＨＳaをパルス状に立ち下げる。このパルス幅は数十ドットクロック程度であり、上記通知タイミングを基準にした開始位置と共にレジスタ設定値として予め設定されている。

水平カウント値ＣＴＨが水平周期に到達すると、次のラインの処理に移行すべく、水平カウント値ＣＴＨが０にリセットされるとともに、垂直カウント値ＣＴＶがインクリメントされる（ステップ２０）。そして、ステップ２１の判定結果よりステップ１３に戻り、次のラインに関する表示領域Ａ、すなわち図５の（0,1）から（511,1）までの処理（ステップ１３〜１５）と、非表示領域、すなわち図５の（512,1）から（671,1）までの処理（ステップ１７〜１９）とが実行されるとともに、所定のタイミングで水平同期信号ＨＳaのワンショットパルスが生成される（ステップ１８）。これらの一連の処理は、垂直カウント値ＣＴＶのインクリメントを伴いながら（ステップ２０）、垂直カウント値ＣＴＶが垂直有効ライン数に到達するまでライン毎に繰り返される。

垂直カウント値ＣＴＶが垂直有効ライン数に到達すると、ステップ２１の判定結果が切り替わりステップ２２に移行する。これ以降、垂直カウント値ＣＴＶが垂直周期に到達するまでが、垂直方向における非表示領域のスキャン期間（例えば図５の384〜402ライン）に相当する。この期間では、画素データの出力は行われず、基本的に垂直カウント値ＣＴＶのインクリメントのみが繰り返される（ステップ２２，２３，２５）。ただし、この期間において、垂直カウント値ＣＴＶが垂直同期信号発生タイミングと一致した場合には、ステップ２３の判定結果よりステップ２４が一度だけ実行され、同期信号生成回路３６ａにその旨が通知される。同期信号生成回路３６ａは、この通知タイミングを時期的な基準として、表示装置４ａの垂直周期（１Ｖ）を規定する垂直同期信号ＶＳaをパルス状に立ち下げる。このパルス幅は３Ｈ程度であり、上記通知タイミングを基準にした開始位置と共にレジスタ設定値として予め設定されている。

垂直カウント値ＣＴＶが垂直周期に到達すると、ステップ２５の判定結果が切り替わりステップ１１に戻る。これによって、現在のフレームに関する処理が全て終了し、次のフレームの処理の開始を待つ。以上の処理は、処理系Ａ〜Ｄのそれぞれにおいて同時並行的かつ互いに独立して行われる。

図１２は、処理系Ａ〜Ｄにおける垂直入出力の動作タイミングチャートである。処理系Ａ〜Ｄによって生成される垂直同期信号ＶＳa〜ＶＳdは、垂直周期を規定するタイミングが異なっている。一般に、このタイミングの相違は、入力画像Ｄinのスキャン開始点を基準とした切出領域Ａ〜Ｄの垂直方向のオフセット量と、そのサイズとに起因するが、切出領域Ａ〜Ｄのサイズが同一である本実施形態では、前者のオフセット量のみに依存している。すなわち、切出領域Ａ，Ｂの開始点は入力画像Ｄinのスキャン開始点と一致する（オフセット量＝０）。入力画像Ｄinの順次入力における時間的な遅延が実質的に殆ど存在しない。したがって、これらの垂直同期信号ＶＳa，ＶＳbによって規定される垂直周期は、垂直同期信号ＶＳinのそれと実質的に一致する。これに対して、切出領域Ｃ，Ｄの開始点は入力画像Ｄinのスキャン開始点と一致せず、ライン総数の１／２だけ下方にオフセットしている。そのため、入力画像Ｄinの順次入力における時間的な遅延が大きく無視できない。そこで、これらの垂直同期信号ＶＳc，ＶＳdによって規定される垂直周期を、そのオフセット分だけ垂直同期信号ＶＳinのそれからズラすことで、上記時間的な遅延を吸収する。このように、入力画像Ｄinのスキャン開始点を基準とした切出領域Ａ〜Ｄの垂直オフセット量に応じて、垂直同期信号ＶＳa〜ＶＳdを個別に生成することにより、入力画像Ｄinの時間遅延に関わりなく、すべての表示装置４ａ〜４ｄに表示画像を適切に表示させることができる。なお、同様のことは、切出領域Ａ〜Ｄのサイズについても該当する。

図１３は、処理系Ａ〜Ｄにおける水平入出力の動作タイミングチャートである。処理系Ａ〜Ｄによって生成される水平同期信号ＨＳa〜ＨＳdは、水平周期を規定するタイミングが異なっている。一般に、このタイミングの相違は、入力画像Ｄinのスキャン開始点を基準とした切出領域Ａ〜Ｄの水平方向のオフセット量と、そのサイズとに起因するが、切出領域Ａ〜Ｄのサイズが同一である本実施形態では、前者のオフセット量のみに依存している。基本的に、切出領域Ａ，Ｃの開始点は、入力画像Ｄinのスキャン開始点と一致している。したがって、これらの水平同期信号ＨＳa，ＨＳｃによって規定される水平周期は、主に処理の遅延分のみ考慮すればよく、水平同期信号ＨＳinのそれよりも僅かにズラす程度で済む。これに対して、切出領域Ｂ，Ｄの開始点は入力画像Ｄinのスキャン開始点と一致せず、ドット総数の１／２だけ右側にオフセットしている。そのため、入力画像Ｄinの順次入力における時間的な遅延が大きく無視できない。そこで、これらの水平同期信号ＨＳb，ＨＳdによって規定される水平周期を、そのオフセット分だけ水平同期信号ＨＳinのそれからズラすことで、読書速度の違いを吸収する。このように、入力画像Ｄinのスキャン開始点を基準とした切出領域Ａ〜Ｄの水平オフセット量に応じて、水平同期信号ＨＳa〜ＨＳdを個別に生成することにより、入力画像Ｄinの時間遅延に関わりなく、すべての表示装置４ａ〜４ｄに表示画像を適切に表示させることができる。なお、同様のことは、切出領域Ａ〜Ｄのサイズについても該当する。

図１４は、処理系Ａ〜ＤにおけるＦＩＦＯ３３ａ〜３３ｄの動作タイミングチャートである。入力画像Ｄin中に切出領域Ａ〜Ｄを設定する関係上、切出領域Ａ〜Ｄは入力画像Ｄin以下のサイズになる。したがって、ＦＩＦＯ３３ａ〜３３ｄからのデータの読出速度は、そこへのデータの書込速度よりも遅くなる。図５〜８に示した例では、入力画像Ｄinのドットクロックが65MHzに対して、出力画像Ｄa〜Ｄdのドットクロックはその１／４の16.25MHzとなる。入出力画像Ｄin，Ｄa〜Ｄdの垂直周期は同じなので、出力画像Ｄa〜Ｄdの水平周期は２倍の時間になる。ＦＩＦＯ３３ａ〜３３ｄの書き込みおよび読み出しは並行して行われる。ＦＩＦＯ３３ａ〜３３ｄ内に画素データが書き込まれている記憶領域は、この画素データが読み出されることで空領域となり、新たな画素データの書き込みが許容される。ＦＩＦＯ３３ａ〜３３ｄは、書込速度よりも読出速度の方が遅いため、データの書き込みが進むにつれて格納データ量が徐々に増大していく。そして、図１４に示すように、ＦＩＦＯ３３ａ〜３３ｄへの書き込みが終了した時点での格納データ量が最も多くなる（その後は、読み出しのみなので減少に転じる）。

ここで、データのオーバーフローを生じさせないために必要なＦＩＦＯサイズについて検討する。一例として、図３の破線で示したように、入力画像Ｄinの上１／２サイズ（383ライン分）の表示領域がＴＬＳＩ３に取り込まれた場合について考える。入力画像Ｄinの上１／２サイズが取り込まれた時点において、切出領域Ａのデータはすべて揃ったことになる。しかしながら、この時点でＦＩＦＯ３３ａより読み出されたデータは、図５の破線で示したように、出力画像Ｄaの上１／２サイズ（入力画像Ｄinの上１／４サイズ）に過ぎない。したがって、ＦＩＦＯ３３ａには残りの下１／２分、すなわち512ドット×192ライン分（最大格納データ量）を格納しておく必要があり、512ドット×192ライン分が必要最低限の記憶容量となる。すなわち、３３ａは、１フレームの入力画像の書き込みが終了した時点（自己の処理系Ａへの書き込み完了時）で保持すべき画素データのサイズ以上の記憶容量を有していれば足りる。当然ながら、ＦＩＦＯは切出領域毎に必要になるため、ＴＬＳＩ３全体では、512ドット×192ライン×４出力＝3932164ドット分の記憶容量が必要になる。このサイズは、入力画像Ｄinの１フレーム分のデータ量である786432ドット（＝1024ドット×768ライン）の半分になる。このことから分かるように、画像入力と並行して画像の切り出し・出力をパイプライン的に実行することにより、１フレーム分のデータを保持することなく、それよりも少ないＦＩＦＯサイズ（記憶容量）で、マルチディスプレイを構築することが可能になる。

一般に、最低限必要なＦＩＦＯサイズは、以下のようにして算出することができる。入力画像Ｄinの有効表示領域の水平サイズをHSIZE_in、その垂直サイズをVSIZE_in、切出領域の水平サイズをHSIZE_tirm、その垂直サイズをVSIZE_trimとし、出力画像の垂直同期は入力画像Ｄinのそれと同一とする。

（VSIZE_INとVSIZE_trimが異なる場合）
ＦＩＦＯサイズ ＝ （HSIZE_trim×VSIZE_trim）×（VSIZE_in−VSIZE_trim）／VSIZE_in ［ドット］

（VSIZE_INとVSIZE_trimが同じ場合）
ＦＩＦＯサイズ ＝ HSIZE_trim×（HSIZE_in−HSIZE_trim）／HSIZE_in ［ドット］

なお、ＴＬＳＩ３による画像の切り出し方は、図４に示したようなケースに限らず、様々なケースを任意に設定可能である。図１５は、図３に示した入力画像Ｄinにおける切出領域の別の設定例を示す図である。この設定例では、３つの切出領域Ａ，Ｂ，Ｄを設定し、切出領域Ａは他の切出領域Ｂ，Ｄの３倍のサイズを有する。この場合、図１６に示すように、サイズ＝512ドット×767ライン、ドットクロック＝32.5MHz、フレームレート＝60Hzの表示画像Ａ（切出領域Ａに対応）に関しては、垂直有効ライン数が入力画像Ｄinのそれと同じになる。この場合、水平周期が入力画像Ｄinのそれと同じになるため、上記算出式よりＦＩＦＯ３３ａのサイズが256ドットあれば、マルチディスプレイを構築可能である。また、切出領域Ｂ，Ｄについては、図６，８と同様であり、それぞれのＦＩＦＯ３３ｂ，３３ｄのサイズは512ドット×192ライン分のサイズが必要になる。

また、複数の領域切出回路３２ａ〜３２ｄが並列に設けられていることを活かして、隣接した切出領域の境界がオーバーラップするような切り出し方も可能である。

このように、本実施形態によれば、画像の切り出しを画像の入力と並行してパイプライン的に行うとともに、ＦＩＦＯ３３ａ〜３３ｄへのデータの書き込みとそこからのデータの読み出しを並行して行う。ＦＩＦＯ３３ａ〜３３ｄ内のデータが書き込まれている記憶領域は、このデータが読み出されたことを以て、新たな画素データの書き込みが許容される。これにより、入力画像Ｄinの１フレーム全体を保持する必要がなく、それよりも小さなサイズで済むため、マルチディスプレイを安価に構築することが可能になる。

また、本実施形態によれば、切り出された画像（切出領域）を表示装置４ａ〜４ｄに表示させるためのベースとして、入力画像と共に入力された入力ドットクロックＤＣＫinそのものではなく、これを切出領域のサイズに応じて分周した出力ドットクロックＤＣＫa〜ＤＣＫdを用いる。表示装置４ａ〜４ｄに対するデータの出力タイミングは、切出領域Ａ〜Ｄ毎に個別に生成された出力ドットクロックＤＣＫa〜ＤＣＫdによって規定される。また、表示装置４ａ〜４ｄに供給すべき水平／垂直同期信号HＳa〜ＨＳd，ＶＳa〜VＳdは、出力ドットクロックＤＣＫa〜ＤＣＫdをベースとし、個々の切出領域Ａ〜Ｄの水平／垂直方向のオフセット量と、そのサイズとに応じて生成される。これにより、それぞれの表示装置４ａ〜４ｄにおいて、切出領域Ａ〜Ｄの位置やサイズがどのように設定されていても、表示画像を適切に表示させることが可能になる。

また、本実施形態によれば、レジスタ３１の設定内容を外部から任意に設定可能にすることによって、切出領域の個数やサイズ等の設定が自在になり、柔軟性の高いマルチディスプレイシステムを構築することが可能になる。

なお、上述した実施形態において、切出領域をバイリニアフィルタ等でスケーリングしてもよい。この場合には、スケーリングに必要な２〜４ライン程度のバッファが別途必要になる。また、切出領域のスケーリングでは、複数画素を参照する関係上、ＦＩＦＯでの実現が困難になる。この場合、これに代わる記憶部として、ＦＩＦＯと同容量のラインバッファを用いればよく、メモリに対するアドレッシングを変更すればよいだけなので実現は容易である。

さらに、上述した実施形態では、ＴＬＳＩ３内の処理系毎にＦＩＦＯ３３ａ〜３３ｄ（記憶回路）を個別に設ける形態について説明したが、ＦＩＦＯの代わりにラインバッファ等を用いても機能的に等価なものを実現可能である。また、個々の記憶回路を統合した単一の記憶部（ＲＡＭ等）を用いてもよい。この記憶部は、コストやアクセス速度等の観点よりＴＬＳＩ３に内蔵されていることが好ましいが、ＴＬＳＩ３に外付けされた形態であっても構わない。

以上のように、本発明に係る画像処理装置は、典型的にはマルチディスプレイの構築に適したものであるが、これに限定されるものではなく、入力画像から単一の領域のみを切り出し、これを表示装置に表示させるような画像処理に対しても適用可能である。

１ 中央処理装置（ＣＰＵ）
２ 映像表示プロセッサ（ＶＤＰ）
３ ディスプレイトリミングＬＳＩ（ＴＬＳＩ）
４ａ〜４ｄ 表示装置
３０ 画像入力回路
３１ レジスタ
３２ａ〜３２ｄ 領域切出回路
３３ａ〜３３ｄ ＦＩＦＯ
３４ａ〜３４ｄ 画像出力回路
３５ａ〜３５ｄ クロック生成回路
３６ａ〜３６ｄ 同期信号生成回路

Claims (9)

1. 画像処理装置において、
   時系列的に順次入力される１フレームの入力画像から、表示装置の表示画像を規定する切出領域を切り出す領域切出回路と、
   前記入力画像と共に入力された入力ドットクロックを前記切出領域のサイズに応じて分周することにより、出力ドットクロックを生成するクロック生成回路と、
   前記領域切出回路によって切り出された前記切出領域内の画素データを、水平方向の位置および垂直方向の位置をカウントしながら、前記出力ドットクロックに基づいて、前記表示装置に順次出力する画像出力回路と
   前記水平方向のカウント結果に基づいて、前記入力画像のスキャン開始点を基準とした前記切出領域の水平方向のオフセット量と、前記切出領域のサイズとに応じた水平同期信号を生成し、前記垂直方向のカウント結果に基づいて、前記スキャン開始点を基準とした前記切出領域の垂直方向のオフセット量と、前記切出領域のサイズとに応じた垂直同期信号を生成するとともに、前記水平同期信号および前記垂直同期信号を前記表示装置に出力する同期信号生成回路と
   を有することを特徴とする画像処理装置。
2. 前記領域切出回路は、前記入力画像中の個々の画素データに対応付けられた座標値が前記切出領域として予め設定されたカウント範囲内であるか否かを判定することによって、前記切出領域を切り出すことを特徴とする請求項１に記載された画像処理装置。
3. 前記領域切出回路によって切り出された前記切出領域内の画素データを一時的に保持し、当該保持された画素データが前記画像出力回路によって読み出される記憶部をさらに有することを特徴とする請求項１または２に記載された画像処理装置。
4. 前記領域切出回路は、前記入力ドットクロックに基づいて前記記憶部への画素データの書き込みを行い、
   前記画像出力回路は、前記出力ドットクロックに基づいて前記記憶部からの画素データの読み出しを行うことを特徴とする請求項３に記載された画像処理装置。
5. マルチディスプレイのための処理を行う画像処理装置において、
   時系列的に順次入力される１フレームの入力画像から、第１の表示装置の表示画像を規定する第１の切出領域を切り出す第１の領域切出回路と、
   前記入力画像から、第２の表示装置の表示画像を規定する第２の切出領域を切り出す第２の領域切出回路と、
   前記入力画像と共に入力された入力ドットクロックを前記第１の切出領域のサイズに応じて分周することにより、第１の出力ドットクロックを生成する第１のクロック生成回路と、
   前記入力ドットクロックを前記第２の切出領域のサイズに応じて分周することにより、第２の出力ドットクロックを生成する第２のクロック生成回路と、
   前記第１の領域切出回路によって切り出された前記第１の切出領域内の画素データを、水平方向の位置および垂直方向の位置を第１のカウンタによってカウントしながら、前記第１の出力ドットクロックに基づいて、前記第１の表示装置に順次出力する第１の画像出力回路と、
   前記第２の領域切出回路によって切り出された前記第２の切出領域内の画素データを、水平方向の位置および垂直方向の位置を第２のカウンタでカウントしながら、前記第２の出力ドットクロックに基づいて、前記第２の表示装置に順次出力する第２の画像出力回路と、
   前記第１のカウンタによる前記水平方向のカウント結果に基づいて、前記入力画像のスキャン開始点を基準とした前記第１の切出領域の水平方向のオフセット量と、前記第１の切出領域のサイズとに応じた第１の水平同期信号を生成し、前記第１のカウンタによる前記垂直方向のカウント結果に基づいて、前記スキャン開始点を基準とした前記第１の切出領域の垂直方向のオフセット量と、前記第１の切出領域のサイズとに応じた第１の垂直同期信号を生成するとともに、前記第１の水平同期信号および前記第１の垂直同期信号を前記第１の表示装置に出力する第１の同期信号生成回路と、
   前記第２のカウンタによる前記水平方向のカウント結果に基づいて、前記スキャン開始点を基準とした前記第２の切出領域の水平方向のオフセット量と、前記第２の切出領域のサイズとに応じた第２の水平同期信号を生成し、前記第２のカウンタによる前記垂直方向のカウント結果に基づいて、前記スキャン開始点を基準とした前記第２の切出領域の垂直方向のオフセット量と、前記第２の切出領域のサイズとに応じた第２の垂直同期信号を生成するとともに、前記第２の水平同期信号および前記第２の垂直同期信号を前記第２の表示装置に出力する第２の同期信号生成回路と
   を有することを特徴とする画像処理装置。
6. 前記第１の領域切出回路は、前記入力画像中の個々の画素データに対応付けられた座標値が前記第１の切出領域として予め設定されたカウント範囲内であるか否かを判定することによって、前記第１の切出領域を切り出し、
   前記第２の領域切出回路は、前記入力画像中の個々の画素データに対応付けられた座標値が前記第２の切出領域として予め設定されたカウント範囲内であるか否かを判定することによって、前記第２の切出領域を切り出すことを特徴とする請求項５に記載された画像処理装置。
7. 前記第１の領域切出回路によって切り出された前記第１の切出領域内の画素データを一時的に保持し、当該保持された画素データが前記第１の画像出力回路によって読み出されるとともに、前記第２の切出領域回路によって切り出された前記第２の切出領域内の画素データを一時的に保持し、当該保持された画素データが前記第２の画像出力回路によって読み出される記憶部をさらに有することを特徴とする請求項５または６に記載された画像処理装置。
8. 前記第１の領域切出回路および前記第２の領域切出回路は、前記入力ドットクロックに基づいて前記記憶部への画素データの書き込みを行い、
   前記第１の画像出力回路は、前記第１の出力ドットクロックに基づいて前記記憶部からの画素データの読み出しを行い、
   前記第２の画像出力回路は、前記第２の出力ドットクロックに基づいて前記記憶部からの画素データの読み出しを行うことを特徴とする請求項７に記載された画像処理装置。
9. 外部から任意に設定可能な設定内容として、前記第１の切出領域に関する前記サイズ、前記水平方向のオフセット量および前記垂直方向のオフセット量と、前記第２の切出領域に関する前記サイズ、前記水平方向のオフセット量および前記垂直方向のオフセット量とを記憶する記憶手段をさらに有することを特徴とする請求項５から９のいずれかに記載された画像処理装置。

Images