TWI424430B - 控制畫面輸入與輸出之裝置與方法 - Google Patents

控制畫面輸入與輸出之裝置與方法 Download PDF

Info

Publication number
TWI424430B
TWI424430B TW098102941A TW98102941A TWI424430B TW I424430 B TWI424430 B TW I424430B TW 098102941 A TW098102941 A TW 098102941A TW 98102941 A TW98102941 A TW 98102941A TW I424430 B TWI424430 B TW I424430B
Authority
TW
Taiwan
Prior art keywords
picture
output
input
buffer
value
Prior art date
Application number
TW098102941A
Other languages
English (en)
Other versions
TW201028994A (en
Inventor
Chia Lung Hung
Tzuo Bo Lin
Hsien Chun Chang
Yu Pin Chou
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW098102941A priority Critical patent/TWI424430B/zh
Priority to US12/692,389 priority patent/US8471859B2/en
Publication of TW201028994A publication Critical patent/TW201028994A/zh
Application granted granted Critical
Publication of TWI424430B publication Critical patent/TWI424430B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

控制畫面輸入與輸出之裝置與方法
本發明係有關一種控制畫面之裝置與方法，特別是一種控制畫面輸入與輸出之裝置與方法。
顯示器用以顯示畫面，但有時顯示器會遇到輸入畫面速率與所支援的輸出畫面速率不同的情形，例如：個人電腦系統中，從顯示卡送入顯示器的畫面速率，可能會與顯示器的顯示更新頻率(常設為60Hz)有所不同。而當輸入畫面與輸出畫面兩者之間的畫面速率不相同時，必須進行畫面速率轉換(frame rate conversion，FRC)。
畫面速率轉換的方法，傳統上經常使用緩衝器來暫存畫面資料，而緩衝器的大多可劃分為一個畫面緩衝區或兩個畫面緩衝區。對於一個畫面緩衝區而言，由於同時對同一畫面緩衝區進行輸入與輸出，因此當畫面輸入至畫面緩衝區以及由畫面緩衝區輸出畫面，兩者之間的速率差距過大時，容易造成前一張畫面或後一張畫面會影響到目前畫面的現象，亦即容易產生所謂的畫面撕裂(frame tear)問題。於此，畫面撕裂即實際所顯示畫面之上下部份，分屬不同畫面的資料。
另一種將同一個緩衝器劃分為兩個畫面緩衝區的方式，可改善畫面撕裂的問題，以較慢的畫面速率交替存取兩個畫面緩衝區，而較快的畫面速率則依據較慢畫面速率正在存取的畫面緩衝區，選取另一畫面緩衝區進行存取，以避免任何一個畫面緩衝區因同時進行輸入和輸出而影響到目前畫面的現象。
然而，採用兩個畫面緩衝區的方式，雖可改善畫面撕裂的問題。但由於緩衝器的空間有限，因此將同一個緩衝器劃分為兩個畫面緩衝區，將使得能支援的輸入和輸出畫面之大小，將相較於僅劃分為一個畫面緩衝區所能支援的範圍小很多。也就是說，若以相同容量的緩衝器來說，採用一個畫面緩衝區的方式所能支援的畫面品質將高於採用二個畫面緩衝區的方式。同理，若要達到支援的畫面品質相同，採用二個畫面緩衝區的方式，便需要較大容量的緩衝器，如此將造成較高的成本支出。
有鑑於此，本發明提出一種控制畫面輸入與輸出之裝置與方法。藉由本發明所提出之裝置或方法，依據輸入控制參數與輸出控制參數而決定緩衝器可否接收該張輸入畫面，當該張輸入畫面寫入緩衝器會影響到正在輸出的畫面時，則控制緩衝器不接收該張輸入畫面，亦即捨棄該張輸入畫面。相對的，當該張輸入畫面寫入緩衝器並不會影響到正在輸出的畫面時，即允許緩衝器接收該張輸入畫面。如此，即可有效改善畫面撕裂的問題。
本發明提出一種控制畫面輸入與輸出之裝置，用來接收來源裝置之影像資料，並輸出影像資料至目的裝置，影像資料包含複數個畫面，來源裝置提供一或多個輸入控制訊號至控制畫面輸入與輸出之裝置，該一或多個輸入控制訊號包含輸入資料致能參數與像素輸入時脈，目的裝置提供一或多個輸出控制訊號至控制畫面輸入與輸出之裝置，該一或多個輸出控制訊號包含輸出資料致能參數與像素輸出時脈，該控制畫面輸入與輸出之裝置包含：緩衝器、緩衝器控制電路及畫面寫入控制器。緩衝器依據寫入控制訊號與像素輸入時脈來接收來源裝置之影像資料，並依據讀取控制訊號與像素輸出時脈來輸出緩衝器之影像資料至目的裝置，其中像素輸入時脈不等於像素輸出時脈。緩衝器控制電路耦接緩衝器，依據輸入資料致能參數與寫入允許訊號而產生寫入控制訊號，並依據輸出資料致能參數以產生讀取控制訊號。畫面寫入控制器耦接緩衝器控制電路，依據輸入資料致能參數與輸出資料致能參數而產生寫入允許訊號，該寫入允許訊號決定是否允許緩衝器控制電路控制緩衝器接收來源裝置之影像資料。
本發明亦提出一種控制畫面輸入與輸出之方法，用來接收來源裝置之影像資料，並輸出影像資料至目的裝置，影像資料包含複數個畫面，來源裝置提供一或多個輸入控制訊號，該一或多個輸入控制訊號包含輸入資料致能參數與像素輸入時脈，目的裝置提供一或多個輸出控制訊號，該一或多個輸出控制訊號包含輸出資料致能參數與像素輸出時脈，該控制方法包含下列步驟：依據輸入資料致能參數與寫入允許訊號產生寫入控制訊號；依據輸出資料致能參數產生讀取控制訊號；依據寫入控制訊號與像素輸入時脈，將來源裝置之影像資料寫入至緩衝器；依據讀取控制訊號與像素輸出時脈，輸出緩衝器之影像資料至目的裝置，且像素輸入時脈不等於像素輸出時脈；依據輸入資料致能參數與輸出資料致能參數而產生寫入允許訊號，該寫入允許訊號決定是否允許寫入控制訊號控制來源裝置之影像資料寫入至緩衝器。
有關本發明的較佳實施例及其功效，茲配合圖式說明如後。
請參照第1圖，該圖所示為控制畫面輸入與輸出之裝置之第一實施例方塊圖。本發明所提出之控制畫面輸入與輸出之裝置1包含：緩衝器10、緩衝器控制電路20及畫面寫入控制器30。
由第1圖可知控制畫面輸入與輸出之裝置1可接收來源裝置2之影像資料，並輸出影像資料至目的裝置3以供顯示。其中，影像資料包含複數個畫面，該些畫面可為圖框(frame)或圖場(field)。
另外，來源裝置2提供輸入控制參數(例如輸入垂直同步參數(Input Vsync)、輸入水平同步參數(Input Hsync)、輸入資料致能參數(Input DE)之至少其中之一與像素輸入時脈資訊(Input Pixel Clock)至控制畫面輸入與輸出之裝置1，該些輸入控制參數可由來源裝置2直接提供予控制畫面輸入與輸出之裝置1，亦可由來源裝置2提供包含該些輸入控制參數之訊號，再由一控制電路(未顯示於第1圖)據以產生該些輸入控制參數後提供至控制畫面輸入與輸出之裝置1，由於該控制電路之實施屬本技術領域之背景知識，在此不予贅述。另一方面，目的裝置3提供輸出控制參數(例如輸出垂直同步參數(Output Vsync)、輸出水平同步參數(Output Hsync)、輸出資料致能參數(Output DE)之至少其中之一與像素輸出時脈資訊(Output Pixel Clock))至控制畫面輸入與輸出之裝置1。
此外，畫面寫入控制器30耦接緩衝器控制電路20，依據來源裝置2與目的裝置3所提供的輸入及輸出控制參數產生寫入允許訊號，以控制緩衝器控制電路20。緩衝器控制電路20再依據寫入允許訊號與來源裝置2及目的裝置3的輸入及輸出控制參數而產生寫入控制訊號與讀取控制訊號以控制緩衝器10。接著，緩衝器10即可依據寫入控制訊號以及像素輸入時脈資訊來接收來源裝置2之影像資料，並且依據讀取控制訊號以及像素輸出時脈資訊來輸出來源裝置2之影像資料至目的裝置3以供顯示。本實施例中，像素輸入時脈與像素輸出時脈兩者間並不相等，緩衝器控制電路20與緩衝器10形成一非對稱性緩衝器(asynchronous buffer)電路，其如何依據來源裝置2與目的裝置3的輸入及輸出控制參數而運作可參考美國專利號5951635、6845414以及7315600之專利。
第2圖為第1圖之畫面寫入控制器30之一實施例方塊圖。於此，畫面寫入控制器30包含：計算電路32與比較電路34。
本實施例中，計算電路32依據輸入及輸出控制參數來得到畫面輸入速率與畫面輸出速率之關係(例如依據Input Vsync之週期>Output Vsync之週期，得到畫面輸入速率小於畫面輸出速率，其中Vsync可以Hsync或Pixel Clock等參數來取代)，當畫面輸入速率小於畫面輸出速率時，計算電路32運作於第一種情況；當畫面輸入速率大於畫面輸出速率時，計算電路32運作於第二種情況。在確認畫面輸入速率與畫面輸出速率之關係後，計算電路32分別於第一或第二種情況下，依據輸入水平同步參數與輸入資料致能參數產生第一數值，並依據輸出水平同步參數以及輸出資料致能參數產生第二數值，上述第一數值於第一及第二種情況下之計算並無不同，但第二數值於第一及第二種情況下之計算有所不同。接著，比較電路34依據第一數值與第二數值來產生寫入允許訊號以決定允許或禁止接收即將輸入之影像資料。至於當畫面輸入速率等於畫面輸出速率時，由於理論上不會發生畫面撕裂，故畫面寫入控制器30允許接收即將輸入之影像資料。
承上所述，於第一種情況下，亦即畫面輸入速率小於畫面輸出速率之情況下，若比較電路34判斷第一數值小於第二數值，代表完成輸入第k張畫面之可視資料的時間點會早於完成輸出該第k張畫面之可視資料的時間點，亦即該第k張畫面之可視資料在完整地寫入緩衝器10之後，才會被輸出，因而不會發生畫面撕裂，故比較電路34產生寫入允許訊號以允許緩衝器控制電路20指示緩衝器10接收該第k張可視畫面資料。相對的，若比較電路34判斷第一數值不小於第二數值，代表完成輸入第k張畫面之可視資料的時間點會等於或晚於完成輸出該第k張畫面之可視資料的時間點，亦即在該第k張畫面之可視資料完整地寫入緩衝器10之前，該第k張畫面之可視資料已寫入緩衝器10的部分可能已被全部輸出，接著輸出的可能是先前寫入的可視資料(例如第k-1張畫面的可視資料)，因而可能會發生畫面撕裂，故比較電路34產生寫入允許訊號以禁止緩衝器控制電路20指示緩衝器10接收該第k張畫面之可視資料。
於第二種情況下，亦即畫面輸入速率大於畫面輸出速率之情況下，若比較電路34判斷第一數值大於第二數值，代表完成輸入第k張畫面之可視資料的時間點會晚於完整輸出上一次寫入的可視資料(例如第k-1張畫面的可視資料)的時間點，亦即在上一次寫入的可視資料完整地輸出至目的裝置3之後，才會完成寫入第k張可視畫面資料至緩衝器10，因而不會發生畫面撕裂，故比較電路34產生寫入允許訊號以允許緩衝器控制電路20指示緩衝器10接收該第k張畫面之可視資料。相對的，若比較電路34判斷第一數值不大於第二數值，代表完成輸入第k張畫面之可視資料的時間點會等於或早於完整輸出上一次寫入的可視資料(例如第k-1張畫面的可視資料)的時間點，亦即在上一次寫入的可視資料完整地輸出至目的裝置3之前，第k張畫面之可視資料之寫入可能就會覆蓋到尚待輸出的上一次寫入的可視資料，亦即可能會發生畫面撕裂，故比較電路34產生寫入允許訊號以禁止緩衝器控制電路20指示緩衝器10接收該第k張畫面之可視資料。
以下將說明計算電路32之實施例，然而為說明清楚，將先利用第3圖來簡介各相關參數所代表之意義，之後再說明計算電路32如何利用該些相關參數以計算出第一數值及第二數值。
請參照第3圖，其為影像資料中每一張畫面之示意圖。由圖可知各相關參數之意義為：1. 垂直同步訊號(Vsync)：代表每張畫面的開始；2. 垂直同步訊號週期(Vsync Period)：代表每張畫面的週期；3. 資料致能訊號(Date Enable；DE)：代表目前輸入/輸出之像素為有效像素(即可視畫面之像素)；4. 後空白期間：(Back_porch_period)：代表出現垂直同步訊號至第一個資料致能訊號拉高(即第一個有效像素開始輸入/輸出)之間的期間；5. 前空白期間：(Front_porch_period)：代表最後一個資料致能訊號拉低(即最後一個有效像素完成輸入/輸出)至出現垂直同步訊號之間的期間；6. 空白期間(Porch Period)：代表後空白期間與前空白期間之和；7. 作動期間(Active Period)：代表第一個資料致能訊號拉高(即第一個有效像素開始輸入/輸出)至最後一個資料致能訊號拉低(即最後一個有效像素完成輸入/輸出)之間的期間，亦即代表畫面中可視資料之輸入/輸出期間。請注意，此定義下之作動期間會包含水平掃描線之空白期間；8. 水平同步訊號(Hsync)：代表每條水平掃描線的開始；9. 水平同步訊號週期(Hsync Period)：代表每條水平掃描線的週期；10.一個畫面中之總水平掃描線數目(H_total#)：代表一個畫面中之所有水 平掃描線的數目；11.作動期間水平掃描線數目(Acitve H_line#)：代表作動期間之水平掃描線的數目；12.後空白期間水平掃描線數目(Back_porch H_line#)：代表後空白期間之水平掃描線的數目；13.像素時脈(Pixel Clock)：代表每個像素的輸入/輸出速率。
請注意，前述相關參數之意義及計算屬本技術領域之背景知識，例如美國專利號6894706之專利所示。另外，以下說明中，各參數名稱中之「Input」或「Output」係用來表示各參數係屬於輸入畫面或輸出畫面。
在說明各相關參數所代表之意義後，以下將搭配第4A圖與第4B圖來說明計算電路32如何計算第一數值與第二數值。第4A與4B圖係以一維的方式來呈現輸入與輸出畫面之關係，其中第4A圖用來呈現當畫面輸入速率小於畫面輸出速率時之關係，而第4B圖用則來呈現當畫面輸入速率大於畫面輸出速率時之關係。另外，第4A與4B圖中，Input Vsync定義出輸入影像資料中每一張畫面的範圍；Output Vsync定義出輸出影像資料中每一張畫面的範圍；灰框的部份定義出Active Period，白框的部份則定義出Porch Period。再者，第4A圖之實施例係應用於[(Output Vsync Period+Output Active Period)>Input Active Period]之情形。
請參閱第4A圖，當計算電路32依據前述相關參數得到畫面輸入速率小於畫面輸出速率時，計算電路32依據以下步驟得到第一與第二數值：
1. 求出第一數值：第一數值=Input Active Period(Input Active H_line#)*(Input Hsync Period)。以第4A圖為例，若Input Hsync Period 為1/50ms，每張輸入畫面所對應的第一數值均為4/50ms；
2. 求出第二數值：(1)計算輸入畫面之後空白期間內的輸出水平掃描線數目(Back_porch H_line#)：Back_porch H_line#=小數點無條件進位{(Input Back_porch H_line#)*[(Input Hsync Period)/(Output Hsync Period)]}。以第4A圖為例，若Output Hsync Period為1/90ms，Back_porch H_line#=小數點無條件進位{2*(90/50)}=4；(2)利用倒數計數器得到一倒數值Cnt：(a)首先倒數器的倒數起始值即為Output Hsync_total#，以「第4A圖」為例即為8。於此，由Output Active Period的結束來觸發重置並開始倒數；(b)再由Input Vsync來觸發而取得倒數值Cnt。請注意，計數器屬一般所熟知，而所屬技術領域中具有通常知識者可依此實施之倒數器，採用類似的方式而改以正數器來實現。
(3)計算第二數值：
(a)若Cnt-Back_porch H_line#<Output Active H_line#，代表目前的輸入影像資料位於輸出作動期間(Output Active Period)。此時，Value 2=(Cnt-Back_porch H_line#+Output H_total#)*(Output Hsync Period)。
(b)若Cnt-Back_porch H_line#>=Output Active H_line#，代表目前的輸入影像資料並不位於輸出作動期間(Output Active Period)。此時，Value 2=(Cnt-Back_porch H_line#)*(Output Hsync Period)。上述倒數器之公式應用於第4A圖，將配合另一實施例(計時器)一併說明如下。
請繼續參閱第4A圖，在本發明另一實施例(計時器)中，計算電路32依據以下步驟得到第一與第二數值：
1. 求出第一數值：第一數值=Input Active Period(Input Active H_line#)*(Input Hsync Period)。以第4A圖為例，若Input Hsync Period為1/50ms，每張輸入畫面所對應的第一數值均為4/50ms；
2. 求出第二數值：
(1)計算後空白期間=Back_porch_period；
(2)利用計時器得到一計時時間Cnt_time：(a)首先計時器的起始值為0，且由Output Active Period的結束來觸發重置並開始計時；(b)再由Input Vsync來觸發而取得Cnt_time。請注意，計時器屬一般所熟知，而所屬技術領域中具有通常知識者可依此實施之正數計時器，採用類似的方式而改以倒數計時器來實現。
(3)計算第二數值：
(a)若Output Vsync Period-Cnt_time-Back_porch_period<Output Active Period，代表目前的輸入影像資料位於輸出作動期間(Output Active Period)。此時，Value 2=[(Output Vsync Period-Cnt_time-Back_porch_period]+(Output Vsync Period)]。
以第4A圖為例，當輸入第N張畫面之前，會先由所對應的第M張輸出畫面，計算出第二數值。起初，由第M-1張輸出畫面Output Active Period的結束，來觸發重置並開始計時，並由Input Vsync來觸發而取得Cnt_time，如圖中所示標註為“CNT”。此時的Back_porch_period於圖 中標註為“PORCH”。因此，由圖中所示可知，此時Output Vsync Period-Cnt_time-Back_porch_period即為圖中標註為“A”的部份。由於“A”小於Output Active Period，因此Value 2=[(Output Vsync Period-Cnt_time-Back_porch_period]+(Output Vsync Period)]，亦即Value 2=“A”+“Output Vsync Period”，即如圖中所標註的Value 2。於此，可清楚發現，此時的Value 2>Value 1，所以寫入允許訊號會允許緩衝器控制電路20指示緩衝器10接收第N張輸入畫面。
(b)若Output Vsync Period-Cnt_time-Back_porch_period>=Output Active Period，代表目前的輸入影像資料並不位於輸出作動期間(Output Active Period)。此時，Value 2=[(Output Vsync Period)-Cnt_time-Back_porch_period]。
以第4A圖為例，當輸入第N-1張畫面與第N+1張畫面之前，會先由所對應的第M-1張與第M+2張輸出畫面，分別計算出第二數值。計算方法與上述方式相同，而所計算出的第二數值分別如圖中第M-1張與第M+2張輸出畫面上所標註的Value 2。於此，可清楚發現，此時的Value 2<Value 1，所以寫入允許訊號會禁止緩衝器10接收第N-1張與第N+1張輸入畫面，亦即捨棄第N-1張與第N+1張輸入畫面。
請參閱第4B圖，當計算電路32依據前述相關參數得到畫面輸入速率大於畫面輸出速率時，計算電路32依據以下步驟得到第一與第二數值：求出第一數值：第一數值=Input Active Period(Input Active H_line#)*(Input Hsync Period)。以第4B圖為例，若Input Hsync Period為1/90ms，每張輸入畫面所對應的第一數值均為4/90ms；
1. 求出第二數值：
(1)計算輸入畫面之後空白期間內的輸出水平掃描線數目(Back_porch H_line#)：Back_porch H_line#=小數點無條件進位{(Input Back_porch H_line#)*[(Input Hsync Period)/(Output Hsync Period)]}。以第4B圖為例，若Output Hsync Period為1/50ms，Back_porch H_line#=小數點無條件進位[1*(50/90)]=1；
(2)利用倒數計數器得到一倒數值Cnt：(a)首先倒數器的倒數起始值即為Output Hsync_total#，以「第4B圖」為例即為6。於此，由Output Active Period的結束來觸發重置並開始倒數；(b)再由Input Vsync來觸發而取得倒數值Cnt。請注意，計數器屬一般所熟知，而所屬技術領域中具有通常知識者可依此實施之倒數器，採用類似的方式而改以正數器來實現。
(3)計算第二數值：
(a)若Cnt-Back_porch H_line#<Output Active H_line#，代表目前的輸入影像資料位於輸出作動期間(Output Active Period)。此時，Value 2=(Cnt-Back_porch H_line#)*(Output Hsync Period)。
(b)若Cnt-Back_porch H_line#>=Output Active H_line#，代表目前的輸入影像資料並不位於輸出作動期間(Output Active Period)。此時，Value 2=[(Cnt-Back_porch H_line#)*(Output Hsync Period)-(Output Active Period)。上述倒數器之公式應用於第4B圖，將配合另一實施例(計時器)一併說明如下。
請繼續參閱第4B圖，在本發明另一實施例(計時器)中，計算電路32依據以下步驟得到第一與第二數值：
3. 求出第一數值：第一數值=Input Active Period(Input Active H_line#)*(Input Hsync Period)。以第4B圖為例，若Input Hsync Period為1/90ms，每張輸入畫面所對應的第一數值均為4/90ms；
4. 求出第二數值：
(1)計算後空白期間=Back_porch_period；
(2)利用計時器得到一計時時間Cnt_time：(a)首先計時器的起始值為0，且由Output Active Period的結束來觸發重置並開始計時；(b)再由Input Vsync來觸發而取得Cnt_time。請注意，計時器屬一般所熟知，而所屬技術領域中具有通常知識者可依此實施之正數計時器，採用類似的方式而改以倒數計時器來實現。
(3)計算第二數值：
(a)若Output Vsync Period-Cnt_time-Back_porch_period<Output Active Period，代表目前的輸入影像資料位於輸出作動期間(Output Active Period)。此時，Value 2=[(Output Vsync Period-Cnt_time-Back_porch_period]。
以第4B圖為例，當輸入第N+1張畫面之前，會先由所對應的第M張輸出畫面，計算出第二數值。起初，由第M-1張輸出畫面Output Active Period的結束，來觸發重置並開始計時，並由Input Vsync來觸發而取得Cnt_time，如圖中所示標註為“CNT”。此時的Back_porch_period於圖 中標註為“PORCH”。因此，由圖中所示可知，此時Output Vsync Period-Cnt_time-Back_porch_period即為圖中標註為“A”的部份。由於“A”小於Output Active Period，因此Value 2=[(Output Vsync Period-Cnt_time-Back_porch_period]，亦即Value 2=“A”，也就如圖中對應於第N+1張輸入畫面所標註的Value 2。於此，可清楚發現，此時的Value 2<Value 1，所以寫入允許訊號會允許緩衝器控制電路20指示緩衝器10接收第N+1張輸入畫面。
(b)若Output Vsync Period-Cnt_time-Back_porch_period>=Output Active Period，代表目前的輸入影像資料並不位於輸出作動期間(Output Active Period)。此時，Value 2=[(Output Vsync Period)-Cnt_time-Back_porch_period]-(Output Active Period)。
以第4B圖為例，當輸入第N張畫面之前，也會先計算出第二數值。計算方法與上述方式相同，此時的Output Vsync Period-Cnt_time-Back_porch_period會大於Output Active Period，因此第二數值要減去Output Active Period，所得的第二數值如圖中第N張輸入畫面對應到輸出影像資料上所標註的Value 2。於此，可清楚發現，此時的Value 2<Value 1，所以寫入允許訊號同樣會允許緩衝器控制電路20指示緩衝器10接收第N張輸入畫面。
相對的，針對第N-1張與第N+2張輸入畫面，所求得的第二數值，分別如圖中第M-1張與第M+1張輸出畫面上所標註的Value 2。於此，可清楚發現，此時的Value 2>Value 1，所以寫入允許訊號會禁止緩衝器10接收第N-1張與第N+2張輸入畫面，亦即捨棄第N-1張與第N+2張 輸入畫面。
請注意，前述實施例雖以Input Vsync作為觸發訊號，然亦可於Input Active Period開始前一預設時間(predetermined time)產生一觸發訊號以代替Input Vysnc，如此，在本發明之實施上即可不參考Input Vsync。再者，本技術領域具有通常知識者熟知Vsync Period與Active Period均可依據資料致能參數計算而得。另外，前述利用計時器來計算第二數值之實施例可不參考Hysnc即能實施。綜上所述，本發明之畫面寫入控制器30之一實施例可僅依據輸入及輸出資料致能參數來實現。至於前述緩衝器控制電路20之另一實施例可無需參考輸入及輸出水平同步參數即可實現，本技術領域人士可以察知本發明之緩衝器控制電路20除了需優先依據該畫面寫入控制器30之寫入允許訊號來決定是否產生寫入控制訊號以控制緩衝器10接收影像資料外，緩衝器控制電路20與處理該寫入允許訊號無涉之實施可利用目前已知的實施方式。
請參照「第5圖」，該圖所示為控制畫面輸入與輸出之裝置之第二實施例方塊圖。本實施例與第1圖所示實施例之區別在於另包含一劃分模組40，該劃分模組40依據輸入控制參數(例如：輸入水平同步參數、輸入垂直同步參數或像素輸入時脈參數等)求出輸入畫面之尺寸，再依據輸入畫面之尺寸以及緩衝器10之儲存容量來決定是否適合將緩衝器10劃分為二個或二個以上之畫面緩衝區。當輸入畫面尺寸為緩衝器10之儲存容量的1/n時(例如1/2時)，劃分模組40即可決定將緩衝器10劃分為n畫面緩衝區(例如2個畫面緩衝區)，每一個畫面緩衝區可儲存一張輸入畫面。如此一來，在輸入畫面尺寸較小的情形下，可充份利用緩衝器10之空間，以及利用二個 或二個以上之畫面緩衝區來避免畫面撕裂現象。
請參照「第6圖」，該圖所示為控制畫面輸入與輸出之方法流程圖，該控制方法用來接收來源裝置之影像資料，並輸出影像資料至目的裝置，影像資料包含複數個畫面，來源裝置提供一或多個輸入控制訊號，該一或多個輸入控制訊號包含輸入資料致能參數與像素輸入時脈，目的裝置提供一或多個輸出控制訊號，該一或多個輸出控制訊號包含輸出資料致能參數與像素輸出時脈，該控制方法包含下列步驟：步驟S10：依據輸入資料致能參數與寫入允許訊號產生寫入控制訊號。
步驟S20：依據輸出資料致能參數產生讀取控制訊號。
步驟S30：依據寫入控制訊號與像素輸入時脈，將來源裝置之影像資料寫入至緩衝器。
步驟S40：依據讀取控制訊號與像素輸出時脈，輸出緩衝器之影像資料至目的裝置，且像素輸入時脈不等於像素輸出時脈。
步驟S50：依據輸入資料致能參數與輸出資料致能參數而產生寫入允許訊號，該寫入允許訊號決定是否允許寫入控制訊號控制來源裝置之影像資料寫入至緩衝器。
上述產生寫入允許訊號之步驟可包含：依據輸入資料致能參數而產生第一數值，該第一數值代表完成輸入影像資料之第k張畫面之可視資料所需之時間；依據輸出資料致能參數而產生第二數值；比較第一數值與第二數值，而產生比較結果；依據比較結果而產生寫入允許訊號。
其中，當像素輸出時脈大於像素輸入時脈時，若比較結果為第一數值小於第二數值，代表完成輸入第k張畫面之可視資料的時間點會早於完成 輸出第k張畫面之可視資料的時間點，因此寫入允許訊號允許寫入控制訊號控制將第k張畫面之可視資料寫入至緩衝器。
同樣的，當像素輸出時脈大於像素輸入時脈時，若比較結果為第一數值大於第二數值，代表完成輸入第k張畫面之可視資料的時間點會晚於完成輸出第k張畫面之可視資料的時間點，因此寫入允許訊號不允許寫入控制訊號控制將第k張畫面之可視資料寫入至緩衝器。
另一方面，當像素輸出時脈小於像素輸入時脈時，若比較結果為第一數值大於第二數值，代表完成輸入第k張畫面之可視資料的時間點會晚於完整輸出影像資料之第x張畫面之可視資料，因此寫入允許訊號允許寫入控制訊號控制第k張畫面之可視資料寫入至緩衝器，其中第x張畫面早於第k張畫面。
同樣的，當像素輸出時脈小於像素輸入時脈時，若比較結果為第一數值小第二數值，代表完成輸入第k張畫面之可視資料的時間點會早於完整輸出影像資料之第x張畫面之可視資料，因此寫入允許訊號不允許寫入控制訊號控制第k張畫面之可視資料寫入至緩衝器，其中第x張畫面早於第k張畫面。
再者，為了有效利用接收與輸出影像資料的緩衝空間，可包含下列步驟：依據儲存容量與影像資料中每一張畫面之大小，劃分儲存容量包含多個畫面緩衝區，且每一個畫面緩衝區可儲存一張畫面。
雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申 請專利範圍所界定者為準。
1‧‧‧控制畫面輸入與輸出之裝置
2‧‧‧來源裝置
3‧‧‧目的裝置
10‧‧‧緩衝器
20‧‧‧緩衝器控制電路
30‧‧‧畫面寫入控制器
32‧‧‧計算電路
34‧‧‧比較電路
40‧‧‧劃分模組
第1圖：控制畫面輸入與輸出之裝置之第一實施例方塊圖
第2圖：畫面寫入控制器之一實施例方塊圖
第3圖：影像資料中每一畫面之示意圖
第4A圖：畫面輸入與輸出之一實施例示意圖(一)
第4B圖：畫面輸入與輸出之一實施例示意圖(二)
第5圖：控制畫面輸入與輸出之裝置之第二實施例方塊圖
第6圖：控制畫面輸入與輸出之方法流程圖
1．．．控制畫面輸入與輸出之裝置
2．．．來源裝置
3．．．目的裝置
10．．．緩衝器
20．．．緩衝器控制電路
30．．．畫面寫入控制器

Claims (14)

  1. 一種控制畫面輸入與輸出之裝置，用來接收一來源裝置之一影像資料，並輸出該影像資料至一目的裝置，該影像資料包含複數個畫面，該來源裝置提供一或多個輸入控制訊號至該控制畫面輸入與輸出之裝置，該一或多個輸入控制訊號包含一輸入資料致能參數與一像素輸入時脈，該目的裝置提供一或多個輸出控制訊號至該控制畫面輸入與輸出之裝置，該一或多個輸出控制訊號包含一輸出資料致能參數與一像素輸出時脈，該控制畫面輸入與輸出之裝置包含：一緩衝器，依據一寫入控制訊號與該像素輸入時脈來接收該來源裝置之該影像資料，並依據一讀取控制訊號與該像素輸出時脈來輸出該緩衝器之該影像資料至該目的裝置，其中該像素輸入時脈不等於該像素輸出時脈；一緩衝器控制電路，耦接該緩衝器，依據該輸入資料致能參數與一寫入允許訊號而產生該寫入控制訊號，並依據該輸出資料致能參數以產生該讀取控制訊號；以及一畫面寫入控制器，耦接該緩衝器控制電路，依據該輸入資料致能參數與該輸出資料致能參數得到每一該畫面輸入速率與輸出速率之關係而產生該寫入允許訊號，該寫入允許訊號決定是否允許該緩衝器控制電路控制該緩衝器接收該來源裝置之該影像資料。
  2. 如請求項1之裝置，其中該畫面寫入控制器包含：一計算電路，依據輸入資料致能參數而產生一第一數值，該第一數值代表完成輸入該影像資料之一第k張畫面之可視資料所需之時間，該 計算電路並依據該輸出資料致能參數而產生一第二數值，其中k為正整數；以及一比較電路，比較該第一數值與該第二數值，而產生一比較結果，並依據該比較結果產生該寫入允許訊號。
  3. 如請求項2之裝置，當該像素輸出時脈大於該像素輸入時脈時，若該比較電路所產生之該比較結果為該第一數值小於該第二數值，代表完成輸入該第k張畫面之可視資料的時間點會早於完成輸出該第k張畫面之可視資料的時間點，因此該寫入允許訊號允許該緩衝器控制電路控制該緩衝器接收該第k張畫面之可視資料。
  4. 如請求項2之裝置，當該像素輸出時脈大於該像素輸入時脈時，若該比較電路所產生之該比較結果為該第一數值大於該第二數值，代表完成輸入該第k張畫面之可視資料的時間點會晚於完成輸出該第k張畫面之可視資料的時間點，因此該寫入允許訊號不允許該緩衝器控制電路控制該緩衝器接收該第k張畫面之可視資料。
  5. 如請求項2之裝置，當該像素輸出時脈小於該像素輸入時脈時，若該比較電路所產生之該比較結果為該第一數值大於該第二數值，代表完成輸入該第k張畫面之可視資料的時間點會晚於完整輸出該影像資料之一第x張畫面之可視資料，因此該寫入允許訊號允許該緩衝器控制電路控制該緩衝器接收該第k張畫面之可視資料，其中該第x張畫面早於該第k張畫面，其中x為正整數。
  6. 如請求項2之裝置，當該像素輸出時脈小於該像素輸入時脈時，若該比較電路所產生之該比較結果為該第一數值小於該第二數值，代表完成輸 入該第k張畫面之可視資料的時間點會早於完整輸出該影像資料之該第x張畫面之可視資料，則該寫入允許訊號不允許該緩衝器控制電路控制該緩衝器接收該第k張畫面之可視資料，其中該第x張畫面早於該第k張畫面，其中x為正整數。
  7. 如請求項1之裝置，更包含：一劃分模組，依據該緩衝器之一儲存容量與該影像資料中每一該畫面之大小，劃分該緩衝器包含多個畫面緩衝區，且每一該畫面緩衝區可儲存一張該畫面。
  8. 一種控制畫面輸入與輸出之方法，用來接收一來源裝置之一影像資料，並輸出該影像資料至一目的裝置，該影像資料包含複數個畫面，該來源裝置提供一或多個輸入控制訊號，該一或多個輸入控制訊號包含一輸入資料致能參數與一像素輸入時脈，該目的裝置提供一或多個輸出控制訊號，該一或多個輸出控制訊號包含一輸出資料致能參數與一像素輸出時脈，該控制方法包含下列步驟：依據該輸入資料致能參數與一寫入允許訊號產生一寫入控制訊號；依據該輸出資料致能參數產生一讀取控制訊號；依據該寫入控制訊號與該像素輸入時脈，將該來源裝置之該影像資料寫入至一緩衝器；依據該讀取控制訊號與該像素輸出時脈，輸出該緩衝器之該影像資料至該目的裝置，且該像素輸入時脈不等於該像素輸出時脈；以及依據該輸入資料致能參數與該輸出資料致能參數得到每一該畫面輸入速率與輸出速率之關係而產生該寫入允許訊號，該寫入允許訊號決 定是否允許該寫入控制訊號控制該來源裝置之該影像資料寫入至該緩衝器。
  9. 如請求項8之方法，其中產生該寫入允許訊號之步驟，包含：依據該輸入資料致能參數而產生一第一數值，該第一數值代表完成輸入該影像資料之一第k張畫面之可視資料所需之時間，其中k為正整數；依據該輸出資料致能參數而產生一第二數值；比較該第一數值與該第二數值，而產生一比較結果；以及依據該比較結果而產生該寫入允許訊號。
  10. 如請求項9之方法，其中當該像素輸出時脈大於該像素輸入時脈時，若該比較結果為該第一數值小於該第二數值，代表完成輸入該第k張畫面之可視資料的時間點會早於完成輸出該第k張畫面之可視資料的時間點，因此該寫入允許訊號允許該寫入控制訊號控制將該第k張畫面之可視資料寫入至該緩衝器。
  11. 如請求項9之方法，當該像素輸出時脈大於該像素輸入時脈時，若該比較結果為該第一數值大於該第二數值，代表完成輸入該第k張畫面之可視資料的時間點會晚於完成輸出該第k張畫面之可視資料的時間點，因此該寫入允許訊號不允許該寫入控制訊號控制將該第k張畫面之可視資料寫入至該緩衝器。
  12. 如請求項9之方法，當該像素輸出時脈小於該像素輸入時脈時，若該比較結果為該第一數值大於該第二數值，代表完成輸入該第k張畫面之可視資料的時間點會晚於完整輸出該影像資料之一第x張畫面之可視資 料，因此該寫入允許訊號允許該寫入控制訊號控制該第k張畫面之可視資料寫入至該緩衝器，其中該第x張畫面早於該第k張畫面，其中x為正整數。
  13. 如請求項9之方法，當該像素輸出時脈小於該像素輸入時脈時，若該比較結果為該第一數值小該第二數值，代表完成輸入該第k張畫面之可視資料的時間點會早於完整輸出該影像資料之該第x張畫面之可視資料，因此該寫入允許訊號不允許該寫入控制訊號控制該第k張畫面之可視資料寫入至該緩衝器，其中該第x張畫面早於該第k張畫面，其中x為正整數。
  14. 如請求項8之方法，更包含下列步驟：依據一儲存容量與該影像資料中每一該畫面之大小，劃分該儲存容量包含多個畫面緩衝區，且每一該畫面緩衝區可儲存一張該畫面。
TW098102941A 2009-01-23 2009-01-23 控制畫面輸入與輸出之裝置與方法 TWI424430B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098102941A TWI424430B (zh) 2009-01-23 2009-01-23 控制畫面輸入與輸出之裝置與方法
US12/692,389 US8471859B2 (en) 2009-01-23 2010-01-22 Device and method for controlling frame input and output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098102941A TWI424430B (zh) 2009-01-23 2009-01-23 控制畫面輸入與輸出之裝置與方法

Publications (2)

Publication Number Publication Date
TW201028994A TW201028994A (en) 2010-08-01
TWI424430B true TWI424430B (zh) 2014-01-21

Family

ID=42353897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098102941A TWI424430B (zh) 2009-01-23 2009-01-23 控制畫面輸入與輸出之裝置與方法

Country Status (2)

Country Link
US (1) US8471859B2 (zh)
TW (1) TWI424430B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013146053A (ja) * 2011-12-16 2013-07-25 Ricoh Co Ltd 画像処理装置、画像処理回路及び画像処理装置の制御方法
JP2014052548A (ja) * 2012-09-07 2014-03-20 Sharp Corp メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体
US9800825B2 (en) * 2015-03-02 2017-10-24 Chih-Ta Star Sung Semiconductor display driver device, mobile multimedia apparatus and method for frame rate conversion
CN106611401B (zh) * 2015-10-22 2020-12-25 阿里巴巴集团控股有限公司 一种在纹理内存中存储图像的方法及装置
CN106205460B (zh) * 2016-09-29 2018-11-23 京东方科技集团股份有限公司 显示装置的驱动方法、时序控制器和显示装置
TWI694435B (zh) * 2018-11-09 2020-05-21 瑞昱半導體股份有限公司 降低動態模糊的顯示裝置及顯示方法
TWI694436B (zh) * 2018-11-09 2020-05-21 瑞昱半導體股份有限公司 降低動態模糊的顯示裝置及顯示方法
US11127221B1 (en) * 2020-03-18 2021-09-21 Facebook Technologies, Llc Adaptive rate control for artificial reality

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW455544B (en) * 2000-08-04 2001-09-21 Silicon Integrated Sys Corp Method and system for eliminating frame tears from an output display
TW516312B (en) * 2001-04-19 2003-01-01 Lumens Technology Inc Image conversion method
TW200614799A (en) * 2004-10-12 2006-05-01 Mediatek Inc System for format conversion using clock adjuster and method of the same
TW200638749A (en) * 2005-04-28 2006-11-01 Realtek Semiconductor Corp Synchronous frame method and apparatus thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640209A (en) 1996-03-14 1997-06-17 Electronics And Telecommunications Research Institute NTSC/PAL video signal conversion apparatus employing ITU-R BT.601 video signal
US5767862A (en) * 1996-03-15 1998-06-16 Rendition, Inc. Method and apparatus for self-throttling video FIFO
US5951635A (en) 1996-11-18 1999-09-14 Vlsi Technology, Inc. Asynchronous FIFO controller
JP3282577B2 (ja) 1998-03-02 2002-05-13 日本電気株式会社 画像処理装置
US6894706B1 (en) 1998-09-18 2005-05-17 Hewlett-Packard Development Company, L.P. Automatic resolution detection
US7589736B1 (en) * 2001-05-18 2009-09-15 Pixelworks, Inc. System and method for converting a pixel rate of an incoming digital image frame
US6970173B2 (en) * 2001-09-14 2005-11-29 Ati Technologies, Inc. System for providing multiple display support and method thereof
US6825846B2 (en) * 2001-12-10 2004-11-30 American Megatrends, Inc. Systems and methods for capturing screen displays from a host computing system for display at a remote terminal
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
US6845414B2 (en) 2002-03-15 2005-01-18 Silicon Integrated Systems Corp. Apparatus and method of asynchronous FIFO control
US7315600B2 (en) 2004-03-30 2008-01-01 Arm Limited Asynchronous FIFO apparatus and method for passing data between a first clock domain and a second clock domain and a second clock domain of a data processing apparatus
US7394465B2 (en) * 2005-04-20 2008-07-01 Nokia Corporation Displaying an image using memory control unit
JP4643407B2 (ja) 2005-09-29 2011-03-02 オリンパス株式会社 フレームレート変換装置および撮像装置
US8144170B2 (en) * 2007-03-28 2012-03-27 Himax Technologies Limited Apparatus for scaling image and line buffer thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW455544B (en) * 2000-08-04 2001-09-21 Silicon Integrated Sys Corp Method and system for eliminating frame tears from an output display
TW516312B (en) * 2001-04-19 2003-01-01 Lumens Technology Inc Image conversion method
TW200614799A (en) * 2004-10-12 2006-05-01 Mediatek Inc System for format conversion using clock adjuster and method of the same
TW200638749A (en) * 2005-04-28 2006-11-01 Realtek Semiconductor Corp Synchronous frame method and apparatus thereof

Also Published As

Publication number Publication date
TW201028994A (en) 2010-08-01
US8471859B2 (en) 2013-06-25
US20100188574A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
TWI424430B (zh) 控制畫面輸入與輸出之裝置與方法
US8529069B2 (en) Projection apparatus and control method thereof
CN102118592B (zh) 用于显示多视频的系统
US8149229B2 (en) Image apparatus for processing 3D images and method of controlling the same
US7564501B2 (en) Projection system, projector, method of controlling projectors and program therefor
CN102117595B (zh) 用于对齐帧数据的技术
WO2019153723A1 (zh) 视频画面显示方法、装置、电视机及存储介质
JP2010210896A (ja) 画像処理装置
TWI455572B (zh) 用於立體顯示之圖框率轉換裝置及方法
JP2006251000A (ja) 重畳表示可能なディスプレイコントローラ
CN114217752A (zh) 多屏同步显示的控制方法、装置、电子设备和存储介质
EP1455338A1 (en) Image processor with frame-rate conversion
JP2013243610A (ja) 画像データ送信装置、画像データ受信装置、画像データ伝送システム、画像データ送信方法、画像データ受信方法、送信画像データおよびプログラム
JP3384659B2 (ja) 縮小映像信号処理回路
TWI765293B (zh) 接收裝置、影像紀錄系統以及降低影像紀錄系統之影像延遲的方法
TW522365B (en) Managing prefetching from a data buffer
KR100620519B1 (ko) 비월 방식 비디오 신호 보상 방법 및 장치
JP2006145758A (ja) オンスクリーンディスプレイ装置
JP2004110046A (ja) 映像スケーリングを行う表示デバイス
CN109358830B (zh) 消除ar/vr画面撕裂的双屏显示方法及ar/vr显示设备
JP2010046362A (ja) 遊技場表示装置
US6943783B1 (en) LCD controller which supports a no-scaling image without a frame buffer
JP2011048238A (ja) 表示コントローラ及びそれを用いた電子機器
KR100618270B1 (ko) 영상표시장치에서 화면 영상 분할을 위하여 스케일러부가데이터를 읽는 방법
JP3985451B2 (ja) 画像処理装置および画像表示装置