KR100620519B1 - 비월 방식 비디오 신호 보상 방법 및 장치 - Google Patents
비월 방식 비디오 신호 보상 방법 및 장치 Download PDFInfo
- Publication number
- KR100620519B1 KR100620519B1 KR1020040010115A KR20040010115A KR100620519B1 KR 100620519 B1 KR100620519 B1 KR 100620519B1 KR 1020040010115 A KR1020040010115 A KR 1020040010115A KR 20040010115 A KR20040010115 A KR 20040010115A KR 100620519 B1 KR100620519 B1 KR 100620519B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- field
- video signal
- line
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Television Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
본 발명은 CRT 기준형의 비디오 신호를 LCD 패널에 맞게 변형하여 디스플레이시킴으로써 LCD 패널에 적합 형태의 영상으로 시각적으로 안정되게 디스플레이할 수 있는 비월 방식 비디오 신호 보상 방법 및 장치를 개시한다. 개시된 본 발명에 따르면, 입력 비월 방식 비디오 신호의 제1 필드의 소정 번째 데이터(263번째 데이터) 뒷부분 및 제2 필드의 소정 번째 데이터(23번째 데이터) 앞부분을 제1 및 제2 메모리에 각각 저장한다. 각 필드의 등화펄스 구간(각 필드를 인식하는 구간)을 통하여 현재 수신되는 비디오 신호가 제1 또는 제2 필드 신호인 지를 판별한다. 현재 수신되는 비디오 신호가 상기 제1 필드 신호인 경우, 데이터 라인이 시작하는 23번째 라인의 앞부분을 제2 메모리에서 제1필드 데이터에 복사하고 제2필드 신호인 경우 데이터 라인이 끝나는 263번째 뒷부분을 제1 메모리에서 제2필드 데이터에 저장한다. 이는 NTSC 방식에 근간을 두고 설명한 것이며, PAL 방식에서는 데이터의 시작 구간은 23번째 라인이며, 데이터의 끝 구간은 313번째 라인이다.
비월, 비디오
Description
도 1은 종래의 비월 주사 방식을 도시한 도면.
도 2는 종래의 비월 주사 방식의 LCD 표현 방법을 나타낸 도면.
도 3은 종래의 비월 방식의 제 1 필드 데이터를 나타낸 도면.
도 4는 종래의 비월 방식의 제 2 필드 데이터를 나타낸 도면.
도 5는 본 발명의 실시예에 따른 비월 방식 비디오 신호 보상 장치의 구성을 나타낸 블록도.
도 6은 본 발명의 실시예에 따른 비월 방식 비디오 신호 보상 방법을 설명하는 흐름도.
도 7은 본 발명의 실시예에 따른 데이터 복사 영역을 나타낸 도면.
도 8은 본 발명의 실시예에 따른 LCD 패널에서의 데이터 복사 영역을 나타낸 도면.
도 9는 본 발명의 실시예에 따른 비월 주사 방식의 LCD 표현 방법을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
202 : 디코더 204 : 제1 메모리
206 : 제2 메모리 208 : 카운터
210 : 제어부
본 발명은 비월 방식 비디오 신호 보상 방법 및 장치에 관한 것으로, 보다 상세하게는 CRT 기준의 비월 방식의 데이터를 2개의 필드로 나누어 제1 필드의 부족한 데이터 및 제2 필드의 부족한 데이터를 인위적으로 보강하여 액정 표시 장치(liquid crystal display: LCD) 패널에 디스플레이하는 비월 방식 비디오 신호 보상 방법 및 장치에 관한 것이다.
종래의 브라운관 방식의 디스플레이 방법에서는 비월 주사 방식을 바탕으로 NTSC 방식을 적용하는 국가에서는 525 라인의 데이터 라인을 사용하고, PAL 방식을 적용하는 국가에서는 625 라인의 데이터 라인을 사용하여 영상을 전송한다.
이러한 비월 주사 방식이라고 하는 것은 CRT의 특징으로 살리기 위하여 설계되기 시작한 것이다. 비월 주사란 전자총이 한 화면의 데이터를 한줄 건너 하나씩의 방식으로 절단을 비스듬히 영상을 주사하기 시작하여 다음 화면에서는 전에 주사하지 않고 지나간 나머지 데이터를 사이에 다시 주사하는 방식이다. 도 1은 종래의 비월 주사 방식을 도시한 도면이다. 도 2는 종래의 비월 주사 방식의 LCD 표현 방법을 나타낸 도면이다. 도 3은 종래의 비월 방식의 제 1 필드 데이터를 나타낸 도면이다. 도 4는 종래의 비월 방식의 제 2 필드 데이터를 나타낸 도면이다. 이러한 주사 방식에서는 사이에 주사를 해야 되고 약간 비스듬히 해야 하기 때문에, 처음 데이터와 마지막 데이터는 완벽하게 한쪽 화면의 끝에서 다른 쪽 화면 끝으로 주사할 수 없다. 이것을 해결하기 위해서 처음 데이터는 절반만이 존재하고 끝 데이터도 절반만이 존재하여 서로 화면 끝을 보완한다. 그래서, 모든 CRT 개념에서 출발한 영상 데이터는 항상 2로 나누어 떨어지지 않고 처음과 끝을 보완하기 위하여 절반의 데이터를 가지고 있고, 이를 합하여 총 데이터 라인은 홀수가 되는 것이다.
그러나, 이러한 개념을 LCD에 바로 적용하기에는 약간의 문제가 존재한다. LCD에서는 데이터 주사 방식이 비스듬하게 주사할 수 없으며, 두 화면을 한 장의 화면으로 구현하는 CRT와는 달리 LCD는 한 화면으로 한 장이 화면을 구현하여야 한다. 여기에서 발생하는 문제점이 있는데, LCD에 비월 주사 방식의 데이터를 그대로 디스플레이시키면, 먼저 시작되는 화면의 첫 라인은 그 라인의 반만 데이터가 존재하고, 다음 장의 화면은 끝 라인의 반만 데이터가 존재한다. 이렇게 디스플레이될 경우, 첫 화면과 다음 화면의 데이터를 모두 디스플레이할 경우, 첫 화면 첫 라인 데이터는 반만 데이터가 존재하고, 두 번째 화면 첫 라인 데이터는 모든 데이터가 존재하므로, 시각적으로는 첫 라인 절반의 데이터는 첫 번째 화면과 두 번째 화면의 어느 쪽 데이터도 아닌 영상이 보이게 되는 문제가 있다. 마찬가지로, 마지막 라인의 데이터도 첫 화면과 두 번째 화면을 동시에 디스플레이함으로 결과적으로 다른 영상이 보이게 되는 문제가 있다. 이러한 문제는 뷰잉 영역 축소를 통해 디스플레이해 EGA급 해상도(312*234)의 234 라인이 고정되는 문제점이 있다.
이에 본 발명은 이와 같은 종래 문제점을 해결하기 위해 안출된 것으로, CRT 기준형의 비디오 신호를 LCD 패널에 맞게 변형하여 디스플레이시킴으로써 LCD 패널에 적합 형태의 영상으로 시각적으로 안정되게 디스플레이할 수 있는 비월 방식 비디오 신호 보상 방법 및 장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위하여, 본 발명은, (a) 입력 비월 방식 비디오 신호의 제1 필드의 소정 번째 데이터 뒷부분 및 제2 필드의 소정 번째 데이터 앞부분을 제1 및 제2 메모리에 각각 저장하는 단계; (b) 각 필드의 등화펄스 구간(각 필드를 인식하는 구간 )을 통하여 현재 수신되는 비디오 신호가 제1 또는 제2 필드 신호인 지를 판별하는 단계; (c) 각 필드 신호의 라인 수를 카운터 하는 단계 (d) 상기 데이터 라인이 제1 필드인 경우 제2 메모리에 저장된 데이터를 23번째 데이터의 앞부분에 복사하는 단계; (e) 상기 데이터 라인이 제2 필드인 경우, 제1 메모리에 저장된 데이터를 263번째 데이터의 뒷부분에 복사하는 단계를 포함하는 것을 특징으로 하는 비월 방식 비디오 신호 보상 방법을 제공한다.
또한, 본 발명은, 입력 비월 방식 비디오 신호를 처리하여 수평 동기 신호 및 보상된 비디오 신호를 출력하는 디코더; 상기 디코더에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제1 필드의 소정 번째 데이터 뒷부분 및 제2 필드의 소정 번째 데이터 앞부분을 각각 저장하는 제1 및 제2 메모리; 상기 디코더에 의해 처리 된 상기 비월 방식 비디오 신호의 수평 데이터 라인에 포함된 수평 동기의 수를 카운트하여 카운트 신호를 출력하는 카운터; 및 각 필드의 등화 펄스 구간을 통하여 수신되는 비디오 신호가 제1 또는 제2 필드 신호인 지를 판별하고, 상기 카운터로부터의 상기 카운트 신호에 기초하여 제1 필드가 수신되는 시점에 상기 제2 메모리에 저장된 제2 필드의 소정 번째 데이터 앞부분을 상기 디코더에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제1 필드에 추가하고, 상기 디코더에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제2 필드의 소정 번째 데이터가 수신될 때 상기 제1 메모리에 저장된 제1 필드의 소정 번째 데이터를 상기 제2 필드에 추가하는 제어부를 포함하는 것을 특징으로 하는 비월 방식 비디오 신호 보상 장치를 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
본 발명은 먼저 525개 라인을 가지는 NTSC 신호를 기준으로 한다. NTSC 비월 방식의 비디오 데이터는 실제로 데이터가 존재하는 구간은 23번째부터 263 번째 까지이며, 나머지 앞 구간의 데이터는 동기 구간으로 사용되며 이중 1번째부터 9번째까지에 등화 펄스 구간이 존재한다. 이러한 비월 방식의 데이터를 받아서 LCD 패널에서 더 효율적으로 디스플레이하기 위하여 다음과 같이 설계한다. 도 5는 본 발명의 실시예에 따른 비월 방식 비디오 신호 보상 장치의 구성을 나타낸 블록도이다. 상기 비월 방식 비디오 신호 보상 장치는 디코더(202), 제1 메모리(204), 제2 메모리(206), 카운터(208), 및 제어부(210)를 포함한다.
디코더(202)는 입력 비월 방식 비디오 신호를 처리하여 수평 동기 신호 및 보상된 비디오 신호를 출력한다. 제1 메모리(204)는 상기 디코더(202)에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제1 필드의 263번째 데이터 뒷부분을 저장한다. 제2 메모리(206)는 상기 디코더(202)에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제2 필드의 23번째 데이터 앞부분을 저장한다. 카운터(208)는 상기 디코더(202)에 의해 처리된 상기 비월 방식 비디오 신호의 수평 데이터 라인에 포함된 수평 동기의 수를 카운트하여 카운트 신호를 상기 제어부(210)에 출력한다.
제어부(210)는 각 필드의 등화 펄스 구간인 제3 라인 데이터 및 제 3.5 라인 데이터 중 언제 폴링 에지 신호가 들어오는 지에 따라 현재 수신되는 비디오 신호가 제1 또는 제2 필드 신호인 지를 판별한다. 도 3은 본 발명의 실시예에 따른 비월 방식의 제1 필드 데이터를 나타낸 도면이다. 도 4는 본 발명의 실시예에 따른 비월 방식의 제2 필드 데이터를 나타낸 도면이다. 도 3에 도시된 바와 같이, 제어부(210)는 3번째 데이터 라인에서 폴링 에지 신호가 들어오면 제1 필드로 인식하게 된다. 도 4에 도시된 바와 같이, 제어부(210)는 3번째 데이터 라인에서 하이가 들어오며, 3.5번째 데이터 라인에서 폴링 에지 신호가 들어 온면 제2 필드로 인식한다.
제어부(210)는 상기 카운터(208)로부터의 상기 카운트 신호에 기초하여 제1 필드가 수신되는 시점에 상기 제2 메모리(206)에 저장된 제2 필드의 23번째 데이터 앞부분을 상기 디코더(202)에 의해 처리된 상기 비월 방식 비디오 신호의 제1 필드에 추가하고, 상기 제2 필드의 263 번째 데이터가 수신될 때 상기 제1 메모리(204)에 저장된 제1 필드의 263 번째 데이터 뒷부분을 상기 디코더(202)에 의해 처리된 상기 비월 방식 비디오 신호의 제2 필드에 추가한다. 그에 따라 디코더(202)는 LCD 디스플레이에 적합한 보상된 비디오 신호를 출력한다.
이하에서는 본 발명의 실시예에 따른 비월 방식 비디오 신호 보상 장치의 동작을 설명하도록 한다.
제어부(210)는 3번째 데이터 라인에서 폴링 에지 신호가 들어오면 첫 번째 필드 신호로 인식하게 된다. 이때는 23번째 라인의 데이터가 처음 절반의 데이터(0.5H, H는 수평 데이터 라인)는 없이 들어온다. 그리고 다음 필드에서는 3번째 데이터 라인에서는 하이가 들어오며, 3.5번째 데이터 라인에서 폴링 에지 신호가 들어온다. 이 때는 23번째 라인의 데이터는 정상적으로 모두 들어오지만, 263번째 라인에서는 처음 절반에는 데이터가 있지만, 다른 절반의 데이터는 없이 들어온다. 이처럼 두 번째 필드의 23번째 앞부분의 데이터와 첫 번째 필드의 263 번째 뒷 부분의 데이터를 각각 제1 메모리(204) 및 제2 메모리(206)에 저장하여 첫 번째 필드 23번째 앞 부분의 없는 데이터와 두 번째 필드 563 번째 뒷 부분의 없는 데이터에 복사하여 모든 필드에 모든 구간에서 데이터가 존재하게 만드는 것이다. 상기한 바와 같이, 첫 번째 필드와 두 번째 필드를 구별하는 것은 각 필드의 3번째 라인 데이터와 3.5 번째 라인 데이터 중에서 언제 폴링 에지인 지를 인식하면 되고, 23 번째 라인 데이터와 263번째 라인 데이터의 인식 방법은 모든 수평 데이터 라인에는 항상 기준 동기 신호가 첨가되어 있으므로, 카운터(208)에 의해 수평 동기 신호의 수를 카운트하면 항상 일정하게 찾아낼 수 있다.
이하에서는 본 발명에 따른 비월 방식 비디오 신호 보상 방법을 도 6 내지 도 9를 참조하여 설명하도록 한다. 여기서, 도 6은 본 발명의 실시예에 따른 비월 방식 비디오 신호 보상 방법을 설명하는 흐름도이고, 도 7은 본 발명의 실시예에 따른 데이터 복사 영역을 나타낸 도면이며, 도 8은 본 발명의 실시예에 따른 LCD 패널에서의 데이터 복사 영역을 나타낸 도면이고, 도 9는 본 발명의 실시예에 따른 비월 주사 방식의 LCD 표현 방법을 나타낸 도면이다.
단계 S201에서, 제어부(210)는 입력 비월 방식 비디오 신호의 제1 필드의 263 번째 데이터 뒷부분 및 제2 필드의 23 번째 데이터 앞부분을 제1 및 제2 메모리(204 및 206)에 각각 저장한다.
제어부(210)는 각 필드의 제3 라인 데이터 및 제3.5 라인 데이터 중 언제 폴링 에지 신호가 들어오는 지에 따라 현재 수신되는 비디오 신호가 제1 필드 신호인지를 판별한다(단계 S202). 단계 S202의 판별 결과, 상기 현재 수신되는 비디오 신호가 상기 제1 필드 신호인 경우, 데이터 라인이 제23 라인인 지를 판별한다(단계 S203).
제어부(210)는 각 필드의 제3 라인 데이터 및 제3.5 라인 데이터 중 언제 폴링 에지 신호가 들어오는 지에 따라 현재 수신되는 비디오 신호가 제1 필드 신호인지를 판별한다(단계 S202). 단계 S202의 판별 결과, 상기 현재 수신되는 비디오 신호가 상기 제1 필드 신호인 경우, 데이터 라인이 제23 라인인 지를 판별한다(단계 S203).
단계 S203의 판별 결과, 상기 데이터 라인이 상기 제23 라인인 경우, 제어부(210)는 도 7 및 도 8에 도시된 바와 같이, 제2 메모리(206)에 저장된 제2 필드의 23 번째 데이터 앞부분을 제1 필드 데이터에 복사한다(단계 S204).
단계 S203의 판별 결과, 상기 데이터 라인이 상기 제23 라인이 아닌 경우, 상기 데이터 라인이 제 263 라인인지를 판별한다(단계 S205). 단계 S205의 판별 결과, 상기 데이터 라인이 상기 제 263 라인인 경우, 제어부(210)는 도 7에 도시된 바와 같이 제 263 라인의 0.5H 이후의 데이터(263번째 데이터 뒷부분)를 상기 제1 메모리(204)에 저장한다(단계 S206).
단계 S202의 판별 결과, 상기 현재 수신되는 비디오 신호가 상기 제1 필드 신호가 아닌 경우, 제2 필드 신호인 것으로 판별하고 데이터 라인이 제23 라인인 지를 판별한다(단계 S207). 단계 S207의 판별 결과, 상기 데이터 라인이 상기 제23 라인인 경우, 제어부(210)는 제 23 라인의 0.5H 만큼의 데이터(23번째 데이터 앞부분)를 상기 제2 메모리(206)에 저장한다(단계 S208).
단계 S204에서 제1 메모리(204)에 저장된 데이터는 본 발명의 일실시에에 따른 비월 방식 비디오 신호 보상 방법이 반복적으로 수행될 때 다음 제2 필드 신호 처리시에 사용될 수 있으며, 단계 S208에서 제2 메모리(206)에 저장된 데이터는 본 발명의 일실시에에 따른 비월 방식 비디오 신호 보상 방법이 반복적으로 수행될 때 다음 제1 필드 신호 처리시에 사용될 수 있다.
단계 S204에서 제1 메모리(204)에 저장된 데이터는 본 발명의 일실시에에 따른 비월 방식 비디오 신호 보상 방법이 반복적으로 수행될 때 다음 제2 필드 신호 처리시에 사용될 수 있으며, 단계 S208에서 제2 메모리(206)에 저장된 데이터는 본 발명의 일실시에에 따른 비월 방식 비디오 신호 보상 방법이 반복적으로 수행될 때 다음 제1 필드 신호 처리시에 사용될 수 있다.
단계 S207의 판별 결과, 상기 데이터 라인이 상기 제23 라인이 아닌 경우, 제어부(210)는 상기 데이터 라인이 제 263 라인인지를 판별한다(단계 S209). 단계 S209의 판별 결과, 상기 데이터 라인이 상기 제 263 라인인 경우, 0.5H 시간이 경과후, 도 7에 도시된 바와 같이 상기 제1 메모리(204)에 저장된 제1 필드의 263번째 데이터 뒷부분을 제2 필드 데이터에 복사한다(단계 S210).
이러한 방식을 적용할 경우, 525 라인 중 기존에는 EGA 급 해상도(312*234)로 설정하여 처음과 끝 데이터는 버리는 방식으로 디스플레이하는 방법에서 모든 데이터를 살려 EGA+ 급 해상도(312*240) 까지 디스플레이가 가능하도록 할 수 있다.
이상에서와 같이, 본 발명은 기존의 CRT 기준의 영상 신호를 LCD 패널에 적합하게 변형하여 디스플레이 공간 상에 최대한의 영상 효과를 볼 수 있는 방법으로 기존 EGA 급 해상도(312*234)를 EGA 급+ 해상도(312*240)까지 디스플레이할 수 있는 장점을 가진다.
이상에서는 본 발명을 특정의 바람직한 실시예로서 525 라인의 NTSC 신호를 기준으로 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 예를 들면, 625 라인의 PAL 신호에서도 적용 가능하고 PAL은 한 필드가 313 라인으로 구성되므로 마지막 데이터 구간만 263에서 313으로 대체하면 가능하며, 특허 청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
Claims (6)
- (a) 입력 비월 방식 비디오 신호의 제1 필드의 데이터 구간중 최종번째 데이터 뒷부분 및 제2 필드의 데이터 구간중 첫번째 데이터 앞부분을 제1 및 제2 메모리에 각각 저장하는 단계;(b) 각 필드의 등화펄스 구간을 통하여 현재 수신되는 비디오 신호가 제1 또는 제2 필드 신호인 지를 판별하는 단계;(c) 상기 제 1 및 제 2 필드 신호의 데이터 라인 수를 카운터 하는 단계;(d) 상기 데이터 라인이 제1 필드인 경우, 제2 메모리에 저장된 상기 첫번째 데이터를 제 1 필드의 데이터 구간중 첫번째 데이터의 앞부분에 복사하는 단계;(e) 상기 데이터 라인이 제2 필드인 경우, 제1 메모리에 저장된 상기 데이터를 제 2 필드의 최종번째 데이터의 뒷부분에 복사하는 단계를 포함하는 것을 특징으로 하는 비월 방식 비디오 신호 보상 방법.
- 제 1 항에 있어서, 상기 비디오 신호가 NTSC 방식인 경우, 상기 첫번째 데이터는 23번째 데이터를 나타내고, 상기 최종번째 데이터는 263 번째 데이터를 나타내는 것을 특징으로 하는 비월 방식 비디오 신호 보상 방법.
- 제 1 항에 있어서, 상기 비디오 신호가 PAL 방식인 경우, 상기 첫번째 데이터는 23번째 데이터를 나타내고, 상기 최종번째 데이터는 313 번째 데이터를 나타내는 것을 특징으로 하는 비월 방식 비디오 신호 보상 방법.
- 입력 비월 방식 비디오 신호를 처리하여 수평 동기 신호 및 보상된 비디오 신호를 출력하는 디코더;상기 디코더에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제1 필드의 소정 번째 데이터 뒷부분 및 제2 필드의 소정 번째 데이터 앞부분을 각각 저장하는 제1 및 제2 메모리;상기 디코더에 의해 처리된 상기 비월 방식 비디오 신호의 수평 데이터 라인에 포함된 수평 동기의 수를 카운트하여 카운트 신호를 출력하는 카운터; 및각 필드의 제1 소정 라인 데이터 및 제2 라인 데이터 중 언제 폴링 에지 신호가 들어오는 지에 따라 현재 수신되는 비디오 신호가 제1 또는 제2 필드 신호인 지를 판별하고, 상기 카운터로부터의 상기 카운트 신호에 기초하여 제1 필드가 수신되는 시점에 상기 제2 메모리에 저장된 제2 필드의 소정 번째 데이터 앞부분을 상기 디코더에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제1 필드에 추가하고, 상기 디코더에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제2 필드의 소정 번째 데이터가 수신될 때 상기 제1 메모리에 저장된 제1 필드의 소정 번째 데이터를 상기 제2 필드에 추가하는 제어부를 포함하는 것을 특징으로 하는 비월 방식 비디오 신호 보상 장치.
- 제 4 항에 있어서, 상기 제1 및 제2 메모리는 상기 디코더에 의해 처리된 상기 입력 비월 방식 비디오 신호의 제1 필드의 데이터 구간중 최종번째 데이터 뒷부분 및 제2 필드의 데이터 구간중 첫번째 데이터 앞부분을 각각 저장하는 것을 특징으로 하는 비월 방식 비디오 신호 보상 장치.
- 제 4 항에 있어서, 상기 제어부는 각 필드의 제3 라인 데이터 및 제3.5 라인 데이터 중 언제 폴링 에지 신호가 들어오는 지에 따라 현재 수신되는 비디오 신호가 제1 또는 제2 필드 신호인 지를 판별하고, 상기 제3 라인 데이터 및 제3.5 라인 데이터에서 폴링 에지 신호가 각각 들어온 경우 상기 입력 비월 방식 비디오 신호가 각각 제1 및 제2 필드인 것으로 판단하는 것을 특징으로 하는 비월 방식 비디오 신호 보상 장치.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040010115A KR100620519B1 (ko) | 2004-02-16 | 2004-02-16 | 비월 방식 비디오 신호 보상 방법 및 장치 |
US10/933,022 US7289170B2 (en) | 2004-02-16 | 2004-09-02 | Method and apparatus for compensating for interlaced-scan type video signal |
TW093126759A TWI255144B (en) | 2004-02-16 | 2004-09-03 | Method and apparatus for compensating for interlaced-scan type video signal |
JP2004262939A JP4328276B2 (ja) | 2004-02-16 | 2004-09-09 | インターレーススキャン方式ビデオ信号補償方法及び装置 |
CNB2004100850854A CN100340099C (zh) | 2004-02-16 | 2004-10-12 | 隔行方式视频信号补偿方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040010115A KR100620519B1 (ko) | 2004-02-16 | 2004-02-16 | 비월 방식 비디오 신호 보상 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050081743A KR20050081743A (ko) | 2005-08-19 |
KR100620519B1 true KR100620519B1 (ko) | 2006-09-13 |
Family
ID=34836780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040010115A KR100620519B1 (ko) | 2004-02-16 | 2004-02-16 | 비월 방식 비디오 신호 보상 방법 및 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7289170B2 (ko) |
JP (1) | JP4328276B2 (ko) |
KR (1) | KR100620519B1 (ko) |
CN (1) | CN100340099C (ko) |
TW (1) | TWI255144B (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI250801B (en) * | 2004-11-17 | 2006-03-01 | Realtek Semiconductor Corp | Method for generating a video clock and an associated target image frame |
US7839454B2 (en) * | 2004-12-13 | 2010-11-23 | Broadcom Corporation | Post-processor design supporting non-flickering interlaced display |
EP1681878A1 (en) * | 2005-01-12 | 2006-07-19 | Thomson Licensing | Time base correction for digitized video signal |
US7873950B2 (en) * | 2006-03-23 | 2011-01-18 | Oracle America, Inc. | Graph theory-based approach to XML data binding |
CN102138323A (zh) * | 2008-09-01 | 2011-07-27 | 三菱数字电子美国公司 | 画面改善系统 |
JP5321269B2 (ja) * | 2009-06-16 | 2013-10-23 | ソニー株式会社 | 画像表示装置、画像表示方法、及びプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07199871A (ja) * | 1993-12-29 | 1995-08-04 | Casio Comput Co Ltd | 液晶表示装置 |
JP3219640B2 (ja) * | 1994-06-06 | 2001-10-15 | キヤノン株式会社 | ディスプレイ装置 |
US6184969B1 (en) * | 1994-10-25 | 2001-02-06 | James L. Fergason | Optical display system and method, active and passive dithering using birefringence, color image superpositioning and display enhancement |
US5790096A (en) * | 1996-09-03 | 1998-08-04 | Allus Technology Corporation | Automated flat panel display control system for accomodating broad range of video types and formats |
US6195086B1 (en) * | 1996-09-12 | 2001-02-27 | Hearme | Method and apparatus for loosely synchronizing closed free running raster displays |
US6166772A (en) | 1997-04-01 | 2000-12-26 | Compaq Computer Corporation | Method and apparatus for display of interlaced images on non-interlaced display |
JP4218127B2 (ja) * | 1999-05-06 | 2009-02-04 | パナソニック株式会社 | 走査線補間装置 |
JP4240743B2 (ja) * | 2000-03-29 | 2009-03-18 | ソニー株式会社 | 液晶表示装置及びその駆動方法 |
JP2002023730A (ja) * | 2000-07-13 | 2002-01-25 | Sony Corp | 画像表示装置および表示制御方法 |
JP2003228340A (ja) * | 2002-02-04 | 2003-08-15 | Casio Comput Co Ltd | 液晶駆動装置及び液晶駆動方法 |
EP1414010A1 (en) * | 2002-10-24 | 2004-04-28 | Dialog Semiconductor GmbH | LCD driver power saving |
-
2004
- 2004-02-16 KR KR1020040010115A patent/KR100620519B1/ko active IP Right Grant
- 2004-09-02 US US10/933,022 patent/US7289170B2/en active Active
- 2004-09-03 TW TW093126759A patent/TWI255144B/zh active
- 2004-09-09 JP JP2004262939A patent/JP4328276B2/ja not_active Expired - Lifetime
- 2004-10-12 CN CNB2004100850854A patent/CN100340099C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN100340099C (zh) | 2007-09-26 |
JP4328276B2 (ja) | 2009-09-09 |
US7289170B2 (en) | 2007-10-30 |
TW200529669A (en) | 2005-09-01 |
US20050179826A1 (en) | 2005-08-18 |
CN1658652A (zh) | 2005-08-24 |
JP2005236949A (ja) | 2005-09-02 |
TWI255144B (en) | 2006-05-11 |
KR20050081743A (ko) | 2005-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100339898B1 (ko) | 영상표시장치 | |
US5912711A (en) | Apparatus for converting and scaling non-interlaced VGA signal to interlaced TV signal | |
KR20050025098A (ko) | 액정 표시 제어 장치 | |
KR100620519B1 (ko) | 비월 방식 비디오 신호 보상 방법 및 장치 | |
US20070018999A1 (en) | Auto-centering of main image | |
JPH11341304A (ja) | ビデオ検出回路 | |
US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
US5047849A (en) | Image display apparatus with image turbulence suppression | |
US10965841B2 (en) | Receiving device, video recording system and method for reducing video latency in video recording system | |
KR100620931B1 (ko) | 화상 신호 처리 회로 | |
JPH0537909A (ja) | 液晶映像表示装置 | |
JP2001086428A (ja) | 映像表示装置及びマルチ画面表示装置 | |
EP0961491A2 (en) | A signal processing apparatus for setting up vertical blanking signal of television set | |
JP2006184619A (ja) | 映像表示装置 | |
JP2008076989A (ja) | 表示装置、携帯電話装置、情報端末装置、および表示方法 | |
KR100269227B1 (ko) | 비월주사형식영상에서비비월주사형식영상으로의변환장치및방법 | |
JP3710358B2 (ja) | 画面表示制御方法および装置 | |
CN117255164A (zh) | 数据处理方法、装置、电子设备及可读存储介质 | |
JPH07281626A (ja) | インターレース表示装置 | |
JP2007328007A (ja) | 平面表示装置 | |
KR100702999B1 (ko) | 영상디스플레이장치 및 그 방법 | |
JP4432154B2 (ja) | インターレース駆動パネル用フィールド反転パルス作成装置 | |
JPH07134576A (ja) | 画像拡大装置 | |
JP3043198B2 (ja) | 走査変換回路 | |
JP2592264B2 (ja) | ビデオ信号発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120709 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180724 Year of fee payment: 13 |