JPH11341304A - ビデオ検出回路 - Google Patents

ビデオ検出回路

Info

Publication number
JPH11341304A
JPH11341304A JP10363407A JP36340798A JPH11341304A JP H11341304 A JPH11341304 A JP H11341304A JP 10363407 A JP10363407 A JP 10363407A JP 36340798 A JP36340798 A JP 36340798A JP H11341304 A JPH11341304 A JP H11341304A
Authority
JP
Japan
Prior art keywords
standard
video
mode
block
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10363407A
Other languages
English (en)
Inventor
Karl H Renner
エイチ.レンナー カール
Chang Wayder
チャング ウェイダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11341304A publication Critical patent/JPH11341304A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【課題】 異なる種類のビデオ入力に対応した映像再
生。 【解決手段】 ビデオ入力信号の3つのモードを検出し
て、この入力信号に基づいて垂直同期信号を出力する方
式。第1のモード(402)では、標準のビデオ信号を
受け取り、走査線カウンタを使って垂直同期を復号して
出力する。標準以外の信号を受け取る第2のモード(4
04)では、走査線カウンタを使うことはできないが、
垂直同期を検出して出力する。第3のモード(400)
では、ビデオ入力信号を受け取らないが、空白のスクリ
ーンが表示されるように、垂直同期がフリーランニング
・モードで出力される。

Description

【発明の詳細な説明】
【0001】
【関連出願との関係】この出願は、1997年12月2
2日に出願された仮出願60/068,465号の優先
権を主張する。
【0002】
【発明の属する技術分野】この発明は、ビデオ復号器に
おける同期信号検出に関する。
【0003】
【従来の技術及び課題】
[複合ビデオ]映像を満足に再生するには、複合ビデオ
信号と呼ばれる1つの波形に組み合せた何種類かの情報
を伝送することが必要である。信号はビデオ情報及び同
期情報で構成される。複合ビデオは、1本の線で分配す
る為に、輝度、クロミナンス及び同期情報を周波数、時
間及び振幅領域で多重化した信号を表す。輝度は、カラ
ー・ビデオ方式で、映像の明るさを表す成分信号として
定義される。クロミナンスは、カラー・ビデオ方式で、
色差情報を表す成分信号(この出願では大部分無視する
ことができる)として定義される。
【0004】ビデオ信号は、帰線消去レベル、黒基準レ
ベル、平均場面明るさレベル、映像の細部及び色値に関
する情報を伝える。ベースバンド・ビデオ信号は単極性
で、1つの直流レベル(公称0ボルト)が黒を表し、2
番目のレベル(公称+700mV)が白を表す。0Vと
700mVとの間の任意のレベルがある度合いのグレー
を表す。
【0005】同期情報は、水平及び垂直走査同期と、ク
ロミナンス・デコーダ同期とで構成されている。水平及
び垂直同期情報を使って、受像機にある水平及び垂直偏
向回路をトリガーする。水平同期は、ビデオ信号を左右
方向の次元のどこに入れるかを表示装置に知らせ、ま
た、垂直同期は、信号を上下方向の次元のどこに入れる
かを表示装置に知らせる。同期は、目的とする課題に最
も適した特定の振幅、持続時間及び形を持つパルスで構
成される。同期パルスは単極性であって、基準レベルが
0Vであり、ピークの負のレベルが公称−300mVで
ある。
【0006】公称のピーク間振幅が700mVであるビ
デオ信号波形と、公称ピーク間振幅が300mVである
同期信号波形を加算して、ピーク間1Vの複合ビデオ信
号を形成する。同期パルスは、複合信号の内、有効な映
像情報を含まない部分に入れられる。こういう部分は、
正しく調節された表示装置では、走査ビームの帰線を見
えなくする為に消去される(強制的に黒レベルより低く
する)。
【0007】標準のビデオ信号レベルは、全国テレビジ
ョン方式委員会(NTSC)及び位相交番走査線(PA
L)の両方の普通のテレビ走査基準に適用される。合衆
国基準は60Hzで525本の走査線を用いるNTSC
であり、PALはヨーロッパで優勢であって、50Hz
で625本の走査線を使う。複合ビデオ信号はIRE単
位で表される。IRE単位は、消去レベル(0IRE単
位)から基準白レベル(100IRE単位)までの振れ
の1/100と定義される。標準のピーク間1V信号は
140IRE単位の振幅を持つといわれ、この内の10
0IRE単位が輝度であり、40IRE単位が同期情報
である。ビデオ回路及び信号について更に詳しいこと
は、マグローヒル出版のM.ロビンの著書「ディジタル
・テレビジョンの基本」(1998年)、ハリス・セミ
コンダクタ出版のK.ジャックの著書「ビデオ解明」第
2版(1996年)及びマグローヒル出版のA.イング
リスの著書「ビデオ・エンジニアリング」第2版(19
96年)に記載されている。
【0008】[飛越し走査方式]ビデオ・フレームは、
本質的に、映像のビデオ・ストリームの内の1つの映像
又は「スチール」である。NTSCでは、フレームは5
25本の個別の走査線(PALでは625本の走査線)
で構成される。NTSCでは、525本の走査線がスク
リーンに表示された後、525本の走査線から成る次の
フレームに対して映像提示過程が続けられる。飛越しT
Vスクリーン(これは飛越し走査方式だけである)は、
1つのフレームを構成するのに必要な走査線の半分を夫
々含む2つのフィールドを使って作られる。アナログで
言えば、各フィールドは262.5本の走査線を持つと
考えられるが、ディジタルの領域では、各フィールドが
整数の走査線で構成されると考える方が便利である。即
ち、奇数フィールドでは263本、偶数フィールドでは
262本とする。NTSCでは、走査線番号1〜263
が奇数フィールドであり、走査線番号264〜525が
偶数フィールドである。複合ビデオ信号は、奇数及び偶
数フィールドの初めを知らせる垂直同期パルスを持って
いる。奇数及び偶数フィールドの両方で、最初の9本の
走査線は垂直同期パルスである。各フィールドがその全
体にわたって表示され、従って、奇数フィールドが表示
された後、偶数フィールドが表示され、その後奇数フィ
ールドというふうになる。垂直走査周波数は、各フィー
ルドに半分の走査線が含まれるように選ばれる。これに
よって、交互のフィールドの最初の走査線が映像の中心
で始まり、フィールドの間で走査線がインターリーブさ
れる。NTSCテレビジョン基準では60Hz(PAL
では50Hz)の速度で各々のフィールドが発生する。
【0009】[標準以外の信号に伴う問題]標準以外の
ビデオ源は、標準のビデオ入力に対して設計された論理
回路に問題を招く。標準以外のビデオ・モードでは、V
CRの巻戻し、早送り、一時停止モード並びにビデオ・
ゲームのような源から得られたビデオ信号は、標準の数
の走査線(525本の走査線から成るNTSC基準では
例えば528本の走査線)を持たないフレームを出力す
ることがある。標準以外の信号は、同期パルスの初めを
通常表す切込みパルスが無い。(垂直期間の間でも、受
像機が水平同期を保つ為に、垂直同期は「切込み」を入
れた幅の広いパルスによって表される。)この代りに、
この信号は、標準のビデオ信号では通常切込みパルスが
予想されるところに、1つの大きな幅の広いパルスを持
つことがある。幅の広いパルスの終りと、その後に続く
同期パルスの初めとの間に同期レベルが存在しないこと
が、切込みと呼ばれる。この為、走査線カウンタからの
復号ができない。標準以外の信号を検出できない結果、
視聴者に提示される映像は垂直方向にローリングを生ず
ることがある。この標準以外のモードを検出し、入力で
同期が検出された時に、垂直同期を出力しなければなら
ない。
【0010】ビデオ入力が存在しない時には、別の問題
が起こる。この場合でも、モニタに空白スクリーンが表
示されるように、フリーランニング・モードの垂直同期
を出力することが望ましい。こうして、3つのモードを
自動的に検出することが望ましい特徴である。
【0011】[ビデオ復号器に対する垂直同期の検出と
出力]この発明は、入力ビデオ信号の3つのモードを自
動的に検出する方式を開示する。更に、特定のモードを
検出した時、回路はこの入力信号に自動的に適応し、入
力同期信号に基づいて又はその欠如に基づいて垂直同期
パルスを出力する。第1のモードでは、標準のビデオ信
号を受信し、走査線カウンタを使って、垂直同期を復号
して出力する。標準以外の信号を受信した第2のモード
では、走査線カウンタを使うことができないが、特別な
手順によって正しい垂直同期を発生する。第3のモード
では、ビデオ入力信号を受信しないが、垂直同期をフリ
ーランニング・モードで出力して、空白のスクリーンが
表示されるようにする。ビデオ復号器は、ビデオ入力の
3つのモードを認識し、垂直同期パルスを検出し、その
後、2つのフィールドの各々に対して垂直同期パルスを
出力しなければならない。標準のビデオ・モードでは、
垂直走査線カウンタ(入力の水平同期パルスのクロック
作用を受けてインクリメントされる)が、走査線カウン
タの係数(modulus)を制御し、垂直同期パルスを復号
して出力する為に使われる。奇数及び偶数の垂直同期パ
ルスは、検出された垂直パルスと入力の水平同期との間
の関係によって決定することができる。これは、“1”
から用いられたビデオ基準(NTSCでは525、PA
Lでは625)に基づく最終カウントまで計数する。
“1”の値は奇数フィールドに対する垂直同期の初めを
示し、最終カウントの値を“2”で除した値は偶数フィ
ールドの初めを示す。カウンタの係数を設定する為に特
定のビデオ基準(NTSC又はPAL)を使う。
【0012】ここに開示する方法の利点は、水平走査線
のカウントに基づいて、NTSC及びPAL基準を自動
的に検出し、それに適応することである。別の利点は、
標準以外のビデオ入力(VCR、ビデオ・ゲーム等)に
対して、入力で検出された時に垂直同期出力を発生する
のに使われる標準以外の動作モードの検出である。別の
利点は、パワーアップ、リセット及びビデオ入力無しに
対して使われる始動動作モードである。別の利点は、同
期検出を可能にし、望ましくない雑音を濾波する為に偶
数及び奇数窓を使うことである。別の利点は、垂直同期
検出及び出力の発生にマイクロプロセッサによって制御
される手段を使うことであり、種々の用途で最適になる
ように制御パラメータを容易に調節することができる。
別の利点は、入力信号の垂直同期を検出し、望ましくな
い雑音を濾波する為に走査線半分の画素アキュムレータ
を使うことである。別の利点は、同期検出の為の閾値が
変化する入力信号の状態に適応することである。別の利
点は、異なる種類のビデオ入力に対する融通性の為に3
つの動作モードを持つことである。アルゴリズムは、フ
レーム当りの走査線、同期無し、標準同期又は標準以外
の同期の検出のような入力信号の特性に基づいて、異な
るモードの間で自動的に切り換わる。別の利点は、水平
走査線カウントに基づいて垂直同期出力が発生される標
準のビデオに対しては、標準の動作モードが使われるこ
とである。入力での同期の一時的な消滅が数フレームに
わたって起こった時でも、連続的な出力が得られるよう
にするフライホィール効果が実現される。
【0013】ここに開示する説明を、この発明の重要な
実施例を示す添付図面について説明するが、以下この図
面を参照して説明する。
【0014】
【実施例】この発明の数多くの新しい考えを現在好まし
いと考えられる実施例について具体的に説明する。しか
し、こういう種類の実施例は、ここに示す新しい考え方
の多くの有利な使い方の数例に過ぎない。全般的に言う
と、この出願の明細書で述べることは、種々の請求され
ているどの発明をも必ずしも制限するものではない。更
に、ある説明はこの発明のある特徴には該当するが、他
の特徴には該当しないことがある。
【0015】[発明のファームウェア]垂直同期検出及
び出力ファームウェアのブロック図が図1に示されてお
り、これがTVP50x0系列のビデオ復号器チップに
構成されている。アナログ/ディジタル(A/D)変換
器からの画素がクロマ・トラップ100に供給され、こ
れが色副搬送波周波数を濾波する。クロマ・フィルタの
出力が次にアキュムレータ102に送られ、これが前半
及び後半の走査線の数を加算する。マイクロプロセッサ
104がアキュムレータ102からの2つの走査線の半
分の和を読み取り、垂直同期を検出するプログラムを用
いる。その後、マイクロプロセッサが出力論理回路10
6に対し、垂直同期と奇数又は偶数フィールド識別との
為の2ビットを書き込む。画素カウンタ110が復号器
108に信号を送り、ここで、2つの復号信号が出力論
理回路106のレジスタにロードする時刻を制御する。
【0016】[アキュムレータ回路]その後、クロマ・
フィルタ100の出力が、図2に詳しく示されているよ
うに、アキュムレータ102に供給される。アキュムレ
ータ102は、1つは走査線の前半、もう1つは走査線
の後半に対する2つの画素カウントを加算する。何れも
画素カウンタ復号回路108からくる走査線中点タイミ
ング信号200及び走査線終りタイミング信号202が
論理スイッチ204に対して論理ORされ、アキュムレ
ータ・レジスタ206を初期設定すると共に、出力バッ
ファ・レジスタ(208及び210)をロードする。マ
イクロプロセッサ104が走査線毎に走査線半分の画素
の和(1st‐half‐sum112及び2nd‐half‐sum11
4)を読み取り、垂直同期パルスを検出する方法を用い
る。動作モード及び水平走査線カウンタに基づいて、垂
直同期出力が発生される。
【0017】[垂直同期出力論理回路]マイクロプロセ
ッサ104が、図3に詳しく示す出力論理回路106に
2ビットを書き込む。2ビットが、出力論理回路106
にあるバッファ・レジスタ302の入力300に送られ
る。1つのビットは垂直同期の為、もう一方のビットは
奇数又は偶数フィールド識別の為である。走査線の終り
に、データが第2のバッファ・レジスタ304に転送さ
れ、そこから次の走査線に対する出力が発生される。画
素カウンタ復号回路108からの2つの復号信号(30
6及び308)が、出力レジスタ(314及び316)
がロードされる時刻を制御する。垂直同期レジスタ31
6は、信号320によって制御されるスイッチ318の
状態に基づいて切り換わる。この切換えは、奇数フィー
ルドでは走査線の半分の点で、偶数フィールドでは走査
線の終りの点で行われる。復号器、今の場合は、フィリ
ップス・セミコンダクターズによって製造される711
0復号器との両立性を保つ為、フィールド識別(FI
D)出力310が、垂直同期出力322より2画素クロ
ック前に切り換わる。Switch‐VLK出力信号312が、
垂直同期の立上りから2クロック後に切り換わり、垂直
ロック出力312を切り換えることができるようにす
る。
【0018】[動作モード]図4は、垂直同期アルゴリ
ズムに対する3つの動作モードを示す。パワーアップ、
リセット又はビデオ入力が存在しない時、始動モード
(ブロック400)に入る。標準のビデオ入力が存在す
る時に、標準モード(ブロック402)を利用し、ビデ
オ源がフレーム当り標準以外の数の水平走査線を出力す
る時(VCRの一時停止、巻戻し、早送り及びビデオ・
ゲーム)、標準以外のモード(ブロック404)を利用
する。入力にある垂直同期の検出は、前半及び後半の半
分の走査線の和を、変化する入力状態に適応する閾値に
対して比較することに基づく。
【0019】[垂直同期閾値の計算]図5は、垂直同期
閾値(vsync‐thr)の計算を示しており、これはフレー
ム毎に1回(4の垂直カウント)行われる。あるフレー
ムに対する最小の走査線の半分の和が決定され、前のフ
レーム閾値と平均して、新しい閾値を決定する。垂直カ
ウントが“4”の値に達していないと(ブロック50
0)、最初に走査線の前半の和と最小の和(min‐sum)
との比較が行われる(ブロック504)。同様に、後半
の走査線の和を最小の和と比較する(ブロック50
8)。走査線の半分の和の何れかが最小の和(min‐su
m)より小さいままであると、min‐sumを夫々の走査線
半分の和の値によってインクリメントする(ブロック5
06及び510)。何れかの走査線半分の和がmin‐sum
よりも小さくなくなると、インクリメント過程を停止す
る。最終的に垂直カウントが“4”に等しくなると(ブ
ロック500)、垂直同期閾値(vsync‐thr)を和の最
小値だけ増加して、平均する。その後、vsync‐thrに対
する次の閾値を決定するのに備えて、最小の和の値を初
期設定する(ブロック502)。
【0020】走査線の前半及び後半の和を垂直同期の閾
値と比較し(ブロック600及び606)、論理的な結
果:1st‐half‐res及び2nd‐half‐resを決定する(ブ
ロック602、604、608及び610)。これが図
6に示されている。こういうブール代数の結果を前のフ
レームの結果と組み合せて、ブール変数の同期及びns‐
sync(標準以外の同期)を決定する(ブロック612及
び614)。図6の表で、ドントケア状態をxで示して
ある。変数「同期」は、奇数フィールドの検出を表し、
これに対して、“ns‐sync”は、偶数又は奇数フィール
ドの同期の検出、又は他の或る標準以外の同期の検出を
表すことができる。こういう変数は、垂直同期アルゴリ
ズムに対する入力として役立つ。
【0021】[始動モード]図7は、パワーアップ、リ
セット及びビデオ入力が存在しないことに対して起こる
動作の始動モードを示す。水平走査線カウンタはvert‐
countと記されており、そのカウントは“1”から最終
カウント(lines‐per‐frame)までである。何の同期
も検出されなければ(ns‐syncが虚偽であれば)(ブロ
ック700)、vert‐countをlines‐per‐frame(ブロ
ック702)又はlines‐per‐frame(ブロック70
6)の半分と比較する。符合すれば、フラグをセットし
て、偶数又は奇数同期を発生する(ブロック710又は
712)。そうでなければ、vert‐countを単にインク
リメントする(ブロック718)。Vert‐countがその
最終カウントに達すると、vert‐countをリセットし、
その後“1”にインクリメントする。ns‐syncが真であ
れば(ブロック700)、vert‐countをリセットし、
標準以外のモードに切り換える(ブロック704)。同
期が真であれば(ブロック708)、フラグをセットし
て、奇数フィールド同期を発生する(ブロック71
6)。同期が虚偽であれば、フラグをセットして、偶数
フィールド同期を発生する(ブロック714)。更に,
流れはvert‐countをインクリメントすることに進む
(ブロック718)。
【0022】[奇数及び偶数窓を開くこと]奇数及び偶
数窓を取り上げるフローチャートが図8に示されてい
る。同期検出を行うことのできる間に奇数及び偶数窓を
開き、標準の同期を検出し、垂直カウントを記録すると
共に、偶数フィールド同期出力を発生する為に使う。奇
数及び偶数窓の初期条件を設定する(ブロック80
0)。奇数窓は走査線61本分の幅があり、最終カウン
ト(lines‐per‐frame)を中心とする。水平走査線カ
ウント(vert‐count)が最終カウントから“30”を
差し引いた値より大きいか又はそれに等しい場合(ブロ
ック802)、奇数窓の値を“1”にセットする(ブロ
ック806)。そうでなければ、水平走査線のカウント
が“30”の値を超えているかどうかを調べる第2の決
定を下す(ブロック804)。超えていなければ、奇数
窓の値を“1”にセットする(ブロック806)。そう
でなければ、プログラムは偶数窓のコードに移る。偶数
窓は走査線41本分の幅があり、最終カウントの半分
(lines‐per‐frame/2)を中心とする。水平カウン
トが最終カウントの半分から“20”を差し引いた値よ
り大きいか又はそれに等しい場合、偶数窓の値は“0”
のままである(ブロック808)。それ以外の場合、水
平走査線のカウントが最終カウントの半分に“20”を
加えた値より小さいか又はそれに等しいかどうかを判断
する(ブロック810)。そうであれば、偶数窓の値を
“1”の値にセットする(ブロック812)。それ以外
の場合、偶数窓の値は“0”のままである。
【0023】[標準のモード]図9は、標準のビデオ源
が存在する場合の標準の動作モードの処理を示す。奇数
窓の間(ブロック900)、垂直カウントが最終カウン
トに達し(ブロック914)、同期が検出されない場合
(ブロック904)、vert‐countをリセットし、ミス
・カウント“A”をインクリメントする(ブロック91
6)。ミス・カウントが最大の限界に達すると(ブロッ
ク918)、標準以外のモードに切り換える(ブロック
920)。偶数窓の間(ブロック902)、標準以外の
同期が検出された場合(ブロック906)、vert‐
count及び同期を、出力の発生に使う為に記録する
(ブロック910)。それが最終カウントに等しい時
(ブロック908)、カウンタvert‐countのリセット
が行われる(ブロック912)。
【0024】[標準モードの同期出力]図10は、標準
モードの間に同期出力を発生する論理を示す。変数gen
‐odd‐vsync及びgen‐even‐vsyncが奇数及び偶数フィ
ールド同期パルス出力の発生をトリガーする。gen‐odd
‐sync又はgen‐even‐syncの何れかが検出されると
(ブロック1002及び1004)、垂直同期カウント
がリセットされるが、奇数フィールド出力が発生される
(ブロック1006)場合、奇数垂直同期カウントは
“3”(2進数11=112)にセットされ、これに対
して、偶数フィールド出力が発生される(ブロック10
08)場合、奇数垂直同期が“1”(012)にセット
される。奇数フィールド又は偶数フィールドのどちらの
垂直同期も検出されない場合、変数vsync‐countを使っ
て、マイクロプロセッサがそのプログラムを実行する度
に、自分自身をインクリメントすることにより、垂直同
期出力の幅を決定する。出力幅は水平走査線6本分に設
定される(ブロック1010)。垂直同期カウントが
“6”に達しない場合(ブロック1010及び102
0)、次のプログラムを実行する場合にカウントをイン
クレメントする(ブロック1022)。
【0025】変数odd‐vsyncがマイクロプロセッサによ
って垂直同期出力論理回路に書き込まれ、図11に定め
られる2ビットで構成される。垂直同期カウントが水平
走査線6本分に等しい場合(ブロック1010)、(奇
数又は偶数フィールドが発生したかどうかに基づいて
(ブロック1006及び1008))奇数垂直同期を
“3”及び“1”の値に対して検査する。Odd‐vsyncが
“1”に等しければ(偶数フィールドで012)(ブロ
ック1014)、odd‐vsyncの値をゼロに変え(ブロッ
ク1016)(こうして同期パルス・レベルを高状態か
ら低状態に変え)、プログラムが終る。Odd‐vsyncが
“3”に等しい(奇数フィールドで112)場合(ブロ
ック1012)、odd‐vsyncの値を“2”に変え(10
2にして、パルス状態を高から低に変え)(ブロック1
018)、プログラムが終る。
【0026】[標準以外のモード]標準及び標準以外の
両方の同期を検出し得る奇数及び偶数窓を開く。標準以
外のモードの間、入力で同期が検出された時(標準モー
ドの時のように走査線カウンタに基づいてではなく)、
同期出力が発生され、vert‐countがゼロにリセットさ
れる。図12は奇数窓に対する処理を示す。奇数窓を開
いた後(ブロック1200)、プログラムが標準以外の
同期ビット・パターン(1000又は0100)を検査
する(ブロック1202)。奇数窓の間、標準以外の同
期が検出されない場合(ブロック1202)、垂直カウ
ントを最大値(例えば、NTSCに対する“525”)
と比較する(ブロック1204)。等しければ、flip‐
countをインクリメントする(ブロック1206)。Fli
p‐countが限界に達し(ブロック1208)、NTSC
/PAL基準の自動検出ができるようになった場合(ブ
ロック1210)、switch‐signal‐modeをセットする
(ブロック1212)。この結果、異なる基準(例えば
PAL)に切り換えられ、ソフトウェアが完全に再び初
期設定される。そうでない場合、自動検出がなければ
(ブロック1210)、switch‐signal‐modeをリセッ
トし(同じ基準を保つ)(ブロック1214)、vert‐
countをリセットし、始動モードに切り換える(ブロッ
ク1216)。
【0027】標準以外の同期が検出された場合(ブロッ
ク1202)、flip‐countをゼロにセットする(ブロ
ック1220)。同期が奇数フィールド同期(110
0)又は偶数フィールド同期(1000)の何れである
かを判断する(ブロック1222)。検出された同期の
種類に応じて、奇数又は偶数フィールド同期出力フラグ
をイネーブルする(ブロック1224及び1226)。
垂直カウントは常にゼロにリセットする(ブロック12
16及び1236)。同期が標準であれば(垂直カウン
トが最終カウントに等しければ(ブロック122
8))、ヒット・カウントAをインクリメントする(ブ
ロック1230)。ヒット・カウントAがヒット・カウ
ントに等しければ(ブロック1232)、標準モードに
切り換える(1234)。
【0028】図13は偶数窓に対する処理を示す。偶数
窓が検出された場合(ブロック1302)、同期が標準
以外であるかどうかを判断する(ブロック1304)。
標準以外の同期が検出された場合、それが実際に標準の
同期であるかどうかを判断する(ブロック1306)。
標準の同期が検出された場合、対応する出力フラグをイ
ネーブルする(ブロック1308)。標準の同期が検出
された場合、found‐odd‐syncフラグを検査して、奇数
窓内でそれが見つかったかどうかを調べる(ブロック1
312)。虚偽であれば、垂直カウントをゼロにリセッ
トして、奇数フィールド同期が奇数窓内で発生するよう
に揃える(ブロック1314)。真であれば、found‐o
dd‐syncの値をリセットする(ブロック1316)。標
準の同期が検出されなければ、偶数出力フラグをセット
する(ブロック1310)。全ての場合に、プログラム
は次の走査線にインクリメントする(ブロック131
8)。
【0029】[NTSC及びPAL基準の垂直同期]図
14A及び14Bは、複合ビデオ入力の夫々奇数及び偶
数フィールドに対する垂直同期期間並びにNTSC及び
PALの両方の基準に対する対応する垂直同期及びフィ
ールド識別出力(フィールドID)を示す。(以下説明
することは、NTSC方式の奇数及び偶数フィールドに
関係するが、PAL方式の場合も同じように成立す
る。)部分Bにある一連のパルスは、3本の走査線の同
期(切込み)パルス(奇数フィールドでは走査線52
4、525及び1、偶数フィールドでは走査線261.
5〜263.5)で構成される。点Aは、垂直同期が標
準のモードに対して発生される点を示す。標準以外のモ
ードでは、出力が発生される前に同期を検出しなければ
ならないことに注意されたい。従って、(出力が水平走
査線カウントに基づく標準のモードに比べて)検出期間
に見合って、同期出力が水平走査線2本分(部分C)だ
け右にシフトする。垂直同期パルス幅が、図10の説明
で述べたように、最大水平走査線6本に設定されること
に注意されたい。フィールドIDの低状態は偶数フィー
ルドを表し、高状態は奇数フィールドを表す。フィール
ドIDパルスは、同期パルスの後縁と同時に変化するよ
うに伸ばさなければならない。
【0030】ここに開示した種類の新しい実施例では、
ディジタル・ビデオ信号を受け取る入力と、このディジ
タル・ビデオ信号のモードが標準であるか標準以外であ
るか又は存在しないかを自動的に検出し、前記モードに
自動的に適応して、このモードに基づいてビデオ検出回
路の出力に同期パルスを発生する制御回路とを有するビ
デオ検出回路が提供される。
【0031】ここに開示した別の種類の新しい実施例で
は、ディジタル・ビデオ信号を受け取る入力と、前記デ
ィジタル・ビデオ信号の複数個のモードを自動的に検出
し、且つ、それに適応することに基づいて、同期パルス
を出力する制御回路とを有し、前記複数個のモードは、
前記入力に信号が存在しない時に前記同期パルスがフリ
ーランニング・モードで出力される始動モード、カウン
タ回路から得られる和に基づいて前記出力パルスが出力
される標準モード、及び前記ディジタル・ビデオ信号の
最初のパルスが検出された時に前記同期パルスが出力さ
れ、標準モードを使うことができない標準以外のモード
を含んでいるビデオ検出回路が提供される。
【0032】ここに開示した別の種類の新しい実施例で
は、ビデオ復号器の入力信号に基づいて垂直同期を自動
的に出力する方法として、(a)入力に於けるディジタ
ル・ビデオ信号の始動モード、標準モード又は標準以外
のモードを自動的に検出し(b)前記ビデオ入力信号の
モードに応じて垂直同期パルスを出力する工程を含む方
法が提供される。
【0033】ここに開示した別の種類の新しい実施例で
は、ビデオ復号器の入力信号に基づいて垂直同期を自動
的に出力する方法として、(a)入力にディジタル・ビ
デオ信号を受け取り、(b)前記ディジタル・ビデオ信
号の複数個のモードを自動的に検出すると共にそれに適
応することに基づいて同期パルスを出力する工程を含
み、前記複数個のモードは、前記入力に信号が存在しな
い時に同期パルスがフリーランニング・モードで出力さ
れる始動モード、カウンタ回路から得られた和に基づい
て前記同期パルスが出力される標準モード、及び前記デ
ィジタル・ビデオ信号の最初のパルスを検出した時に前
記同期パルスが出力され、前記標準モードを使うことが
できない標準以外のモードを含んでいる方法が提供され
る。
【0034】[変更]当業者であればわかるように、こ
の出願に記載したこの発明の新しい考えは、非常に広い
範囲の用途にわたって変更することができ、従って、特
許の対象の範囲は、ここに示した何れの特定の例示的な
考えにも制限されず、特許請求の範囲のみによって限定
される。以上の説明に関し、更に以下の項目を開示す
る。
【0035】(1)ディジタル・ビデオ信号を受け取る
入力と、前記ディジタル・ビデオ信号のモードが標準で
あるか、標準以外であるか、又は存在しないかを自動的
に検出し、自動的に前記モードに適応して、前記モード
に基づいてビデオ検出回路の出力に同期パルスを発生す
る制御回路と、を有するビデオ検出回路。 (2)第1 項に記載のビデオ検出回路において、前記デ
ィジタル・ビデオ信号が存在しない時、前記ビデオ検出
回路がフリーランニング・モードで同期パルスを出力す
る、ビデオ検出回路。 (3)第1 項に記載のビデオ検出回路において、前記標
準のモードがNTSC及びPAL基準で構成されてい
る、ビデオ検出回路。 (4)第1 項に記載のビデオ検出回路において、前記標
準以外のモードは、フレーム当り標準以外の数の水平走
査線が前記入力で検出された時、垂直同期パルスを出力
することを含む、ビデオ検出回路。 (5)第1 項に記載のビデオ検出回路において、前記標
準のモードは、前記入力に前記ディジタル・ビデオ信号
を受け取り、前記ディジタル・ビデオ信号の水平走査線
の数に基づいて垂直同期パルスを出力することを含む、
ビデオ検出回路。
【0036】(6)第1 項に記載のビデオ検出回路にお
いて、ビデオ検出回路は、前半及び後半の水平走査線の
数を加算する画素アキュムレータを有する、ビデオ検出
回路。 (7)第1 項に記載のビデオ検出回路において、フレー
ム当りの走査線の数、入力同期パルス無し、標準の入力
同期パルス又は標準以外の入力信号というような前記デ
ィジタル・ビデオ信号の特性に基づいて、前記モードの
間で自動的に切り換わるプログラムを運用するマイクロ
プロセッサにより、ビデオ検出回路がディジタル制御さ
れる、ビデオ検出回路。 (8)第1 項に記載のビデオ検出回路において、走査線
毎に走査線半分の画素の和を読み取り、垂直同期パルス
を検出する方法を適用するマイクロプロセッサにより、
ビデオ検出回路がディジタル制御される、ビデオ検出回
路。 (9)第1 項に記載のビデオ検出回路において、前記標
準のモードでは、垂直カウントがプリセット値に達し、
入力垂直同期が検出されない場合、前記標準以外のモー
ドに入る、ビデオ検出回路。 (10)第1項に記載のビデオ検出回路において、前記
標準のモード及び標準以外のモードの両方にある時、奇
数及び偶数の窓を開く、ビデオ検出回路。
【0037】(11)ビデオ入力信号の3つのモードを
検出して、この入力信号に基づいて垂直同期信号を出力
する方式。第1のモード(402)では、標準のビデオ
信号を受け取り、走査線カウンタを使って垂直同期を復
号して出力する。標準以外の信号を受け取る第2のモー
ド(404)では、走査線カウンタを使うことはできな
いが、垂直同期を検出して出力する。第3のモード(4
00)では、ビデオ入力信号を受け取らないが、空白の
スクリーンが表示されるように、垂直同期がフリーラン
ニング・モードで出力される。
【図面の簡単な説明】
【図1】垂直同期検出及び出力ファームウェアのブロッ
ク図。
【図2】クロマ・フィルタ出力を受取るアキュムレータ
を示すブロック図。
【図3】垂直同期出力論理回路の回路図。
【図4】垂直同期アルゴリズムの3つの動作モードを示
す図。
【図5】垂直同期閾値の計算過程を示すフローチャー
ト。
【図6】走査線の前半及び後半の和を閾値と比較して論
理的な結果を決定する過程のフローチャート。
【図7】パワーアップ、リセット並びにビデオ信号入力
が存在しない時に起こる始動動作モードを示す。
【図8】同期検出をその間に行うことができる奇数及び
偶数窓を開くことを示す図。
【図9】ビデオ信号が存在する場合の標準動作モードの
処理を示す図。
【図10】標準モードの間に同期出力を発生する論理を
示す図。
【図11】変数odd‐vsyncの2ビットを示す図表。
【図12】標準以外のモードの間の奇数窓処理を示す
図。
【図13】標準以外のモードの間の偶数窓処理を示す
図。
【図14】複合ビデオ入力の夫々奇数及び偶数フィール
ドに対する垂直同期期間、及びNTSC及びPALの両
方の基準に対する対応する垂直同期及びフィールド識別
出力を示すグラフ。
【符号の説明】
400 第3のモード 402 第1のモード 404 第2のモード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ディジタル・ビデオ信号を受け取る入力
    と、 前記ディジタル・ビデオ信号のモードが標準であるか、
    標準以外であるか、又は存在しないかを自動的に検出
    し、自動的に前記モードに適応して、前記モードに基づ
    いてビデオ検出回路の出力に同期パルスを発生する制御
    回路と、 を有するビデオ検出回路。
JP10363407A 1997-12-22 1998-12-21 ビデオ検出回路 Pending JPH11341304A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US6846597P 1997-12-22 1997-12-22
US09/126,629 US6366327B1 (en) 1997-12-22 1998-07-30 Vertical sync detection and output for video decoder
US126629 1998-07-30
US068465 1998-07-30

Publications (1)

Publication Number Publication Date
JPH11341304A true JPH11341304A (ja) 1999-12-10

Family

ID=26749008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10363407A Pending JPH11341304A (ja) 1997-12-22 1998-12-21 ビデオ検出回路

Country Status (2)

Country Link
US (1) US6366327B1 (ja)
JP (1) JPH11341304A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1427188A1 (en) * 2001-09-14 2004-06-09 Sony Corporation Video signal processor and video signal processing method
US7009661B2 (en) 2001-12-12 2006-03-07 Oki Electric Industry Co., Ltd. Video signal detecting circuit for adjusting sync signals with a mean difference of the number of pixels from a standard

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606410B2 (en) * 1997-01-17 2003-08-12 Samsung Electronics Co., Ltd. Method and apparatus for detecting a synchronous signal
MY118932A (en) * 1999-04-21 2005-02-28 Matsushita Electric Ind Co Ltd Apparatus for identifying standard and non-standard video signals
JP2001184806A (ja) * 1999-12-27 2001-07-06 Toshiba Corp 同期信号検出装置、同検出装置を備えた情報記憶装置、及び同期信号検出方法
US6657675B1 (en) * 2000-04-13 2003-12-02 Ndsp Corporation Method and apparatus for converting non-standard video broadcast signals to display capable video signals
US6839092B2 (en) * 2000-05-22 2005-01-04 Texas Instruments Incorporated Feed forward error correction in video decoder
MXPA04010492A (es) * 2002-04-25 2005-07-14 Thomson Licensing Sa Procesador de senal de sincronizacion.
JP3796751B2 (ja) * 2002-05-02 2006-07-12 ソニー株式会社 映像信号処理装置および方法、記録媒体、並びにプログラム
US7274406B2 (en) * 2003-07-10 2007-09-25 Texas Instruments Incorporated Equilibrium based vertical sync phase lock loop for video decoder
US7362380B2 (en) 2003-07-10 2008-04-22 Texas Instruments Incorporated Equilibrium based vertical sync phase lock loop for video decoder
TWI402798B (zh) * 2009-04-29 2013-07-21 Chunghwa Picture Tubes Ltd 具省電功能之時序控制器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3065643D1 (en) * 1979-01-09 1983-12-29 Rca Corp Luminance delay control apparatus in pal/secam television receiver
DE3137447A1 (de) * 1980-11-19 1982-07-01 Philips Patentverwaltung Gmbh, 2000 Hamburg Fernsehempfaenger-schaltungsanordnung zur identifikation der norm
US4349839A (en) * 1980-12-29 1982-09-14 Motorola, Inc. Vertical sync counter having multi modes of operation for different TV systems standards
US4688082A (en) * 1984-05-23 1987-08-18 Sharp Kabushiki Kaisha Multi-system television receiver
US4754487A (en) * 1986-05-27 1988-06-28 Image Recall Systems, Inc. Picture storage and retrieval system for various limited storage mediums
JPH0787596B2 (ja) * 1986-06-20 1995-09-20 株式会社日立製作所 信号処理回路
JP2601840B2 (ja) * 1987-09-30 1997-04-16 株式会社東芝 映像表示装置
US4897723A (en) * 1988-05-17 1990-01-30 SanyoElectric Co., Ltd. Circuitry for and method of generating vertical drive pulse in video signal receiver
US5111160A (en) * 1991-04-30 1992-05-05 The Grass Valley Group Clock generation circuit for multistandard serial digital video with automatic format identification
JPH05268545A (ja) * 1992-03-17 1993-10-15 Sony Corp テレビジョン信号種類判別装置
FR2696068B1 (fr) * 1992-09-18 1994-12-30 Sgs Thomson Microelectronics Circuit d'identification de standard télévisé.
JP3200658B2 (ja) * 1993-12-10 2001-08-20 三菱電機株式会社 映像信号処理装置及び映像信号記録・再生装置
FR2716765B1 (fr) * 1994-02-28 1996-05-31 Sgs Thomson Microelectronics Procédé de reconnaisance de standard vidéo, et circuit mettant en Óoeuvre ce procédé.
US5374962A (en) * 1994-03-30 1994-12-20 Thomson Consumer Electronics, Inc. Multi-standard TV receiver with luma/chroma delay compensation
KR970007887B1 (en) * 1994-11-30 1997-05-17 Samsung Electronics Co Ltd Tuner device for multi broadcasting receiver
KR0150123B1 (ko) * 1995-05-17 1998-10-15 김광호 모드 검출 및 자동 센터링 디스플레이 구동 장치
JPH0965343A (ja) * 1995-08-25 1997-03-07 Sony Corp 放送方式自動判別装置
DE19618350A1 (de) * 1996-05-08 1997-11-13 Thomson Brandt Gmbh Verfahren und Schaltungsanordnung zum Unterscheiden zwischen Standard- und Nicht-Standard-FBAS-Signalen
US5905538A (en) * 1997-10-15 1999-05-18 Tektronix, Inc. System of switching video of two different standards

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1427188A1 (en) * 2001-09-14 2004-06-09 Sony Corporation Video signal processor and video signal processing method
EP1427188A4 (en) * 2001-09-14 2005-11-30 Sony Corp VIDEO SIGNAL PROCESSOR AND METHOD FOR PROCESSING VIDEO SIGNALS
US7068325B2 (en) * 2001-09-14 2006-06-27 Sony Corporation Video signal processor and video signal processing method
US7009661B2 (en) 2001-12-12 2006-03-07 Oki Electric Industry Co., Ltd. Video signal detecting circuit for adjusting sync signals with a mean difference of the number of pixels from a standard

Also Published As

Publication number Publication date
US6366327B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
US7769089B1 (en) Method and system for reducing noise level in a video signal
US6222589B1 (en) Displaying video on high-resolution computer-type monitors substantially without motion discontinuities
US7612829B2 (en) 2:2 and 3:2 pull-down detection techniques
JP4914932B2 (ja) フィルムソース映像検出
US5323235A (en) Aspect ratio converting apparatus and method
US20060209207A1 (en) Technique for Determining the Slope of a Field Pixel
JPH11341304A (ja) ビデオ検出回路
US6947094B2 (en) Image signal processing apparatus and method
JPH01295587A (ja) 映像信号変換装置
US7554610B2 (en) Color-crossing error detection system and method for decoded composite video signals
US20070182851A1 (en) Synchronization detector of video signal processor and synchronization selector including the synchronization detector
JPH01189285A (ja) フリツカ障害抑圧装置を備えているテレビジョン受信機
JPH09501806A (ja) テレビジョン装置に対するフリッカを低減する方法および回路装置
US5227866A (en) Television receiver for extended definition video signal detects number of scan lines and controls signal processors
JP2003116109A (ja) インターレース映像信号の動き検出装置及びこれを用いた順次走査変換装置
JP2000152191A (ja) ノンインターレース画像表示処理装置及び表示処理方法
KR100620519B1 (ko) 비월 방식 비디오 신호 보상 방법 및 장치
JP4801678B2 (ja) 色差信号ip変換方法
US7274406B2 (en) Equilibrium based vertical sync phase lock loop for video decoder
US5668609A (en) Motion detector and key signal interpolator using same
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
JP2002010206A (ja) 映像信号出力装置及び映像信号出力方法
US5243429A (en) Combined image producing apparatus
JPH09130645A (ja) インターレース映像信号の動き検出回路
KR0138100B1 (ko) 텔리비젼 영상신호의 수직 해상도 개선장법 및 장치