JP3200658B2 - 映像信号処理装置及び映像信号記録・再生装置 - Google Patents

映像信号処理装置及び映像信号記録・再生装置

Info

Publication number
JP3200658B2
JP3200658B2 JP31046493A JP31046493A JP3200658B2 JP 3200658 B2 JP3200658 B2 JP 3200658B2 JP 31046493 A JP31046493 A JP 31046493A JP 31046493 A JP31046493 A JP 31046493A JP 3200658 B2 JP3200658 B2 JP 3200658B2
Authority
JP
Japan
Prior art keywords
video signal
signal
circuit
synchronizing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31046493A
Other languages
English (en)
Other versions
JPH07162808A (ja
Inventor
泰宏 森川
知典 大橋
昌文 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31046493A priority Critical patent/JP3200658B2/ja
Priority to DE69416649T priority patent/DE69416649T2/de
Priority to EP94118560A priority patent/EP0658046B1/en
Priority to US08/355,160 priority patent/US5543854A/en
Publication of JPH07162808A publication Critical patent/JPH07162808A/ja
Application granted granted Critical
Publication of JP3200658B2 publication Critical patent/JP3200658B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/937—Regeneration of the television signal or of selected parts thereof by assembling picture element blocks in an intermediate store
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Synchronizing For Television (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、標準映像信号の有効画
面期間のみを遅延させて時間軸方向間の処理を行なう映
像信号処理装置及びこのような映像信号処理装置を備え
た映像信号記録・再生装置に関するものである。
【０００２】
【従来の技術】映像信号の高画質化を図る装置として、
３次元輝度信号色信号分離フィルタ，映像信号雑音抑圧
装置，フィールドまたはフレーム補間装置等のような時
間軸方向間の演算を行なう映像信号処理装置がある。図
８は、このような映像信号処理装置の従来の構成を示す
ブロック図、図９は、映像信号を３次元空間にて示す模
式図である。図９において、映像信号における時間軸方
向とはｔ軸方向のことを言い、フィールド方向またはフ
レーム方向と呼ぶこともある。そして、時間軸方向間の
演算を行なうためには、メモリ回路等の記憶装置にて映
像信号を遅延させる必要があるが、この際に、帰線期間
を除いた有効画面期間をメモリ回路に蓄えるように回路
を構成することにより、メモリ回路の容量を削減するこ
とができる。このように有効画面期間のみをメモリ回路
に蓄え、時間軸方向間の演算を行なう映像信号処理装置
の従来例が図８である。
【０００３】図８において、１は映像信号が入力される
入力端子、２は演算後の映像信号が出力される出力端子
である。入力端子１からの映像信号は同期信号分離回路
８とメモリ回路10と演算回路11とへ入力される。同期信
号分離回路８は、入力された映像信号から同期信号を分
離し、分離した同期信号をリセット回路６へ出力する。
リセット回路６は、この同期信号に同期してリセットパ
ルスをカウンタ回路７へ出力する。カウンタ回路７は、
リセットパルスに応じてカウント動作を行ない、カウン
ト値をメモリコントロール回路９へ出力する。メモリコ
ントロール回路９は、カウント値に応じてメモリ回路10
を制御する。メモリ回路10は、入力映像信号を時間軸方
向に遅らせるために必要とする容量を持つ記憶回路であ
り、メモリコントロール回路９の制御に応じて、時間軸
方向に遅延された映像信号を演算回路11へ出力する。演
算回路11は、入力端子１からの映像信号とメモリ回路10
からの遅延映像信号とに対して、時間軸方向間の演算処
理を行なって、処理後の映像信号を出力端子２に出力す
る。
【０００４】次に、動作について説明する。なお、ここ
での動作説明は一例として垂直帰線期間をメモリ回路10
に蓄えない場合について説明する。入力端子１には標準
映像信号が入力される。標準映像信号とは、色副搬送波
周波数：ｆsc，水平同期信号周波数：ｆh ，垂直同期信
号周波数：ｆv の間に、次に示す式(1) 及び式(2) の関
係が成り立つ映像信号をいう。 ｆsc＝(455／2)ｆh …式(1) ｆh ＝(525／2)ｆv …式(2) そして、図８に示す映像信号処理装置では、入力映像信
号の色副搬送波に同期し、かつ、逓倍周波数であるパル
ス信号をクロックとして用いる。
【０００５】図10に、各回路部の動作を表わすタイミン
グチャートを示す。入力端子１からの映像信号は、同期
信号分離回路８とメモリ回路10と演算回路11とへ入力さ
れる。同期信号分離回路８では入力された映像信号より
垂直同期信号が分離され、分離された垂直同期信号はリ
セット回路６に入力され、リセット回路６からは入力さ
れた垂直同期信号に同期してカウンタ回路７をリセット
するためのパルスが出力される。入力されるリセットパ
ルスにより制御されるカウンタ回路７は、カウント動作
を行なってカウント値をメモリコントロール回路９へ出
力する。メモリコントロール回路９は、カウンタ回路７
の出力であるカウンタ値に応じ、映像信号の予め定めら
れた範囲をメモリ回路10に書き込むための制御信号と、
メモリ回路10から読み出される映像信号が時間軸方向に
遅延するための制御信号とを、メモリ回路10へ出力す
る。そして、演算回路11では、入力端子１からの入力映
像信号と、メモリ回路10の出力である時間軸方向に遅延
された映像信号とについて、時間軸方向間の演算が行わ
れ、演算後の映像信号が出力端子２に出力される。
【０００６】図11に、入力映像信号とメモリ回路10の出
力映像信号との時間軸方向における位置関係を表わす図
を示す。時間軸方向間の演算とは、図11においてａと
ａ′、ｂとｂ′、ｃとｃ′とで行われる演算であり、演
算データの時間間隔は全ての演算データにおいて、フィ
ールド周期： 1／ｆv の整数倍となる。また、ここで行
われる演算の内容は、例えば３次元輝度信号色信号分
離, 雑音除去等がある。
【０００７】
【発明が解決しようとする課題】映像信号を記憶するメ
モリ回路10の容量を削減するために、標準映像信号の有
効期間のみを遅延させて時間軸方向間の演算を行なうよ
うな従来の映像信号処理装置は以上のように構成されて
いるので、メモリ回路10に書き込まれる範囲は同期信号
分離回路８にて映像信号から分離された同期信号を基準
としている。一般的には、同期信号分離回路８にて映像
信号から同期信号を分離する際には映像信号に重畳され
ているノイズまたは波形歪みにより電気ジッタと呼ばれ
る時間軸変動が発生し、分離された同期信号に周期変動
が生じる。上述したように、メモリ回路10への映像信号
の書き込み位置は分離された同期信号を基準にしている
ので、この同期信号の周期変動により書き込み位置の変
動が生じる。図12に、同期信号に電気ジッタが発生した
場合の入力映像信号とメモリ回路10の出力映像信号との
時間軸方向における位置関係を表わす図を示す。本来は
メモリ回路10にａ′，ｂ′，ｃ′…と格納されるはず
が、同期信号に電気ジッタが発生した場合には、ｂ′，
ｃ′，ｄ′…と格納されてしまい、この場合にはａと
ｂ′、ｂとｃ′、ｃとｄ′との間で演算を行なうことに
なる。この結果として、入力された映像信号とメモリ回
路10の出力映像信号との時間間隔がフィールド周期の整
数倍とはならなくなり、入力された映像信号とメモリ回
路10の出力映像信号との正しい時間軸方向間の演算が演
算回路11において行われないという問題点がある。
【０００８】本発明は上記のような問題点を解消するた
めになされたものであり、標準映像信号の有効期間のみ
を遅延させて時間軸方向の演算を行なう映像信号処理装
置において、同期信号を分離する際の電気ジッタにより
同期信号に周期変動が加わっても、入力映像信号とメモ
リ回路の出力映像信号との時間差が必ず一定になり、正
しい時間軸方向間の演算を行なうことができる映像信号
処理装置を提供することを目的とし、また、該装置を具
備した映像信号記録・再生装置を提供することを目的と
する。
【０００９】
【課題を解決するための手段】本願の第１発明に係る映
像信号処理装置は、入力映像信号を所定時間記憶する記
憶手段と、入力映像信号と記憶手段の出力との演算を行
なう演算手段と、入力映像信号より同期信号を分離する
同期信号分離手段と、入力映像信号とは独立に同期信号
を発生する同期信号発生手段と、同期信号分離手段から
の同期信号と同期信号発生手段からの同期信号とを切り
換えて記憶手段の書き込み・読み出し動作を制御する制
御手段とを備えることを特徴とする。
【００１０】
【００１１】
【００１２】
【００１３】本願の第２発明に係る映像信号処理装置
は、入力映像信号を所定時間記憶する記憶手段と、入力
映像信号と記憶手段の出力との演算を行なう演算手段
と、記憶手段を制御する記憶制御手段と、記憶制御手段
を制御するためのカウンタ手段と、入力映像信号より同
期信号を分離する同期信号分離手段と、カウンタ手段の
カウント値より同期信号を発生する同期信号発生手段
と、同期信号分離手段からの同期信号と同期信号発生手
段からの同期信号とを切り換えて記憶制御手段へ出力す
る切り換え手段とを備えることを特徴とする。
【００１４】本願の第３発明に係る映像信号処理装置
は、入力映像信号を所定時間記憶する記憶手段と、入力
映像信号と記憶手段の出力との演算を行なう演算手段
と、記憶手段を制御する記憶制御手段と、記憶制御手段
を制御するためのカウンタ手段と、カウンタ手段の出力
であるカウント値より同期信号を発生する同期信号発生
手段と、同期信号発生手段の出力と同期信号分離手段の
出力である同期信号とを切り換えるスイッチ手段と、ス
イッチ手段を所定のタイミングで切り換えるタイマ手段
とを備えることを特徴とする。
【００１５】本願の第４発明に係る映像信号処理装置
は、第２または第３発明の映像信号処理装置において、
カウンタ手段を垂直方向カウンタ回路で、同期信号分離
手段を垂直同期信号分離回路で、同期信号発生手段を垂
直同期信号発生回路で構成したことを特徴とする。
【００１６】本願の第５発明に係る映像信号処理装置
は、第２または第３発明の映像信号処理装置において、
カウンタ手段を水平方向カウンタ回路で、同期信号分離
手段を水平同期信号分離回路で、同期信号発生手段を水
平同期信号発生回路で構成したことを特徴とする。
【００１７】本願の第６発明に係る映像信号処理装置
は、第５発明の映像信号処理装置において、第４発明に
おける垂直方向カウンタ回路と垂直同期信号分離回路、
及び垂直方向カウンタ回路をリセットするためのパルス
を発生する垂直方向リセット回路を更に備えることを特
徴とする。
【００１８】本願の第７発明に係る映像信号処理装置
は、第１，第２，第３，第４，第５または第６発明の映
像信号処理装置において、入力された映像信号より時間
軸方向の演算に必要な一部の映像信号のみまたは映像情
報のみを抽出して記憶手段に出力する抽出手段を更に備
えることを特徴とする。
【００１９】本願の第８発明に係る映像信号処理装置
は、第３, 第４，第５または第６発明の映像信号処理装
置において、入力映像信号が標準映像信号であるか非標
準映像信号であるかを検出する検出手段を更に備え、検
出手段の検出結果によりタイマ手段を制御するように構
成したことを特徴とする。
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】本願の第９発明に係る映像信号記録・再生
装置は、映像信号を所定時間記憶する記憶手段と、映像
信号と記憶手段の出力との演算を行なう演算手段と、映
像信号より同期信号を分離する同期信号分離手段と、現
映像信号とは独立に同期信号を発生する同期信号発生手
段と、同期信号分離手段からの同期信号と同期信号発生
手段からの同期信号とを切り換えて記憶手段の動作を制
御する制御手段とを備えることを特徴とする。
【００２６】本願の第10発明に係る映像信号記録・再生
装置は、第２または第３発明の映像信号処理装置を具備
することを特徴とする。
【００２７】本願の第11発明に係る映像信号記録・再生
装置は、第７または第８発明の映像信号処理装置を具備
することを特徴とする。
【００２８】
【作用】第１発明にあっては、２種の同期信号を使い分
けて記憶手段の動作を制御するので、現入力映像信号か
ら分離した同期信号に電気ジッタにより周期変動が生じ
た場合でも、現入力映像信号と記憶手段からの遅延した
入力映像信号との時間差は一定となる。よって、演算手
段において正しい時間軸方向の演算が行なわれる。
【００２９】
【００３０】
【００３１】
【００３２】第２発明にあっては、入力映像信号より分
離した同期信号とカウンタ手段のカウント値に応じて発
生させた同期信号とを使い分けて記憶制御手段へ出力す
るので、現入力映像信号から分離した同期信号に電気ジ
ッタにより周期変動が生じた場合でも、現入力映像信号
と記憶手段からの遅延した入力映像信号との時間差は一
定となる。よって、演算手段において正しい時間軸方向
の演算が行なわれる。
【００３３】第３発明にあっては、同期信号分離手段の
出力である同期信号と同期信号発生手段の出力とをタイ
マ手段により切り換えた結果を、リセット手段に入力す
るようにしたので、タイマ手段の作動以降は、同期信号
分離手段の出力である同期信号に電気ジッタにより周期
変動が生じた場合でも、入力された映像信号と記憶手段
から出力される遅延した映像信号との時間差が一定とな
る。よって、演算手段において正しい時間軸方向の演算
が行なわれる。
【００３４】第４発明にあっては、カウンタ手段を垂直
方向カウンタ回路で、同期信号分離手段を垂直同期信号
分離回路で、同期信号発生手段を垂直同期信号発生回路
で構成したので、垂直帰線期間を蓄えるための記憶手段
の容量を省くことができ、記憶手段の容量は削減され
る。
【００３５】第５発明にあっては、カウンタ手段を水平
方向カウンタ回路で、同期信号分離手段を水平同期信号
分離回路で、同期信号発生手段を水平同期信号発生回路
で構成したので、水平帰線期間を蓄えるための記憶手段
の容量を省くことができ、記憶手段の容量は削減され
る。
【００３６】第６発明にあっては、第５発明の映像信号
処理装置に垂直同期信号分離回路，垂直方向リセット回
路及び垂直方向カウンタ回路を加えることにより、水平
帰線期間及び垂直帰線期間を蓄えるための記憶手段の容
量を省くことができ、記憶手段の容量は更に削減され
る。
【００３７】第７発明にあっては、演算手段での演算に
要する一部の入力映像信号のみまたは入力映像信号の情
報を記憶手段にて遅延させるようにしたので、すべての
入力映像信号または入力映像信号自体を遅延させる場合
に対して記憶手段の容量は更に削減される。
【００３８】第８発明にあっては、入力映像信号が標準
映像信号であるか非標準映像信号であるかによって、タ
イマ手段が制御されるようにしたので、入力映像信号が
非標準映像信号を経て、再び標準映像信号が入力された
場合の誤動作は防止される。
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】第９発明にあっては、２種の同期信号を使
い分けて記憶手段の動作を制御するので、現映像信号か
ら分離した同期信号に電気ジッタにより周期変動が生じ
た場合でも、現映像信号と記憶手段からの遅延した映像
信号との時間差は一定となる。よって、演算手段におい
て正しい時間軸方向の演算が行なわれる。
【００４５】第10発明にあっては、現映像信号より分離
した同期信号とカウンタ手段のカウント値に応じて発生
させた同期信号とを使い分けて記憶制御手段へ出力する
ので、現映像信号から分離した同期信号に電気ジッタに
より周期変動が生じた場合でも、現映像信号と記憶手段
からの遅延した映像信号との時間差は一定となる。よっ
て、演算手段において正しい時間軸方向の演算が行なわ
れる。
【００４６】第11発明にあっては、演算手段での演算に
要する一部の映像信号のみまたは映像信号の情報のみを
記憶手段にて遅延させるようにしたので、すべての映像
信号または映像信号自体を遅延させる場合に対して記憶
手段の容量は更に削減される。また、映像信号が標準映
像信号であるか非標準映像信号であるかによって、タイ
マ手段が制御されるようにしたので、映像信号が非標準
映像信号を経て、再び標準映像信号になった場合の誤動
作は防止される。
【００４７】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
【００４８】実施例１ 図１は、本発明の実施例１による映像信号処理装置の構
成を示すブロック図である。図１において図８と同一番
号を付した部分は同一部分を示すので、それらの説明は
省略する。図１に示す構成は、図８の構成にタイマ回路
３，スイッチ回路４，同期信号発生回路５を加えたもの
である。
【００４９】同期信号発生回路５は、カウンタ回路７の
出力であるカウント値より同期信号を発生して、スイッ
チ回路４の入力端子ｂへ出力する。スイッチ回路４は、
同期信号分離回路８と接続されている入力端子ａ，前記
入力端子ｂと出力端子ｙとの接続を切り換えることによ
り、同期信号分離回路８からの同期信号または同期信号
発生回路５からの同期信号の何れを用いるかを選択す
る。また、タイマ回路３は、スイッチ回路４の入力端子
ｂと出力端子ｙとが接続された場合に同期信号発生回路
５，スイッチ回路４，リセット回路６及びカウンタ回路
７で構成される循環経路の動作周期が、同期信号分離回
路８の出力である同期信号の周期に同期するまでに要す
る時間が経過すると、スイッチ回路４における入力端子
ａと出力端子ｙとの接続を入力端子ｂと出力端子ｙとの
接続に切り換えるための信号を出力する。
【００５０】次に、動作について説明する。入力端子１
には従来例と同様に標準映像信号が入力され、入力映像
信号の色副搬送に同期し、かつ逓倍周波数であるパルス
信号を本装置のクロックとして用いる。本装置の動作開
始時はスイッチ回路４では入力端子ａと出力端子ｙとが
接続されており、リセット回路６，カウンタ回路７，メ
モリコントロール回路９及びメモリ回路10は同期信号分
離回路８の出力である同期信号に同期して動作する。前
述した所要時間の経過後、タイマ回路３の出力信号によ
って、スイッチ回路４では入力端子ｂと出力端子ｙとの
接続に切り換えられる。
【００５１】それ以降、本装置ではカウンタ回路７から
のカウント値によって同期信号発生回路５にて発生した
同期信号が用いられる。図２に、各回路部分の動作を表
わすタイミングチャートを示す。同期信号発生回路５よ
り発生した同期信号は入力映像信号に同期し、上述した
式(1) 及び式(2) の関係を満たし、そして、同期信号分
離回路８を介さないことから、電気ジッタによる同期信
号の周期変動は生じない。以上のことから、演算回路11
において、入力端子１から直接入力される入力映像信号
とメモリ回路10の出力である遅延した映像信号との時間
差は常に一定となり、正確な時間軸方向間の演算を行な
うことができる。
【００５２】実施例２ 図３は、本発明の実施例２による映像信号処理装置の構
成を示すブロック図である。図３に示す実施例２の構成
は、図１に示す実施例１の構成において、同期信号分離
回路８を垂直同期信号分離回路24で、リセット回路６を
垂直方向リセット回路22で、カウンタ回路７を垂直方向
カウンタ回路23で、同期信号発生回路５を垂直同期信号
発生回路21で置き換えたものであるので、その他の部分
の構成，動作についての説明は省く。
【００５３】実施例２の動作は実施例１と同じである。
そして、構成回路を上記に述べたように変更したので、
入力映像信号の垂直帰線期間をメモリ回路10に書き込ま
なくてもよく、その分だけメモリ回路10の容量を削減す
ることができる。具体的には、入力映像信号を全てメモ
リ回路10に蓄える場合に比べて、約 7.6％だけメモリ回
路10の容量を削減することができる。
【００５４】実施例３ 図４は、本発明の実施例３による映像信号処理装置の構
成を示すブロック図である。図４に示す実施例３の構成
は、図１に示す実施例１の構成において、同期信号分離
回路８を水平同期信号分離回路34で、リセット回路６を
水平方向リセット回路32で、カウンタ回路７を水平方向
カウンタ回路33で、同期信号発生回路５を水平同期信号
発生回路31で置き換えたものであるので、その他の部分
の構成，動作についての説明は省く。
【００５５】実施例３の動作は実施例１と同じである。
そして、構成回路を上記に述べたように変更したので、
入力映像信号の水平帰線期間をメモリ回路10に書き込ま
なくてもよく、実施例２に比べさらにメモリ回路10の容
量を削減することができる。具体的には、入力映像信号
を全てメモリ回路10に蓄える場合に比べて、約 9.5％だ
けメモリ回路10の容量を削減することができる。
【００５６】実施例４ 図５は、本発明の実施例４による映像信号処理装置の構
成を示すブロック図である。図５に示す実施例４の構成
は、図４に示す実施例３の構成に対して、図３に示す実
施例２の垂直同期信号分離回路24，垂直方向リセット回
路22，垂直方向カウンタ回路23を加えたものであるの
で、その他の部分の構成，動作についての説明は省く。
【００５７】実施例２と同様に垂直同期信号分離回路2
4，垂直方向リセット回路22，垂直方向カウンタ回路23
を組み合わせることにより、映像信号の垂直方向に対す
るメモリ回路10の書き込み範囲を指定できる。これによ
り、垂直帰線期間をメモリ回路10に蓄えないようにする
ことができるため、実施例３よりもさらにメモリ回路10
の容量を削減でき、実施例１，実施例２及び実施例３に
比べ、最もメモリ回路10の容量を削減することができ
る。具体的には、入力映像信号を全てメモリ回路10に蓄
える場合に比べて、約16.4％だけメモリ回路10の容量を
削減することができる。
【００５８】実施例５ 図６は、本発明の実施例５による映像信号処理装置の構
成を示すブロック図である。図６に示す実施例５の構成
は、図１に示す実施例１の構成に対して、映像情報抽出
回路51を加えたものであり、その他の部分の構成，動作
についての説明は省く。
【００５９】映像情報抽出回路51は、演算回路11での演
算に必要な情報のみを抽出する回路である。一般に、抽
出した映像情報は抽出前の映像信号よりデータ量が少な
くなる。従って、映像情報抽出回路51の出力である映像
情報をメモリ回路10の入力データとすることにより、実
施例１，実施例２，実施例３及び実施例４において、メ
モリ回路10の容量の更なる削減が可能となる。本実施例
５の具体的な使用例として映像信号の伝送経路の反射に
より生じるゴーストと呼ばれる現象を取り除くゴースト
除去装置がある。この場合には、映像情報抽出回路51は
ゴースト除去の為に映像信号に重畳されている信号を取
り出すためのゲート回路とし、演算回路11は映像信号の
伝送経路の伝達特性の抽出を行なう為の演算を行なう。
また、本実施例５の具体的な他の使用例として、時間軸
方向の演算処理によって雑音を抑圧する雑音抑圧装置が
ある。この場合には、映像情報抽出回路51は画面全体の
雑音成分を抽出し、メモリ回路10には映像信号自体を蓄
えるのではなく抽出した雑音成分を蓄える。
【００６０】実施例６ 図７は、本発明の実施例６による映像信号処理装置の構
成を示すブロック図である。図７に示す実施例６の構成
は、図１に示す実施例１の構成に対して、タイマ回路３
を制御する標準映像信号検出回路61を加えたものであ
り、その他の部分の構成，動作についての説明は省く。
【００６１】実施例１において、タイマ回路３からの出
力信号によってスイッチ回路４の入力端子ｂと出力端子
ｙとが接続された後に、入力映像信号が非標準映像信号
に切り換わり、さらに再び標準映像信号に切り換わる場
合を考える。最初はスイッチ回路４の入力端子ｂと出力
端子ｙとが接続された際の循環経路の動作周期、即ち、
同期信号発生回路５の周期及び位相は入力映像信号に同
期している。そして、入力映像信号のメモリ回路10への
書き込み範囲及び位置は、メモリコントロール回路９に
て予め設定した数値に対応して動作する。
【００６２】ところが、入力映像信号が非標準映像信号
に切り換わった場合には、式(1) 及び式(2) を満たさな
いため、入力映像信号と同期信号発生回路５の出力であ
る同期信号との周期及び位相は同期しなくなる。そし
て、その後に入力映像信号が再び標準映像信号に切り換
わると、入力映像信号と同期信号分離発生回路８の出力
である同期信号との周期は同期するが、位相に関しては
標準信号に切り換わる前の場合と異なった位相で同期し
てしまう。このため、非標準映像信号に切り換わる前と
はメモリ回路10に書き込まれる入力映像信号の位置が異
なることになる。
【００６３】本実施例６では、入力映像信号が標準信号
であるか非標準信号であるかを検出する標準映像信号検
出回路61を設け、標準映像信号検出回路61の検出結果に
よりタイマ回路３を制御するようにした。入力映像信号
が標準映像信号から非標準映像信号に切り換わった場合
には、標準映像信号検出回路61は、その情報をタイマ回
路３に出力する。この情報を入力したタイマ回路３は、
動作開始時の状態になる。即ち、スイッチ回路４におい
て入力端子ａと出力端子ｙとを再び接続して、入力映像
信号と同期信号分離回路８の出力である同期信号との位
相の同期操作を行なう。以降の動作は実施例１と同じで
ある。
【００６４】このように構成することにより、入力映像
信号が非標準映像信号を経て、再び標準映像信号に切り
換わっても、入力映像信号の書き込み位置の変動といっ
た誤動作を生じないようにすることができる。
【００６５】
【発明の効果】以上のように、第１発明では、２種の同
期信号を使い分けて記憶手段の動作を制御するので、現
入力映像信号から分離した同期信号に電気ジッタによる
周期変動が生じた場合でも、現入力映像信号と記憶手段
からの遅延した入力映像信号との時間差は一定となり、
演算手段において正しい時間軸方向の演算を行なうこと
ができる。
【００６６】
【００６７】
【００６８】
【００６９】第２発明では、入力映像信号より分離した
同期信号とカウンタ手段のカウント値に応じて発生させ
た同期信号とを使い分けて記憶制御手段へ出力するの
で、現入力映像信号から分離した同期信号に電気ジッタ
による周期変動が生じた場合でも、現入力映像信号と記
憶手段からの遅延した入力映像信号との時間差は一定と
なり、演算手段において正しい時間軸方向の演算を行な
うことができる。
【００７０】第３発明では、同期信号分離手段の出力で
ある同期信号と同期信号発生手段の出力とをタイマ手段
により切り換えた結果を、リセット手段に入力するよう
にしたので、タイマ手段の作動以降は、同期信号分離手
段の出力である同期信号に電気ジッタによる周期変動が
生じた場合でも、入力された映像信号と記憶手段から出
力される遅延した映像信号との時間差が一定となり、演
算手段において正しい時間軸方向の演算を行なうことが
できる。
【００７１】第４発明では、カウンタ手段を垂直方向カ
ウンタ回路で、同期信号分離手段を垂直同期信号分離回
路で、同期信号発生手段を垂直同期信号発生回路で構成
したので、垂直帰線期間を蓄えるための記憶手段の容量
を省くことができ、記憶手段の容量を削減できる。
【００７２】第５発明では、カウンタ手段を水平方向カ
ウンタ回路で、同期信号分離手段を水平同期信号分離回
路で、同期信号発生手段を水平同期信号発生回路で構成
したので、水平帰線期間を蓄えるための記憶手段の容量
を省くことができ、記憶手段の容量は削減できる。
【００７３】第６発明では、第５発明の映像信号処理装
置に垂直同期信号分離回路，垂直方向リセット回路及び
垂直方向カウンタ回路を加えることにより、水平帰線期
間及び垂直帰線期間を蓄えるための記憶手段の容量を省
くことができ、記憶手段の容量を第６または第７発明に
比べて更に削減できる。
【００７４】第７発明では、演算手段での演算に要する
一部の入力映像信号のみまたは入力映像信号の情報のみ
を記憶手段にて遅延させるようにしたので、すべての入
力映像信号または入力映像信号自体を遅延させる場合に
対して記憶手段の容量を更に削減できる。
【００７５】第８発明では、入力映像信号が標準映像信
号であるか非標準映像信号であるかによって、タイマ手
段が制御されるようにしたので、入力映像信号が非標準
映像信号を経て、再び標準映像信号が入力された場合の
誤動作を防止できる。
【００７６】
【００７７】
【００７８】
【００７９】
【００８０】
【００８１】第９発明では、２種の同期信号を使い分け
て記憶手段の動作を制御するので、現映像信号から分離
した同期信号に電気ジッタによる周期変動が生じた場合
でも、現映像信号と記憶手段からの遅延した映像信号と
の時間差は一定となり、演算手段において正しい時間軸
方向の演算を行なうことができる。
【００８２】第10発明では、現映像信号より分離した同
期信号とカウンタ手段のカウント値に応じて発生させた
同期信号とを使い分けて記憶制御手段へ出力するので、
現映像信号から分離した同期信号に電気ジッタによる周
期変動が生じた場合でも、現映像信号と記憶手段からの
遅延した映像信号との時間差は一定となり、演算手段に
おいて正しい時間軸方向の演算を行なうことができる。
【００８３】第11発明では、演算手段での演算に要する
一部の映像信号のみまたは映像信号の情報のみを記憶手
段にて遅延させるようにしたので、すべての映像信号ま
たは映像信号自身を遅延させる場合に対して記憶手段の
容量を更に削減でき、また、映像信号が標準映像信号で
あるか非標準映像信号であるかによって、タイマ手段が
制御されるようにしたので、映像信号が非標準映像信号
を経て、再び標準映像信号になった場合の誤動作を防止
できる。
【図面の簡単な説明】
【図１】実施例１による映像信号処理装置の構成図であ
る。
【図２】実施例１における映像信号処理装置の各回路の
動作を表わすタイミングチャートである。
【図３】実施例２による映像信号処理装置の構成図であ
る。
【図４】実施例３による映像信号処理装置の構成図であ
る。
【図５】実施例４による映像信号処理装置の構成図であ
る。
【図６】実施例５による映像信号処理装置の構成図であ
る。
【図７】実施例６による映像信号処理装置の構成図であ
る。
【図８】従来の映像信号処理装置の構成図である。
【図９】映像信号を３次元空間にて示す模式図である。
【図１０】従来の映像信号処理装置の各回路の動作を表
わすタイミングチャートである。
【図１１】入力映像信号とメモリ回路の出力映像信号と
の時間軸方向における位置関係を表わす図である。
【図１２】同期信号に電気ジッタが重畳された場合の入
力映像信号とメモリ回路の出力映像信号との時間軸方向
における位置関係を表わす図である。
【符号の説明】
１ 入力端子 ２ 出力端子 ３ タイマ回路 ４ スイッチ回路 ５ 同期信号発生回路 ６ リセット回路 ７ カウンタ回路 ８ 同期信号分離回路 ９ メモリコントロール回路 10 メモリ回路 11 演算回路 21 垂直同期信号発生回路 22 垂直方向リセット回路 23 垂直方向カウンタ回路 24 垂直同期信号分離回路 31 水平同期信号発生回路 32 水平方向リセット回路 33 水平方向カウンタ回路 34 水平同期信号分離回路 51 映像情報抽出回路 61 標準映像信号検出回路
フロントページの続き (56)参考文献 特開 平２−92175（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/06,5/907 H04N 5/91 - 5/956 H04N 9/79 - 9/898

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力映像信号を所定時間記憶する記憶手
    段と、入力映像信号と前記記憶手段の出力との演算を行
    なう演算手段と、入力映像信号より同期信号を分離する
    同期信号分離手段と、同期信号を発生する同期信号発生
    手段と、前記同期信号分離手段の出力と前記同期信号発
    生手段の出力とを切り換えて前記記憶手段の動作を制御
    する制御手段とを備えることを特徴とする映像信号処理
    装置。
  2. 【請求項２】 入力映像信号を所定時間記憶する記憶手
    段と、入力映像信号と前記記憶手段の出力との演算を行
    なう演算手段と、前記記憶手段を制御する記憶制御手段
    と、該記憶制御手段を制御するためのカウンタ手段と、
    入力映像信号より同期信号を分離する同期信号分離手段
    と、前記カウンタ手段の出力より同期信号を発生する同
    期信号発生手段と、前記同期信号分離手段の出力と前記
    同期信号発生手段の出力とを切り換えて同期信号を前記
    記憶制御手段へ出力する切り換え手段とを備えることを
    特徴とする映像信号処理装置。
  3. 【請求項３】 入力映像信号を所定時間記憶する記憶手
    段と、入力映像信号と前記記憶手段の出力との演算を行
    なう演算手段と、前記記憶手段を制御する記憶制御手段
    と、該記憶制御手段を制御するカウンタ手段と、該カウ
    ンタ手段を制御するためのリセット手段と、入力映像信
    号より同期信号を分離する同期信号分離手段と、前記カ
    ウンタ手段の出力より同期信号を発生する同期信号発生
    手段と、前記同期信号分離手段の出力と前記同期信号発
    生手段の出力とを入力とし前記リセット手段に切り換え
    結果を出力するスイッチ手段と、該スイッチ手段の制御
    を行なうタイマ手段とを備えることを特徴とする映像信
    号処理装置。
  4. 【請求項４】 前記カウンタ手段はテレビジョン画面の
    垂直方向のカウント動作に適している垂直方向カウンタ
    回路であり、前記同期信号分離手段は映像信号の垂直同
    期信号を分離する垂直同期信号分離回路であり、前記同
    期信号発生手段は垂直同期信号を発生する垂直同期信号
    発生回路であることを特徴とする請求項２または請求項
    ３記載の映像信号処理装置。
  5. 【請求項５】 前記カウンタ手段はテレビジョン画面の
    水平方向のカウント動作に適している水平方向カウンタ
    回路であり、前記同期信号分離手段は映像信号の水平同
    期信号を分離する水平同期信号分離回路であり、前記同
    期信号発生手 段は水平同期信号を発生する水平同期信号
    発生回路であることを特徴とする請求項２または請求項
    ３記載の映像信号処理装置。
  6. 【請求項６】 テレビジョン画面の垂直方向のカウント
    動作に適している垂直方向カウンタ回路と、該垂直方向
    カウンタ回路をリセットするためのパルスを発生する垂
    直方向リセット回路と、入力映像信号より垂直同期信号
    を分離して前記垂直方向リセット回路に出力する垂直同
    期信号分離回路とを更に備えることを特徴とする請求項
    ５記載の映像信号処理装置。
  7. 【請求項７】 入力された映像信号より前記演算手段に
    おける演算に必要な一部の映像信号または映像信号の情
    報を抽出して前記記憶手段に出力する抽出手段を更に備
    えることを特徴とする請求項１〜請求項６の何れかに記
    載の映像信号処理装置。
  8. 【請求項８】 入力映像信号が標準映像信号であるか非
    標準映像信号であるかを検出する検出手段を更に備え、
    該検出手段により前記タイマ手段を制御するように構成
    したことを特徴とする請求項３〜請求項６の何れかに記
    載の映像信号処理装置。
  9. 【請求項９】 映像信号を所定時間記憶する記憶手段
    と、映像信号と前記記憶手段の出力との演算を行なう演
    算手段と、映像信号より同期信号を分離する同期信号分
    離手段と、同期信号を発生する同期信号発生手段と、前
    記同期信号分離手段の出力と前記同期信号発生手段の出
    力とを切り換えて前記記憶手段の動作を制御する制御手
    段とを備えることを特徴とする映像信号記録・再生装
    置。
  10. 【請求項１０】 請求項２または請求項３記載の映像信
    号処理装置を具備することを特徴とする映像信号記録・
    再生装置。
  11. 【請求項１１】 請求項７または請求項８記載の映像信
    号処理装置を具備することを特徴とする映像信号記録・
    再生装置。
JP31046493A 1993-12-10 1993-12-10 映像信号処理装置及び映像信号記録・再生装置 Expired - Fee Related JP3200658B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31046493A JP3200658B2 (ja) 1993-12-10 1993-12-10 映像信号処理装置及び映像信号記録・再生装置
DE69416649T DE69416649T2 (de) 1993-12-10 1994-11-25 Videosignalverarbeitungsgerät und -verfahren
EP94118560A EP0658046B1 (en) 1993-12-10 1994-11-25 Video signal processing apparatus and method
US08/355,160 US5543854A (en) 1993-12-10 1994-12-08 Video signal processing apparatus, video signal processing method, and video signal recording/reproduction apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31046493A JP3200658B2 (ja) 1993-12-10 1993-12-10 映像信号処理装置及び映像信号記録・再生装置

Publications (2)

Publication Number Publication Date
JPH07162808A JPH07162808A (ja) 1995-06-23
JP3200658B2 true JP3200658B2 (ja) 2001-08-20

Family

ID=18005570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31046493A Expired - Fee Related JP3200658B2 (ja) 1993-12-10 1993-12-10 映像信号処理装置及び映像信号記録・再生装置

Country Status (4)

Country Link
US (1) US5543854A (ja)
EP (1) EP0658046B1 (ja)
JP (1) JP3200658B2 (ja)
DE (1) DE69416649T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963267A (en) * 1996-09-20 1999-10-05 Thomson Consumer Electronics, Inc. Delay correction circuit
US6366327B1 (en) * 1997-12-22 2002-04-02 Texas Instruments Incorporated Vertical sync detection and output for video decoder
US7173945B1 (en) 2002-03-11 2007-02-06 Cisco Technology, Inc. Removing jitter by adaptive slope tracking
US7499446B1 (en) 2002-04-29 2009-03-03 Cisco Technology, Inc. Removing jitter in RTP streaming media streams
EP1615448A1 (en) 2004-07-09 2006-01-11 Sony Deutschland GmbH Method for synchronizing video signals
US8121116B1 (en) 2008-05-30 2012-02-21 Cisco Technology, Inc. Intra channel video stream scheduling

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1099331B (it) * 1977-09-26 1985-09-18 Philips Nv Complesso ricevitore per televisione
JPS592227B2 (ja) * 1978-08-21 1984-01-17 株式会社日立製作所 雑音除去方式
NL8005054A (nl) * 1980-09-08 1982-04-01 Philips Nv Schakeling voor het opwekken van een periodiek zaagtandvormig signaal.
JPS57160286A (en) * 1981-03-28 1982-10-02 Sony Corp Time base correcting device
NL8103437A (nl) * 1981-07-21 1983-02-16 Philips Nv Synchroniseerschakeling voor een televisie-ontvanger.
CA1318972C (en) * 1989-09-25 1993-06-08 Alain Tessier Video overlay circuit
DE69130097T2 (de) * 1990-09-29 1999-02-25 Canon Kk Vorrichtung zum Verarbeiten eines Bildsignals
GB9113922D0 (en) * 1991-06-27 1991-08-14 Thomson Consumer Electronics Television sync disable circuit
US5281926A (en) * 1992-10-06 1994-01-25 Zenith Electronics Corp. Phase locked loop made operative when stable input sync signal is detected

Also Published As

Publication number Publication date
DE69416649D1 (de) 1999-04-01
EP0658046B1 (en) 1999-02-24
EP0658046A3 (en) 1995-11-15
EP0658046A2 (en) 1995-06-14
JPH07162808A (ja) 1995-06-23
US5543854A (en) 1996-08-06
DE69416649T2 (de) 1999-09-30

Similar Documents

Publication Publication Date Title
JPS6053940B2 (ja) フレ−ムシンクロナイザにおける書き込み禁止制御回路
JP3122112B2 (ja) ビデオ信号切換装置
JP3200658B2 (ja) 映像信号処理装置及び映像信号記録・再生装置
KR20010007528A (ko) 동기 변환 장치 및 방법 및 매체
KR960014500B1 (ko) 화상기억장치
US5887114A (en) Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal
JP3125270B2 (ja) Ｐａｌ信号のｙｃ分離回路における動き検出回路、およびメモリ制御回路
JPH10173995A (ja) ビデオ信号切り替え回路
JPH01264376A (ja) 複数画面を表示可能とする信号処理回路
JP3164075B2 (ja) 映像信号処理回路
JP3086749B2 (ja) ビデオ機器用相加平均装置
JPH05103345A (ja) ビデオデイスクプレーヤ
EP0849939A2 (en) Motion detection circuit and memory control circuit in YC separating circuit of PAL signals
JP3140202B2 (ja) ゴースト除去装置
JPH05191782A (ja) 映像再生速度変換装置
JP2992385B2 (ja) 動き検出回路および映像記録再生装置
JPH05308544A (ja) 映像信号処理装置
JPH06113166A (ja) 擬似信号除去装置及びテレビジョン受像機
JP3114180B2 (ja) 同期不連続検知装置
JP2737148B2 (ja) 画像記憶装置
KR20020048275A (ko) 비디오 신호 처리 장치
JP2002010206A (ja) 映像信号出力装置及び映像信号出力方法
JPH06195055A (ja) 画像処理方法および画像処理装置
NL8500935A (nl) Afspeeleenheid voor stilstaande beelden met geluid.
JPH0775399B2 (ja) 遅延演算回路及び遅延演算方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees