JPH05191782A - 映像再生速度変換装置 - Google Patents
映像再生速度変換装置Info
- Publication number
- JPH05191782A JPH05191782A JP4004220A JP422092A JPH05191782A JP H05191782 A JPH05191782 A JP H05191782A JP 4004220 A JP4004220 A JP 4004220A JP 422092 A JP422092 A JP 422092A JP H05191782 A JPH05191782 A JP H05191782A
- Authority
- JP
- Japan
- Prior art keywords
- overtaking
- video data
- signal
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
- H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 不要な追越処理を行うこと無く、良好な品質
を有する画面を表示させることができる映像再生速度変
換装置を提供する。 【構成】 入力された第１水平走査周期を有する第１映
像データ1 を第２水平走査周期を有する第２映像データ
に変換して出力する映像再生速度変換装置において、書
込及び読出タイミング信号ＴW 、ＴR に基づいて記憶手
段２に対する読出タイミング及び書込タイミングの追越
状態を事前に検出して第１追越検出信号Ｓ 1 または第２
追越検出信号Ｓ2 を出力する追越検出手段３と、第１追
越検出信号出力時、少なくとも１画面分の画像データを
挿入し、第２追越検出信号出力時、少なくとも１画面分
の画像データを間引く追越処理手段６と、第２水平走査
周期に対応する期間において有効走査線に対応する期間
を除く期間中にいずれかの追越検出信号が出力された場
合に追越処理手段６の動作を禁止する追越処理禁止手段
４と、を備える。
を有する画面を表示させることができる映像再生速度変
換装置を提供する。 【構成】 入力された第１水平走査周期を有する第１映
像データ1 を第２水平走査周期を有する第２映像データ
に変換して出力する映像再生速度変換装置において、書
込及び読出タイミング信号ＴW 、ＴR に基づいて記憶手
段２に対する読出タイミング及び書込タイミングの追越
状態を事前に検出して第１追越検出信号Ｓ 1 または第２
追越検出信号Ｓ2 を出力する追越検出手段３と、第１追
越検出信号出力時、少なくとも１画面分の画像データを
挿入し、第２追越検出信号出力時、少なくとも１画面分
の画像データを間引く追越処理手段６と、第２水平走査
周期に対応する期間において有効走査線に対応する期間
を除く期間中にいずれかの追越検出信号が出力された場
合に追越処理手段６の動作を禁止する追越処理禁止手段
４と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は、映像再生速度変換装置
に係り、特にＬＤ（Laser Vision Disk ）、ＶＴＲ（Vi
deo Tape Recorder ）等の映像信号の垂直走査周期およ
び水平走査周期を変換し、可変速再生を行わせることが
可能な映像再生速度変換装置に関する。
に係り、特にＬＤ（Laser Vision Disk ）、ＶＴＲ（Vi
deo Tape Recorder ）等の映像信号の垂直走査周期およ
び水平走査周期を変換し、可変速再生を行わせることが
可能な映像再生速度変換装置に関する。
【０００２】
【従来の技術】従来の映像信号の水平走査周期を変換す
る映像再生速度変換装置として、フレームシンクロナイ
ザを例として説明する。
る映像再生速度変換装置として、フレームシンクロナイ
ザを例として説明する。
【０００３】フレームシンクロナイザ フレームシンクロナイザは２つのビデオ信号の同期を合
せる装置であり、通常各々のビデオ信号の同期信号周期
は規格の範囲内で異なっている。
せる装置であり、通常各々のビデオ信号の同期信号周期
は規格の範囲内で異なっている。
【０００４】そこで、一方のビデオ信号の同期信号周期
を基準（基準同期信号周期）として、他方のビデオ信号
を当該ビデオ信号の同期信号周期でアナログ／デジタル
（Ａ／Ｄ）変換してフレームメモリに書き込み、基準同
期信号周期に同期した信号により読出して、ビデオ信号
の同期を合わせている。
を基準（基準同期信号周期）として、他方のビデオ信号
を当該ビデオ信号の同期信号周期でアナログ／デジタル
（Ａ／Ｄ）変換してフレームメモリに書き込み、基準同
期信号周期に同期した信号により読出して、ビデオ信号
の同期を合わせている。
【０００５】一般に２つのビデオ信号の同期信号周期は
微妙に異なっているので、フレームメモリに対する書込
タイミングと読出タイミングとはゆるやかに近付き、書
込タイミングが読出タイミングを追越してしまったり、
読出タイミングが書込タイミングを追越してしまったり
する追越状態が生じる。
微妙に異なっているので、フレームメモリに対する書込
タイミングと読出タイミングとはゆるやかに近付き、書
込タイミングが読出タイミングを追越してしまったり、
読出タイミングが書込タイミングを追越してしまったり
する追越状態が生じる。
【０００６】例えば、図５（ａ）に示すように、書込タ
イミング（書込速度）が読出タイミング（読出速度）に
対して遅い場合には、フレームメモリのデータを更新す
る前にデータを読出してしまうため、前回のデータが読
み出されてしまい、ディスプレイが画面上には上側が今
回のフレームに対応する画像が表示され、下側には前回
のフレームに対応する画像が表示されることとなる。よ
り具体的には図面上矢印で示す時刻を境として前半では
第３フレームの画像が表示され、後半では前回に表示す
べき第２フレームの画像が表示されることとなる。ま
た、図５（ｂ）に示すように、書込タイミングが読出タ
イミングに対して早い場合には、フレームメモリからデ
ータの読出しを行っている途中で次のフレームの画像に
対応するデータが書き込まれることとなり、このデータ
を読出してディスプレイなどに表示した場合には、画像
のずれが生じるとともに、カラー位相のずれが生じるこ
ととなる。より具体的には、図面上矢印で示す時刻を境
として、前半では第３フレームの画像が表示され、後半
では次回に表示すべき第４フレームの画像が表示される
こととなる。
イミング（書込速度）が読出タイミング（読出速度）に
対して遅い場合には、フレームメモリのデータを更新す
る前にデータを読出してしまうため、前回のデータが読
み出されてしまい、ディスプレイが画面上には上側が今
回のフレームに対応する画像が表示され、下側には前回
のフレームに対応する画像が表示されることとなる。よ
り具体的には図面上矢印で示す時刻を境として前半では
第３フレームの画像が表示され、後半では前回に表示す
べき第２フレームの画像が表示されることとなる。ま
た、図５（ｂ）に示すように、書込タイミングが読出タ
イミングに対して早い場合には、フレームメモリからデ
ータの読出しを行っている途中で次のフレームの画像に
対応するデータが書き込まれることとなり、このデータ
を読出してディスプレイなどに表示した場合には、画像
のずれが生じるとともに、カラー位相のずれが生じるこ
ととなる。より具体的には、図面上矢印で示す時刻を境
として、前半では第３フレームの画像が表示され、後半
では次回に表示すべき第４フレームの画像が表示される
こととなる。
【０００７】このような追越状態が生じた場合の処理
（追越処理）としては、一般に、 ａ）追越状態が生じると予測されるフレームにおいて
は、書込処理を行わない。
（追越処理）としては、一般に、 ａ）追越状態が生じると予測されるフレームにおいて
は、書込処理を行わない。
【０００８】または、 ｂ）追越状態が生じると予測される走査線に対応するデ
ータの書込みを行わない。 等の追越処理が行われる。ａ）、ｂ）のいずれの追越処
理においてもカラー位相のずれが起こるため、カラー位
相の連続性を保つためカラー位相処理を行う必要があ
る。
ータの書込みを行わない。 等の追越処理が行われる。ａ）、ｂ）のいずれの追越処
理においてもカラー位相のずれが起こるため、カラー位
相の連続性を保つためカラー位相処理を行う必要があ
る。
【０００９】また、フレームメモリの代わりにフィール
ドメモリを用いる応用機器の場合、追越した瞬間からフ
ィールドの追越しが生ずるので、フィールドの逆転現象
が生ずる。すなわち、第１フィールドに第２フィールド
の画像が表示され、第２フィールドに第１フィールドの
画像が表示される現象が生じる。このため、例えば、第
１フィールドの表示位置を１走査線分ずらし、フィール
ドの逆転を防止する追越処理を行っていた。
ドメモリを用いる応用機器の場合、追越した瞬間からフ
ィールドの追越しが生ずるので、フィールドの逆転現象
が生ずる。すなわち、第１フィールドに第２フィールド
の画像が表示され、第２フィールドに第１フィールドの
画像が表示される現象が生じる。このため、例えば、第
１フィールドの表示位置を１走査線分ずらし、フィール
ドの逆転を防止する追越処理を行っていた。
【００１０】
【発明が解決しようとする課題】ところで、通常のＴＶ
ディスプレイ等においては、例えば、ＮＴＳＣ方式のテ
レビジョン信号の場合、図４に示すように走査線は１フ
ィールド当り２６２．５本必要であるが、実際の画面に
現れる有効走査線数は２４５本で、残りは垂直帰線期間
に費やされて、無効になってしまうため、実際の画面
（実表示画面）では１フィールドは２４５本の走査線で
構成されている。
ディスプレイ等においては、例えば、ＮＴＳＣ方式のテ
レビジョン信号の場合、図４に示すように走査線は１フ
ィールド当り２６２．５本必要であるが、実際の画面に
現れる有効走査線数は２４５本で、残りは垂直帰線期間
に費やされて、無効になってしまうため、実際の画面
（実表示画面）では１フィールドは２４５本の走査線で
構成されている。
【００１１】しかしながら、上記従来の映像再生速度変
換装置においては、追越状態が生じると常に追越処理を
行っていたため、実際に表示される画面（有効画面）以
外の画面（無効画面）部分で追越状態が生じた場合にも
追越処理を行ってしまい、かえって追越処理を行うこと
による有効画面の画像劣化が生じてしまうという不具合
があった。
換装置においては、追越状態が生じると常に追越処理を
行っていたため、実際に表示される画面（有効画面）以
外の画面（無効画面）部分で追越状態が生じた場合にも
追越処理を行ってしまい、かえって追越処理を行うこと
による有効画面の画像劣化が生じてしまうという不具合
があった。
【００１２】そこで、本発明の目的は、追越状態が発生
した場合であっても不要な追越処理を行うこと無く、良
好な品質を有する画面を表示させるための映像信号を出
力することができる映像再生速度変換装置を提供するこ
とにある。
した場合であっても不要な追越処理を行うこと無く、良
好な品質を有する画面を表示させるための映像信号を出
力することができる映像再生速度変換装置を提供するこ
とにある。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、入力された第１水平走査周期を有する第
１映像データを第２水平走査周期を有する第２映像デー
タに変換して出力する映像再生速度変換装置において、
前記第１水平走査周期または前記第１映像データの垂直
走査周期のいずれかに基づく所定のタイミングで外部か
ら入力される書込タイミング信号に基づいて前記第１映
像データを順次書込むとともに、前記第２水平走査周期
に基づく所定のタイミングで外部から入力される読出タ
イミング信号に基づいて前記第２映像データを読出し可
能な記憶手段と、前記書込タイミング信号および前記読
出タイミング信号に基づいて前記記憶手段への前記映像
データの今回の書込み終了前に次回の読出タイミングが
到来することを事前に検出して第１追越検出信号を出力
し、前記記憶手段からの前記映像データの今回の読出し
終了前に次回の書込タイミングが到来することを事前に
検出して第２追越検出信号を出力する追越検出手段と、
前記第１追越検出信号が出力された場合に、前記記憶手
段の記憶データに基づいて少なくとも１画面分の画像デ
ータを前記第２映像データに挿入し、前記第２追越検出
信号が出力された場合に、前記第２映像データから少な
くとも１画面分の画像データを間引く追越処理手段と、
前記書込タイミング信号および前記読出タイミング信号
に基づいて前記第２水平走査周期および前記第２映像デ
ータの垂直走査周期に対応する期間において有効走査線
に対応する期間を除く期間中に前記いずれかの追越検出
信号が出力された場合に前記追越処理手段の動作を禁止
する追越処理禁止手段と、を備えて構成する。
め、本発明は、入力された第１水平走査周期を有する第
１映像データを第２水平走査周期を有する第２映像デー
タに変換して出力する映像再生速度変換装置において、
前記第１水平走査周期または前記第１映像データの垂直
走査周期のいずれかに基づく所定のタイミングで外部か
ら入力される書込タイミング信号に基づいて前記第１映
像データを順次書込むとともに、前記第２水平走査周期
に基づく所定のタイミングで外部から入力される読出タ
イミング信号に基づいて前記第２映像データを読出し可
能な記憶手段と、前記書込タイミング信号および前記読
出タイミング信号に基づいて前記記憶手段への前記映像
データの今回の書込み終了前に次回の読出タイミングが
到来することを事前に検出して第１追越検出信号を出力
し、前記記憶手段からの前記映像データの今回の読出し
終了前に次回の書込タイミングが到来することを事前に
検出して第２追越検出信号を出力する追越検出手段と、
前記第１追越検出信号が出力された場合に、前記記憶手
段の記憶データに基づいて少なくとも１画面分の画像デ
ータを前記第２映像データに挿入し、前記第２追越検出
信号が出力された場合に、前記第２映像データから少な
くとも１画面分の画像データを間引く追越処理手段と、
前記書込タイミング信号および前記読出タイミング信号
に基づいて前記第２水平走査周期および前記第２映像デ
ータの垂直走査周期に対応する期間において有効走査線
に対応する期間を除く期間中に前記いずれかの追越検出
信号が出力された場合に前記追越処理手段の動作を禁止
する追越処理禁止手段と、を備えて構成する。
【００１４】
【作用】本発明によれば、追越処理手段は、追越検出手
段により第１追越検出信号が出力された場合に、記憶手
段の記憶データに基づいて少なくとも１画面分の画像デ
ータを第２映像データに挿入し、第２追越検出信号が出
力された場合に、第２映像データから少なくとも１画面
分の画像データを間引く。一方、追越処理禁止手段は、
書込タイミング信号および読出タイミング信号に基づい
て第２水平走査周期および第２映像データの垂直走査周
期に対応する期間において有効走査線に対応する期間を
除く期間中に前記いずれかの追越検出信号が出力された
場合に追越処理手段の動作を禁止する。
段により第１追越検出信号が出力された場合に、記憶手
段の記憶データに基づいて少なくとも１画面分の画像デ
ータを第２映像データに挿入し、第２追越検出信号が出
力された場合に、第２映像データから少なくとも１画面
分の画像データを間引く。一方、追越処理禁止手段は、
書込タイミング信号および読出タイミング信号に基づい
て第２水平走査周期および第２映像データの垂直走査周
期に対応する期間において有効走査線に対応する期間を
除く期間中に前記いずれかの追越検出信号が出力された
場合に追越処理手段の動作を禁止する。
【００１５】したがって、有効走査線に対応する期間を
除く期間中に追越状態が生じたとしても、追越処理禁止
手段が追越処理手段の動作を禁止することにより追越処
理は行われず、表示画面の表示品質の不要な劣化を防止
する。
除く期間中に追越状態が生じたとしても、追越処理禁止
手段が追越処理手段の動作を禁止することにより追越処
理は行われず、表示画面の表示品質の不要な劣化を防止
する。
【００１６】
【実施例】次に、図面を参照して本発明の実施例を説明
する。第１実施例 図１に本発明の第１実施例の基本構成を示すブロック図
を示す。
する。第１実施例 図１に本発明の第１実施例の基本構成を示すブロック図
を示す。
【００１７】映像再生速度変換装置１は、外部から入力
される第１水平走査周期に対応する書込タイミング信号
Ｔw に基づいて第１映像データＶ1 を順次書込み、か
つ、外部から入力される第２水平走査周期に対応する読
出タイミング信号ＴR に基づいて第２映像データＶ2 と
して読出し可能であるとともに、当該書込／読出領域
（第１の領域）とは別の書込／読出可能な第２の領域を
備えたメモリ２を有しており、追越検出部３は、書込タ
イミング信号Ｔw および読出タイミング信号ＴR に基づ
いてこのメモリ２への第１映像データＶ1 の今回の書込
み終了前に次回の第２映像データＶ2 の読出タイミング
が到来することを事前に検出して第１追越検出信号Ｓ1
を出力するとともに、書込タイミング信号Ｔw および読
出タイミング信号ＴR に基づいてこのメモリ２への第２
映像データＶ2 の今回の読出し終了前に次回の第１映像
データＶ1 の書込タイミングが到来することを事前に検
出して第２追越検出信号Ｓ1 を出力する。これと並行し
て、追越処理禁止部４は、書込タイミング信号Ｔw およ
び読出タイミング信号ＴR に基づいて第２水平走査周期
に対応する期間において外部に設けられた表示部５の有
効走査線に対応する期間を除く期間中に第１追越検出信
号Ｓ1 または第２追越検出信号Ｓ2 が出力された場合に
追越処理部６の動作を禁止する追越処理禁止信号ＳD を
出力する。
される第１水平走査周期に対応する書込タイミング信号
Ｔw に基づいて第１映像データＶ1 を順次書込み、か
つ、外部から入力される第２水平走査周期に対応する読
出タイミング信号ＴR に基づいて第２映像データＶ2 と
して読出し可能であるとともに、当該書込／読出領域
（第１の領域）とは別の書込／読出可能な第２の領域を
備えたメモリ２を有しており、追越検出部３は、書込タ
イミング信号Ｔw および読出タイミング信号ＴR に基づ
いてこのメモリ２への第１映像データＶ1 の今回の書込
み終了前に次回の第２映像データＶ2 の読出タイミング
が到来することを事前に検出して第１追越検出信号Ｓ1
を出力するとともに、書込タイミング信号Ｔw および読
出タイミング信号ＴR に基づいてこのメモリ２への第２
映像データＶ2 の今回の読出し終了前に次回の第１映像
データＶ1 の書込タイミングが到来することを事前に検
出して第２追越検出信号Ｓ1 を出力する。これと並行し
て、追越処理禁止部４は、書込タイミング信号Ｔw およ
び読出タイミング信号ＴR に基づいて第２水平走査周期
に対応する期間において外部に設けられた表示部５の有
効走査線に対応する期間を除く期間中に第１追越検出信
号Ｓ1 または第２追越検出信号Ｓ2 が出力された場合に
追越処理部６の動作を禁止する追越処理禁止信号ＳD を
出力する。
【００１８】これにより追越処理部６は、第１追越検出
信号Ｓ1 が出力され、かつ、追越処理禁止部４から追越
処理禁止信号ＳD が出力されていない場合に、前回メモ
リ２の第１の領域に書き込まれた第１映像データＶ1 を
第２の領域に転送し、次回の第１映像データＶ1 の第１
の領域への書込みと並行して、当該第２の領域から第２
映像データＶ2 を再度読み出すことにより、同一の画面
を挿入する。また、第２追越検出信号Ｓ2 が出力され、
かつ、追越処理禁止部４から追越処理禁止信号ＳD が出
力されていない場合にはメモリ２に対する第２映像デー
タＶ2 の書込みを禁止することにより、画面を間引く。
さらに、追越処理禁止部４から追越処理禁止信号ＳD が
出力されている場合には、何も処理を行わない。
信号Ｓ1 が出力され、かつ、追越処理禁止部４から追越
処理禁止信号ＳD が出力されていない場合に、前回メモ
リ２の第１の領域に書き込まれた第１映像データＶ1 を
第２の領域に転送し、次回の第１映像データＶ1 の第１
の領域への書込みと並行して、当該第２の領域から第２
映像データＶ2 を再度読み出すことにより、同一の画面
を挿入する。また、第２追越検出信号Ｓ2 が出力され、
かつ、追越処理禁止部４から追越処理禁止信号ＳD が出
力されていない場合にはメモリ２に対する第２映像デー
タＶ2 の書込みを禁止することにより、画面を間引く。
さらに、追越処理禁止部４から追越処理禁止信号ＳD が
出力されている場合には、何も処理を行わない。
【００１９】したがって、表示部５の有効表示画面に何
等影響を与えることがない期間中に追越状態が生じたと
しても、追越処理禁止部４が追越処理部５の動作を禁止
することにより追越処理は行われず、表示部５の表示画
面の表示品質の不要な劣化を防止することができる。
等影響を与えることがない期間中に追越状態が生じたと
しても、追越処理禁止部４が追越処理部５の動作を禁止
することにより追越処理は行われず、表示部５の表示画
面の表示品質の不要な劣化を防止することができる。
【００２０】以上の第１実施例においては、メモリ２の
第２の領域へのデータの書込み（転送）を第１追越検出
信号Ｓ1 が出力された後に行っていたが、第１の領域と
第２の領域に同時にデータを書込み、第１追越検出信号
Ｓ1 が出力された場合には、第２の領域のデータを更新
しないように構成しても良い。
第２の領域へのデータの書込み（転送）を第１追越検出
信号Ｓ1 が出力された後に行っていたが、第１の領域と
第２の領域に同時にデータを書込み、第１追越検出信号
Ｓ1 が出力された場合には、第２の領域のデータを更新
しないように構成しても良い。
【００２１】第２実施例 次に、図２乃至図３を参照して本発明の第２実施例を詳
細に説明する。以下の説明においては、説明の簡略化の
ため、メモリへのデータの書込速度が読出速度よりも早
い場合について説明する。
細に説明する。以下の説明においては、説明の簡略化の
ため、メモリへのデータの書込速度が読出速度よりも早
い場合について説明する。
【００２２】映像再生速度変換装置１００は大別して、
追越処理制御を行うメモリコントローラ１０と、入力ビ
デオ信号ＳV をＡ／Ｄコンバータ１１により変換した第
１ビデオデータＶD1を記憶し、メモリコントローラ１０
の制御下で第２ビデオデータＶD2として出力するメモリ
１２と、追越状態が発生したか否かを検出する追越検出
回路１３と、追越処理を行わせるか否かを判別する追越
処理禁止回路１４と、を備えて構成されている。
追越処理制御を行うメモリコントローラ１０と、入力ビ
デオ信号ＳV をＡ／Ｄコンバータ１１により変換した第
１ビデオデータＶD1を記憶し、メモリコントローラ１０
の制御下で第２ビデオデータＶD2として出力するメモリ
１２と、追越状態が発生したか否かを検出する追越検出
回路１３と、追越処理を行わせるか否かを判別する追越
処理禁止回路１４と、を備えて構成されている。
【００２３】追越検出回路１３は、入力ビデオ信号ＳV
（例えば、水平走査周波数１６ＭＨｚ）から同期信号
（水平、垂直）を分離する同期信号分離回路１５を有し
ている。この同期信号分離回路１５から出力された同期
信号に基づいて書込リセットパルスジェネレータ１６
は、垂直書込リセットパルスＷＶＲ（図３（ａ）参照）
をメモリコントローラ１０およびインバータ１７に出力
し、水平書込リセットパルスＷＨＲをメモリコントロー
ラ１０およびカウンタ１８のクロック端子に出力する。
また、追越検出回路１４は、基準信号を出力する水晶発
振器１９を有し、この基準信号に基づいて、シンクジェ
ネレータ２０が同期信号（例えば、水平走査周波数１
４．３ＭＨｚ）を生成し、読出リセットパルスジェネレ
ータ２１に出力する。読出リセットパルスジェネレータ
２１はこの出力された同期信号を受け、垂直読出リセッ
トパルスＲＶＲ（図３（ｂ）参照）をメモリコントロー
ラ１０およびカウンタ１８に出力し、水平読出リセット
パルスＲＨＲをメモリコントローラ１０およびカウンタ
１８のリセット端子に出力する。
（例えば、水平走査周波数１６ＭＨｚ）から同期信号
（水平、垂直）を分離する同期信号分離回路１５を有し
ている。この同期信号分離回路１５から出力された同期
信号に基づいて書込リセットパルスジェネレータ１６
は、垂直書込リセットパルスＷＶＲ（図３（ａ）参照）
をメモリコントローラ１０およびインバータ１７に出力
し、水平書込リセットパルスＷＨＲをメモリコントロー
ラ１０およびカウンタ１８のクロック端子に出力する。
また、追越検出回路１４は、基準信号を出力する水晶発
振器１９を有し、この基準信号に基づいて、シンクジェ
ネレータ２０が同期信号（例えば、水平走査周波数１
４．３ＭＨｚ）を生成し、読出リセットパルスジェネレ
ータ２１に出力する。読出リセットパルスジェネレータ
２１はこの出力された同期信号を受け、垂直読出リセッ
トパルスＲＶＲ（図３（ｂ）参照）をメモリコントロー
ラ１０およびカウンタ１８に出力し、水平読出リセット
パルスＲＨＲをメモリコントローラ１０およびカウンタ
１８のリセット端子に出力する。
【００２４】カウンタ１８は、垂直読出リセットパルス
ＲＶＲが発生した時点からの水平書込リセットパルスＷ
ＨＲ数をカウントし９ビットのカウント出力データＤ
CNT （図３（ｃ）参照）を第１フリップフロップ回路Ｆ
Ｆ1 およびデジタルウィンドコンパレータ２２の入力端
子に出力するとともに、垂直読出リセットパルスＲＶＲ
によりカウントリセットされる。
ＲＶＲが発生した時点からの水平書込リセットパルスＷ
ＨＲ数をカウントし９ビットのカウント出力データＤ
CNT （図３（ｃ）参照）を第１フリップフロップ回路Ｆ
Ｆ1 およびデジタルウィンドコンパレータ２２の入力端
子に出力するとともに、垂直読出リセットパルスＲＶＲ
によりカウントリセットされる。
【００２５】第１フリップフロップ回路ＦＦ1 は垂直書
込リセットパルスＷＶＲをラッチ信号として、カウント
出力データＤCNT をラッチする。これにより第１フリッ
プフロップ回路ＦＦ1 には、垂直読出リセットパルスＲ
ＶＲが発生した時点から垂直書込リセットパルスＷＶＲ
が発生した時点までの水平書込リセットパルスＷＨＲ数
がラッチされ、この水平書込リセットパルス数データＤ
H （図３（ｄ）参照）をデジタルコンパレータ２３の一
方の端子に出力する。デジタルコンパレータ２３の他方
の端子には、外部から比較基準値に対応する比較基準値
データＤREF が入力され、水平書込リセットパルス数デ
ータＤH が比較基準値データＤREF よりも小さい場合に
は、その比較出力データＤC1を“Ｈ”レベルとする。
込リセットパルスＷＶＲをラッチ信号として、カウント
出力データＤCNT をラッチする。これにより第１フリッ
プフロップ回路ＦＦ1 には、垂直読出リセットパルスＲ
ＶＲが発生した時点から垂直書込リセットパルスＷＶＲ
が発生した時点までの水平書込リセットパルスＷＨＲ数
がラッチされ、この水平書込リセットパルス数データＤ
H （図３（ｄ）参照）をデジタルコンパレータ２３の一
方の端子に出力する。デジタルコンパレータ２３の他方
の端子には、外部から比較基準値に対応する比較基準値
データＤREF が入力され、水平書込リセットパルス数デ
ータＤH が比較基準値データＤREF よりも小さい場合に
は、その比較出力データＤC1を“Ｈ”レベルとする。
【００２６】デジタルウィンドコンパレータは、図４の
有効画面における走査線番号Ａ、Ｂにそれぞれ対応する
比較データＤA 、ＤB が比較入力端子にそれぞれ入力さ
れ、カウント出力データＤCNT が比較データＤA より大
きく、比較データＤB より小さい場合には、その比較出
力データＤC2を“Ｈ”レベルとする（図３（ｈ）参
照）。すなわち、現在の走査線番号が有効画面に対応す
る走査線番号の場合にのみ“Ｈ”レベルとなり、追越処
理を許可することとなる。
有効画面における走査線番号Ａ、Ｂにそれぞれ対応する
比較データＤA 、ＤB が比較入力端子にそれぞれ入力さ
れ、カウント出力データＤCNT が比較データＤA より大
きく、比較データＤB より小さい場合には、その比較出
力データＤC2を“Ｈ”レベルとする（図３（ｈ）参
照）。すなわち、現在の走査線番号が有効画面に対応す
る走査線番号の場合にのみ“Ｈ”レベルとなり、追越処
理を許可することとなる。
【００２７】インバータ１７には垂直書込リセットパル
スＷＶＲが入力されることにより、反転垂直書込リセッ
トパルスＲＷＶＲが出力され、第１フリップフロップ回
路ＦＦ1 のリセット端子、ディレイ回路２４および第３
フリップフロップ回路ＦＦ3 のリセット端子に出力す
る。ディレイ回路２４は反転垂直書込リセットパルスＲ
ＷＶＲをデジタルコンパレータ２３の演算処理時間に対
応する時間だけ遅延させ、第２フリップフロップ回路Ｆ
Ｆ2 のリセット端子に出力する。これによりデジタルコ
ンパレータ２３の出力は、垂直書込リセットパルスＷＶ
Ｒの出力時点から当該デジタルコンパレータ２３の演算
処理時間を経過したときに第２フリップフロップ回路Ｆ
Ｆ2 にラッチされ、第２フリップフロップ回路ＦＦ2 の
出力データＤF2（図３（ｅ）参照）は、第３フリップフ
ロップ回路ＦＦ3 の入力端子、ＮＡＮＤ回路２５の一方
の入力端子およびＡＮＤ回路２６のいずれか一の入力端
子に出力される。ここで第３フリップフロップ回路ＦＦ
3 およびＮＡＮＤ回路２５は誤動作防止回路を構成して
おり、第２フリップフロップ回路ＦＦ1 の出力信号によ
り誤って追越処理が行われるのを防止している。
スＷＶＲが入力されることにより、反転垂直書込リセッ
トパルスＲＷＶＲが出力され、第１フリップフロップ回
路ＦＦ1 のリセット端子、ディレイ回路２４および第３
フリップフロップ回路ＦＦ3 のリセット端子に出力す
る。ディレイ回路２４は反転垂直書込リセットパルスＲ
ＷＶＲをデジタルコンパレータ２３の演算処理時間に対
応する時間だけ遅延させ、第２フリップフロップ回路Ｆ
Ｆ2 のリセット端子に出力する。これによりデジタルコ
ンパレータ２３の出力は、垂直書込リセットパルスＷＶ
Ｒの出力時点から当該デジタルコンパレータ２３の演算
処理時間を経過したときに第２フリップフロップ回路Ｆ
Ｆ2 にラッチされ、第２フリップフロップ回路ＦＦ2 の
出力データＤF2（図３（ｅ）参照）は、第３フリップフ
ロップ回路ＦＦ3 の入力端子、ＮＡＮＤ回路２５の一方
の入力端子およびＡＮＤ回路２６のいずれか一の入力端
子に出力される。ここで第３フリップフロップ回路ＦＦ
3 およびＮＡＮＤ回路２５は誤動作防止回路を構成して
おり、第２フリップフロップ回路ＦＦ1 の出力信号によ
り誤って追越処理が行われるのを防止している。
【００２８】ＡＮＤ回路２６には、第２フリップフロッ
プ回路ＦＦ2 の出力信号、ＮＡＮＤ回路の出力データＤ
N （図３（ｇ）参照）、デジタルウィンドコンパレータ
２２の出力データＤC2が入力され、すべての入力信号が
“Ｈ”レベルになった場合に、反転書込イネーブル信号
ＲＷＥを“Ｈ”レベルとして（図３（ｉ）参照）、メモ
リコントローラ１０に出力する。これにより、メモリコ
ントローラ１０は、反転書込イネーブル信号ＲＷＥが入
力されると、メモリへの第１ビデオデータＶＤ 1 の書込
を禁止する。したがって、第２ビデオデータＶＤ2 は、
１フレーム分間引かれて読み出すこととなる。
プ回路ＦＦ2 の出力信号、ＮＡＮＤ回路の出力データＤ
N （図３（ｇ）参照）、デジタルウィンドコンパレータ
２２の出力データＤC2が入力され、すべての入力信号が
“Ｈ”レベルになった場合に、反転書込イネーブル信号
ＲＷＥを“Ｈ”レベルとして（図３（ｉ）参照）、メモ
リコントローラ１０に出力する。これにより、メモリコ
ントローラ１０は、反転書込イネーブル信号ＲＷＥが入
力されると、メモリへの第１ビデオデータＶＤ 1 の書込
を禁止する。したがって、第２ビデオデータＶＤ2 は、
１フレーム分間引かれて読み出すこととなる。
【００２９】また、ＡＮＤ回路２６に入力されるデジタ
ルウィンドコンパレータ２２の出力データＤC2が“Ｌ”
レベルの場合、すなわち、有効画面範囲外の場合には、
反転書込イネーブル信号ＲＷＥは常に“Ｌ”レベルとな
るため、追越状態が発生しても追越処理は行われること
はないので、有効画面内の表示は通常表示となり、画面
品質の劣化が生じることはない。
ルウィンドコンパレータ２２の出力データＤC2が“Ｌ”
レベルの場合、すなわち、有効画面範囲外の場合には、
反転書込イネーブル信号ＲＷＥは常に“Ｌ”レベルとな
るため、追越状態が発生しても追越処理は行われること
はないので、有効画面内の表示は通常表示となり、画面
品質の劣化が生じることはない。
【００３０】以上の第２実施例においては、書込速度が
読出速度よりも早い場合についてのみ説明したが、読出
速度が書込速度よりも早い場合には、第１実施例と同様
にメモリの記憶データに基づいて、第２ビデオデータＶ
Ｄ2 を再度読み出すことにより、同一の画面を挿入する
ので、ディスプレイの表示画面には（画面単位で見た場
合）不都合無く表示が行われることとなる。
読出速度よりも早い場合についてのみ説明したが、読出
速度が書込速度よりも早い場合には、第１実施例と同様
にメモリの記憶データに基づいて、第２ビデオデータＶ
Ｄ2 を再度読み出すことにより、同一の画面を挿入する
ので、ディスプレイの表示画面には（画面単位で見た場
合）不都合無く表示が行われることとなる。
【００３１】また、以上の実施例においては、フレーム
単位の処理を行う場合についてのみ説明したが、フィー
ルド単位で処理を行うことも可能である。この場合にお
いて追越処理を行う場合には、同一フィールドが連続し
て表示するときには、当該フィールドの垂直同期信号を
１／２走査線分ずらして表示することにより、通常の第
１フィールドと第２フィールドの中間位置に走査させる
ようにすれば、より画面品質を向上させることができ
る。
単位の処理を行う場合についてのみ説明したが、フィー
ルド単位で処理を行うことも可能である。この場合にお
いて追越処理を行う場合には、同一フィールドが連続し
て表示するときには、当該フィールドの垂直同期信号を
１／２走査線分ずらして表示することにより、通常の第
１フィールドと第２フィールドの中間位置に走査させる
ようにすれば、より画面品質を向上させることができ
る。
【００３２】以上の説明のように、本実施例によれば、
フレームの挿入やフレームの間引き等の追越処理を行う
回数が減少するので、ＬＤ等の可変速再生行う場合にお
いても、追越処理に伴う画像劣化を減少させることがで
きる。
フレームの挿入やフレームの間引き等の追越処理を行う
回数が減少するので、ＬＤ等の可変速再生行う場合にお
いても、追越処理に伴う画像劣化を減少させることがで
きる。
【００３３】
【発明の効果】本発明によれば、追越処理手段は、追越
検出手段により第１追越検出信号が出力された場合に、
記憶手段の記憶データに基づいて少なくとも１画面分の
画像データを第２映像データに挿入し、第２追越検出信
号が出力された場合に、第２映像データから少なくとも
１画面分の画像データを間引く。一方、追越処理禁止手
段は、書込タイミング信号および読出タイミング信号に
基づいて第２水平走査周期および第２映像データの垂直
走査周期に対応する期間において有効走査線に対応する
期間を除く期間中に前記いずれかの追越検出信号が出力
された場合に追越処理手段の動作を禁止するので、有効
走査線に対応する期間を除く期間中に追越状態が生じた
としても、追越処理禁止手段が追越処理手段の動作を禁
止することによりフレームの挿入やフレームの間引き等
の追越処理は行われず、表示画面の表示品質の不要な劣
化を防止することができる。
検出手段により第１追越検出信号が出力された場合に、
記憶手段の記憶データに基づいて少なくとも１画面分の
画像データを第２映像データに挿入し、第２追越検出信
号が出力された場合に、第２映像データから少なくとも
１画面分の画像データを間引く。一方、追越処理禁止手
段は、書込タイミング信号および読出タイミング信号に
基づいて第２水平走査周期および第２映像データの垂直
走査周期に対応する期間において有効走査線に対応する
期間を除く期間中に前記いずれかの追越検出信号が出力
された場合に追越処理手段の動作を禁止するので、有効
走査線に対応する期間を除く期間中に追越状態が生じた
としても、追越処理禁止手段が追越処理手段の動作を禁
止することによりフレームの挿入やフレームの間引き等
の追越処理は行われず、表示画面の表示品質の不要な劣
化を防止することができる。
【図１】第１実施例の構成を示すブロック図である。
【図２】第２実施例の構成を示すブロック図である。
【図３】第２実施例の動作を示すタイミングチャートで
ある。
ある。
【図４】有効画面を説明する図である。
【図５】追越状態を説明する図である。
１…映像再生速度変換装置 ２…メモリ ３…追越検出部 ４…追越処理禁止部 ５…表示部 ６…追越処理部 １０…メモリコントローラ １１…Ａ／Ｄコンバータ １２…メモリ １３…追越検出回路 １４… １５…同期信号分離回路 １６…書込リセットパルスジェネレータ １７…インバータ １８…カウンタ １９…水晶発振器 ２０…シンクジェネレータ ２１…読出リセットパルスジェネレータ ２２…デジタルウィンドコンパレータ ２３…デジタルコンパレータ ２４…ディレイ回路 ２５…ＮＡＮＤ回路 ２６…ＡＮＤ回路 ＦＦ1 …第１フリップフロップ回路 ＦＦ2 …第２フリップフロップ回路 ＦＦ3 …第３フリップフロップ回路
Claims (1)
- 【請求項１】 入力された第１水平走査周期を有する第
１映像データを第２水平走査周期を有する第２映像デー
タに変換して出力する映像再生速度変換装置において、 前記第１水平走査周期または前記第１映像データの垂直
走査周期のいずれかに基づく所定のタイミングで外部か
ら入力される書込タイミング信号に基づいて前記第１映
像データを順次書込むとともに、前記第２水平走査周期
に基づく所定のタイミングで外部から入力される読出タ
イミング信号に基づいて前記第２映像データを読出し可
能な記憶手段と、 前記書込タイミング信号および前記読出タイミング信号
に基づいて前記記憶手段への前記第１映像データの今回
の書込み終了前に次回の読出タイミングが到来すること
を事前に検出して第１追越検出信号を出力し、前記記憶
手段からの前記第２映像データの今回の読出し終了前に
次回の書込タイミングが到来することを事前に検出して
第２追越検出信号を出力する追越検出手段と、 前記第１追越検出信号が出力された場合に、前記記憶手
段の記憶データに基づいて少なくとも１画面分の画像デ
ータを前記第２映像データに挿入し、前記第２追越検出
信号が出力された場合に、前記第２映像データから少な
くとも１画面分の画像データを間引く追越処理手段と、 前記書込タイミング信号および前記読出タイミング信号
に基づいて前記第２水平走査周期および前記第２映像デ
ータの垂直走査周期に対応する期間において有効走査線
に対応する期間を除く期間中に前記いずれかの追越検出
信号が出力された場合に前記追越処理手段の動作を禁止
する追越処理禁止手段と、を備えたことを特徴とする映
像再生速度変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04004220A JP3091293B2 (ja) | 1992-01-13 | 1992-01-13 | 映像再生速度変換装置 |
| US07/985,126 US5402247A (en) | 1992-01-13 | 1992-12-03 | Image reproduction speed conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04004220A JP3091293B2 (ja) | 1992-01-13 | 1992-01-13 | 映像再生速度変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191782A true JPH05191782A (ja) | 1993-07-30 |
| JP3091293B2 JP3091293B2 (ja) | 2000-09-25 |
Family
ID=11578525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04004220A Expired - Fee Related JP3091293B2 (ja) | 1992-01-13 | 1992-01-13 | 映像再生速度変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5402247A (ja) |
| JP (1) | JP3091293B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336317B2 (en) | 2003-09-25 | 2008-02-26 | Canon Kabushiki Kaisha | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device |
| JP2013250573A (ja) * | 2013-08-01 | 2013-12-12 | Canon Inc | メモリ制御装置及びメモリの制御方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3180525B2 (ja) * | 1993-09-20 | 2001-06-25 | 松下電器産業株式会社 | 映像再生装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54111215A (en) * | 1978-02-21 | 1979-08-31 | Sony Corp | Converter of video signals |
| JPS6043707B2 (ja) * | 1978-03-08 | 1985-09-30 | 株式会社東京放送 | 位相変換装置 |
| JP2595551B2 (ja) * | 1987-08-14 | 1997-04-02 | ソニー株式会社 | 画像信号処理装置 |
| JPH0779424B2 (ja) * | 1988-11-29 | 1995-08-23 | 三田工業株式会社 | 変倍信号発生装置 |
| JP2667900B2 (ja) * | 1989-03-01 | 1997-10-27 | 株式会社日立製作所 | 記録再生装置 |
| US5146352A (en) * | 1989-03-06 | 1992-09-08 | Kabushiki Kaisha Toshiba | Reader/recorder in a facsimile machine |
-
1992
- 1992-01-13 JP JP04004220A patent/JP3091293B2/ja not_active Expired - Fee Related
- 1992-12-03 US US07/985,126 patent/US5402247A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336317B2 (en) | 2003-09-25 | 2008-02-26 | Canon Kabushiki Kaisha | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device |
| JP2013250573A (ja) * | 2013-08-01 | 2013-12-12 | Canon Inc | メモリ制御装置及びメモリの制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5402247A (en) | 1995-03-28 |
| JP3091293B2 (ja) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446496A (en) | Frame rate conversion with asynchronous pixel clocks | |
| EP0249281B1 (en) | Television picture display device | |
| US6144410A (en) | Telecine signal conversion method and an up-converter | |
| JP2655159B2 (ja) | ピクチヤーインピクチヤーのビデオ信号発生回路 | |
| JP3252228B2 (ja) | フィールド形式表示信号発生装置 | |
| US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| JPS6053940B2 (ja) | フレ−ムシンクロナイザにおける書き込み禁止制御回路 | |
| JPS6110379A (ja) | スキユ−歪除去装置 | |
| JP2005086302A (ja) | 液晶表示制御装置 | |
| US20080211962A1 (en) | Frame synchronizer circuit | |
| US4722007A (en) | TV receiver having zoom processing apparatus | |
| EP0238232B1 (en) | Video memory control device | |
| JP2002099270A (ja) | 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法 | |
| JP3091293B2 (ja) | 映像再生速度変換装置 | |
| US20080136966A1 (en) | Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program | |
| JP3423327B2 (ja) | 映像信号入出力装置 | |
| EP0585903B1 (en) | Video signal memory equipment | |
| JPH04115790A (ja) | 同期回路 | |
| JP4679750B2 (ja) | デジタル・ビデオフレームを構成する装置 | |
| JPS6242555B2 (ja) | ||
| JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
| JP3238543B2 (ja) | 画像処理方法および画像処理装置 | |
| JPH0453365A (ja) | フィールド判定補正装置 | |
| JPH10173995A (ja) | ビデオ信号切り替え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |