JPH01264376A - 複数画面を表示可能とする信号処理回路 - Google Patents

複数画面を表示可能とする信号処理回路

Info

Publication number
JPH01264376A
JPH01264376A JP9145888A JP9145888A JPH01264376A JP H01264376 A JPH01264376 A JP H01264376A JP 9145888 A JP9145888 A JP 9145888A JP 9145888 A JP9145888 A JP 9145888A JP H01264376 A JPH01264376 A JP H01264376A
Authority
JP
Japan
Prior art keywords
signal
circuit
reference level
frame
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9145888A
Other languages
English (en)
Inventor
Sunao Suzuki
直 鈴木
Masahito Sugiyama
雅人 杉山
Takaaki Matono
孝明 的野
Kenji Katsumata
賢治 勝又
Shigeru Hirahata
茂 平畠
Himio Nakagawa
一三夫 中川
Kazuhiro Kaizaki
一洋 海崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP9145888A priority Critical patent/JPH01264376A/ja
Publication of JPH01264376A publication Critical patent/JPH01264376A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジ四ン受像機VTR等の信号処理回路
に係り、特に複数画面表示機能における画面枠を発生す
るのに好適な信号処理回路に関する。
〔従来の技術〕
ディジタル信号処理を導入したテレビジョン受像機やV
TR等の特殊機能として第4図(a)に示すようなピク
チャー・イン・ピクチャー(P IF)や第4図(b)
に示すような9画面マルチといった複数画面表示機能が
良く知られている。一般に上記機能では縮小画面のまわ
りK画面枠401.402を設けて画面の境界を見やす
くしている。この画面枠401.402t−発生する回
路として特開昭61−224785号公報に記載のもの
がある。
〔発明が解決しようとする課題〕
上記従来技術は、6ステートバツフアを用いて枠表示期
間中は映像データをプルアップあるいはプルダウンによ
って固定データに差し替えるものであり、入力信号の基
準レベルが変化した場合について配慮されていない。
例えば、入力信号を切り替えた場合などクランプ回路の
構成やA/D変換器の温度特性によっては入力信号の基
準レベルが変動する。この時、枠のデータとして固定デ
ータを与えると基準レベルの変動に応じて枠の輝度や色
相が変化してしまうという問題があった。
本発明の目的は上記問題点を解決し、入力信号の基準レ
ベルが変動した場合でも輝度や色相の変化しない枠信号
を発生するのに好適な複数画面表示可能な信号処理回路
を提供することにある。
〔課題を解決するための手段〕
上記目的は、表示すべき映像信号を取り込み親画面用映
像信号の処理を行う親画面処理回路と、表示すべき映像
信号を取り込み縮、J−(子)画面用映像信号の処理を
行う子画面処理回路と、前記子画面の枠信号を生成する
枠信号発生回路と、前記親画面処理回路からの処理され
た映像信号と前記子画面処理回路からの処理された映像
信号と前記枠イ1号発生回路において生成された枠信号
とを入力されて合成し前記親画面中の予め定められた位
置に枠で囲まれた子画面を映出する合成信号を出力する
合成回路と、を有して成る複数画面を表示可能とする信
号処理回路において、 表示すべき映像信号を取り込み前記親画面用映像信号の
基準レベルを検出して前記枠信号発生回路に供給する基
準レベル検出回路を具備し、前記枠信号発生回路は該基
準レベル検出回路から供給される基準レベル信号に依存
して前記枠信号を生成するようKすることにより達成さ
れる。
〔作用〕。
親画面処理回路は通常の映像信号処理、例えばノイズリ
ゾ瓢−スやY/C分離といつ次処理を行い輝度信号ある
いは色差信号を出力する。子画面処理回路はY/C分離
や画面を縮小することによって生じる折り返しを防ぐた
めのフィルタ処理を行って輝度信号あるいは色差信号を
出力する。基準レベル検出回路は入力信号の基準レベル
を数フィールドにわたって平均化して枠信号発生回路へ
供給する。枠信号発生回路では基準レベルに任意の固定
値を加算あるいは減算した信号レベルの枠信号を発生す
る。合成回路では、同期信号によりパルス信号発生回路
において発生した信号によって親画面用映像信号中のあ
らかじめ定められた位置に縮小した縮小画面用映像信号
および枠信号を合成し出力する。
これにより、親画面用映像信号の基準レベルの変動に応
じた信号レベルを持つ枠信号が合成されるため親画面用
映像信号の状態によって枠の輝度や色相が変化してしま
うことがない。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。同図
中、101は映像信号の入力端子を、102は同期信号
の入力端子を、105は親画面処理回路を、104は子
画面処理回路を、105゜107は選択回路を、106
は7レームメモリを、108はパルス発生回路を、10
9は基準レベル検出回路を、110は枠信号発生回路を
、111は映像信号の出力端子を示す、同図は、第2図
(al紀示すような色信号成分を取シ除きディジタル信
号に変換した輝度信号を入力信号としてPIF機能を行
う場合の例である。
まず・個々の回路について説明する。
親画面処理口#Ir105は、フレーム相関を利用した
雑音除去を行ったシ親画面全体の静止処理を行うために
フレームメモリ1061に使用し、処理結果を出力端子
111へ出力する。子画面処理回路104は輝度信号に
対して、縮小する際に生じる折り返しを防ぐために水平
、垂直方向にフィルタ処理を行って選択回路105へ出
力する。パルス発生回路108は同期信号入力端子10
2から入力した同期信号を基に各パルス信号を発生し、
選択回路105,107、フレームメモリ106の葺き
込みおよび読み出し、基準レベル検出回路109などの
制御を行う。
基準レベル検出口路109の一例を第3図に示す、同図
中、501は入力端子を、502は選択回路を、303
,308は減算器を、304,509は係数器を、30
5.510は加算器を、306.307,311.51
2はラッチ回路を、515は出力端子を、314は切り
替え信号Hの入力端子を、315は色副搬送波周波数周
期のパルスf1゜の入力端子?、315はライン周期の
パルスfIIの入力端子を、 317はフリーズ時に1
1L11レベルとなるタイミング信号の入力端子を、3
18はフィールド周期のパルスfvの入力端子を、31
9は基準レベルを保持するためのANDゲートを示す。
入力端子301から入力した第2図(a)に示すような
映像信号から選択回路302において第2図(b)に示
すような切シ替え信号Hによって基準レベル期間でのレ
ベルを取り出す、それ以外の映像期間は減算器503に
おいて減算して零を出力する。減算器305において求
めた基準レベルの変動分を係数器304によって任意の
倍率17 K倍し、加算器505において過去のレベル
と加算した後ラッチ回路306によりfBC周期でラッ
チする。これによりfBQ単位での基準レベルの平均化
を行う、以下同様に、ラッチ回路507においてfII
周期でラッチし、減算器308、係数器309、加算器
310、ラッチ回路311を用いてライン単位での平均
化を行う、最後に、ラッチ回路312においてfvでラ
ッチすることによりフィールド単位のレベル信号として
出力端子515へ出力する。
この様に、基準レベル検出回路109によって平均化し
た基準レベルを枠信号発生回路110へ入力し、任意の
固定値を加算あるいは減算して、決定した信号レベルの
枠信号を選択回路107へ出力する。
次に、第1図の回路の全体の動作について説明する。
通常、選択回路105は親画面処理回路105からの出
力を、選択回路107はフレームメモリ106からの出
力を選択している。
PIF機能を行う場合は、まず親画面を静止画(フリー
ズ)状態にする。そのためには、親画面処理回路105
からノイズリゾエースした輝度信号を選択回路105へ
出力し1フイ一ルド分の情報1に7レームメモリ106
に書き込んだ後、書き込みを停止する。また、基準レベ
ル検出回路109ではANDゲート519の出力f:1
ILI+にしてラッチ回路312のクロックを停止する
ととくよ)親画面をフリーズする時点での基準レベルを
保持する。その後、選択口Wir105は子画面処理回
路104の出力を選択し子画面情報をフレームメモリ1
06の余剰領域へ書き込む、この時、フレームメモリの
書き込みを制御して子画面情報をあらかじめ定められた
大きさ(例えば水平1/3.垂直115)に間引いて記
憶することによりて子画面縮小を行う、フレームメモリ
106からは親画面中のあらかじめ定められた位置に子
画面を合成して読み出し、選択回路107において子画
面の枠に相当する期間だけ枠信号発生回路110からの
出力を選択して枠を付加する。これによプ、フリーズし
た親画面中に動画の子画面および枠を合成した画像を出
力端子111から出力する。
この結果、出力端子111から親画面、子画面。
枠信号ともディジタル値として出力されるため、図示せ
ざる単一のD / A変換器を用いてアナログ値に変換
でき、それぞれの信号間の信号レベルの調整が不要な複
数画面表示回路を提供することができる。
以上、本実施例によれば枠信号は、入力信号の基準レベ
ルを基に発生するので入力信号の変動に応じて枠の信号
レベルも変動することとなり、入力信号に対して枠の輝
度が変化することはない。
第5図には本発明の他の実施例を示す。同図中、501
は子画面用映像信号の入力端子を、502は子画面映像
信号の基準レベル検出回路を、503はパルス発生回路
を、504は加算器を、505は減算器を、506は転
送用ラインメモリを示す。
その細筆1図と同一符号の回路は構成2機能とも同一の
ものであり、基準レベル検出回路502の構成は第1因
のものと同様である。本実施例の特徴は子画面用の映像
信号入力端子501を設けた点にあり、これにより異な
るチャンネルの画像を子画面として表示できる。また、
子画面信号の基準レベル検出回路502を設けて減算器
5051Cよって親画面信号の基準レベルとの差を求め
、その差分を加算器504で子画面処理回路104の出
力に加算することによって子画面信号の輝度レベルを親
画面信号のレベルと一致させるという処理も行っている
。加算器504の出力は転送用ラインメモリ506に間
引いて記憶し、親画面信号の水平帰線期間を利用して縮
小した子画面信号を読み出して選択回路105へ出力す
る。選択回路105は親画面信号の水平帰線期間だけ転
送用ラインメモリ506の出力を選択する。
本実施例においても、親画面が動画の場合は常に基準レ
ベルの平均化を行い、親画面をフリーズする場合はその
時点での親画面信号の基準レベルを保持することによシ
親画面信号の変動に応じた枠信号を発生できるので、第
1図の実施例と同様の効果がある。また、親画面信号と
子画面信号の輝度レベルを一致させ、子画面信号の輝度
レベルを一定に保つという効果もある。
第6図に本発明のさらに他の実施例を示す。同図中、6
01はパルス発生回路を、602は縮小用フィールドメ
モリを、603は選択回路を示す。
その細筆1図、第5図と同一符号の回路は構成。
機能とも同一である。加算器504の出力は縮小用フィ
ールドメモリ602に間引いて記憶し、親画面信号中の
あらかじめ定められた位置になった時に読み出しを行っ
て縮小した子画面信号を選択回路603へ出力する1選
択回路603は親画面信号中のあらかじめ定められた位
置になった時に縮小用フィールドメモリ602の出力あ
るいは枠信号発生回路110の出力を選択する。
本実施例の特徴は、第1因、第5図の例が通常の親画面
処理で使用するフレームメモリを利用して子画面信号の
縮小および親画面信号と子画面信号との合成を行ったの
に対し、選択回路603によって合成を行う点にある。
そのため、子画面信号を縮小し親画面信号中のあらかじ
め定められた位置に転送するため縮小用フィールドメモ
リ602が必要となる。
本実施例においても上記実施例と同様の効果がある。
以上3実施例においては、PIF機能における輝度信号
について述べたが、色差信号についても同様の回路で枠
信号の発生を行うことができる。
また、9画面マルチといった他の複数画面表示機能につ
いても同様の回路で枠信号の発生が可能である。
〔発明の効果〕
本発明によれば、複数画面を表示可能とする信号処理回
路において、入力信号の基準レベルの変動に応じた信号
レベルの枠信号を発生できるので、入力信号の状態によ
って表示画面の枠の輝度や色相が変化することがない。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
入力信号および制御信号の波形図、第5図は本発明実施
例の要部としての基準レベル検出回路の具体例を示すブ
ロック図、第4図は複数画面表示機能の例を示す説明図
、第5図、第6図はそれぞれ本発明の他の実施例を示す
ブロック図、である。 103・・・・・・親画面処理回路、104・・・・・
・子画面処理回路、105,107・・・・・・選択回
路、106・・・・・・フレームメモリ、108・・・
・・・パルス発生回路、109・・・・・・基準レベル
検出回路、110・・・・・・枠信号発生回路、302
・・・・・・選択回路、505,508・・・・・・減
算器、304,309・・・・・・係数器、505.3
10・・・・・・加算器、506,507,511゜3
12・・・・・・ラッチ回路、319・・・・・・AN
Dゲート、401.402・・・・・・画面枠、501
・・・・・・映像信号入力端子、504・・・・・・加
算器、505・・・・・・減算器、506・・・・・・
転送用ラインメモリ、602・・・・・・縮小用フィー
ルドメモリ。 第1図 第2図 (b)

Claims (1)

  1. 【特許請求の範囲】 1、表示すべき映像信号を取り込み親画面用映像信号の
    処理を行う親画面処理回路と、表示すべき映像信号を取
    り込み縮小(子)画面用映像信号の処理を行う子画面処
    理回路と、前記子画面の枠信号を生成する枠信号発生回
    路と、前記親画面処理回路からの処理された映像信号と
    前記子画面処理回路からの処理された映像信号と前記枠
    信号発生回路において生成された枠信号とを入力されて
    合成し前記親画面中の予め定められた位置に枠で囲まれ
    た子画面を映出する合成信号を出力する合成回路と、を
    有して成る複数画面を表示可能とする信号処理回路にお
    いて、表示すべき映像信号を取り込み前記親画面用映像
    信号の基準レベルを検出して前記枠信号発生回路に供給
    する基準レベル検出回路を具備し、前記枠信号発生回路
    は該基準レベル検出回路から供給される基準レベル信号
    に依存して前記枠信号を生成することを特徴とする複数
    画面を表示可能とする信号処理回路。 2、特許請求の範囲第1項記載の複数画面を表示可能と
    する信号処理回路において、前記基準レベル検出回路は
    、前記親画面を静止画(フリーズ)状態とする時点での
    親画面用映像信号の基準レベルを検出して保持する保持
    手段を具備することを特徴とする複数画面を表示可能と
    する信号処理回路。 3、特許請求の範囲第1項記載の複数画面を表示可能と
    する信号処理回路において、前記子画面処理回路は、前
    記基準レベル検出回路からの出力信号を入力しそれに従
    つて縮小(子)画面用映像信号の信号レベルを変更する
    レベル変更回路を有することを特徴とする複数画面を表
    示可能とする信号処理回路。
JP9145888A 1988-04-15 1988-04-15 複数画面を表示可能とする信号処理回路 Pending JPH01264376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9145888A JPH01264376A (ja) 1988-04-15 1988-04-15 複数画面を表示可能とする信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9145888A JPH01264376A (ja) 1988-04-15 1988-04-15 複数画面を表示可能とする信号処理回路

Publications (1)

Publication Number Publication Date
JPH01264376A true JPH01264376A (ja) 1989-10-20

Family

ID=14026929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9145888A Pending JPH01264376A (ja) 1988-04-15 1988-04-15 複数画面を表示可能とする信号処理回路

Country Status (1)

Country Link
JP (1) JPH01264376A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209979A (ja) * 1990-01-12 1991-09-12 Nec Corp 半導体メモリ
US5387945A (en) * 1988-07-13 1995-02-07 Seiko Epson Corporation Video multiplexing system for superimposition of scalable video streams upon a background video data stream
US5929933A (en) * 1988-07-13 1999-07-27 Seiko Epson Corporation Video multiplexing system for superimposition of scalable video data streams upon a background video data stream
JP2004048118A (ja) * 2002-07-08 2004-02-12 Sony Corp 画像表示装置、画像生成回路および画像生成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387945A (en) * 1988-07-13 1995-02-07 Seiko Epson Corporation Video multiplexing system for superimposition of scalable video streams upon a background video data stream
US5793439A (en) * 1988-07-13 1998-08-11 Seiko Epson Corporation Image control device for use in a video multiplexing system for superimposition of scalable video data streams upon a background video data stream
US5929933A (en) * 1988-07-13 1999-07-27 Seiko Epson Corporation Video multiplexing system for superimposition of scalable video data streams upon a background video data stream
US5929870A (en) * 1988-07-13 1999-07-27 Seiko Epson Corporation Video multiplexing system for superimposition of scalable video data streams upon a background video data stream
USRE37879E1 (en) 1988-07-13 2002-10-15 Seiko Epson Corporation Image control device for use in a video multiplexing system for superimposition of scalable video data streams upon a background video data stream
JPH03209979A (ja) * 1990-01-12 1991-09-12 Nec Corp 半導体メモリ
JP2004048118A (ja) * 2002-07-08 2004-02-12 Sony Corp 画像表示装置、画像生成回路および画像生成方法

Similar Documents

Publication Publication Date Title
KR100209852B1 (ko) 나란한 화상 디스플레이를 위한 자동 동기화 스위치
US6219101B1 (en) Method and apparatus for video flicker filter
KR940006625B1 (ko) 비디오 신호 처리 시스템
JP2572043B2 (ja) 逐次走査システム
US4853765A (en) Sequential scanning converter with frame comb filter and freeze frame feature
JP2607020B2 (ja) テレビモードの自動変換装置
US5828415A (en) Apparatus for controlling video down-conversion
KR940006626B1 (ko) 비표준 비데오 신호 검출기
US4722007A (en) TV receiver having zoom processing apparatus
US5867225A (en) Multiple mode controlling signal processing apparatus
JPH01264376A (ja) 複数画面を表示可能とする信号処理回路
JPH11289551A (ja) 表示装置およびその制御方法
US5822009A (en) Video down-conversion
US4985755A (en) Area specifying signal generation device using output video signal from video camera
JP2634403B2 (ja) 映像信号処理装置
JP2737149B2 (ja) 画像記憶装置
JP3112078B2 (ja) 画像記憶装置
JP2681996B2 (ja) 画像処理装置
JP2692128B2 (ja) 画像処理回路
JP2782718B2 (ja) 画像処理装置
JP2737148B2 (ja) 画像記憶装置
KR0164255B1 (ko) 비디오 촬영용 영상신호 변환장치
JP2850964B2 (ja) ピクチュア・イン・ピクチュア回路
JPH0516783Y2 (ja)
JP2545631B2 (ja) テレビジョン受信機