JP3252228B2 - フィールド形式表示信号発生装置 - Google Patents
フィールド形式表示信号発生装置Info
- Publication number
- JP3252228B2 JP3252228B2 JP19467891A JP19467891A JP3252228B2 JP 3252228 B2 JP3252228 B2 JP 3252228B2 JP 19467891 A JP19467891 A JP 19467891A JP 19467891 A JP19467891 A JP 19467891A JP 3252228 B2 JP3252228 B2 JP 3252228B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- vertical
- field
- blanking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Multimedia (AREA)
- Signal Processing (AREA)
- Engineering & Computer Science (AREA)
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
- Picture Signal Circuits (AREA)
- Color Television Image Signal Generators (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Measurement Of Optical Distance (AREA)
- Steroid Compounds (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ビデオ信号の奇数フィ
ールドと偶数フィールドとを検出するフィールド形式表
示信号発生装置に関する。
ールドと偶数フィールドとを検出するフィールド形式表
示信号発生装置に関する。
【０００２】
【発明の背景】ビデオ信号の奇数フィールドと偶数フィ
ールドを判別することがしばしば望まれる。これは、特
に、大きな主画像の中に小さな副画像が挿入されている
複合画像を発生するシステムにおいて言えることであ
り、この場合、２つの画像は互いに関係がなく、すなわ
ち非同期であって、いわゆるピクチャーインピクチャー
（Ｐｉｘ−ｉｎ−Ｐｉｘ）システムである。この形式の
システムにおいては、主信号と副信号の両方の奇数フィ
ールドと偶数フィールド情報を利用して、副信号の適正
なインタレースを維持する。
ールドを判別することがしばしば望まれる。これは、特
に、大きな主画像の中に小さな副画像が挿入されている
複合画像を発生するシステムにおいて言えることであ
り、この場合、２つの画像は互いに関係がなく、すなわ
ち非同期であって、いわゆるピクチャーインピクチャー
（Ｐｉｘ−ｉｎ−Ｐｉｘ）システムである。この形式の
システムにおいては、主信号と副信号の両方の奇数フィ
ールドと偶数フィールド情報を利用して、副信号の適正
なインタレースを維持する。
【０００３】ナショナル・セミコンダクター社より入手
できる市販のＬＭ１８８１ビデオ同期分離器の中に含ま
れているような典型的な奇数／偶数フィールド検出器
は、複合同期信号を積分し、積分された信号を予め定め
られる間隔でサンプリングし、現在のフィールドが奇数
フィールドであるか偶数フィールドであるか判別する。
米国特許第４，８７６，５９８号に述べられているよう
な別のシステムは、単安定マルチバイブレータを利用
し、複合ビデオ信号の水平同期パルスを基準にして垂直
等化パルスの相対的タイミングを測定し、奇数フィール
ドか偶数フィールドかを判別している。
できる市販のＬＭ１８８１ビデオ同期分離器の中に含ま
れているような典型的な奇数／偶数フィールド検出器
は、複合同期信号を積分し、積分された信号を予め定め
られる間隔でサンプリングし、現在のフィールドが奇数
フィールドであるか偶数フィールドであるか判別する。
米国特許第４，８７６，５９８号に述べられているよう
な別のシステムは、単安定マルチバイブレータを利用
し、複合ビデオ信号の水平同期パルスを基準にして垂直
等化パルスの相対的タイミングを測定し、奇数フィール
ドか偶数フィールドかを判別している。
【０００４】上述のシステムは、経年劣化や温度変化な
どによるパラメータの変化により悪影響を受け易いアナ
ログ信号処理技術を利用するものである。その上、例え
ばＰｉｘ−ｉｎ−Ｐｉｘシステムでは、Ｐｉｘ−ｉｎ−
Ｐｉｘ機能の信号処理の大部分を単一の集積回路上にデ
ィジタル形式で組み込むことが望ましく、アナログ型の
奇数／偶数フィールド検出器を組み込むことは都合が悪
い。
どによるパラメータの変化により悪影響を受け易いアナ
ログ信号処理技術を利用するものである。その上、例え
ばＰｉｘ−ｉｎ−Ｐｉｘシステムでは、Ｐｉｘ−ｉｎ−
Ｐｉｘ機能の信号処理の大部分を単一の集積回路上にデ
ィジタル形式で組み込むことが望ましく、アナログ型の
奇数／偶数フィールド検出器を組み込むことは都合が悪
い。
【０００５】
【発明の概要】本発明は、ビデオ信号の垂直成分と水平
成分に応答する奇数／偶数フィールド検出器を含んでい
る。計数手段は、例えば、垂直帰線消去期間の終りとこ
の垂直帰線消去期間の後に発生する水平帰線消去パルス
との間の期間におけるクロックパルスを計数するように
構成される。計数手段から供給される計数値は１フィー
ルド期間の間貯えられ、その後に発生される計数値と比
較され、現在のフィールドが奇数フィールドであるか偶
数フィールドであるか判別される。特許請求の範囲と実
施例との対応関係を実施例における番号を付して示すと
次の通りである。 水平信号成分と垂直信号成分を含み、
且つそれぞれの水平信号成分と垂直信号成分の時間関係
が異なる、第１と第２の交番フィールド形式を有するビ
デオ信号を処理するビデオ信号処理システムにおけるフ
ィールド形式表示信号発生装置であって、 複合帰線消去
信号を受信する入力端子を備え、且つその入力端子に印
加される信号を積分した形式で発生する出力端子を備え
る積分手段（３０）と、 前記積分手段に結合され、積分
した信号が所定の値を超えると第１の状態を呈し、積分
した値が所定の値を超えなければ第２の状態を呈する比
較器（３２）と、 垂直信号を発生する出力端子を備え、
且つ所定の間隔を置いて前記比較器から供給される信号
を貯えるように制御されるラッチ（３４）と、を含む前
記垂直信号成分に対応する垂直信号を発生する手段と、
複合帰線消去信号を受信し、前記水平信号成分に対応す
る水平信号を発生する手段（１２、１４、１６）と、 前
記垂直信号と前記水平信号に応答し、前記垂直信号の遷
移と前記水平信号の所定の遷移との間隔を測定して測定
値を発生する手段（１８、２０、２８）と、 連続するビ
デオ信号フィールドからの測定値を比較して、フィール
ド形式表示信号を発生する手段（２２、２４、２６）
と、から成る前記フィールド形式表示信号発生装置。
成分に応答する奇数／偶数フィールド検出器を含んでい
る。計数手段は、例えば、垂直帰線消去期間の終りとこ
の垂直帰線消去期間の後に発生する水平帰線消去パルス
との間の期間におけるクロックパルスを計数するように
構成される。計数手段から供給される計数値は１フィー
ルド期間の間貯えられ、その後に発生される計数値と比
較され、現在のフィールドが奇数フィールドであるか偶
数フィールドであるか判別される。特許請求の範囲と実
施例との対応関係を実施例における番号を付して示すと
次の通りである。 水平信号成分と垂直信号成分を含み、
且つそれぞれの水平信号成分と垂直信号成分の時間関係
が異なる、第１と第２の交番フィールド形式を有するビ
デオ信号を処理するビデオ信号処理システムにおけるフ
ィールド形式表示信号発生装置であって、 複合帰線消去
信号を受信する入力端子を備え、且つその入力端子に印
加される信号を積分した形式で発生する出力端子を備え
る積分手段（３０）と、 前記積分手段に結合され、積分
した信号が所定の値を超えると第１の状態を呈し、積分
した値が所定の値を超えなければ第２の状態を呈する比
較器（３２）と、 垂直信号を発生する出力端子を備え、
且つ所定の間隔を置いて前記比較器から供給される信号
を貯えるように制御されるラッチ（３４）と、を含む前
記垂直信号成分に対応する垂直信号を発生する手段と、
複合帰線消去信号を受信し、前記水平信号成分に対応す
る水平信号を発生する手段（１２、１４、１６）と、 前
記垂直信号と前記水平信号に応答し、前記垂直信号の遷
移と前記水平信号の所定の遷移との間隔を測定して測定
値を発生する手段（１８、２０、２８）と、 連続するビ
デオ信号フィールドからの測定値を比較して、フィール
ド形式表示信号を発生する手段（２２、２４、２６）
と、から成る前記フィールド形式表示信号発生装置。
【０００６】
【実施例】図１は、例えば、主ビデオ信号の各フィール
ドを判別するためにＰｉｘ−ｉｎ−Ｐｉｘシステムにお
いて実現される、奇数／偶数フィールド検出器の一実施
例を示す。この例では、フィールドの判別は、主信号の
処理回路（図示せず）から供給される複合帰線消去信号
により行われる。所定のビデオ信号の垂直帰線消去期間
と水平帰線消去期間との間の相対的タイミングは如何な
る標準にも一致しないかもしれない。しかしながら、イ
ンタレース信号の場合、連続するフィールドについての
垂直同期（従って、帰線消去）パルスは、水平同期（帰
線消去）パルスに対して水平ライン期間の１／２だけ時
間差を持っていなければならない。
ドを判別するためにＰｉｘ−ｉｎ−Ｐｉｘシステムにお
いて実現される、奇数／偶数フィールド検出器の一実施
例を示す。この例では、フィールドの判別は、主信号の
処理回路（図示せず）から供給される複合帰線消去信号
により行われる。所定のビデオ信号の垂直帰線消去期間
と水平帰線消去期間との間の相対的タイミングは如何な
る標準にも一致しないかもしれない。しかしながら、イ
ンタレース信号の場合、連続するフィールドについての
垂直同期（従って、帰線消去）パルスは、水平同期（帰
線消去）パルスに対して水平ライン期間の１／２だけ時
間差を持っていなければならない。
【０００７】Ｐｉｘ−ｉｎ−Ｐｉｘシステムにおいて、
奇数フィールドと偶数フィールドはラスター内のそれぞ
れの空間的配置と関連がある（すなわち、信号がテレビ
ジョン・ラスターに供給される時、奇数フィールドの第
１ラインは空間的に偶数フィールドの第１ラインの上に
ある）。この形式のフィールドの判別は、連続する２つ
のフィールド内の１番目のラインの選択により完全に左
右される。
奇数フィールドと偶数フィールドはラスター内のそれぞ
れの空間的配置と関連がある（すなわち、信号がテレビ
ジョン・ラスターに供給される時、奇数フィールドの第
１ラインは空間的に偶数フィールドの第１ラインの上に
ある）。この形式のフィールドの判別は、連続する２つ
のフィールド内の１番目のラインの選択により完全に左
右される。
【０００８】Ｐｉｘ−ｉｎ−Ｐｉｘシステムの主たる目
的は、主画像（主ビデオ信号から得られる）内に挿入画
像として表示される副ビデオ信号を主ビデオ信号と同期
させることである。通常、これは、副ビデオ信号を主ビ
デオ信号と同期させてメモリ内に貯え、その後副ビデオ
信号を主ビデオ信号の水平および垂直タイミング成分と
同期させてメモリから読み出すことにより実現される。
図１の回路は、Ｐｉｘ−ｉｎ−Ｐｉｘシステムにより使
用される水平タイミングパルスＨｍと垂直タイミングパ
ルスＶｍを主の複合帰線消去信号から発生し、また、Ｐ
ｉｘ−ｉｎ−Ｐｉｘインタレース制御システムにより使
用されるフィールド判別信号Ｆｍを発生する。図１の回
路の要素１８−２４は、水平タイミング信号Ｈｍと垂直
タイミング信号Ｖｍからフィールド判別信号を発生す
る。
的は、主画像（主ビデオ信号から得られる）内に挿入画
像として表示される副ビデオ信号を主ビデオ信号と同期
させることである。通常、これは、副ビデオ信号を主ビ
デオ信号と同期させてメモリ内に貯え、その後副ビデオ
信号を主ビデオ信号の水平および垂直タイミング成分と
同期させてメモリから読み出すことにより実現される。
図１の回路は、Ｐｉｘ−ｉｎ−Ｐｉｘシステムにより使
用される水平タイミングパルスＨｍと垂直タイミングパ
ルスＶｍを主の複合帰線消去信号から発生し、また、Ｐ
ｉｘ−ｉｎ−Ｐｉｘインタレース制御システムにより使
用されるフィールド判別信号Ｆｍを発生する。図１の回
路の要素１８−２４は、水平タイミング信号Ｈｍと垂直
タイミング信号Ｖｍからフィールド判別信号を発生す
る。
【０００９】図１と図２に関連して説明すると、図２の
ＡとＦは連続する偶数フィールドと奇数フィールドにそ
れぞれ用られる例示的複合帰線消去信号を部分的に示し
たものである。図示した波形の場合、垂直帰線消去パル
スの終りと、そのフィールドの第１ラインを表わす水平
帰線消去パルスとの時間間隔（従って空間）がその前の
フィールドで測定した値と比較して長いか短いかにより
偶数または奇数フィールドが決定される。
ＡとＦは連続する偶数フィールドと奇数フィールドにそ
れぞれ用られる例示的複合帰線消去信号を部分的に示し
たものである。図示した波形の場合、垂直帰線消去パル
スの終りと、そのフィールドの第１ラインを表わす水平
帰線消去パルスとの時間間隔（従って空間）がその前の
フィールドで測定した値と比較して長いか短いかにより
偶数または奇数フィールドが決定される。
【００１０】複合帰線消去信号は端子１０に供給され、
水平タイミング信号Ｈｍを発生する要素１２−１６を含
む回路に結合される。要素１２−１６は正方向遷移の検
出器を含み、以下に説明するように、複合帰線消去信号
の正方向遷移が生じる度に１クロック期間幅のパルスを
発生する。要素１２および１４はＤ型ラッチであり、例
えば、色副搬送波周波数の４倍の周波数を有する信号Ｃ
ｋによりクロック制御される。Ｄ型ラッチは、そのクロ
ック入力端子Ｃに供給されるパルスの発生する直前に、
そのデータ入力端子Ｄに存在する理論値をその出力端子
Ｑに供給する。複合帰線消去信号はラッチ１２のデータ
入力端子に供給され、ラッチ１２の出力端子Ｑはラッチ
１４のデータ入力端子に結合される。ラッチ１２の出力
端子Ｑおびラッチ１４の出力端子はアンドゲート１６
の各入力端子に結合される。ラッチ１２のＱ出力は複合
帰線消去信号に対応する。ラッチ１４の出力は、１ク
ロックＣｋ期間だけ遅延され極性の反転された複合帰線
消去信号に対応する。アンドゲート１６は、ラッチ１２
のＱ出力とラッチ１４の出力の両方が共に１の値であ
るとき論理値１の出力値を発生する。これは、複合ビデ
オ信号の正方向遷移の直後の１クロック期間だけ起こ
る。アンドゲート１６が供給する出力信号Ｈｍは図２の
ＢとＧに示されている。
水平タイミング信号Ｈｍを発生する要素１２−１６を含
む回路に結合される。要素１２−１６は正方向遷移の検
出器を含み、以下に説明するように、複合帰線消去信号
の正方向遷移が生じる度に１クロック期間幅のパルスを
発生する。要素１２および１４はＤ型ラッチであり、例
えば、色副搬送波周波数の４倍の周波数を有する信号Ｃ
ｋによりクロック制御される。Ｄ型ラッチは、そのクロ
ック入力端子Ｃに供給されるパルスの発生する直前に、
そのデータ入力端子Ｄに存在する理論値をその出力端子
Ｑに供給する。複合帰線消去信号はラッチ１２のデータ
入力端子に供給され、ラッチ１２の出力端子Ｑはラッチ
１４のデータ入力端子に結合される。ラッチ１２の出力
端子Ｑおびラッチ１４の出力端子はアンドゲート１６
の各入力端子に結合される。ラッチ１２のＱ出力は複合
帰線消去信号に対応する。ラッチ１４の出力は、１ク
ロックＣｋ期間だけ遅延され極性の反転された複合帰線
消去信号に対応する。アンドゲート１６は、ラッチ１２
のＱ出力とラッチ１４の出力の両方が共に１の値であ
るとき論理値１の出力値を発生する。これは、複合ビデ
オ信号の正方向遷移の直後の１クロック期間だけ起こ
る。アンドゲート１６が供給する出力信号Ｈｍは図２の
ＢとＧに示されている。
【００１１】複合帰線消去信号は、垂直タイミング信号
Ｖｍを発生する要素３０−３４を含む回路にも結合され
る。信号Ｖｍは通常低い値であるが、帰線消去信号の垂
直成分の正方向遷移から予め定められる期間後に高い値
となり、その後垂直帰線消去期間の終了後に低い値にな
る。
Ｖｍを発生する要素３０−３４を含む回路にも結合され
る。信号Ｖｍは通常低い値であるが、帰線消去信号の垂
直成分の正方向遷移から予め定められる期間後に高い値
となり、その後垂直帰線消去期間の終了後に低い値にな
る。
【００１２】要素３０−３４は以下のように動作する。
要素３０はアップダウン計数器であり、複合帰線消去信
号がアップダウン制御信号としてそのＵ／Ｄ制御入力端
子に結合される。アップダウン計数器３０は、例えば、
色副搬送波周波数の１／３の周波数を有するクロック信
号Ｃｋ／１２のパルスを計数する。計数器３０は０から
３１までの計数値を供給し、ラップアランドしないよう
に構成されている。すなわち、計数器３０がカウントア
ップ（ダウン）しており、計数器３０がカウントダウン
（アップ）するように条件付けられない前に生じるクロ
ックパルスの数が、最大（最小）の計数値３１（０）を
供給するように計数器を条件付けるのに必要な数を超え
ても、計数器は超過した各クロックパルスに対し最大
（最小）の計数値３１（０）を出力し続ける。計数器３
０は、正および負の両方向に飽和する出力を有する積分
器として有効に動作する。アップダウン計数器３０の出
力は５ビットの信号であり、比較器３２の第１の入力に
結合される。基準値が比較器３２の第２の入力に結合さ
れる。比較器３２は計数器３０からの出力計数値が基準
値を超えた時だけ論理値１の信号を発生する。比較器３
２からの出力信号は、クロック信号Ｃｋ／１２によりク
ロック制御されるＤ型ラッチ３４のデータ入力端子に供
給され、ラッチ３４はそのＱ出力端子に信号Ｖｍを発生
する。
要素３０はアップダウン計数器であり、複合帰線消去信
号がアップダウン制御信号としてそのＵ／Ｄ制御入力端
子に結合される。アップダウン計数器３０は、例えば、
色副搬送波周波数の１／３の周波数を有するクロック信
号Ｃｋ／１２のパルスを計数する。計数器３０は０から
３１までの計数値を供給し、ラップアランドしないよう
に構成されている。すなわち、計数器３０がカウントア
ップ（ダウン）しており、計数器３０がカウントダウン
（アップ）するように条件付けられない前に生じるクロ
ックパルスの数が、最大（最小）の計数値３１（０）を
供給するように計数器を条件付けるのに必要な数を超え
ても、計数器は超過した各クロックパルスに対し最大
（最小）の計数値３１（０）を出力し続ける。計数器３
０は、正および負の両方向に飽和する出力を有する積分
器として有効に動作する。アップダウン計数器３０の出
力は５ビットの信号であり、比較器３２の第１の入力に
結合される。基準値が比較器３２の第２の入力に結合さ
れる。比較器３２は計数器３０からの出力計数値が基準
値を超えた時だけ論理値１の信号を発生する。比較器３
２からの出力信号は、クロック信号Ｃｋ／１２によりク
ロック制御されるＤ型ラッチ３４のデータ入力端子に供
給され、ラッチ３４はそのＱ出力端子に信号Ｖｍを発生
する。
【００１３】基準値および計数器３０に供給されるクロ
ック信号の周波数は、計数器３０から出力される値が水
平帰線消去期間の間基準値を超えないように選定され
る。従ってラッチ３４のＱ出力は水平帰線消去パルスの
発生している間、低い論理値を示す。図１に示す実施例
において、基準値は１１０１１（２進法）すなわち２７
（１０進法）であり、システム・ヒシテリシスを与える
ようにダイナミックに構成されている。比較器３２の入
力端子Ｂに供給される基準信号の最上位ビットと最上位
から３番目のビットはそれぞれ論理値“１”と“０”の
値に結合される。基準値の残りのビットはラッチ３４の
出力に結合される。比較器３２が低出力値を発生して
いたものとすると、ラッチ３４の出力は高い論理状態
を示し、基準値は１１０１１（２進法）である。比較器
３２の出力が高くなった後、ラッチ３４の出力が低い
値を示すと、基準値は１００００（２進法）すなわち１
６（１０進法）に変わる。垂直帰線消去期間に何らかの
雑音があり、そのために計数器３２の計数値が上下に振
動すると、基準値が減少し、ラッチ３４から供給される
出力信号があまり早く状態を変えないようにされる。
ック信号の周波数は、計数器３０から出力される値が水
平帰線消去期間の間基準値を超えないように選定され
る。従ってラッチ３４のＱ出力は水平帰線消去パルスの
発生している間、低い論理値を示す。図１に示す実施例
において、基準値は１１０１１（２進法）すなわち２７
（１０進法）であり、システム・ヒシテリシスを与える
ようにダイナミックに構成されている。比較器３２の入
力端子Ｂに供給される基準信号の最上位ビットと最上位
から３番目のビットはそれぞれ論理値“１”と“０”の
値に結合される。基準値の残りのビットはラッチ３４の
出力に結合される。比較器３２が低出力値を発生して
いたものとすると、ラッチ３４の出力は高い論理状態
を示し、基準値は１１０１１（２進法）である。比較器
３２の出力が高くなった後、ラッチ３４の出力が低い
値を示すと、基準値は１００００（２進法）すなわち１
６（１０進法）に変わる。垂直帰線消去期間に何らかの
雑音があり、そのために計数器３２の計数値が上下に振
動すると、基準値が減少し、ラッチ３４から供給される
出力信号があまり早く状態を変えないようにされる。
【００１４】計数器３０は高レベルの複合帰線消去信号
に対してはウカントアップし、低レベルの複合帰線消去
信号に対してはカウントダウンする。通常、計数器３０
は各水平帰線消去期間の終了後約１２μｓｅｃ以内では
ゼロの値を示す。その理由は典型的な水平帰線消去パル
スの幅が１２μｓｅｃであり、計数器３０は水平帰線消
去パルス幅に等しい時間がたつとカウントダウンする。
計数器３０が垂直帰線消去パルスの発生時にゼロの値を
示すものと仮定すると、ラッチ３４は垂直帰線消去期間
の正方向遷移から約２３．５μｓｅｃ（２８クロックサ
イクルで、各サイクルは８４０ｎｓの期間を有する）後
に高出力状態を示す。あるいは垂直帰線期間の発生前の
最後の水平帰線消去パルスが垂直帰線消去期間に比較的
近いと、計数器３０は垂直帰線期間の開始時にゼロ以外
の値をとる。この場合、信号Ｖｍの前縁は垂直帰線消去
期間の前縁から２３．５μｓｅｃ以内の間隔にある。し
かし、これは重要でない。信号Ｖｍは垂直帰線消去期間
の終了後１２．６μｓｅｃで低くなる。すなわち計数器
３０は、比較器３２が状態を変えるようにするため、３
１から１６へ（１５×８４０ｎｓ）カウントダウンしな
ければならない。しかしながら、垂直帰線消去期間の終
りがその後に続く最初の帰線消去パルスに比較的近けれ
ば、すなわちクロックＣｋ／１２の１５サイクル以下に
相当する期間内にあれば、信号Ｖｍはその後の最初の水
平帰線消去パルスに続くクロックＣｋ／１２の１５サイ
クルの期間の間高い状態のままである。これは、図２の
ＦとＨから明らかである。しかしながら、もし望むなら
ば、比較器３２に供給される基準値に供給されるヒステ
リシスを除去するか量を減じることにより、信号Ｖｍの
後縁は垂直帰線期間の終りに実質的に一致するよう条件
づけられることに注目すべきである。
に対してはウカントアップし、低レベルの複合帰線消去
信号に対してはカウントダウンする。通常、計数器３０
は各水平帰線消去期間の終了後約１２μｓｅｃ以内では
ゼロの値を示す。その理由は典型的な水平帰線消去パル
スの幅が１２μｓｅｃであり、計数器３０は水平帰線消
去パルス幅に等しい時間がたつとカウントダウンする。
計数器３０が垂直帰線消去パルスの発生時にゼロの値を
示すものと仮定すると、ラッチ３４は垂直帰線消去期間
の正方向遷移から約２３．５μｓｅｃ（２８クロックサ
イクルで、各サイクルは８４０ｎｓの期間を有する）後
に高出力状態を示す。あるいは垂直帰線期間の発生前の
最後の水平帰線消去パルスが垂直帰線消去期間に比較的
近いと、計数器３０は垂直帰線期間の開始時にゼロ以外
の値をとる。この場合、信号Ｖｍの前縁は垂直帰線消去
期間の前縁から２３．５μｓｅｃ以内の間隔にある。し
かし、これは重要でない。信号Ｖｍは垂直帰線消去期間
の終了後１２．６μｓｅｃで低くなる。すなわち計数器
３０は、比較器３２が状態を変えるようにするため、３
１から１６へ（１５×８４０ｎｓ）カウントダウンしな
ければならない。しかしながら、垂直帰線消去期間の終
りがその後に続く最初の帰線消去パルスに比較的近けれ
ば、すなわちクロックＣｋ／１２の１５サイクル以下に
相当する期間内にあれば、信号Ｖｍはその後の最初の水
平帰線消去パルスに続くクロックＣｋ／１２の１５サイ
クルの期間の間高い状態のままである。これは、図２の
ＦとＨから明らかである。しかしながら、もし望むなら
ば、比較器３２に供給される基準値に供給されるヒステ
リシスを除去するか量を減じることにより、信号Ｖｍの
後縁は垂直帰線期間の終りに実質的に一致するよう条件
づけられることに注目すべきである。
【００１５】奇数／偶数フィールド信号Ｆｍを発生する
要素１８−２８に関して述べる。要素１８−２８は、各
フィールドにおいて信号Ｖｍの負方向遷移からその後の
最初の信号Ｈｍのパルス発生までに経過した時間に比例
する計数値を発生し、そして連続するフィールドからの
計数値を比較するように構成される。垂直帰線消去期間
の負方向遷移からその後の最初の水平帰線消去パルスの
発生までの期間は、連続するフィールドにおいて、１水
平ライン期間の約１／２だけ異なるので、奇数および偶
数フィールドについての各計数値はかなり異なる。現フ
ィールドの計数値と前フィールドの計数値とを比較する
ことにより、現フィールドが奇数フィールドであるか偶
数フィールドであるかについての表示が得られる。
要素１８−２８に関して述べる。要素１８−２８は、各
フィールドにおいて信号Ｖｍの負方向遷移からその後の
最初の信号Ｈｍのパルス発生までに経過した時間に比例
する計数値を発生し、そして連続するフィールドからの
計数値を比較するように構成される。垂直帰線消去期間
の負方向遷移からその後の最初の水平帰線消去パルスの
発生までの期間は、連続するフィールドにおいて、１水
平ライン期間の約１／２だけ異なるので、奇数および偶
数フィールドについての各計数値はかなり異なる。現フ
ィールドの計数値と前フィールドの計数値とを比較する
ことにより、現フィールドが奇数フィールドであるか偶
数フィールドであるかについての表示が得られる。
【００１６】図１において、１０ビットの計数器２０は
クロック信号Ｃｋのパルスを計数する。この計数器２０
は、オアゲート１８を介してリセット端子に供給される
信号ＨｍとＶｍによりゼロにリセットされる。（注：信
号Ｆｍを発生する目的で信号Ｈｍを計数器２０のリセッ
ト端子に供給する必要はない。しかしながら、信号Ｈｍ
が計数器２０をリセットするために供給されると、計数
器２０の出力は各ビデオフィールドの非垂直帰線消去期
間の間、例えば、Ｐｉｘ−ｉｎ−Ｐｉｘシステムにおけ
るピクセル・アドレス計数器として働くことができ
る）。計数器２０は信号Ｖｍが高い状態を示す期間の間
リセット状態に維持され、信号Ｖｍが負方向に遷移した
直後に計数を開始する。計数器２０により供給される計
数値は、要素２８から発生される制御信号により条件づ
けられるＤ型ラッチ２２に結合され、信号Ｖｍの負方向
遷移に続く最初の水平帰線消去パルスの発生時に存在す
る計数値を貯える。Ｄ型ラッチ２２の出力は、ラッチ２
２と同時にクロック制御される別のＤ型ラッチ２４に結
合される。ラッチ２２と２４の中にはそれぞれ現フィー
ルドと前フィールドについての計数値が入っている。ラ
ッチ２２と２４に貯えられる計数値はそれぞれ比較器２
６の入力端子ＡおよびＢに結合される。比較器２６は、
入力端子Ａに供給される計数値が端子Ｂに供給される計
数値よりもそれぞれ大きいか小さいかにより高出力状態
または低出力状態をとる。連続するフィールド間の垂直
帰線消去期間とそれに続く最初の水平帰線消去パルスと
の相対的なタイミングを知ることにより、設計者は、比
較器２６が示す高出力状態あるいは低出力状態が奇数フ
ィールドに対応するか偶数フィールドに対応するかを指
定することができる。２つの連続するフィールド期間に
ついての信号Ｆｍを図２のＥとＫに示す。
クロック信号Ｃｋのパルスを計数する。この計数器２０
は、オアゲート１８を介してリセット端子に供給される
信号ＨｍとＶｍによりゼロにリセットされる。（注：信
号Ｆｍを発生する目的で信号Ｈｍを計数器２０のリセッ
ト端子に供給する必要はない。しかしながら、信号Ｈｍ
が計数器２０をリセットするために供給されると、計数
器２０の出力は各ビデオフィールドの非垂直帰線消去期
間の間、例えば、Ｐｉｘ−ｉｎ−Ｐｉｘシステムにおけ
るピクセル・アドレス計数器として働くことができ
る）。計数器２０は信号Ｖｍが高い状態を示す期間の間
リセット状態に維持され、信号Ｖｍが負方向に遷移した
直後に計数を開始する。計数器２０により供給される計
数値は、要素２８から発生される制御信号により条件づ
けられるＤ型ラッチ２２に結合され、信号Ｖｍの負方向
遷移に続く最初の水平帰線消去パルスの発生時に存在す
る計数値を貯える。Ｄ型ラッチ２２の出力は、ラッチ２
２と同時にクロック制御される別のＤ型ラッチ２４に結
合される。ラッチ２２と２４の中にはそれぞれ現フィー
ルドと前フィールドについての計数値が入っている。ラ
ッチ２２と２４に貯えられる計数値はそれぞれ比較器２
６の入力端子ＡおよびＢに結合される。比較器２６は、
入力端子Ａに供給される計数値が端子Ｂに供給される計
数値よりもそれぞれ大きいか小さいかにより高出力状態
または低出力状態をとる。連続するフィールド間の垂直
帰線消去期間とそれに続く最初の水平帰線消去パルスと
の相対的なタイミングを知ることにより、設計者は、比
較器２６が示す高出力状態あるいは低出力状態が奇数フ
ィールドに対応するか偶数フィールドに対応するかを指
定することができる。２つの連続するフィールド期間に
ついての信号Ｆｍを図２のＥとＫに示す。
【００１７】ラッチ２２と２４をクロック制御する制御
信号は、セット・リセット型のフリップフロップ２８に
より発生される。この型のフリップフロップではセット
された入力信号は同時に供給されるリセット信号に優先
する。すなわち、論理高レベル信号がフリップフロップ
のセット入力端子に供給されている限り、そのリセット
入力端子に供給された信号レベルに関係なく、フリップ
フロップはセットされた状態のままである。
信号は、セット・リセット型のフリップフロップ２８に
より発生される。この型のフリップフロップではセット
された入力信号は同時に供給されるリセット信号に優先
する。すなわち、論理高レベル信号がフリップフロップ
のセット入力端子に供給されている限り、そのリセット
入力端子に供給された信号レベルに関係なく、フリップ
フロップはセットされた状態のままである。
【００１８】制御信号はフリップフロップ２８の出力端
子から得られる。従って、フリップフロップがリセッ
ト（セット）状態にある時、制御信号は論理高（低）レ
ベルである。ラッチ２２と２４に関して制御信号の動作
部分は正方向の遷移である。
子から得られる。従って、フリップフロップがリセッ
ト（セット）状態にある時、制御信号は論理高（低）レ
ベルである。ラッチ２２と２４に関して制御信号の動作
部分は正方向の遷移である。
【００１９】信号Ｖｍはフリップフロップ２８のセット
入力端子に供給され、信号Ｈｍはリセット端子に供給さ
れる。フリップフロップは、信号Ｖｍの負方向遷移に続
く最初の水平帰線消去パルスの発生時にリセットされ
る。フリップフロップ２８は、信号Ｖｍの正の遷移が起
るまで、リセット状態にあり、論理高出力状態を示し、
正変化が起ると、論理低出力状態を示す。フリップフロ
ップ２８は、信号Ｖｍが高レベル状態を示している期間
の間セットされたままの状態にあるよう抑制される。そ
の後、信号Ｈｍの次のパルスの発生と同時にフリップフ
ロップ２８はリセットされる。フリップフロップ２８か
ら供給される制御信号を２つの連続するフィールドにつ
いて図２のＤとＪに示す。
入力端子に供給され、信号Ｈｍはリセット端子に供給さ
れる。フリップフロップは、信号Ｖｍの負方向遷移に続
く最初の水平帰線消去パルスの発生時にリセットされ
る。フリップフロップ２８は、信号Ｖｍの正の遷移が起
るまで、リセット状態にあり、論理高出力状態を示し、
正変化が起ると、論理低出力状態を示す。フリップフロ
ップ２８は、信号Ｖｍが高レベル状態を示している期間
の間セットされたままの状態にあるよう抑制される。そ
の後、信号Ｈｍの次のパルスの発生と同時にフリップフ
ロップ２８はリセットされる。フリップフロップ２８か
ら供給される制御信号を２つの連続するフィールドにつ
いて図２のＤとＪに示す。
【００２０】計数器２０から得られる計数値がラッチ２
２に貯えられてから計数器２０がリセットされることを
確実にするために、信号Ｈｍが計数器２０のリセット入
力端子に供給されるならば、フリップフロップ２８に供
給される信号Ｈｍに対してオアゲート１８に供給される
信号Ｈｍを遅延させる必要がある。
２に貯えられてから計数器２０がリセットされることを
確実にするために、信号Ｈｍが計数器２０のリセット入
力端子に供給されるならば、フリップフロップ２８に供
給される信号Ｈｍに対してオアゲート１８に供給される
信号Ｈｍを遅延させる必要がある。
【００２１】図１に示すように、またこれまで述べてき
たように、信号Ｆｍは、水平タイミング信号を供給する
回路要素１２−１６および水平帰線消去パルスと垂直帰
線消去パルスにそれぞれ関連する垂直タイミング信号を
供給する要素３０−３４の補助により、複合帰線消去信
号から発生される。しかしながら、個別の水平帰線消去
信号と垂直帰線消去信号（Ｈｂｌａｎｋ’
Ｖｂｌａｎｋ）が標準の帰線消去信号発生器から得られ
るならば、これらの信号は図１に点線で示すように回路
要素１８と２８に直接結合してもよい。あるいは水平同
期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃが標準の同
期分離器から得られるならば、図１に示すように要素１
８と２８にこれらの信号を直接接続することにより、奇
数／偶数フィールド信号Ｆｍを発生するためにこれらの
信号を利用することができる。要素１８−２８がフィー
ルド表示信号を発生するために必要なこれらの信号に関
する条件は、Ｖｂｌａｎｋ（Ｖｓｙｎｃ）からそれに続
く最初のＨｂｌａｎｋ（Ｈｓｙｎｃ）パルスの発生まで
の時間間隔が各奇数フィールドと偶数フィールドにおい
て比較的一定であり、そして連続するフィールド間では
異なることだけである。
たように、信号Ｆｍは、水平タイミング信号を供給する
回路要素１２−１６および水平帰線消去パルスと垂直帰
線消去パルスにそれぞれ関連する垂直タイミング信号を
供給する要素３０−３４の補助により、複合帰線消去信
号から発生される。しかしながら、個別の水平帰線消去
信号と垂直帰線消去信号（Ｈｂｌａｎｋ’
Ｖｂｌａｎｋ）が標準の帰線消去信号発生器から得られ
るならば、これらの信号は図１に点線で示すように回路
要素１８と２８に直接結合してもよい。あるいは水平同
期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃが標準の同
期分離器から得られるならば、図１に示すように要素１
８と２８にこれらの信号を直接接続することにより、奇
数／偶数フィールド信号Ｆｍを発生するためにこれらの
信号を利用することができる。要素１８−２８がフィー
ルド表示信号を発生するために必要なこれらの信号に関
する条件は、Ｖｂｌａｎｋ（Ｖｓｙｎｃ）からそれに続
く最初のＨｂｌａｎｋ（Ｈｓｙｎｃ）パルスの発生まで
の時間間隔が各奇数フィールドと偶数フィールドにおい
て比較的一定であり、そして連続するフィールド間では
異なることだけである。
【図１】本発明を具体化する奇数／偶数フィールド検出
器を含む、複合帰線消去信号を復号化する回路のブロッ
ク図である。
器を含む、複合帰線消去信号を復号化する回路のブロッ
ク図である。
【図２】図１の装置の動作を理解するのに役立つ、図１
の回路により発生される複合帰線消去信号および種々の
信号を含む波形図である。
の回路により発生される複合帰線消去信号および種々の
信号を含む波形図である。
１２ Ｄ型ラッチ １４ Ｄ型ラッチ １６ アンドゲート １８ オアゲート ２０ 計数器 ２２ Ｄ型ラッチ ２４ Ｄ型ラッチ ２６ 比較器 ２８ フリップフロップ ３０ アップダウン計数器 ３２ 比較器 ３４ Ｄ型ラッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バース アラン キヤンフイールド アメリカ合衆国 インデイアナ州 イン デイアナポリスノース・ハートマン・ド ライブ 5129 (56)参考文献 特開 昭62−102681（ＪＰ，Ａ) 特開 昭57−14258（ＪＰ，Ａ) 特開 昭62−31286（ＪＰ，Ａ) 特開 昭62−245870（ＪＰ，Ａ) 特開 昭63−90964（ＪＰ，Ａ) 特開 平１−264474（ＪＰ，Ａ) 特開 平１−268358（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12 H04N 5/38 - 5/46
Claims (1)
- 【請求項１】 水平信号成分と垂直信号成分を含み、且
つそれぞれの水平信号成分と垂直信号成分の時間関係が
異なる、第１と第２の交番フィールド形式を有するビデ
オ信号を処理するビデオ信号処理システムにおけるフィ
ールド形式表示信号発生装置であって、複合帰線消去信号を受信する入力端子を備え、且つその
入力端子に印加される信号を積分した形式で発生する出
力端子を備える積分手段と、 前記積分手段に結合され、積分した信号が所定の値を超
えると第１の状態を呈し、積分した値が所定の値を超え
なければ第２の状態を呈する比較器と、 垂直信号を発生する出力端子を備え、且つ所定の間隔を
置いて前記比較器から供給される信号を貯えるように制
御されるラッチと、を含む 前記垂直信号成分に対応する
垂直信号を発生する手段と、複合帰線消去信号を受信し、 前記水平信号成分に対応す
る水平信号を発生する手段と、 前記垂直信号と前記水平信号に応答し、前記垂直信号の
遷移と前記水平信号の所定の遷移との間隔を測定して測
定値を発生する手段と、 連続するビデオ信号フィールドからの測定値を比較し
て、フィールド形式表示信号を発生する手段と、から成
る前記フィールド形式表示信号発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US520205 | 1990-05-07 | ||
| US07/520,205 US5025496A (en) | 1990-05-07 | 1990-05-07 | Odd/even field detector for video signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304618A JPH05304618A (ja) | 1993-11-16 |
| JP3252228B2 true JP3252228B2 (ja) | 2002-02-04 |
Family
ID=24071607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19467891A Expired - Fee Related JP3252228B2 (ja) | 1990-05-07 | 1991-05-02 | フィールド形式表示信号発生装置 |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US5025496A (ja) |
| EP (1) | EP0455957B1 (ja) |
| JP (1) | JP3252228B2 (ja) |
| KR (1) | KR100243799B1 (ja) |
| CN (1) | CN1040604C (ja) |
| AT (1) | ATE138520T1 (ja) |
| CA (1) | CA2039309A1 (ja) |
| DE (1) | DE69119644T2 (ja) |
| DK (1) | DK0455957T3 (ja) |
| ES (1) | ES2087172T3 (ja) |
| FI (1) | FI911213A (ja) |
| MY (1) | MY105489A (ja) |
| SG (1) | SG45254A1 (ja) |
| TR (1) | TR26132A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175620A (en) * | 1989-11-14 | 1992-12-29 | Samsung Electronics Co., Ltd. | Synchronism detecting circuit utilizing pulse width |
| US5369444A (en) * | 1990-06-01 | 1994-11-29 | Thomson Consumer Electronics | Field type matching system |
| JP2746741B2 (ja) * | 1990-09-28 | 1998-05-06 | シャープ株式会社 | フィールド決定回路 |
| KR930002795B1 (ko) * | 1990-10-31 | 1993-04-10 | 삼성전자 주식회사 | 주파수 중첩정보 삽입 및 분리회로 |
| KR940003035B1 (ko) * | 1991-10-08 | 1994-04-11 | 삼성전자 주식회사 | 영상신호처리회로 |
| KR950005054B1 (ko) * | 1991-12-31 | 1995-05-17 | 삼성전자주식회사 | 기수/우수의 필드 검출장치 |
| US5287189A (en) * | 1992-08-21 | 1994-02-15 | Thomson Consumer Electronics, Inc. | Displaying an interlaced video signal with a noninterlaced video signal |
| GB9218476D0 (en) * | 1992-09-01 | 1992-10-14 | Thomson Consumer Electronics | Tv line and field detection apparatus with good noise immunity |
| US5619275A (en) * | 1992-09-01 | 1997-04-08 | Thomson Consumer Electronics, Inc. | TV line and field detection apparatus with good noise immunity |
| US5485220A (en) * | 1992-11-23 | 1996-01-16 | Eastman Kodak Company | Sync stripper circuit |
| JPH06245098A (ja) * | 1993-02-16 | 1994-09-02 | Sharp Corp | フィールド決定回路 |
| DE69422876T2 (de) * | 1993-10-11 | 2000-06-15 | Thomson Multimedia Sa | Verfahren und Gerät zur Korrektur von Bewegungsvektoren |
| US5502501A (en) * | 1994-03-31 | 1996-03-26 | Thomson Consumer Electronics, Inc. | Field type detector for video signal |
| DE4427017C1 (de) * | 1994-07-29 | 1995-08-17 | Siemens Ag | Verfahren und Schaltungsanordnung zur Umsetzung einer Eingangs-Bildfolge auf eine Ausgangs-Bildfolge mit zeilenrasterabhängiger Bildverarbeitung |
| US6226044B1 (en) * | 1994-11-30 | 2001-05-01 | The United States Of America As Represented By The Secretary Of The Army | Field synchronization system and technique |
| US5608461A (en) * | 1995-03-29 | 1997-03-04 | Silicon Graphics, Inc. | Programmable video frame detector |
| EP0737004A1 (en) * | 1995-04-05 | 1996-10-09 | Thomson Consumer Electronics, Inc. | Field type detector for video signal |
| US5777685A (en) * | 1996-07-03 | 1998-07-07 | Thomson Consumer Electronics, Inc. | Deflection signal pulse shaper circuit |
| US6008858A (en) * | 1996-12-06 | 1999-12-28 | Ati Technologies, Inc | Video timing generation |
| KR100391989B1 (ko) * | 2001-04-06 | 2003-07-22 | 삼성전자주식회사 | 해상도 변경 감지 속도가 향상된 디스플레이 장치 및 그감지 방법 |
| FR2831755A1 (fr) | 2001-10-30 | 2003-05-02 | St Microelectronics Sa | Procede et dispositif de detection de la parite des trames successives d'un signal video entrelace |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3485950A (en) * | 1967-06-15 | 1969-12-23 | Hewlett Packard Co | Universal tv field selection and method |
| JPS5714258A (en) * | 1980-06-30 | 1982-01-25 | Mitsubishi Electric Corp | Field discrimination circuit for television signal |
| GB2086177B (en) * | 1980-09-26 | 1985-04-11 | Victor Company Of Japan | Circuit and method for monitoring and correcting a faulty horizontal synchronous signal |
| NL8303347A (nl) * | 1983-09-30 | 1985-04-16 | Philips Nv | Schakeling voor het opwekken van een stuursignaal voor de rasterafbuiging in een beeldweergeefinrichting. |
| DE3443925C1 (de) * | 1984-12-01 | 1986-01-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Unterscheiden der beiden Halbbilder in einem Fernsehsignal |
| US4792853A (en) * | 1985-05-15 | 1988-12-20 | Canon Kabushiki Kaisha | Video signal processing devices |
| JPS6390964A (ja) * | 1986-10-06 | 1988-04-21 | Matsushita Electric Ind Co Ltd | テレビジヨン信号フイ−ルド判別回路 |
| JPS63133766A (ja) * | 1986-11-25 | 1988-06-06 | Sharp Corp | 複合映像信号のフイ−ルド判別装置 |
| US4827341A (en) * | 1986-12-16 | 1989-05-02 | Fuji Photo Equipment Co., Ltd. | Synchronizing signal generating circuit |
| EP0309610B1 (de) * | 1987-10-02 | 1993-01-07 | Deutsche ITT Industries GmbH | Digitale Erzeugung von Vertikalsynchron- und Halbbild-Identifikationssignalen |
| JPH01194761A (ja) * | 1988-01-29 | 1989-08-04 | Fujitsu General Ltd | 垂直同期信号形成回路 |
| JPH01264474A (ja) * | 1988-04-15 | 1989-10-20 | Alps Electric Co Ltd | ビデオプリンタのフィールド判別回路 |
| US4876598A (en) * | 1988-05-20 | 1989-10-24 | Tecon, Inc. | Apparatus for digitizing a composite video signal |
| JPH0211065A (ja) * | 1988-06-29 | 1990-01-16 | Matsushita Electric Ind Co Ltd | フィールド判定回路 |
-
1990
- 1990-05-07 US US07/520,205 patent/US5025496A/en not_active Expired - Lifetime
-
1991
- 1991-03-12 FI FI911213A patent/FI911213A/fi not_active Application Discontinuation
- 1991-03-14 DE DE69119644T patent/DE69119644T2/de not_active Expired - Fee Related
- 1991-03-14 EP EP91103893A patent/EP0455957B1/en not_active Expired - Lifetime
- 1991-03-14 DK DK91103893.3T patent/DK0455957T3/da active
- 1991-03-14 AT AT91103893T patent/ATE138520T1/de not_active IP Right Cessation
- 1991-03-14 ES ES91103893T patent/ES2087172T3/es not_active Expired - Lifetime
- 1991-03-14 SG SG1996002111A patent/SG45254A1/en unknown
- 1991-03-18 KR KR1019910004222A patent/KR100243799B1/ko not_active IP Right Cessation
- 1991-03-19 CN CN91101802A patent/CN1040604C/zh not_active Expired - Fee Related
- 1991-03-21 CA CA002039309A patent/CA2039309A1/en not_active Abandoned
- 1991-03-25 TR TR91/0300A patent/TR26132A/xx unknown
- 1991-04-08 MY MYPI91000582A patent/MY105489A/en unknown
- 1991-05-02 JP JP19467891A patent/JP3252228B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FI911213A (fi) | 1991-11-08 |
| CA2039309A1 (en) | 1991-11-08 |
| CN1040604C (zh) | 1998-11-04 |
| MY105489A (en) | 1994-10-31 |
| EP0455957A3 (en) | 1992-07-01 |
| US5025496A (en) | 1991-06-18 |
| TR26132A (tr) | 1995-02-15 |
| EP0455957A2 (en) | 1991-11-13 |
| JPH05304618A (ja) | 1993-11-16 |
| SG45254A1 (en) | 1998-01-16 |
| ES2087172T3 (es) | 1996-07-16 |
| KR910021140A (ko) | 1991-12-20 |
| DE69119644T2 (de) | 1996-09-26 |
| ATE138520T1 (de) | 1996-06-15 |
| FI911213A0 (fi) | 1991-03-12 |
| EP0455957B1 (en) | 1996-05-22 |
| CN1056388A (zh) | 1991-11-20 |
| DE69119644D1 (de) | 1996-06-27 |
| DK0455957T3 (da) | 1996-09-16 |
| KR100243799B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252228B2 (ja) | フィールド形式表示信号発生装置 | |
| EP0249281B1 (en) | Television picture display device | |
| US6144410A (en) | Telecine signal conversion method and an up-converter | |
| US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
| US5963267A (en) | Delay correction circuit | |
| EP0585903B1 (en) | Video signal memory equipment | |
| JP3091293B2 (ja) | 映像再生速度変換装置 | |
| US4684986A (en) | Television signal memory-write circuit | |
| JPH04115790A (ja) | 同期回路 | |
| KR100279167B1 (ko) | 양호한노이즈면역성을갖는tv라인및필드검출장치 | |
| JPH0119789B2 (ja) | ||
| JP3480573B2 (ja) | ビデオ信号処理装置 | |
| US5995158A (en) | Blanking signal generating control circuit of a video apparatus | |
| JP3458957B2 (ja) | ビデオ信号処理装置 | |
| JPH0546134A (ja) | 映像表示装置 | |
| US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
| JP3014791B2 (ja) | 垂直同期信号正規化装置 | |
| JP3322992B2 (ja) | フィールド判別回路 | |
| JPS5842999B2 (ja) | カラ−・テレビジョン装置 | |
| KR19980703637A (ko) | 수직 동기화 신호 검출기 | |
| JP3218375B2 (ja) | スーパーインポーズ回路 | |
| KR0183777B1 (ko) | 칼라벌스트 위상틀어짐 검출장치 | |
| JP2001197331A (ja) | 同期信号処理回路及び映像信号処理装置 | |
| US7817902B2 (en) | Apparatus and method of generating video-reproducing clock signal from 480p signal | |
| JPS6367083A (ja) | 映像縮小表示回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |