JP3322992B2 - フィールド判別回路 - Google Patents
フィールド判別回路Info
- Publication number
- JP3322992B2 JP3322992B2 JP14057294A JP14057294A JP3322992B2 JP 3322992 B2 JP3322992 B2 JP 3322992B2 JP 14057294 A JP14057294 A JP 14057294A JP 14057294 A JP14057294 A JP 14057294A JP 3322992 B2 JP3322992 B2 JP 3322992B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- field
- horizontal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、インターレースされた
テレビ映像信号のフィールド判別に用いて好適なフィー
ルド判別回路に関する。
テレビ映像信号のフィールド判別に用いて好適なフィー
ルド判別回路に関する。
【０００２】
【従来の技術】図４は、液晶小型テレビの外観図であ
る。この液晶小型テレビ１は、５インチ前後の液晶表示
部１ａと外枠１ｂ、また液晶表示部１ａを駆動する回路
が装着されたプリント配線板１ｃによって構成されてい
る。このプリント配線板１ｃは、液晶表示部１ａの裏側
にこの液晶表示部１ａと対向して設けられている。図示
するように液晶表示部１ａが非常に小型なため、上記プ
リント配線板１ｃの外形サイズおよび高さ方向の寸法は
厳しく制限される。また、プリント配線板１ｃには、チ
ューナー回路、音声回路、映像信号を構成する輝度信号
処理回路および色信号処理回路、液晶表示回路等、多数
の回路が実装される。
る。この液晶小型テレビ１は、５インチ前後の液晶表示
部１ａと外枠１ｂ、また液晶表示部１ａを駆動する回路
が装着されたプリント配線板１ｃによって構成されてい
る。このプリント配線板１ｃは、液晶表示部１ａの裏側
にこの液晶表示部１ａと対向して設けられている。図示
するように液晶表示部１ａが非常に小型なため、上記プ
リント配線板１ｃの外形サイズおよび高さ方向の寸法は
厳しく制限される。また、プリント配線板１ｃには、チ
ューナー回路、音声回路、映像信号を構成する輝度信号
処理回路および色信号処理回路、液晶表示回路等、多数
の回路が実装される。
【０００３】ところで、上記液晶小型テレビに表示する
画像は、テレビ映像信号によって構成されている。周知
のように、ＮＴＳＣ（National Television System Com
mittee）方式あるいはＰＡＬ（Phase Alternation by L
ine）方式等のテレビ映像信号は、画像の撮像時に飛び
越し走査を行っているため、第１フィールドと第２フィ
ールドによって１枚の画像を構成する。そして、この第
１フィールドと第２フィールドを判別する回路にフィー
ルド判別回路があり、液晶小型テレビにおいては、上述
する事情からフィールド判別回路についても可能な限り
構成部品を小型化して、プリント配線板１ｃ上の実装面
積をせまく抑える必要がある。
画像は、テレビ映像信号によって構成されている。周知
のように、ＮＴＳＣ（National Television System Com
mittee）方式あるいはＰＡＬ（Phase Alternation by L
ine）方式等のテレビ映像信号は、画像の撮像時に飛び
越し走査を行っているため、第１フィールドと第２フィ
ールドによって１枚の画像を構成する。そして、この第
１フィールドと第２フィールドを判別する回路にフィー
ルド判別回路があり、液晶小型テレビにおいては、上述
する事情からフィールド判別回路についても可能な限り
構成部品を小型化して、プリント配線板１ｃ上の実装面
積をせまく抑える必要がある。
【０００４】
【発明が解決しようとする課題】しかし、従来、このフ
ィールド判別回路は、ディスクリート部品を多用したア
ナログ積分回路と市販されているフィールド判別専用Ｉ
Ｃを組み合わせて構成されていた。このため、フィール
ド判別回路の実装面積を抑えることに限界があり、かつ
アナログ積分回路を使用しているため回路の特性が温度
の影響を受け易いという問題があった。
ィールド判別回路は、ディスクリート部品を多用したア
ナログ積分回路と市販されているフィールド判別専用Ｉ
Ｃを組み合わせて構成されていた。このため、フィール
ド判別回路の実装面積を抑えることに限界があり、かつ
アナログ積分回路を使用しているため回路の特性が温度
の影響を受け易いという問題があった。
【０００５】本発明は上述する問題点に鑑みてなされた
もので、フィールド判別回路の実装面積を抑えることが
可能で、かつ温度変化に対して安定な動作をするフィー
ルド判別回路の提供を目的とする。
もので、フィールド判別回路の実装面積を抑えることが
可能で、かつ温度変化に対して安定な動作をするフィー
ルド判別回路の提供を目的とする。
【０００６】
【課題を解決するための手段】請求項１記載のフィール
ド判別回路は、ＮＴＳＣ方式に準拠した負極性の複合同
期信号を入力とし、当該複合同期信号内の水平同期信号
の立ち下がり時刻に対して０．７５Ｈ後に立ち上がる水
平同期パルスを形成して出力すると共に、該水平同期パ
ルスに同期し、かつ、該水平同期パルスの２倍の周波数
のパルス信号を出力するパルス発生回路と、前記複合同
期信号に含まれる垂直同期信号の発生タイミング以後最
初に前記水平同期パルスが立ち上がる時点を検出する検
出手段と、該検出手段が検出信号を出力した時点以降前
記パルス信号を計数し、その計数値が５に達した時点で
信号を出力する計数手段と、該計数手段から信号が出力
された時点で前記複合同期信号が”Ｌ”レベルであると
きは垂直同期信号期間であると判断し、”Ｈ”レベルで
あるときには等化パルス期間であると判断してフィール
ド判別信号を出力するフィールド判別手段とを具備して
なることを特徴とする。
ド判別回路は、ＮＴＳＣ方式に準拠した負極性の複合同
期信号を入力とし、当該複合同期信号内の水平同期信号
の立ち下がり時刻に対して０．７５Ｈ後に立ち上がる水
平同期パルスを形成して出力すると共に、該水平同期パ
ルスに同期し、かつ、該水平同期パルスの２倍の周波数
のパルス信号を出力するパルス発生回路と、前記複合同
期信号に含まれる垂直同期信号の発生タイミング以後最
初に前記水平同期パルスが立ち上がる時点を検出する検
出手段と、該検出手段が検出信号を出力した時点以降前
記パルス信号を計数し、その計数値が５に達した時点で
信号を出力する計数手段と、該計数手段から信号が出力
された時点で前記複合同期信号が”Ｌ”レベルであると
きは垂直同期信号期間であると判断し、”Ｈ”レベルで
あるときには等化パルス期間であると判断してフィール
ド判別信号を出力するフィールド判別手段とを具備して
なることを特徴とする。
【０００７】請求項２記載のフィールド判別回路は、請
求項１記載のフィールド判別回路において、前記検出手
段が、負極性の複合同期信号を反転させるインバータ
と、該インバータの出力信号と前記水平同期パルスとの
論理積信号を出力するアンドゲートと、該論理積信号を
入力として前記複合同期信号に含まれる垂直同期信号の
発生タイミング以後最初に前記水平同期パルスが発生す
る時点を検出するラッチ回路とを具備してなることを特
徴とする。
求項１記載のフィールド判別回路において、前記検出手
段が、負極性の複合同期信号を反転させるインバータ
と、該インバータの出力信号と前記水平同期パルスとの
論理積信号を出力するアンドゲートと、該論理積信号を
入力として前記複合同期信号に含まれる垂直同期信号の
発生タイミング以後最初に前記水平同期パルスが発生す
る時点を検出するラッチ回路とを具備してなることを特
徴とする。
【０００８】
【０００９】
【作用】テレビ映像信号に含まれる垂直同期信号と水平
同期信号は、第１フィールドと第２フィールドで位相が
異なっている。請求項１あるいは２記載のフィールド判
別回路は、この位相差を利用してフィールド検出を行
う。すなわち、上記検出手段は、垂直同期信号の発生タ
イミング以後、最初に水平同期パルスが発生する時点を
検出する。上述した位相差があるため、この検出手段に
よる検出結果が第１、第２フィールドで異なってくる。
この結果、上記検出手段から検出信号が出力された後、
一定時間経過して上記計数手段から信号が出力される時
点における複合同期信号のレベルが第１、第２フィール
ドで異なったレベルとなり、フィールド検出が可能とな
る。
同期信号は、第１フィールドと第２フィールドで位相が
異なっている。請求項１あるいは２記載のフィールド判
別回路は、この位相差を利用してフィールド検出を行
う。すなわち、上記検出手段は、垂直同期信号の発生タ
イミング以後、最初に水平同期パルスが発生する時点を
検出する。上述した位相差があるため、この検出手段に
よる検出結果が第１、第２フィールドで異なってくる。
この結果、上記検出手段から検出信号が出力された後、
一定時間経過して上記計数手段から信号が出力される時
点における複合同期信号のレベルが第１、第２フィール
ドで異なったレベルとなり、フィールド検出が可能とな
る。
【００１０】
【実施例】図１から図３を参照して、本発明によるフィ
ールド判別回路をＮＴＳＣ方式に準拠したテレビ映像信
号について応用した場合について説明する。なお、図１
は本実施例によるフィールド判別回路の回路図、図２は
第１フィールドの検出動作を示すタイミングチャート、
図３は第２フィールドの検出動作を示すタイミングチャ
ートである。
ールド判別回路をＮＴＳＣ方式に準拠したテレビ映像信
号について応用した場合について説明する。なお、図１
は本実施例によるフィールド判別回路の回路図、図２は
第１フィールドの検出動作を示すタイミングチャート、
図３は第２フィールドの検出動作を示すタイミングチャ
ートである。
【００１１】図１において、符号ａはテレビ映像信号か
ら分離された負極性の複合同期信号Ａが印加される端子
である。図２に示す複合同期信号Ａは、第１フィールド
の垂直ブランキング期間の近傍の波形を表しており、図
３に示す複合同期信号Ａは、第２フィールドの垂直ブラ
ンキング期間の近傍の波形を表している。これらの図に
示すように、複合同期信号Ａは、１水平期間（以下、１
Ｈと略記する）毎に並ぶ水平同期信号Ａ1と３Ｈに相当
するパルス幅の垂直同期信号Ａ2によって構成されてい
る。垂直同期信号Ａ2には、０．５Ｈ間隔にセレーショ
ンＡ3が挿入されており、垂直同期信号Ａ2の前後には、
０．５Ｈ間隔で等価パルスＡ4が挿入されている。
ら分離された負極性の複合同期信号Ａが印加される端子
である。図２に示す複合同期信号Ａは、第１フィールド
の垂直ブランキング期間の近傍の波形を表しており、図
３に示す複合同期信号Ａは、第２フィールドの垂直ブラ
ンキング期間の近傍の波形を表している。これらの図に
示すように、複合同期信号Ａは、１水平期間（以下、１
Ｈと略記する）毎に並ぶ水平同期信号Ａ1と３Ｈに相当
するパルス幅の垂直同期信号Ａ2によって構成されてい
る。垂直同期信号Ａ2には、０．５Ｈ間隔にセレーショ
ンＡ3が挿入されており、垂直同期信号Ａ2の前後には、
０．５Ｈ間隔で等価パルスＡ4が挿入されている。
【００１２】パルス発生器１０は、端子ａに入力された
複合同期信号Ａから水平同期信号成分のみを検出し、複
合同期信号Ａの水平同期信号Ａ1の立ち下がり時刻ｔ6に
対して０．７５Ｈ後に立ち上がる１Ｈ間隔の水平同期パ
ルスＢと、この水平同期パルスＢに同期し、かつ周期が
０．５ＨのクロックパルスＣを出力する。
複合同期信号Ａから水平同期信号成分のみを検出し、複
合同期信号Ａの水平同期信号Ａ1の立ち下がり時刻ｔ6に
対して０．７５Ｈ後に立ち上がる１Ｈ間隔の水平同期パ
ルスＢと、この水平同期パルスＢに同期し、かつ周期が
０．５ＨのクロックパルスＣを出力する。
【００１３】ここで、第１フィールドにおける水平同期
パルスＢの立ち上がりに対する垂直同期信号Ａ2の立ち
下がりからの遅れ時間Ｔ1は０．７５Ｈとなり、一方、
第２フィールドにおける水平同期パルスＢの立ち上がり
に対する垂直同期信号Ａ2の立ち下がりからの遅れ時間
Ｔ2は０．２５Ｈとなる。
パルスＢの立ち上がりに対する垂直同期信号Ａ2の立ち
下がりからの遅れ時間Ｔ1は０．７５Ｈとなり、一方、
第２フィールドにおける水平同期パルスＢの立ち上がり
に対する垂直同期信号Ａ2の立ち下がりからの遅れ時間
Ｔ2は０．２５Ｈとなる。
【００１４】インバータ１１は、複合同期信号Ａを反転
して正極性の複合同期信号Ｄを出力する。アンドゲート
１２は、この正極性の複合同期信号Ｄと水平同期パルス
Ｂのアンドをとることによってパルス信号Ｅ（図２、図
３参照）を形成し、出力する。ラッチ回路１３は、パル
ス信号Ｅの立ち上がり時点で端子Ｄの信号”Ｈ”を読み
込み、信号Ｆ（図２、図３参照）として出力する。そし
て、次に説明するカウンタ１４の出力するリセットパル
ス（図示略）により時刻ｔ5においてリセットされる。
して正極性の複合同期信号Ｄを出力する。アンドゲート
１２は、この正極性の複合同期信号Ｄと水平同期パルス
Ｂのアンドをとることによってパルス信号Ｅ（図２、図
３参照）を形成し、出力する。ラッチ回路１３は、パル
ス信号Ｅの立ち上がり時点で端子Ｄの信号”Ｈ”を読み
込み、信号Ｆ（図２、図３参照）として出力する。そし
て、次に説明するカウンタ１４の出力するリセットパル
ス（図示略）により時刻ｔ5においてリセットされる。
【００１５】カウンタ１４は、この信号Ｆとクロックパ
ルスＣを入力とし、信号Ｆが時刻ｔ1で立ち上がるとク
ロックパルスＣのカウントを開始する。そして、クロッ
クパルスＣを５つカウントすると、クロックパルスＣの
半周期分に相当するパルス幅のパルス信号Ｇを出力し、
次いでリセットされる。Ｄ−ＦＦ（ディレイ・フリップ
フロップ）１５は、上記パルス信号Ｇの立ち上がりタイ
ミングにおいて端子Ｄの複合同期信号Ａを読み込み、フ
ィールド検出信号ＦＤ（図２、図３参照）として出力す
る。
ルスＣを入力とし、信号Ｆが時刻ｔ1で立ち上がるとク
ロックパルスＣのカウントを開始する。そして、クロッ
クパルスＣを５つカウントすると、クロックパルスＣの
半周期分に相当するパルス幅のパルス信号Ｇを出力し、
次いでリセットされる。Ｄ−ＦＦ（ディレイ・フリップ
フロップ）１５は、上記パルス信号Ｇの立ち上がりタイ
ミングにおいて端子Ｄの複合同期信号Ａを読み込み、フ
ィールド検出信号ＦＤ（図２、図３参照）として出力す
る。
【００１６】以上の構成において、第１フィールドで
は、図２に示すように、垂直同期信号Ａ2の立ち下がり
時刻ｔ0より時間Ｔ1（０．７５Ｈ）遅れて信号Ｆが立ち
上がり、一方、第２フィールドでは、図３に示すよう
に、垂直同期信号Ａ2の立ち下がり時刻ｔ0より時間Ｔ2
（０．２５Ｈ）遅れて信号Ｆが立ち上がる。この結果、
第１フィールドでは、パルス信号Ｇが立ち上がった時点
で複合同期信号Ａが”Ｈ”レベルにあり、第２フィール
ドでは、パルス信号Ｇが立ち上がった時点で複合同期信
号Ａが”Ｌ”レベルにある。したがって、フィールド検
出信号ＦＤは、第１フィールドにおいて”Ｈ”、第２フ
ィールドにおいて”Ｌ”となり、フィールド検出が可能
となる。
は、図２に示すように、垂直同期信号Ａ2の立ち下がり
時刻ｔ0より時間Ｔ1（０．７５Ｈ）遅れて信号Ｆが立ち
上がり、一方、第２フィールドでは、図３に示すよう
に、垂直同期信号Ａ2の立ち下がり時刻ｔ0より時間Ｔ2
（０．２５Ｈ）遅れて信号Ｆが立ち上がる。この結果、
第１フィールドでは、パルス信号Ｇが立ち上がった時点
で複合同期信号Ａが”Ｈ”レベルにあり、第２フィール
ドでは、パルス信号Ｇが立ち上がった時点で複合同期信
号Ａが”Ｌ”レベルにある。したがって、フィールド検
出信号ＦＤは、第１フィールドにおいて”Ｈ”、第２フ
ィールドにおいて”Ｌ”となり、フィールド検出が可能
となる。
【００１７】上記構成のフィールド判別回路によれば、
抵抗あるいはコンデンサ等のディスクリート部品を使用
せずにデジタル回路のみでフィールド判別回路を構成す
ることができる。このことによって、以下のような効果
が得られる。 （１）１つのＡＳＩＣ（特定用途向け集積回路）として
回路を構成することができるので部品点数を減らし、プ
リント配線板上の実装面積を抑えることが可能であると
共に、低消費電力化が可能である。 （２）周囲温度の変化に対して回路動作が安定になる。 （３）回路動作が電源電圧の影響を受けにくい。
抵抗あるいはコンデンサ等のディスクリート部品を使用
せずにデジタル回路のみでフィールド判別回路を構成す
ることができる。このことによって、以下のような効果
が得られる。 （１）１つのＡＳＩＣ（特定用途向け集積回路）として
回路を構成することができるので部品点数を減らし、プ
リント配線板上の実装面積を抑えることが可能であると
共に、低消費電力化が可能である。 （２）周囲温度の変化に対して回路動作が安定になる。 （３）回路動作が電源電圧の影響を受けにくい。
【００１８】なお、上記フィールド判別回路の構成で
は、クロックパルスの周期を０．５Ｈとしたが、このク
ロックパルスの周期は、０．５Ｈ以下であれば他の周期
でも良い。ただし、この場合、クロックパルスの周期の
変更によりパルス信号Ｇを出力する計数値を変更する必
要がある。
は、クロックパルスの周期を０．５Ｈとしたが、このク
ロックパルスの周期は、０．５Ｈ以下であれば他の周期
でも良い。ただし、この場合、クロックパルスの周期の
変更によりパルス信号Ｇを出力する計数値を変更する必
要がある。
【００１９】また、本発明によるフィールド判別回路
は、ＰＡＬ方式のテレビ映像信号に応用することも可能
である。ただし、この場合、カウンタ１４の計数値の変
更が必要となる。
は、ＰＡＬ方式のテレビ映像信号に応用することも可能
である。ただし、この場合、カウンタ１４の計数値の変
更が必要となる。
【００２０】
【発明の効果】本発明に係わるフィールド判別回路は、
ディスクリート部品を多用したアナログ積分回路を使用
しないので、プリント配線板上の実装面積を抑え、これ
によって液晶小型テレビの小型化を実現することができ
る。また、低消費電力化が可能であると共に周囲温度あ
るいは電源電圧の変動に対して安定な動作が得られるた
め、液晶小型テレビの動作性能を向上することが可能で
ある。
ディスクリート部品を多用したアナログ積分回路を使用
しないので、プリント配線板上の実装面積を抑え、これ
によって液晶小型テレビの小型化を実現することができ
る。また、低消費電力化が可能であると共に周囲温度あ
るいは電源電圧の変動に対して安定な動作が得られるた
め、液晶小型テレビの動作性能を向上することが可能で
ある。
【図１】本発明によるフィールド判別回路の回路図であ
る。
る。
【図２】本発明によるフィールド判別回路の第１フィー
ルドの検出動作を説明するタイミングチャートである。
ルドの検出動作を説明するタイミングチャートである。
【図３】本発明によるフィールド判別回路の第２フィー
ルドの検出動作を説明するタイミングチャートである。
ルドの検出動作を説明するタイミングチャートである。
【図４】液晶小型テレビの外観の一例を示す図である。
１０ パルス発生器 １１ インバータ １２ アンドゲート １３ ラッチ回路 １４ カウンタ １５ Ｄ−ＦＦ
フロントページの続き (56)参考文献 特開 昭55−77280（ＪＰ，Ａ) 特開 平２−25171（ＪＰ，Ａ) 特開 昭63−124684（ＪＰ，Ａ) 特開 平２−158278（ＪＰ，Ａ) 特開 平３−127557（ＪＰ，Ａ) 特開 平４−241578（ＪＰ，Ａ) 特開 平４−369175（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12
Claims (2)
- 【請求項１】 ＮＴＳＣ方式に準拠した負極性の複合同
期信号を入力とし、当該複合同期信号の水平同期信号の
立ち下がり時刻に対して０．７５Ｈ後に立ち上がる水平
同期パルスを形成して出力すると共に、該水平同期パル
スに同期し、かつ、該水平同期パルスの２倍の周波数に
設定されたパルス信号を出力するパルス発生回路と、 前記複合同期信号に含まれる垂直同期信号の発生タイミ
ング以後最初に前記水平同期パルスが立ち上がる時点を
検出する検出手段と、 該検出手段が検出信号を出力した時点以降、前記パルス
信号を計数し、その計数値が５に達した時点で信号を出
力する計数手段と、 該計数手段から信号が出力された時点で前記複合同期信
号が”Ｌ”レベルであるときは垂直同期信号期間である
と判断し、”Ｈ”レベルであるときには等化パルス期間
であると判断してフィールド判別信号を出力するフィー
ルド判別手段と、 を具備してなるフィールド判別回路。 - 【請求項２】 前記検出手段が、負極性の複合同期信号
を反転させるインバータと、該インバータの出力信号と
前記水平同期パルスとの論理積信号を出力するアンドゲ
ートと、該論理積信号を入力として前記複合同期信号に
含まれる垂直同期信号の発生タイミング以後最初に前記
水平同期パルスが発生する時点を検出するラッチ回路
と、 を具備してなることを特徴とする請求項１記載のフィー
ルド判別回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14057294A JP3322992B2 (ja) | 1994-06-22 | 1994-06-22 | フィールド判別回路 |
| KR1019950015975A KR0180617B1 (ko) | 1994-06-22 | 1995-06-16 | 필드판별회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14057294A JP3322992B2 (ja) | 1994-06-22 | 1994-06-22 | フィールド判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH089191A JPH089191A (ja) | 1996-01-12 |
| JP3322992B2 true JP3322992B2 (ja) | 2002-09-09 |
Family
ID=15271810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14057294A Expired - Fee Related JP3322992B2 (ja) | 1994-06-22 | 1994-06-22 | フィールド判別回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3322992B2 (ja) |
| KR (1) | KR0180617B1 (ja) |
-
1994
- 1994-06-22 JP JP14057294A patent/JP3322992B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-16 KR KR1019950015975A patent/KR0180617B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH089191A (ja) | 1996-01-12 |
| KR0180617B1 (ko) | 1999-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252228B2 (ja) | フィールド形式表示信号発生装置 | |
| JP3322992B2 (ja) | フィールド判別回路 | |
| US6008855A (en) | Double-speed image signal display method, display unit and television receiver | |
| JP3276254B2 (ja) | 水平同期パルス分離回路 | |
| JP3684264B2 (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| JP2621534B2 (ja) | 同期信号発生装置 | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| JP2530387B2 (ja) | シンクロナイザ | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| KR940011875B1 (ko) | 수평동기신호 분리장치 | |
| KR200141097Y1 (ko) | 문자 흔들림 방지 회로 | |
| KR100429999B1 (ko) | 텔레비젼수상기의 글리치 제거회로 | |
| KR900006305Y1 (ko) | 영상신호의 수평 수직동기신호 및 필드검출회로. | |
| JP3211685B2 (ja) | テレビジョン映像信号の水平アドレス発生回路 | |
| KR100218271B1 (ko) | 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로 | |
| KR950004106B1 (ko) | 화상조절회로 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| KR0139175B1 (ko) | 고화질 텔레비젼용 동기신호분리 및 필드검출회로와 그 방법 | |
| KR100459453B1 (ko) | 텔레비젼수상기의 글리치 제거회로 | |
| KR960003443B1 (ko) | 문자 표시 장치 | |
| JP2743041B2 (ja) | 画像表示装置 | |
| KR200147281Y1 (ko) | 투사형 화상표시시스템의 동기신호 극성판별회로 | |
| JP2002218278A (ja) | 同期分離回路および方法、表示装置および方法、ならびに、信号処理装置および方法 | |
| JPH0822046B2 (ja) | 映像信号読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
| LAPS | Cancellation because of no payment of annual fees |