JPH0822046B2 - 映像信号読取装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号をサンプリングするためのクロック
を発生する手段に関するもので、フレームメモリや、画
像プリンタのようなテレビ画面のハードコピー装置等に
広く利用できるものである。

従来例 第３図は映像信号読取装置の従来例を示すブロック図
である。これはRGB信号あるいは白黒の信号を入力とす
る場合である。301はサンプリングクロック発生手段、3
02はこのサンプリングクロックのタイミングで入力映像
信号をA/D変換するA/D変換手段、303はA/D変換された画
素データを記録するメモリ手段、304はサンプリングク
ロックをカウントしメモリ303に画素アドレスを与える
アドレスカウンタ、305は入力水平同期信号から、サン
プリングクロックに同期した内部水平同期信号を得る内
部水平同期信号発生手段、306はこの内部水平同期信号
から前記アドレスカウンタに画素アドレスの初期値を設
定する信号を発生するロード信号発生手段、307は映像
信号が入力される端子、308は同期信号が入力される端
子である。

301のサンプリングクロック発生手段でサンプリング
クロックを発生し、305の内部水平同期信号発生手段に
よりこのサンプリングクロックに入力水平同期信号を同
期させ、3fscに同期した内部水平同期信号を得る。そし
てロード信号発生手段306によりこの内部水平同期信号
のタイミングでロード信号を発生しアドレスカウンタ30
4に画素アドレスの初期値を設定する。A/D変換器302に
より内部水平同期信号に同期してA/D変換された一水平
走査線分の画素データは連続的にメモリ303に書きこま
れる。

第４図に映像信号読取装置の第２の従来例を示す。こ
れはNTSC信号を入力とするものである。401はNTSC信号
が入力される端子、402は入力NTSC信号から水平同期信
号を分離する同期分離手段、403は分離された水平同期
信号からバーストゲートパルスを発生するバーストゲー
トパルス発生手段、404はこのバーストゲートパルスに
より入力NTSC信号からバースト信号を抜き取るバースト
ゲート手段、405はこの抜き取られたバースト信号に同
期して周波数3fsc（fscはNTSC信号の色副搬走波周波数:
3.579545Hz）のサンプリングクロックを発生するサンプ
リングクロック発生手段、406はこのサンプリングクロ
ックで入力の映像信号をA/D変換するA/D変換手段、407
はA/D変換された画素データを記録するメモリ、408はサ
ンプリングクロックをカウントしメモリ407に画素アド
レスを与えるアドレスカウンタ、409は水平同期信号か
らサンプリングクロックに同期した内部水平同期信号を
発生する内部水平同期信号発生手段、410は前記アドレ
スカウンタに画素アドレスの初期値を設定する信号を発
生するロード信号発生手段である。

402の同期分離手段で入力のNTSC信号から水平同期信
号を分離し、分離された水平同期信号から、403のバー
ストゲートパルス発生手段でバーストゲートパルスを発
生し、404のバーストゲート手段により入力NTSC信号か
らバースト信号を抜き取る。抜き取られたバースト信号
に同期して、405のサンプリングクロック発生手段で周
波数3fscのサンプリングクロックを発生し、409の内部
水平同期信号発生手段により入力水平同期信号をサンプ
リングクロックに同期させ、3fscに同期した内部水平同
期信号を得る。そしてロード信号発生手段410によりこ
の内部水平同期信号のタイミングでロード信号を発生し
アドレスカウンタ408に画素アドレスの初期値を設定す
る。A/D変換手段406により内部水平同期信号に同期して
A/D変換された一水平走査線分の画素データは設定され
た画素アドレスから順に連続的にメモリ407に書きこま
れる。

発明が解決しようとする問題点 第１の従来例のような方法によると、入力水平同期信
号と内部水平同期信号との間には最大サンプリングクロ
ック１周期分程度のジッタが生じ、画素のサンプリング
点は最大１画素分程度だけずれ、縦縞模様の画面の場合
は縦線ががたがたの非常に汚い画になつてしまう。

また第２の従来例によると、バースト信号は１走査線
周期ごとに位相が反転しているため入力水平同期信号と
サンプリングクロックとの間には１走査線周期ごとにfs
cの１周期分のジッタが必ず生じ画素のサンプリング点
は1/2画素だけ必ずずれ、画面の縦線がジグザグになっ
てしまう。

本発明はかかる点に鑑み、サンプリングジッタの少な
い映像信号取込装置を提供することを目的とする。

問題点を解決するための手段 本発明では上記問題点を解決するために、周波数fHz
の基準クロック発生手段と、この基準クロックをＮ分周
（Ｎは２以上の整数）しサンプリングクロックを発生す
る分周カウンタ手段と、このサンプリングクロックによ
り入力映像信号をA/D変換するA/D変換手段と、サンプリ
ングクロックをカウントしサンプリング画素アドレスを
発生するアドレスカウンタと、水平同期信号から、基準
クロックのfHzに同期した信号を得る内部水平同期信号
発生手段と、この内部水平同期信号のタイミングで、前
記分周カウンタ手段をリセットする信号を発生するリセ
ット信号発生手段と、この内部水平同期信号のタイミン
グで前記アドレスカウンタに画素アドレスの初期値を設
定する信号を発生するロード信号発生手段とを備え、基
準クロックに同期した内部水平同期信号のタイミングで
サンプリングクロックを発生する分周カウンタにリセッ
トをかけることによってサンプリングクロックを水平同
期信号に同期させ、サンプリングのジッタを低減するも
のである。

作用 基準クロック発生手段で周波数fHzの基準クロックを
発生し、分周カウンタ手段でこの基準クロックをＮ分周
（Ｎは２以上の整数）してサンプリングクロックを発生
する。A/D変換手段によりサンプリングクロックのタイ
ミングで入力映像信号をデジタル画素データに変換す
る。アドレスカウンタによりサンプリングクロックをカ
ウントし、画素アドレスを発生する。内部水平同期信号
発生手段で基準クロックのfHzに同期した内部水平同期
信号を発生し、リセット信号発生手段により内部水平同
期信号のタイミングで分周カウンタにリセットをかける
ことによってサンプリングクロックを内部水平同期信号
と同期させる。またロード信号発生手段により内部水平
同期信号のタイミングでアドレスカウンタに画素アドレ
スの初期値をあたえる。

実施例 本発明の実施例を第１図に示す。この図において、10
1はRGB信号のＲまたはＧまたはＢの映像信号ａが入力さ
れる端子、102は水平同期信号ｂが入力される端子、103
はNTSC信号ｃが入力される端子、104はRGB信号が入力さ
れているときのみ１を出力するRGB信号検知手段、105は
NTSC信号が入力されているときのみ１を出力するNTSC信
号検知手段、106はRGB信号検知手段104の出力ｄとNTSC
信号検知手段105の出力ｅによって、どちらの信号とも
入力されている場合は、あらかじめ任意に設定された一
方の信号を、RGB信号とNTSC信号のどちらか一方が入力
されている場合は、どちらか入力されているほうの信号
を選択する信号ｆを出力する切換信号発生手段、107は
信号ｆによって映像信号ａとNTSC信号ｃのどちらか一方
を選択する入力信号選択手段、108はNTSC信号ｃから同
期信号を分離する同期分離手段、109は分離された水平
同期信号ｇからバーストゲートパルスｈを発生するバー
ストゲートパルス発生手段、110はこのバーストゲート
パルスｈにより入力NTSC信号ｃからバースト信号を抜き
取るバーストゲート手段、111は切換信号ｆがNTSC信号
を選択する信号である場合は抜き取られたバースト信号
ｉに位相同期した周波数12fscの基準クロックｊを、切
換信号ｆがRGB信号を選択する信号である場合は自走発
振により周波数12fscの基準クロックｊを発生する基準
クロック発生手段、112は切換信号ｆにより同期信号を
切換る同期信号切換手段、113は同期信号ｋから基準ク
ロックに同期した内部水平同期信号ｌを発生する内部水
平同期信号発生手段、114は基準クロックｊを４分周し
周波数3fscのサンプリングクロックｍを発生する４分周
カウンタ手段、115は内部水平同期信号ｌのタイミング
で４分周カウンタ114をリセットする信号を発生するリ
セット信号発生手段、116はサンプリングクロックｍを
カウントしアドレスｓを発生するアドレスカウンタ、11
7は内部水平同期信号ｌのタイミングでアドレスカウン
タ116にアドレスの初期値（1FA）を設定する信号を発生
するロード信号発生手段、118は入力信号選択手段107に
よって選択された入力信号ｑをサンプリングクロックｍ
のタイミングでA/D変換し画素データｒに変換するA/D変
換手段、119は画素アドレスｓにより画素データｒを記
録するメモリ手段である。

第２図に本実施例の各部のタイミング図を示す。基準
クロック発生手段111は周波数12fscの基準クロックｊを
発生する。同期信号切換手段112によって切換られた同
期信号ｋは内部水平同期信号発生手段113により基準ク
ロックｊの12fscに同期した内部水平同期信号ｌとな
る。リセット信号発生手段115により内部水平同期信号
ｌのタイミングで４分周カウンタ114をリセットする。
リセットが解除されると４分周カウンタ114は基準クロ
ックｊを４分周カウントし、周波数3fscのサンプリング
クロックｍを発生する。ロード信号発生手段117により
内部水平同期信号ｌのタイミングでアドレスの初期値
（1FA）をアドレスカウンタ116に設定したのちサンプリ
ングクロックｍをカウントし画素アドレスｓをメモリ11
9にあたえ、A/D変換手段118で入力信号選択手段107によ
って選択された入力信号ｑをサンプリングクロックｍの
タイミングでA/D変換し、メモリ119に画素データｒを連
続的に記録する。

この手法によれば、RGB信号の場合は、水平同期信号
ｂと内部水平同期信号ｌとの間のジッタは1/12fsc、す
なわち1/4画素であり、サンプリングクロックｍは内部
水平同期信号ｌと完全に同期するので結局サンプリング
のジッタは1/4画素に抑えられる。またNTSC信号の場合
は基準クロックｊの位相はバースト信号と位相同期して
いるので水平走査線毎に1/8画素のジッタが必ずおこる
が十分小さい値である。

発明の効果 本発明によれば、簡単な構成でRGB信号、NTSC信号何
れの場合でもサンプリングのジッタの極めて少ないサン
プリング回路が構成できる。

【図面の簡単な説明】

第１図は本発明の実施例における映像信号読取装置のブ
ロック図、第２図はその各部の信号波形を示すタイミン
グ図、第３図は第１の従来例における映像信号読取装置
のブロック図、第４図は第２の従来例における映像信号
読取装置のブロック図である。 101……NTSC信号入力端子、102……水平同期信号入力端
子、103……RGB信号入力端子、104……RGB信号検知手
段、105……NTSC信号検知手段、106……切換信号発生手
段、107……入力信号選択手段、108……同期分離手段、
109……バーストゲートパルス発生手段、110……バース
トゲート手段、111……基準クロック発生手段、112……
同期信号切換手段、113……内部水平同期信号発生手
段、114……４分周カウンタ手段、115……リセット信号
発生手段、116……アドレスカウンタ、117……ロード信
号発生手段、118……A/D変換手段、119……メモリ手
段。

Claims (1)

【特許請求の範囲】
1. 【請求項１】映像信号とこれに同期した水平同期信号と
   を入力とし、周波数fHzの基準クロック発生手段と、こ
   の基準クロックをＮ（Ｎは２以上の整数）分周しサンプ
   リングクロックを発生する分周カウンタ手段と、このサ
   ンプリングクロックのタイミングで入力映像信号をA/D
   変換するA/D変換手段と、サンプリングクロックをカウ
   ントし画素アドレスを発生するアドレスカウンタと、水
   平同期信号から、基準クロックのfHzに同期した信号を
   得る内部水平同期信号発生手段と、該内部水平同期信号
   のタイミングで、前記分周カウンタ手段をリセットする
   信号を発生するリセット信号発生手段と、該内部水平同
   期信号発生手段から前記アドレスカウンタに画素アドレ
   スの初期値を設定する信号を発生するロード信号発生手
   段とを備えた映像信号読取装置。